고속통신망설계 실험실습과제 1
DESCRIPTION
고속통신망설계 실험실습과제 1. Performance Evaluation of Input Queueing Space-Division ATM Switch. Overview. Objectives To understand the operation of fast packet switches To understand the cell relaying mechanism in ATM networks - PowerPoint PPT PresentationTRANSCRIPT
2005년도 2학기 건국대학교 전자공학부
고속통신망설계고속통신망설계실험실습과제 실험실습과제 11
Performance Evaluation of Input Queueing Space-Division ATM Switch
2005년도 2학기 건국대학교 전자공학부
OverviewOverview
ObjectivesTo understand the operation of fast packet
switchesTo understand the cell relaying
mechanism in ATM networksTo understand the congestion
phenomenon arising in packet switched networks
To understand the ATM switch architecture
2005년도 2학기 건국대학교 전자공학부
OverviewOverview
Key TermsATM, ATM switches, cell, space-division switche
s, input queueing, congestion, throughputReferences
“Queueing in high-performance packet switching”, Hluchyj, M.G.; Karol, M.J.; Dec. 1988
“Input Versus Output Queueing on a Space-Division Packet Switch”, Karol, M.; Hluchyj, M.; Morgan, S.; Dec 1987
2005년도 2학기 건국대학교 전자공학부
Background InformationBackground Information
ATM Switching systems
2005년도 2학기 건국대학교 전자공학부
use cell labels to forward cells to destinationaccommodate differences in terminal devicesallow large networks to be built economically
Switching systemsSwitching systems
2005년도 2학기 건국대학교 전자공학부
Generic Router ArchitectureGeneric Router Architecture
LookupIP Address
UpdateHeader
Header Processing
AddressTable
AddressTable
LookupIP Address
UpdateHeader
Header Processing
AddressTable
AddressTable
LookupIP Address
UpdateHeader
Header Processing
AddressTable
AddressTable
QueuePacket
BufferMemory
BufferMemory
QueuePacket
BufferMemory
BufferMemory
QueuePacket
BufferMemory
BufferMemory
BufferManager
BufferMemory
BufferMemory
BufferManager
BufferMemory
BufferMemory
BufferManager
BufferMemory
BufferMemory
2005년도 2학기 건국대학교 전자공학부
Fast Packet BuffersFast Packet Buffers
Example: 40Gb/s packet bufferSize = RTT*BW = 10Gb; 40 byte packets
Write Rate, R
1 packetevery 8 ns
Read Rate, R
1 packetevery 8 ns
BufferManager
BufferMemory
Use SRAM?+ fast enough random access time, but
- too low density to store 10Gb of data.
Use SRAM?+ fast enough random access time, but
- too low density to store 10Gb of data.
Use DRAM?+ high density means we can store data, but- too slow (50ns random access time).
Use DRAM?+ high density means we can store data, but- too slow (50ns random access time).
2005년도 2학기 건국대학교 전자공학부
Generic Router ArchitectureGeneric Router Architecture
LookupIP Address
UpdateHeader
Header Processing
AddressTable
AddressTable
LookupIP Address
UpdateHeader
Header Processing
AddressTable
AddressTable
LookupIP Address
UpdateHeader
Header Processing
AddressTable
AddressTable
QueuePacket
BufferMemory
BufferMemory
QueuePacket
BufferMemory
BufferMemory
QueuePacket
BufferMemory
BufferMemory
Data Hdr
Data Hdr
Data Hdr
1
2
N
1
2
N
N times line rate
N times line rate
2005년도 2학기 건국대학교 전자공학부
Generic Router ArchitectureGeneric Router Architecture
LookupIP Address
UpdateHeader
Header Processing
AddressTable
AddressTable
LookupIP Address
UpdateHeader
Header Processing
AddressTable
AddressTable
LookupIP Address
UpdateHeader
Header Processing
AddressTable
AddressTable
QueuePacket
BufferMemory
BufferMemory
QueuePacket
BufferMemory
BufferMemory
QueuePacket
BufferMemory
BufferMemory
Data Hdr
Data Hdr
Data Hdr
1
2
N
1
2
N
Data Hdr
Data Hdr
Data Hdr
Scheduler
2005년도 2학기 건국대학교 전자공학부0% 20% 40% 60% 80% 100%
Load
Delay
A Router with Input QueuesA Router with Input QueuesHead of Line BlockingHead of Line Blocking
The best that any queueing system can achie
ve.
2 2 58%
2005년도 2학기 건국대학교 전자공학부
Head of Line BlockingHead of Line Blocking
2005년도 2학기 건국대학교 전자공학부
수행 방법수행 방법 참고문헌의 논문에서 관련 내용을 읽어본다 . N x N input queueing cell switch 주어진 스위치는 타임슬롯 기반으로 작동하며 타임슬롯의
길이는 입출력 링크 상에서 한 개 셀을 전송하는 데 걸리는 시간에 해당함 .
매 타임슬롯동안 각 입력포트에 셀이 도착할 확률은 p 도착한 셀이 N 개 출력포트중 특정포트로 향하는 패턴은 unif
orm 분포를 따름 ( 즉 , 특정 출력포트를 택할 확률은 1/N) 매 타임슬롯의 시작점에서 모든 입력 큐의 첫머리에 있는
셀들에 대해 출력포트로 내보낼 것인지 결정 . 동일 출력포트로 향하는 셀의 수가 n 개 일 때 이 중 1 개를 랜덤하게 선택하여 출력포트로 보내게 됨 .
2005년도 2학기 건국대학교 전자공학부
성능평가 지수성능평가 지수
시스템부하 ( 도착률 ) p 에 대해 특정 출력 포트를 통해 매 슬롯마다 나가는 셀의 평균수 (throughput, 처리율 ) T 를 구하라 .
N=10 으로 하고 , 시스템 부하 p 를 0.1 부터 0.9 까지 0.1 씩 증가시키면서 throughput 을 산출한다 .
p=0.8 로 하고 , 스위치 크기 N 을 2 부터 102 까지 10 씩 증가시키면서 위의 실험과정을 반복하라
2005년도 2학기 건국대학교 전자공학부
결과물 작성 지침결과물 작성 지침
p 값에 따른 T 값의 변화를 그래프로 나타낸다 N 값에 따른 T 값의 변화를 그래프로 나타낸다 결과로 얻어진 그래프에 대해 왜 그런 결과가
얻어지는 지 , 정성적 분석과 설명을 결과 및 검토로서 정리한다 . 검토 분석에 있어서 강의에서 학습한 HOL Blocking 이
어떠한 영향을 미치는지 생각해 본다 검토 분석에 있어서 입력 큐잉 스위치가 출력 큐잉
스위치에 비해 성능이 떨어지는 지 이유를 설명한다 입력 큐잉 스위치의 처리율 향상을 위해서는 어떤 방안이
있을 수 있는 지 생각해 본다
2005년도 2학기 건국대학교 전자공학부
결과 그래프 예시결과 그래프 예시
2005년도 2학기 건국대학교 전자공학부
결과물 제출 안내결과물 제출 안내
최종 결과물은 보고서의 형태로 작성하여 (pdf 파일 형식 ) 담당조교에 이메일로 송부한다 .보낼 곳 : [email protected]이메일 제목 : 고속통신망설계 실습 1 ( 학번 +
이름 )첨부화일 제목 : 고속통신망설계 실습 1
결과보고서 ( 학번 + 이름 )마감 : 2005 년 10 월 13 일 오전 9:00 까지