项目六 计数器及应用
DESCRIPTION
项目六 计数器及应用. 6 .1 计数器 6. 2 计数器及 应用 6.3 常用计数器列表 本章小结. 主要内容. 计数器的功能、分类、结构、工作原理; 各类计数器的使用; 计数器的功能扩展应用。. 主要 技能. 计各种类型计数器的正确使用及功能测试; 掌握任意进制计数显示电路的设计、安装 与调试。. 基本概念. 计数器 ; 计数器的模 同步计数器 ; 异步计数器 ;. 脉冲源. 显示器. 1011011. 0 0 1 0. 译码器. 计数器. 设计项目. 实时计数显示器. 1. 2. 3. 4. 5. 6. - PowerPoint PPT PresentationTRANSCRIPT
项目六 计数器及应用
6.1 计数器 6. 2 计数器及应用 6.3 常用计数器列表 本章小结
主要内容 主要内容 计数器的功能、分类、结构、工作原理; 各类计数器的使用; 计数器的功能扩展应用。
主要技能 主要技能
计各种类型计数器的正确使用及功能测试;掌握任意进制计数显示电路的设计、安装 与调试。
基本概念基本概念
计数器 ; 计数器的模 同步计数器 ; 异步计数器 ;
脉冲源脉冲源
计数器计数器 译码器译码器
显示器显示器
0 0 1 0
1011011
设计项目设计项目实时计数显示器实时计数显示器
6.6.1 1 计数器计数器6.6.1 1 计数器计数器
6.1.1 计数器的功能、工作原理、分类
一、计数器的功能:计算输入脉冲的个数。
CPCP
QQ11
QQ22
QQ00 00
00
00
11
00
00
00
11
00
11
11
00
00
00
11
00
11
11
11
11
11
1 2 3 4 87
11
00
11
65
00
0
0
三位二制计数器
计数器的“模” : 计数器累计输入脉冲的最大数目 M 表示。
二、计数器的构成与工作原理
工作特点:相令输出端有分频特性。
CPCP
QQ11
QQ22
QQ00
1 .加法计数器计数器的基本单元:下降沿有效的二分频器。
Q2Q1Q0
QQ22
CPCP
QQ00
QQ11
2. 减法计数器
Q0 Q1 Q2
计数器基本单元:下降沿有效的二分频器。
1. 根据计数脉冲的输入方式不同可分:
同步计数器—— 74LS161
异步计数器—— 74LS93
三、计数器的分类
同步工作速度快,但控制电路较复杂,对 CP 脉冲的负载能力重。异步计数器则相反。
同步计数器
CU CU
异步计数器
2. 根据计数进制不同又可分:
3. 根据计数过程中计数的增减不同分:
十进制计数器—— 74LS192
任意进制计数器——自己完成
二进制计数器—— 74LS161
加法计数器
减法计数器
可逆计数器—— 74LS192 、 74LS168 、
6 .1.2 各种进制的集成计数器6 .1.2 各种进制的集成计数器
1. 引脚功能说明
D0~D3 :并行数据预置输入端Q0~Q3 :数据输出端ET.EP : 计数控制端
CP : 时钟脉冲输入端(↑)C : 进位端RD : 异步清除控制端
LD : 置数控制端
一、同步二进制计数器—— 74LS161 集成计数器
输 入 输 出 RD LD ET EP CP D0 D1 D2 D3
Q0 Q1 Q2 Q3
0 × × × × × × × ×1 0 × × ↑ d0 d1 d2 d3
1 1 1 1 ↑ × × × ×1 1 0 × × × × × ×1 1 × 0 × × × × ×
0 0 0 0d0 d1 d2 d3
计 数 保 持 保 持
2. 74LS161 功能表
3. 波形图异步置“ 0” 功
能。
同步并行置数
ET 和 EP 是计数器控制端,两者均为高电平,计数器才处于计数状态。
第 15 个脉冲进位端 C 为 1 ,第 16个脉冲 C 为 0 。
N 片 74LS161 通过级联可实现 16N 进制计数器
首先:了解 74LS161 为上升沿计数;
然后:确定计数器的类型:同步计数器或异步计数 ;
4. 74LS161 计数器计数容量的扩展
工作原理分析:工作原理分析:
0000
0001
1111低位输出状态:
高位输出状态:
0000
0002
1111
在计到 1111 以前, CO1 = 0 ,高位片保持原状态不变在计到 1111 时, CO1 = 1 ,高位片在下一个 CP
加一
74LS
393
74LS93 又称为二—八—十六进制计数器。。
1. 引脚功能说明
RD1 RD2 :计数器清零端;
CP0 、 CP1 :双时钟输入端;
Q3Q2Q1Q0 :计数输出端。
二、异步二进制计数器 —— 74LS93 集成计数器
1 位二进制计数器—— CP0 输入计数脉冲, Q0 输出;八进制计数器—— CP1 输入计数脉冲, Q1 Q2 Q3 输出;
十六进制计数器—— Q0 与 CP1 连接, CP0 输入, Q0 Q1 Q2 Q3输出。
2. 使用方法:2 进制
8 进制
16 进制
即可实现加计数,又可实现减计数。
1. 引脚功能说明:
并行数据输入端
减计数脉冲输入端
加计数脉冲输入端
异步置 0 端异步置数端
加计数进位输出端
减计数借位输出端
计数输出端
三、同步十进制计数器 —— 74LS192 集成计数器
输 入 输 出LD RD CU CD D0 D1 D2 D3 Q0 Q1 Q2 Q3
0 0 × × d0 d1 d2 d3 1 0 ↑ 1 × × × × 1 0 1 ↑ × × × × 1 0 1 1 × × × × × 1 × × × × × ×
d0 d1 d2 d3
加 计 数 减 计 数 保 持
0 0 0 0
2. 74LS192 功能表
0
0
0
1
1
0
0
1
0
0
0
0
1
0
0
0
0
0
0
0
1
0
0
1
3. 波形图 RRD D ::异步置 异步置 0 0 端。端。
:置数控制端:置数控制端LD
计数脉冲从计数脉冲从 CUCU端输入。加计数,端输入。加计数, CDCD 高电平高电平
计数脉冲从计数脉冲从 CDCD端输入。减计数 端输入。减计数 CUCU 为高电平,为高电平,
:: 进位输出进位输出 ;;
:: 借位输出借位输出
C
B
CPCP
4. 74LS192 计数器计数容量的扩展N 片 74LS192 通过级联可实现 10N 进制计数器
首先:了解 74LS192 为上升沿计数;
然后:确定计数器的类型:同步计数器或异步计数。
工作原理分析:工作原理分析:
计数开始时,先在 RD 端输入一个正脉冲,此时两个计数器均被置为 0 状态。此后在 LD 端输入“ 1” , RD 端输入“ 0” ,则计数器处于计数状态。
低位的 74LS192(1) 的 CU 端逐个输入计数脉冲 CP ,低位计数顺开始计数。在第 10 个 CP 脉冲上升沿到来后,低位计数器的状态从 1001→0000 ,同时其进位输出 C 从 0→1 ,此上升沿作为高位计数器的计数脉冲。
1. 引脚功能说明:
74LS290 又称为二、五、十进制加法计数器。
计数输出端
异步清零端
双时钟输入端
异步置数端
四、异步十进制计数器 —— 74LS290 集成计数器
复位 / 置位输入 输 出
RD1 RD2 S1 S2 Q3 Q2 Q1 Q0
11×0×0×
11××0×0
0×10××0
×01×00×
0 0 0 00 0 0 01 0 0 1
计 数计 数计 数计 数
2. 74LS290 功能表
异步置 9 功能
3. 正确使用
—— Q3 与 CP0 连接, CP1 输入, 5421 十进制;
84215 进制2 进制 5421
二进制计数器—— CP0 输入计数脉冲, Q0 输出;五进制计数器—— CP1 输入计数脉冲, Q1 Q2 Q3 输出;十进制计数器—— Q0 与 CP1 连接, CP0 输入, 8421 十进制;
5421 十进制计数器的原理分析:5421 十进制计数器的原理分析:
1000 0000
1100
五进制
十进制
1001
1010
Q3 作为 CP0 的计数脉冲CP1 为计数脉冲输入端
利用所学的计数器实现任意进制计数器的设计。
3. 实现的方法——反馈法:
利用输出信号反馈到输入端使计数器清零或置数,使计数器跳过某些计数状态,从而改变其计数长度。有清零法和置数法。
1. 任意进制计数器:
计数器的模 N ≠ 2n 的计数器。如:5、 6 、 7等进制。2. 实现的条件: N>M
M— 基本计数器的模, N— 设计计数器的模。
五、任意进制计数器的实现
000 001 010 011 100 101六进制计数器的状态图
第一步:确定计数器输出的循环状态:
第二步:了解 74LS161 的清零方式(异步或同步)查阅 74LS161 功能表,清零方式:异步清零
第三步:选择参考状态,确定反馈信号。
以 N 的二进制状态为参考状态,将为 1 的各位与非(低电平清零)或与(高电平清零)作为反馈信号送入清零端。
例:用 74LS161 实现一六进制计数器例:用 74LS161 实现一六进制计数器
( 1 )清零法 ——将反馈信号送入计数器清零端。
解:
0110
六进制计数器的参考状态
12 QQRD
清零反馈信号
原理图
CP
54321
工作原理分析:工作原理分析:
6
0110 0000
12 QQRD
由于计数器计数到六的状态时间非常短,故“ 6”这个状态在显示器上显示不出来。
1
0001
Q0Q1
Q3
Q2
RD
000 001 010 011 100 101六进制计数器的状态图
第一步:确定计数器输出的循环的状态:
第二步:了解 74LS161 的置数方式(异步或同步)
查阅 74LS161 功能表,置数方式:同步置数
例:用 74LS161 实现一六进制计数器
第三步:选择参考状态,确定反馈信号。
以“ N-1” 的二进制状态为参考状态,将为 1 的各位与非(低电平置数)或与(高电平置数)作为反馈信号送入置数端。
第四步:确定置数值 D2D1D0=000
( 2 )置数法 ——将反馈信号送入计数器的置数端
0101
六进制计数器的参考状态
02 QQLD
置数反馈信号
原理图
CP
4321
Q0Q1Q2Q3
工作原理分析:6
0101 0000
02 QQLD
1
0001
LD
同步置数要在下一个时钟上升沿到时, D 端的数据才能置入 Q 端。
5
例;用 74LS161 构成 50 ( 00110010 )进制计数器。清零法:
第二步:确定参考状态: 00110010110 QQQRD
0 1 0 0 1 1 0 0
第一步:用两片实现 16X16 进制计数器
CU CU
例;用 74LS192 构成 8421BCD 码的 24 进制计数器。
置数法:
第二步:确定参考状态( 00100100 ) BCD 。 21 QQRD
0 0 1 0 0 1 0 0
第一步:用两片实现 10X10 进制计数器,
6.2 计数器的扩展应用6.2 计数器的扩展应用
利用一个高稳定的信号源,通过多次分频的方法,得到多种频率的信号。这是数字系统中为获得各种时钟脉冲所采用的最普遍的方法。
一、分频器
1 2 3 4 5 6 7
1. 一般程序分频器
( 2 )功能:
程序分频器是指分频比 N随预置数据而变的数控分频器, 因此,凡具有并行置数功能的计数器都可以组成程序分频器。
( 1 )分频比 N :输入信号与输出信号频率之比。
预置数: 0011
计数满: 0000
七分频器
2. M / M+1 分频器
( 1 )工作模式: M次分频和 M+1次分频模式。
( 2 )组成: 码组变换器 可控分频器
SC=0 时, M次分频; SC=1 时, M+1次分频。
SC=0 时,码组转换器用作变补;
0
0
0
1
0
0
0
1
0
1100
0
01
1
1101 1110 1111分频器的状态:
4 分频器
M次分频
SC=1 时,转换器用作变反。1
0
0
1
0
1
1
1
1
1011
1
10
1
1100 1101 1110分频器的状态:
M+1次分频
5分频器
1111
在固定时间 t2~t1 以内,测量出被信号的脉冲个数 N ,计算出频率。
在被测信号的一个周期时间内,通过周期固定的基准脉冲,所通过的基准信号的个数则为被测信号的周期。
1. 频率的测量:
12 tt
Nf
2. 周期的测量:
TX
1uS
二、测量脉冲频率和周期
思考 :若在 t1~t2 = 1s内,计数器的计数值 N 为 1200 ,则脉冲频率 f ?
测量脉冲频率:
测量脉冲周期:
思考 :若在被测信号一个周期时间内,基准信号计数为 8 ,被测周期为?
基准信号的周期为 1uSuS
6.3 常用 TTL 集成计数器例表 6.3 常用 TTL 集成计数器例表
类型 型 号 功 能
计数器 746874LS9074LS9274LS9374LS16074LS16174LS16274LS16374LS16874LS16974LS19074LS19174LS192
双十进制计数器十进制计数器十二分频计数器4位二进制计数器同步十进制计数器4位二进制同步计数器(异步清除)十进制同步计数器(同步清除)4位二进制同步计数器(同步清除)
可预置十进制同步加 / 减计数器可预置 4位二进制同步加 /减计数器
可预置十进制同步加 / 减计数器可预置 4 位二进制同步加 / 减计数器可预置十进制同步加 /减计数器(双时钟)
类 型 型 号 功 能
计数器 74LS19374LS19674LS19774LS29074LS29374LS39074LS39374LS49074LS56874LS56974LS66874LS66974LS690
可预置 4位二进制同步加 /减计数器(双时钟)可预置十进制计数器可预置二进制计数器十进制计数器4位二进制计数器双 4位十进制计数器双 4位二进制计数器(异步清除)双 4位十进制计数器可预置十进制同步加 /减计数器(三态)可预置二进制同步加 /减计数器(三态)十进制同步加 /减计数器二进制同步加 /减计数器可预置十进制同步计数器 /寄存器(直接清除、三态)
类型 型 号 功 能计数器 74LS691
74LS69274LS69374LS69674LS69774LS69874LS699
可预置二进制同步计数器 /寄存器(直接清除、三态)可预置十进制同步计数器 /寄存器(同步清除、三态)可预置二进制同步计数器 /寄存器(同步清除、三态)十进制同步加 /减计数器(三态、直接清除)二进制同步加 /减计数器(三态、直接清除)十进制同步加 /减计数器(三态、同步清除)二进制同步加 /减计数器(三态、同步清除)
本章小结本章小结
计数器是组成数字系统的重要部件之一 ,它的功能是计算输入脉冲的数目 . 根据输入方式不同 , 可分为财、同步计数器和异步计数器。同步工作速度快,但控制电路较复杂,对 CP 脉冲的负载能力重。异步计数器则相反。计数器根据进制不同可分为二进制计数器、十进制计数器和任意进制计数器。前两种的现成的集成电路产品选用,而任意进制计数器帽可以通过前两种引入适当的反馈信号来实现。计数器在使用时,功能表反映了它的工作功能特特点,以及工作时的细节,读懂功能表是正确使用计数器的关键,特别是扩展应用中,级联、反馈等信号的实现。
计数器有许多控制端,如置数、清零、进位、借位、脉冲输入等,使用时要合理使用。在设计任意进制计数器时,一定要了解所选计数器的清零功能与置数功能是同步还是异步,因为,同步与异在选择反馈状态时不相同。
作 业作 业作 业作 业
5.1 、 5.2 、 5.3 、 5.4 、 5.5 、
5.6 、 5.7 、 5.9