Информационные шины обмена – isa , pci

Информационные шины обмена – ISA, PCI

1Системотехника ЭВС, комплексы и сети

Системотехника ЭВС, комплексы и сети 2

LA - локальная шина адреса

SA - системная шина адреса

XA - периферийная шина адреса

ALS573

8237A-5

8259A

8259A

ALS245ALS245

I/O

D M A

D M A

D M A

A D D R E S S

PA G E

B U F F E R

LO G IC M U X

R A M B A N K

LO G IC

0

1

2

3

B U F F E R

D ATA

A N D C N T L

C LO C K

A D D R E S S

8 7

6 5

4 3

2 1 P IN I/O S LO T 64 + 32

D ATA

E X T E R N A L

R E F R E S H

14 M Hz

LO G IC

W /R A M

LO G IC

M E M O R Y

M E M O R Y

8284 A

SPEAKER

BATTERY C LK /C LD R

K E Y B O A R D

M C 146616

80-12

F158

F 82 0

F 82 0

F158

K*9128

K*9128

K*9128

K*9128

C O N V E R T

D ECO DER

LAT C H

R E G IS T E R

ALS573

8237A-5

PA R IT Y

KEYBO AR D

LS612

24 - B IT SYSTEM ADDRESS BUS

16 - B IT SYSTEM DATA BUS

SYSTEM CO NTRO L BUS

EXTERNALDATA BUS (XD)

XA0-XA7

XD0-XD7

SA

0-S

A1

5

CS

CS

CS

CS

CS

CS IRQ 0

IRQ 8

IRQ 1

CS

XA -XA 8 15

SD0-SD7 SD0-SD7

LA1 LA23 SA0-SA19 SBHE6 -

ALS245S Y S T E M

A D D R E S SB U F F E R

ALS245

E X T E R N A LA D D R E S SB U F F E R

C LK READY RESETPW R

G O O D

LO C AL AD DR ESS BUS

N M I

LO G IC

W A ITS TAT E &

C O N V E R TLO G IC

82 284

C LO C KG E N E R ATO R

80 286

P R O C E S S O R

80 287

C O -P R O C E S S O R

ALS245

ALS573

ALS573ALS573

S Y S T E MA D D R E S SB U F F E R

ALS245

LS 648

S Y S T E MD ATA

B U F F E R

ALS245

ALS245

E X T E R N A LA D D R E S SB U F F E R

ALS245

ALS245

M E M O R YD ATA

B U F F E R

C SC S

C S(4 )

32R O M

К В

R A M & R O MD E C O D E &

LAT C H

ALS244LO WM E G

R D /W RB U F F E R

C S(4 )

32R O M

К В

C S(4 )

32R O M

К В

C S(4 )

32R O M

КВ

82 288

B U SC O N T R O LLE R

PCK

CS

I/O CH CK

XA0-XA15

IRQ 3 - IRQ 13

M D0 - M D13 S M E M R /S M E M W

M E M R /M E M W

RAM 0, RAM 1LIM EG CSLIM EG CS

S0, S1CO D/INTA

IO /M RDY

A17-A23

SD0-SD15M

D0

-MD

15

ALS573

D M A

NM I

LO C AL AD DR ESS BUS

LO C AL D ATA BU S

A0-A23 BHE

D 0-D 15

LO C AL C O N TR O L BU S

A17-A23

A0

BHEWAIT

CLKRESET

Структурная схема системной платы на основе 80286 процессора

LC - локальная шина управления

SC - системная шина управления

XC - периферийная шина управления

LM - локальная шина памяти

SM - системная шина памяти

XM - периферийная шина памяти

LD - локальная шина данных

SD - системная шина данных

XD - периферийная шина данных

Условны е граф ические обозначения:


•По процессорной локальной шине (на структурной схеме "Local Address, Data, Status and Control Bus") микропроцессор взаимодействует с контроллером шины и его периферией. Обычно сигналы на этой шине не имеют дополнительных обозначений.

•Системная шина адреса/данных/управления обозначена на структурной схеме "System Address, Data, Control Bus". Она осуществляет взаимосвязь между другими шинами компьютера, а также взаимодействие системы с внешними устройствами.

•По внешней шине адреса/данных/управления ("External Address, Data, Control Bus") микропроцессор взаимодействует с некоторыми контроллерами, микросхемами ПЗУ и отдельной периферией.


http://web.znu.edu.ua/lab/MathDep/ApMath/ARCH&ASM/Shema/lect1.htmlhttp://gzalevskij.narod.ru/Mikroprocessor.html

http://web.znu.edu.ua/lab/MathDep/ApMath/ARCH&ASM/Shema/lect1.html

http://gzalevskij.narod.ru/Mikroprocessor.html


• генератор синхронизации 8284 разработан для синхронизации работы микропроцессора. собственная частота 14.318 МГц. делит на три исходную частоту, чтобы получить сигнал системной синхронизации CLK частотой 4.77 МГц, необходимый для работы микропроцессора.

• Синхрогенератор используется в выработке также сигнала готовности READY для микропроцессора и сигнала сброса устройств RESET, осуществляя синхронизацию сигналов CLK, READY и RESET.

• Сигнал RESET формируется входным сигналом PWR_GOOD, поступающим на синхрогенератор с блока питания после включения компьютера или нажатия кнопки сброса "RESET",


Временные диаграммы циклов чтения или записина шине ISAA0…15 сигналы адресаD0…15 сигналы данныхBALE - разрешение защелки адреса. После его спада в каждом цикле процессора линии CMD-обобщенный сигнал чтения или записи RD\WRAEN - разрешение адресации портов (запрещает ложную дешифрацию адреса в цикле DMA).


• PCI (Peripheral Component Interconnect bus) - шина для подсоединения периферийных устройств.

• Имеет версии с питанием 5V, 3.3V и универсальную (с переключением линий +VI/O c 5V на 3,3V).

• Шина PCI - первая шина в архитектуре IBM PC, которая не привязана к этой архитектуре. Она является процессорно-независимой.

• Автоконфигурирование устройств (выбор запросов прерывания, каналов DMA) поддерживается средствами BIOS материнской платы

• PCI является 64-битной шиной, хотя обычно выполняется как 32-битная шина. Она может работать на частоте от 33 до 66 мегагерц. На 32 битах и 33 MHz шина дает скорость 133 мегабайт в секунду (MBps).


Сигналы шины PCI• Знак - (минус) перед названием сигнала означает, что активный уровень этого сигнала логический ноль,

обозначение {XX:0} означает группу сигналов с номерами от 0 до XX.• AD{31:0} - мультиплексированная шина адреса/данных. Адрес передается по сигналу - FRAME, в последующих

тактах передаются данные.

• -C/ BE{3:0} - команда/разрешение обращения к байтам. Команда, определяющая тип очередного цикла шины (чтение-запись памяти, ввода/вывода или чтение/запись конфигурации, подтверждение прерывания и другие) задается четырехбитным кодом в фазе адреса по сигналу - FRAME.

• -FRAME - индикатор фазы адреса (иначе - передача данных).

• -DEVSEL - выбор инициатором устройства назначения.

• -IRDY - готовность инициатора к обмену данными.

• -TRDY - готовность устройства назначения к обмену данными.

• -STOP - запрос устройства назначения к инициатору на останов текущей транзакции.

• -LOCK - используется для установки, обслуживания и освобождения захвата ресурса на PCI.

• -REQ {3:0} - запрос от PCI-устройства на захват шины (для слотов 3:0).


Временные диаграммы шины PCI• ___ ___ ___ ___ ___ ___• CLK ___| |___| |___| |___| |___| |___| |___

• _______ _________• FRAME |_________________________________|

• ______ _______ ______ ______ ______• AD -------<______><_______><______><______><______>---• Адрес Данные1 Данные2 Данные3 Данные4

• ______ _______________________________• C/BE -------<______><_______________________________>---• Команда Сигнал разрешения передачи байта

• ____________ ___• IRDY |________________________________|

• _____________ ___• TRDY |________________________________|

• ______________ ___• DEVSEL |_______________________________|


Контроллер 1821ВН59А


Блок схема контроллера прерываний


Временная диаграмма контроллера прерываний

Информационные шины обмена – isa , pci

Documents