ファクシミリ用 lsi mn860741 - industrial.panasonic.com · mn860741 sde00008bjm 3 用途...

ファクシミリ用 LSI

1発行年月 : 2001年11月 SDE00008BJM

MN860741ファクシミリ用画像処理LSI

概　要MN860741はイメージセンサからのアナログ信号を , 種々の信号処理を用いて高画質画像に再現する画像処理LSIです。除算方式による全画素・無限シェーディング補正を採用し , 二次元MTF補正 , 任意の変換カーブによるガンマ補正処理を行うことにより64階調ハーフトーンの再現を可能にしています。さらに1ライン周期が2 048画素までの場合 , 外部メモリを必要とせずに画像処理を実現できます。

特　長•画像処理速度 • 0.3M画素 /s ∼ 2.5M画素 /s, VDD = 5.0 V, 8倍モード時

0.3M画素 /s ∼ 1.7M画素 /s, VDD = 5.0 V, 16倍モード時• 0.3M画素 /s ∼ 2M画素 /s, VDD = 3.3 V, 8倍モード時

0.3M画素 /s ∼ 1.5M画素 /s, VDD = 3.3 V, 16倍モード時

•有効画素数 max. 8 192 ブランキング画素1ライン周期 max. 8 192画素

•オフセット制御プリアンプへの負帰還方式黒画素区間のA/D変換データにより帰還電圧を制御内蔵回路帰還電圧制御回路 + ソースホロア回路

•ゲイン制御外付けオペアンプ内蔵FETによるアナログ制御方式外付け抵抗により追従範囲を設定(標準+6 dB ∼ −12 dB)内蔵回路ゲイン制御回路 + FET内蔵10-bit D/A (PWM + 外付けLPF方式)によりFETゲート電圧制御 , ゲインロック可能

• A/Dコンバータ直並列変換方式ビット数 8 bit変換速度 0.3 MHz ∼ 2.5 MHz, VDD = 5.0 V時

0.3 MHz ∼ 2 MHz, VDD = 3.3 V時

•シェーディング補正除算方式による全画素補正歪み補正レベル A/Dダイナミックレンジの

0% ∼ 75% 6 bit精度75% ∼ 87.6% 5 bit精度87.5% ∼ 93.8% 4 bit精度

• MTF補正 •ラプラシアン型処理 5画素参照•サドル型処理 9画素参照

•ガンマ変換変換カーブのロードにより任意設定変換レベル 6 bit → 6 bit変換

•ハーフトーン処理 •誤差拡散処理6 bit演算処理により64階調再現印字ドット広がり補正処理(任意設定可)

•ディザ処理ディザパターン網点型(4画素 × 4画素 , 8画素 × 8画素)

ベイヤ型(4画素 × 4画素)

•二値化固定スライススライスレベル 5 bit任意設定

保守廃止

保守予定品種、保守品種、廃品種を

一括して保守廃止と表記しています。

MN860741

2 SDE00008BJM

特　長(つづき)•主走査縮小画像クロックおよびラインイネーブル間引き方式

主走査縮小二値処理 0.78% ∼ 100%ハーフトーン処理 50% ∼ 100%

(0.78%単位)

•主走査縮小補正処理黒画素保存処理(主走査縮小変換時)

•副走査線密度変換補正処理 3ラインOR処理(副走査線密度変換時)7.7 line/mm → 3.85 line/mm

•クロック入力 •画像クロック × 16•画像クロック × 8

•センサインタフェース • CCDセンサFSH (φsh), FCK1 (φ1), FCK2 (φ2), FR (φR), FSP (φSP)信号発生

•密着イメージセンサFSH (SI), FSP (CLK)信号発生FSP (CLK)クロックデューティ選択可能 75% または87.5%

•メモリインタフェース • 2 048画素以下SRAM (64K bit) × 1 または内蔵メモリ(このときは外付けメモリ不要)

• 2 049画素 ∼ 4 096画素SRAM (64K bit) × 2 またはSRAM (256K bit) × 1

• 4 097画素 ∼ 8 192画素SRAM (256K bit) × 1

•イメージバスインタフェースシリアルモード(リクエスト入力(NVREQ), イネーブル入力(NVSEN), クロック(NVSCK), データ(NVSDA)出力)

•スキャンモード •フリースキャン•サイクルスキャン

•システムインタフェース 8 bit (80系) CPUインタフェース

•画像データ入出力 •シェーディング補正画像データ出力(8 bit)•多値画像データ出力(6 bit)•外部A/D画像データ入力(8 bit)

•出力ポート 8端子(画像データ入出力と端子共用)

•メカ駆動インタフェース任意タイミングパルス出力

•電源 5.0 Vおよび3.3 VDVDD(デジタル電源) = 5.0 V時AVDD(アナログ電源) = 5.0 VA/D基準電圧 VREFH = 5.0 V ∼ 1.3 V

VREFL = 3.7 V ∼ 0.0 VVREFH・VREFL間 = 1.3 V min.

DVDD(デジタル電源) = 3.3 V時AVDD(アナログ電源) = 3.3 VA/D基準電圧 VREFH = 3.3 V ∼ 0.8 V

VREFL = 2.5 V ∼ 0.0 VVREFH・VREFL間 = 0.8 V min.

•入出力レベル •入力 : 5 V, 3.3 VともにCMOSレベル(VIH : 0.8 × VDD, VIL : 0.8 V)•出力 : 5 V, 3.3 VともにCMOSレベル(VOH : VDD− 0.4 V, VOL : 0.4 V)

保守廃止



MN860741

3SDE00008BJM

用　途•ファクシミリ , スキャナ用の読み取り画像処理

ブロック図

Shad

ing

Cor

rect

orM

emor

y I/

F

Inte

rnal

RA

M

8 bi

t A/D

Hal

f To

nepr

oces

sor

Tim

ing

Gen

erat

or

Gam

ma/

Bin

ary

Cor

rect

orIm

ageb

us I

/F

Syst

emC

ontr

ol

MT

FC

orre

ctor

HBID (7 : 0), BOD

VPD (7 : 0)

ENSGD

AD

DR

(6 :

0)

NW

E, T

ED

E, T

EIN

DB

US

(7 :

0)

NE

NA

D, C

KV

D

NV

SE

N, N

VS

CK

, N

VS

DA

保守廃止



MN860741

4 SDE00008BJM

端子配置図

646566676869707172737475767778798081828384

424140393837363534333231302928272625242322

MXD1MXD0NMOENMWE

MA14MA13MA12MA11MA10MA9MA8MA7MA6MA5MA4MA3MA2MA1MA0

MASTDVDD1

DVDD2MOD0MOD1VPD0VPD1VPD2VPD3VPD4VPD5VPD6VPD7NVREQNVSCKNVSENNVSDAOFHCOFOUTVREFHADINVREFLAVSS

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21

63 62 61 60 59 58 57 56 55 54 53 52 51 50 49 48 47 46 45 44 43

MX

D2

MX

D3

MX

D4

MX

D5

MX

D6

MX

D7

D0

D1

D2

D3

D4

D5

D6

D7

A0

A1

NC

SN

WR

NR

DN

RE

SET

DV

SS2

DV

SS1

NSY

NC

MC

LK

IFC

K2

FCK

1FS

HFS

PFR

PMT

NPE

AK

CL

AM

PA

BC

GC

DA

VIN

IGA

GD

RA

GU

RA

GO

UT

FET

GFE

TS

FET

DA

VD

D

(TOP VIEW)

保守廃止



MN860741

5SDE00008BJM

端子説明1. モード説明(2pin)

端子名 I/O Pin No. 機能

MOD1 I 40 モード設定

MOD0 I 41 MOD1 MOD0 状態

"L" "L" ノーマルモード1 (MCLK : CKVD × 16)

"L" "H" ノーマルモード2 (MCLK : CKVD × 8)

"H" "L" ブロックテストモード(Memory I/F : in, System Ctrl : out)

"H" "H" テストモード

テストモード

A1 A0 テスト機能

"L" "L" SCANテスト , RAMテスト

"L" "H" DCテスト(出力"L")

"H" "L" DCテスト(出力Hiz)

"H" "H" DCテスト(出力"H")


D0 ∼ D7 I/O 57 ∼ 50 CPUデータバス , シェーディングメモリ入出力

A0, A1 I 49, 48 CPUアドレス入力

NCS I 47 CPUチップセレクト入力

NWR I 46 CPUデータライト入力

NRD I 45 CPUデータリード入力

NRESET I 44 システムリセット

2. システムインタフェース端子(14pin)


MAST I 83 クロック同期モード選択"H" : マスタモード

内部SYNC信号に同期して動作する。NSYNC端子より内部SYNC信号を出力する。

"L" : スレーブモード外部SYNC信号に同期して動作する。NSYNC端子より外部SYNC信号を入力する。

MCLKI I 3 マスタクロック入力クロック周波数 : 画信号周波数 × 16

クロック周波数 : 画信号周波数 × 8

クロックデューティ : 50%

3. クロック端子(3pin)保守廃止



MN860741

6 SDE00008BJM

端子説明(つづき)3. クロック端子(3pin)(つづき)


NSYNC I/O 2 クロック同期信号入出力1ラインのスタートタイミングパルス

MAST 状態

"L" SYNC入力

"H" SYNC出力

入力タイミングノーマルモード 1 (MOD1 : 0, MOD0 : 0) SYNCの非同期入力可

ノーマルモード 2 (MOD1 : 0, MOD0 : 1) SYNCの非同期入力可

MCLKI

NSYNC (O)

CKVD

NSYNC (I)CKVD(case1)CKVD(case2)


FCK1 O 5 CCD型センサ φ1クロック

FCK2 O 4 CCD型センサ φ2クロック

FSH O 6 CCD型センサ φSHクロック , CIS型センサ SIクロック

FR O 8 CCD型センサ φRクロック

FSP O 7 CCD型センサ φSPクロック , CIS型センサ CLKクロック

4. センサインタフェース端子(5pin)


NPEAK O 10 ゲイン制御信号(オーバフロー)"L" : ゲインダウン"H" : ゲインアップ

5. アナログ制御端子(4pin)

保守廃止



MN860741

7SDE00008BJM

端子説明(つづき)5. アナログ制御端子(4pin)(つづき)


NVREQ I 31 ビデオリクエスト制御デバイスより画像データの転送要求を入力します。

"L" : 転送要求有効"H" : 転送要求無効

•サイクルスキャンモードでは, この端子を"L"レベルとすると次の読み取りラインを有効とし , 1ライン分画像処理を実行し , VSDA端子より画像データを出力します。

•フリースキャンモードでは, この端子の状態は無視され, タイミング設定された周期でセンサの読み取りをスタートし , 毎ライン画像処理を実行し , VSDA端子より画像データを出力します。

NVSEN O 29 ビデオイネーブル"L" : 画像データ有効区間"H" : 画像データ無効区間

NVSCK O 30 シリアルモードビデオシリアルクロック

VSDAデータ取り込みタイミング

NVSDA O 28 シリアルモードビデオシリアルデータ二値画像データの出力

"L" : 黒 "L" : 白 REVS (GBI3) : 0 REVS (GBI3) : 1

"H" : 白 "H" : 黒

6. イメージバス I/F端子(4pin)


CLAMP O 11 クランプ(オフセット補正)期間信号"L" : ホールド"H" : サンプル(オフセット調整動作)

ABC O 12 ABC有効期間信号"L" : ゲインホールド"H" : ゲイン調整

GCDA O 13 AGCゲイン制御用D/A出力(PWM)

7. パラレル I/O端子(8pin) VPD7 ∼ VPD0


VADD7 I 32 PSD1 : 0, PSD0 : 0外部A/D信号入力

VSCD7 O PSD1 : 0, PSD0 : 1シェーディング補正画像信号出力

PDEL O PSD1 : 1, PSD0 : 0無効画素信号

POD7 O PSD1 : 1, PSD0 : 1出力ポートデータ7

保守廃止



MN860741

8 SDE00008BJM

端子説明(つづき)7. パラレル I/O端子(8pin)(つづき) VPD7 ∼ VPD0


MXD0 ∼ I/O 65 ∼ 58 RAMデータ入出力MXD7 白シェーディングデータ , 誤差拡散処理誤差データ

2ライン画像データのI/O

MA0 ∼ I/O 82 ∼ 71 RAMアドレスMA11

MA12 ∼ O 70 ∼ 68 RAMアドレスMA14

NMOE O 66 RAM NOE制御(内部画像クロックNCKVDと同一信号)

NMWE O 67 RAM NWE制御

8. メモリインタフェース端子(25pin)


VADD6 I 33 PSD1 : 0, PSD0 : 0外部A/D信号入力

VSCD6 O PSD1 : 0, PSD0 : 1シェーディング補正画像信号出力

CKVG O PSD1 : 1, PSD0 : 0多値画像信号同期クロック出力

POD6 O PSD1 : 1, PSD0 : 1出力ポートデータ6

VADD5 ∼ I 34 ∼ 39 PSD1 : 0, PSD0 : 0VADD0 外部A/D信号入力

VSCD5 ∼ O PSD1 : 0, PSD0 : 1VSCD0 シェーディング補正画像信号出力

VGSD5 ∼ O PSD1 : 1, PSD0 : 0VGSD0 多値画像信号出力

POD5 ∼ O PSD1 : 1, PSD0 : 1POD0 出力ポートデータ

注) 1. VSCD0 ∼ VSCD7

FC : 白 ∼ 00 : 黒シェーディング補正データ ADTEST (SHM1) : 0, VSCD0 = "L", VSCD1 = "L"

FF : 白 ∼ 00 : 黒内蔵A/D変換データ ADTEST (SHM1) : 1

2. VGSD0 ∼ VGSD5

3F : 白 ∼ 00 : 黒

3. VADD0 ∼ VADD7

FF : 白 ∼ 00 : 黒


PMT O 9 任意タイミング

9. メカインタフェース端子(1pin)

保守廃止



MN860741

9SDE00008BJM

端子説明(つづき)10.アナログ端子(10pin)


ADIN 24 A/D入力端子

FETD 20 FETドレイン

FETG 18 FETゲート

FETS 19 FETソース

AGOUT 17 ゲイン制御回路出力端子

AGUR 16 ゲイン制御回路アップ抵抗接続端子

AGDR 15 ゲイン制御回路ダウン抵抗接続端子

VINIG 14 ゲイン制御回路イニシャル制御端子

OFHC 27 オフセット制御回路コンデンサ接続端子

OFOUT 26 オフセット制御回路ソースホロア出力端子


VREFH 25 A/Dコンバータ基準電圧"H"レベル

VREFL 23 A/Dコンバータ基準電圧"L"レベル

AVDD 21 アナログ電源

AVSS 22 アナロググランド

DVDD 42 デジタル電源84

DVSS 1 デジタルグランド43

11.電源端子(8pin)

注) 1. 以後, DVSS, AVSSへの印加電圧をVSS , DVDD, AVDDへの印加電圧をVDDと表します。

電源端子は, おのおのの端子にVDD , VSSを接続してください。

2. 絶対最大定格はチップに印加しても破壊を生じない限界値であり, 動作を保証するものではありません。

3. MN860741の使用にあたっては各VDD , VSS間に0.1 µF以上のコンデンサを付加してください。

電気的特性1.絶対最大定格 VSS = 0.0 V

項目記号定格単位

電源電圧 VDD − 0.3 ∼ +7.0 V

入力電圧 VIN VSS− 0.3 ∼ VDD+0.3 V

出力端子電圧 VO VSS− 0.3 ∼ VDD+0.3 V

入出力端子電圧 VIN VSS− 0.3 ∼ VDD+0.3 V

VO VSS− 0.3 ∼ VDD+0.3 V

アナログ端子電圧 VA VSS− 0.3 ∼ VDD+0.3 V

許容損失 PT 700 mW

動作周囲温度 TOP 0 ∼ +70 °C

保存温度 TSTG −55 ∼ +125 °C

保守廃止



MN860741

10 SDE00008BJM

注) 1. 電源は, 6端子すべて接続してください。

2. 静電破壊に注意してください。

取り扱い時には身体を高抵抗(数100 kΩ ∼ 1 MΩ)を介して接地してください。

3. 電源ノイズによりラッチアップを起こす場合があるので, 電源間にバイパスコンデンサ(0.1 µF以上)を入れてください。

4. 入力信号レベルが中間値になるとIDDが増加してラッチアップを引き起こします。

電源投入時などにバス, 入力端子がフローティングになるような場合に注意してください。

電気的特性(つづき)2.動作条件 VSS = 0.0 V, Ta = 0°C ∼ 70°C

項目記号条件最小標準最大単位

動作周囲温度 TOP 0 25 70 °C

電源電圧 1 AVDD fp5 ≤ 2.5 MHz (× 8) 4.75 5.00 5.25 VDVDD fp5 ≤ 1.7 MHz (× 16)

電源電圧 2 AVDD fp3 ≤ 2 MHz (× 8) 3.15 3.30 3.45 VDVDD fp3 ≤ 1.5 MHz (× 16)

外部クロック入力

クロック周波数 fex5 16倍モード(VDD = 5.0 V) 4.8 27.2 MHz

8倍モード(VDD = 5.0 V) 2.4 20

fex3 16倍モード(VDD = 3.3 V) 4.8 24

8倍モード(VDD = 3.3 V) 2.4 16

3. DC特性 VDD = 4.75 V ∼ 5.25 Vおよび3.135 V ∼ 3.465 V, VSS = 0.0 V, Ta = 0°C ∼ 70°C


電源電流

電源電流 IDD1 fp5 ≤ 2.5 MHz, VDD = 5.0 V 150 mA

IDD2 fp3 ≤ 2 MHz, VDD = 3.3 V 100

入力端子 1 A1，A0, NCS, NWR, NRD, MAST, NVREQ

入力電圧"H"レベル VIH1 0.8 × VDD VDD V

入力電圧"L"レベル VIL1 VSS 0.8 V

入力リーク電流 ILK1 ±10 µA

入力端子 2 MCLKI




入力端子 3 (シュミットトリガ回路付き) NRESET, MOD1, MOD0

入力電圧"H"レベル VIH3 VDD− 0.8 VDD V



出力端子 FSH, FR, FCK1, FCK2, NMOE, NMWE, NVSEN, NVSCK, NVSDA, PMT, NPEAK, ABC, CLAMP,GCDA

出力電圧"H"レベル VOH4 IOH = −2.00 mA VDD− 0.4 VDD V

出力電圧"L"レベル VOL4 IOL = 2.00 mA VSS 0.4 V

出力リーク電流 ILK4 ±10 µA

保守廃止



MN860741

11SDE00008BJM

電気的特性(つづき)3. DC特性(つづき) VDD = 4.75 V ∼ 5.25 Vおよび3.135 V ∼ 3.465 V, VSS = 0.0 V, Ta = 0°C ∼ 70°C


入出力端子 1 D7 ~ D0, NSYNC, VPD7 ~ VPD0, MA14 ~ MA0





出力リーク電流 ILK5 ±10 µA

入出力端子 2 (Pull-up端子) MXD7 ~ MXD0





入力電流 II6 VDD = 5.0 V, Vin = 0.8 V時 300 µA

出力リーク電流 ILK6 Vin = VDD , ハイインピーダンス時 ±10 µA

4. AC特性 Ta = 0°C ∼ 70°C, VDD = 5.0 V, Voh = 0.7 × VDD , Vol = 0.3 × VDD


クロックタイミング

クロックサイクル時間(16倍) tex516 図 1参照 36 ns

クロック"H"レベルパルス時間 twexH16 VSS = 0.0 V 16 ns

クロック"L"レベルパルス時間 twexL16 VIH = 0.8 × VDD 16 ns

クロックサイクル時間(8倍) tex58 VIL = 0.8 V 50 ns

クロック"H"レベルパルス時間 twexH8 以下同条件 22 ns

クロック"L"レベルパルス時間 twexL8 22 ns

クロックサイクル時間(16倍) tex316 24 ns

クロック"H"レベルパルス時間 twexH316 11 ns


クロックサイクル時間(8倍) tex38 62.5 ns

クロック"H"レベルパルス時間 twexH38 30 ns


MCLKI↓−NSYNCセットアップ時間 tsyis 15 ns

MCLKI↓−NSYNCホールド時間 tsyih 15 ns

MCLKI↓−NSYNCディレー時間 tsyod 50 ns

イメージバスインタフェース(シリアルモード)

NVCSK↑−NVSEN↑ディレー時間 tvseh 図 2参照 10 ns

NVCSK↑−NVSEN↓ディレー時間 tvsel 10 ns

NVCSK↑−NVSDA↑ディレー時間 tvsdh 10 ns

NVCSK↑−NVSDA↓ディレー時間 tvsdl 10 ns

保守廃止



MN860741

12 SDE00008BJM

電気的特性(つづき)4. AC特性(つづき) Ta = 0°C ∼ 70°C, VDD = 5.0 V, Voh = 0.7 × VDD , Vol = 0.3 × VDD


80系CPUインタフェースリード時

アドレスセットアップ時間 tar 図 3参照 30 ns

アドレスホールド時間 tra 10 ns

データ出力ディレー時間 trd 75 ns

データ出力ホールド時間 tdr 10 ns

リードパルス幅 trw 50 ns

80系CPUインタフェースライト時

アドレスセットアップ時間 taw 図 3参照 30 ns

アドレスホールド時間 twa 10 ns

データ入力セットアップ時間 twd 30 ns

データ入力ホールド時間 tdw 10 ns

ライトパルス幅 tww 50 ns

センサインタフェースタイミング

シフトクロックセットアップ時間 tss 図 4-1, 図 4-2参照 80 ns

シフトクロックホールド時間 tsh 80 ns

シフトクロックパルス幅 tsw 500 ns

リセットクロックパルス幅 trew 80 ns

リセットクロックホールド時間 trh 80 ns

サンプルクロックパルス幅 tspw 80 ns

サンプルクロックホールド時間 tsph 80 ns

MCLKI−FCKディレー時間 tfckd ±20 ns

メモリインタフェースタイミング

MCLKI−NMOE↑ディレー時間 tmoed 図 5-1, 図 5-2参照 30 ns

MCLKI−NMOE↓ディレー時間 tmoed 40 ns

MCLKI− MA12 ∼ MA0 ディレー時間 tlmad 30 ns(ハーフトーン設定)

MCLKI− MA12 ∼ MA0 ディレー時間 tlmad 30 ns(二値設定)

MCLKI− MA14, MA13 ディレー時間 tlmad 25 ns

MCLKI−MXD入力セットアップ時間 tmxis 15 ns

MCLKI−MXD入力ホールド時間 tmxih 5 ns

MCLKI−NMWE↑ディレー時間 tmwed 30 ns

MCLKI−NMWE↓ディレー時間 tmwed 25 ns

NMOE↑−MXD出力ディレー時間 tmxod 40 ns

保守廃止



MN860741

13SDE00008BJM


MCLKI

tsyod

NSYNC (out)

NSYNC (in)case 1

MCLKI

NSYNC (out)

NSYNC (in)

NSYNC (in) case 2

tsyod

twexL16twexL316

tsyis

tsyih

tex516tex316

twexH16twexH316

tsyod tsyod

twexL8twexL38tex58

tex38

twexH8twexH38

図 1. クロックタイミング

tsyihtsyis

保守廃止



MN860741

14 SDE00008BJM


NVSCK

NVSEN

NVSDA

tvsel

図 2. イメージバスインタフェース

tvseh

tvsdh tvsdl

NCS

A1_0

NRD

D7_0

図 3. 80系CPUインタフェース

80系CPUシステムバス読み出しタイミング(MN860741 → SYSBUS)

tar

tar

trw

tra

tra

tdrtrd

NCS

A1_0

NWR

D7_0

80系CPUシステムバス書き込みタイミング(SYSBUS → MN860741)

taw

taw

tww

twa

twa

tdwtwd

保守廃止



MN860741

15SDE00008BJM


図 4-1. CCDセンサインタフェースタイミング 1

NSYNC (O)

MCLKI

NSYNC (I)

FCK1

FCK2

tfckd

tfckd

tss tswtsh

FSH

ノーマルモード 2

NSYNC (O)

MCLKI

NSYNC (I)

FCK1

FCK2

tfckd

tfckd

tss tswtsh

FSH


保守廃止



MN860741

16 SDE00008BJM


図 4-2. CCDセンサインタフェースタイミング 2

FCK1

MCLKI

FCK2

FR

FSP

tsph trhtrew

MCLKI

FR

モード 1

モード 2

FSP

tsph trhtrew

tspw

tspw

FCK1

FCK2

FR

FSP

tsph trhtrew

FR

モード 1

モード 2

FSP



tsph trhtrew

tspw

tspw

保守廃止



MN860741

17SDE00008BJM


MCLKI

MA0 ∼ MA12

(TCA0 ∼ TCA12)

MA13, MA14

2/1 1/2 3 0 1/2

NMWE

NMOE

MXD (in)

tlmad

図 5-1. メモリインタフェースタイミング 1

tmoed

tmxis

tmxih

保守廃止



MN860741

18 SDE00008BJM


MCLKI

MA0 ∼ MA12

(TCA0 ∼ TCA12)

MA13, MA14

1/2 3 2/1

NMWE

NMOE

MXD (in)

MXD (out) SCD EOD

tlmad

図 5-2. メモリインタフェースタイミング 2

tmoed

tmxod

tmwed tmwed

保守廃止



MN860741

19SDE00008BJM

注) A/Dコンバータの特性は単調増加性とノーミッシングコードを8 bit精度で保証するものです。

またオフセット電圧の出荷検査保証値はVREFHL = 3.0 V時, 110 mVです。

電気的特性(つづき)5.アナログ特性 Ta = 25°C, DVDD , AVDD = 5.0 V, DVSS , AVSS = 0.0 V


A/Dコンバータ

分解能 RES 8 bit

リファレンス電圧"H"レベル VREFH 1.3 VDD V

リファレンス電圧"L"レベル VREFL VSS 3.7 V

リファレンス"H""L"電圧差 VREFHL 1.3 VDD V

非直線性誤差 1 EL1 f = 0.1 MHz ∼ 1.25 MHz ±0.5 ±0.9 LSB

微分直線性誤差 1 ED1 VREFHL = 3.0 V ±0.5 ±0.9 LSB


微分直線性誤差 2 ED2 VREFHL = 1.3 V ±0.8 ±2.2 LSB

リファレンスラダー抵抗 RREF VREFHL = 1.0 V 300 400 Ω

オフセット電圧"L"側 VADOFF VREFHL = 5.0 V 0 150 mV

FET

最小チャネル抵抗 RCHO VFETG = 5.0 V, VFETS = 1.5 V, 20 40 60 ΩVFETD = 1.7 V

ゲートリーク電流 IFETG VFETG = VSS , VAGOUT = VDDまたは ±100 nAVFETG = VDD , VAGOUT = VSS

ABC制御アナログスイッチ

AGDR−AGOUTオン抵抗 RDR VAGOUT = 2.5 V, VAGDR = 3.0 V 400 Ω

AGUR−AGOUTオン抵抗 RUR VAGOUT = 2.5 V, VAGUR = 2.0 V 400 Ω

VINIG−AGOUTオン抵抗 RING VAGOUT = 2.5 V, VINIG = 3.0 V 400 Ω

AGOUTオフリーク電流 IAGOUT VAGOUT = VDD , VINIG = VSS , ±100 nAVAGDR = VSS , VAGUR = VSS

VAGOUT = VSS , VINIG = VDD , ±100VAGDR = VDD , VAGUR = VDD

オフセット制御アナログスイッチ

OFHCチャージ抵抗 ROFU VOFHC = 2.5 V 12.0 24.0 kΩ

OFHCディスチャージ抵抗 ROFD VOFHC = 2.5 V 12.0 24.0 kΩ

OFHCオフリーク電流 IOFHC VOFHC = VDDまたはVSS ±100 nA

オフセット制御FET

OFOUTオン電流 IDSOUT VOFHC = VDD , VOFOUT = 2.5 V 0.5 1.0 mA

FETゲート制御アナログスイッチ

AGOUT−FETGオン抵抗 RFET VAGOUT = 2.5 V, VFETG = 3.0 V 1.0 kΩ

AGOUT−FETGオフリーク電流 IAGL VAGOUT = 2.5 V, VFETG = 3.0 V ±100 nA

保守廃止



MN860741

20 SDE00008BJM

電気的特性(つづき)6. A/Dコンバータ Ta = 25°C, DVDD , AVDD = 3.3 V, DVSS , AVSS = 0.0 V


分解能 RES3 8 bit

リファレンス電圧"H"レベル VREFH3 0.8 VDD V

リファレンス電圧"L"レベル VREFL3 VSS 2.5 V

リファレンス"H""L"電圧差 VREFHL3 0.8 VDD V


微分直線性誤差 1 ED13 VREFHL3 = 3.3 V ±0.5 ±0.9 LSB


微分直線性誤差 2 ED23 VREFHL3 = 0.8 V ±0.8 ±2.2 LSB

外形図(単位 : mm)• QFH084-P-1212

12.0±0.2

14.0±0.2

12.0

±0.

2

14.0

±0.

2

3.2

max

.

2.8±

0.2

63 43

64

84 22

1

(1.0)

21

42

(1.0

)0.

1±0.

1

(1.0)

0.5±0.20° to 10°

0.2+0.1–0.050.5

0.1 M

0.1

0.15

+0.1

0–0

.05

Seating plane

注) 本製品のパッケージは，後記の鉛フリーパッケージ(QFH084-P-1212A)になる予定です。

保守廃止



MN860741

21SDE00008BJM

新外形図(単位 : mm)• QFH084-P-1212A (鉛フリー)

42

43

22

21

63

64

1

84

0.15

+0.

10

-0.0

5

(1.0

0)12

.00±

0.20

14.0

0±0.

20

14.00±0.20

12.00±0.20

2.80

±0.

20

3.20

max

.

0.10

±0.

10

Seating plane

(1.00)

0.50±0.20

(1.00) 0.20+0.10 -0.05

0° to 10°

0.50M0.10

0.10

保守廃止



本書に記載の技術情報および半導体のご使用にあたってのお願いと注意事項

(1) 本書に記載の製品および技術情報を輸出または非居住者に提供する場合は、当該国における法令、特に安全保障輸出

管理に関する法令を遵守してください。

(2) 本書に記載の技術情報は、製品の代表特性および応用回路例などを示したものであり、弊社または他社の知的財産権

もしくはその他の権利に基づくライセンスは許諾されていません。したがって、上記技術情報のご使用に起因して第三

者所有の権利にかかわる問題が発生した場合、弊社はその責任を負うものではありません。

(3)　本書に記載の製品は、標準用途－一般電子機器(事務機器、通信機器、計測機器、家電製品など)に使用されること

を意図しております。

特別な品質、信頼性が要求され、その故障や誤動作が直接人命を脅かしたり、人体に危害を及ぼす恐れのある用途

－特定用途(航空・宇宙用、交通機器、燃焼機器、生命維持装置、安全装置など)にご使用をお考えのお客様および弊

社が意図した標準用途以外にご使用をお考えのお客様は、事前に弊社営業窓口までご相談願います。

(4)　本書に記載の製品および製品仕様は、改良などのために予告なく変更する場合がありますのでご了承ください。した

がって、最終的な設計、ご購入、ご使用に際しましては、事前に最新の製品規格書または仕様書をお求め願い、ご確認

ください。

(5)　設計に際しては、絶対最大定格、動作保証条件(動作電源電圧、動作環境等)の範囲内でご使用いただきますようお願

いいたします。特に絶対最大定格に対しては、電源投入および遮断時、各種モード切替時などの過渡状態においても、

超えることのないように十分なご検討をお願いいたします。保証値を超えてご使用された場合、その後に発生した機器

の故障、欠陥については弊社として責任を負いません。

また、保証値内のご使用であっても、半導体製品について通常予測される故障発生率、故障モードをご考慮の上、弊

社製品の動作が原因でご使用機器が人身事故、火災事故、社会的な損害などを生じさせない冗長設計、延焼対策設計、

誤動作防止設計などのシステム上の対策を講じていただきますようお願いいたします。

(6)　製品取扱い時、実装時およびお客様の工程内における外的要因（ESD、EOS、熱的ストレス、機械的ストレス）による

故障や特性変動を防止するために、使用上の注意事項の記載内容を守ってご使用ください。

また、防湿包装を必要とする製品は、保存期間、開封後の放置時間など、個々の仕様書取り交わしの折に取り決めた

条件を守ってご使用ください。

(7)　本書の一部または全部を弊社の文書による承諾なしに、転載または複製することを堅くお断りいたします。

090506

保守廃止



ファクシミリ用 lsi mn860741 - industrial.panasonic.com · mn860741 sde00008bjm 3 用 途...

Documents

ファクシミリ用 lsi mn860741 - industrial.panasonic.com · mn860741 sde00008bjm 3 用途...