封闭栅 nmos 特性及 spice 模型 研究
DESCRIPTION
封闭栅 NMOS 特性及 SPICE 模型 研究. 李新 伟 2014.04.15. 主要参考： [ 1] A. Giraldo , A. Paccagnella and A. Minzoni . Aspect ratio calculation in n-channel MOSFETs with a gate-enclosed layout . Solid-State Electronics. 2000. - PowerPoint PPT PresentationTRANSCRIPT
封闭栅 NMOS 特性及 SPICE 模型研究
李新伟2014.04.15
主要参考：[1] A. Giraldo, A. Paccagnella and A. Minzoni. Aspect ratio calculation in n-channel MOSFETs with a gate-enclosed layout. Solid-State Electronics. 2000.
[2] Corbin L. Champion and George S. La Rue. Accurate SPICE Models for CMOS Analog Radiation-Hardness-by-Design. IEEE TRANSACTIONS ON NUCLEAR SCIENCE. 2005.
[3] BSIM3v3 模型说明文件
总剂量电离辐射效应（ Total Ionizing Dose---TID ）
高能粒子 / 电磁波
氧化层
栅氧化层
场氧化层 / 浅沟槽隔离氧化层
发生电离并生成固定电荷
栅氧化层和硅的接触面产生界面态
TID 的物理过程
GV G
ATE
2SiO
GATE
2SiO
GV G
ATE
2SiO
GV
GATE
2SiO
GV
TID 对 CMOS 器件和电路造成的损伤
固定正电荷 界面态
3. 器件之间漏电
2. 沟道载流子迁移率下降
固定正电荷
4. NMOS 器件内部漏电
1. 阈值电压漂移
n+ S
G
Field Oxide
n+ D由于电离作用在栅氧化层中形成的正电荷会使其附近沟道区域反型，从而形成源—漏之间的导电沟道
漏电对数字电路的影响：1. NMOS 器件无法被关断，引起大的 漏电功耗2. 漏电流会使输出的高电平下降
NMOS 器件内部漏电
G
S
D
G
SD
参数修正
I-V
C-V
1. 电流 - 电压特性。封闭栅 NMOS 的电流 - 电压特性取决于其等效宽长比 (W/L)eff 。
2. 电容特性。封闭栅 NMOS 版图的不对称性，导致其栅源、栅漏覆盖电容不一致，且栅与衬底之间的电容也与普通直栅 NMOS 不同。
封闭栅 NMOS
封闭栅 NMOS 等效宽长比的计算
T1 ：边沿晶体管
T2 ：角晶体管
T3 ：线性晶体管dH
dV
L
w
T1T3
αLT2
[1] A. Giraldo, A. Paccagnella and A. Minzoni. Aspect ratio calculation in n-channel MOSFETs with a gate-enclosed layout. Solid-State Electronics. 2000.
参数 说明dH 横向 T1的内边沿的尺寸dV 纵向 T1的内边沿的尺寸
L 沟道长度
w T3的沟道宽度
α 适应系数，取值 0.05
封闭栅 NMOS 等效宽长比
dH
dV
L
w
T1T3
αLT2
1,
2
ln2
T hor
eff H
H
W
L dd L
封闭栅 NMOS 等效宽长比
1,
2
ln2
T ver
eff V
V
W
L d
d L
dH
dV
L
w
T1T3
αLT2
221 (1 ) 1
, ( ) 2 51( ) 2ln
T
eff
W
L
3
2
TW w
L L
封闭栅 NMOS 等效宽长比
dH
dV
L
w
T1T3
αLT2
1, 1, 2 3
2 2 7 3T hor T ver T T
eff eff eff eff
W W W W W
L L L L L
封闭栅 NMOS 等效宽长比1, 1, 2 3
2 2 7 3T hor T ver T T
eff eff eff eff
W W W W W
L L L L L
在 TSMC 180nm 工艺下，认为 Leff 处于 [L-2dL, L] 范围内所得结果与实际情况吻合的较好
Study of N-Channel MOSFETs With an Enclosed-Gate Layout in a 0.18μm CMOS Technology. IEEE TRANSACTIONS ON NUCLEAR SCIENCE. 2005. Li Chen and Douglas M. Gingrich.
BSIM3v3 模型在描述晶体管电流 - 电压特性时 2effL L dL
int ln lnl w wl
L Lwn L Lwn
L L LdL L
L W L W 为负值
1.
2.
容忍计算的不准确性，采用： L 、 L-dL 和 L-2dL 作为 Leff ，并将用 Leff=L得到的 (W/L)eff 增大 10% ，作为最乐观情况， Leff= L-2dL 得到的 (W/L)eff
减小 10% 作为最悲观情况， Leff= L 得到的等效宽长比作为典型情况。
封闭栅 NMOS 电容特性修正
BSIM3v3 模型使用不同的参数评估电流 - 电压特性和电容 - 电压特性。
MOS 管的栅电容包括栅 / 沟道电容 CGC 、栅 / 源交叠电容 CGS 和栅/ 漏
交叠电容 CGD 以及栅与衬底存在的交叠电容。
[2] Corbin L. Champion and George S. La Rue. Accurate SPICE Models for CMOS Analog Radiation-Hardness-by-Design. IEEE TRANSACTIONS ON NUCLEAR SCIENCE. 2005.
W
L
DLC
DWC
S D
封闭栅 NMOS 电容特性修正
0 active activeAG W L
2 other termsactiveW W DWC
2 other termsactiveL L DLC
封闭栅 NMOS 电容特性修正
0 ( ) 2
0 2
AG AG PGS PGD DLC DLC DLC
RL DLC DWC
0'
2
W AGDWC
0'
2
L AGDLC
封闭栅 NMOS 电容特性修正
0 ( ) 2 0 2AG AG PGS PGD DLC DLC DLC RL DLC DWC
RL0
AG
PGD
PGS
PGS----perimeter_coinside(G,S)PGD----perimeter_coinside(G,D)
RL0----perimeter_coinside(G,NDIF)
封闭栅 NMOS 电容特性修正
查询 BSIM3V3 手册可知：单位栅宽的交叠电荷量取决于CGSO 、 CGSl 、 CGDO 和 CGDl 。 CGSO 、 CGDO 是非清掺杂漏区域的单位栅宽、栅漏交叠电容。 CGSL 、 CGDL 是清掺杂漏区的单位栅宽、栅漏的交叠电容。
'0
PGSCGSO CGSO
AG '
0
PGDCGDO CGDO
AG
'0
PGSCGSl CGSl
AG '
0
PGDCGDl CGDl
AG
封闭栅 NMOS 电容特性修正
0 2'
2 0
RL DLCCGBO CGBO
AG
GS D
RL0
AG
PGD
PGS
AS 、 AD 、 PS 、 PD 的修正
1. PGS 、 PGD ： perimeter_coincide 2. S_ACT 、 D_ACT ： perimeter_inside3. 判断 PGS 、 PGD 大小（ = 、 < 、 > ） 相等：直栅 eg_flag=0 不相等：环形栅 eg_flag=1 AD=area(D)×PGD/D_ACT PD= perimeter(D)×PGD/D_ACT
PGDPGS
根据以上各步骤修改 SVRF 文件和BSIM3v3 器件模型，可以自动化地实现封闭栅 NMOS 以及直栅参数的提取，从而可以实现基于环形栅的标准单元库表征以及全芯片仿真。
W、LAG00.5、RL0、PGS、PGD
AS、PS、AD、PD
DWC’、DLC’CGSO’、CGDO’、CGSl’、CGDl’
CGBO’
网表
BSIM3v3
SVRFEGL NMOS
版图
Calibre xRC
SPICE仿真器
参数提取以及修改流程总结
谢谢大家 !