主題文章2

低功耗綠能電晶體之陡峭次臨界斜率元件Steep Slope FET for Low Power Electronics Applications朱冠宇、劉謙、魏永泰、林哲群、李敏鴻

國立台灣師範大學

08

摘　要

利用鐵電材料閘極堆疊之場效電晶體，其陡峭次臨界擺幅範圍可有效延展，顯示出

能有效的改善次臨界擺幅。藉由鐵電負電容的特性放大內部電壓效果造成傳導電導

提升 118%而通道電導提升 16%。此研究提出鐵電極化耦合的概念，且包括陡峭次

臨界斜率元件之低功率應用。

AbstractUsing a ferroelectric gate stack, the range of the steep subthreshold swing of FET �eld-

e�ect transistors was extended and improvement in the swing. The ferroelectric negative

capacitance e�ect bene�cial to voltage ampli�cation with transconductnace 118% and

channel conductance 16%. The concept of coupling the ferroelectric polarization is

proposed for low-power applications of steep subthreshold slope devices.

關鍵字／Keywords ● 鐵電、負電容、次臨界擺幅

● Ferroelectric、 Negative Capacitance、 Subthreshold Swing

09

奈米通訊NANO COMMUNICATION 22卷 No. 1 低功耗綠能電晶體之陡峭次臨界斜率元件

前　言

在未來次 10奈米技術節點世代上，穿隧場效電晶

體具 BTBT機制操作有陡峭次臨界擺幅，引起廣泛注意。

因鍺比矽有較小的能隙有利於提高電流所須的穿隧機率

[1-3]。近來許多研究提出於矽 (100)[4]基板上磊晶鍺之 p型

穿隧場效電晶體及絕緣層上矽 (SOI)作為基板的平面 p型

穿隧場效電晶體 [5]，而研究及建構模型指出異質接面穿

隧電晶體 [6]比傳統穿隧場效電晶體更具優良的開關及電

流特性 [7]。然而對於穿隧場效電晶體的發展有一個相關

問題是因閘極電壓使表面電位能帶彎曲至飽和而造成小

範圍的陡峭擺幅區域。一般穿隧場效電晶體的陡峭擺幅

區域為 1-3數量級，尚不足一般傳統之 MOSFET的 4-6數

量級 [8]。穿隧場效電晶體的次臨界擺幅公式為

(1)

其中 Vg 和 Vd 分別為閘極電壓跟汲極電壓，E 為電

場，b是常數項。可從式 (1)看出電場與次臨界擺幅 (SS)

的相關性，高的外加偏壓有助於擺幅。然而對電路來

說，在低功耗及綠能元件應用上並不需要高驅動電壓。

強電場在穿隧接面處可有望改善陡峭擺幅。研究顯示陡

峭接面的摻雜分離技術具有陡峭擺幅，其範圍約為 4個

數量級 [5]。在本研究中，鐵電極化耦合整合應用於穿隧

場效電晶體上，利用此實驗確定負電容的效應，因鐵電

材料置於閘極堆疊有利於內部電壓放大效果，造成表面

位能非線性行為。

實驗細節

此研究使用標準 6吋的 MOS base-line和後閘極製

程 (Gate-last Process)。在 150毫米的 p型矽 (110)基板

上，使用超高真空化學氣相沉積機台 (UHV-CVD) 搭配

氫化鍺前驅物和氫氣為載流氣體在 525℃時直接成長純

鍺層，接著成長矽覆蓋層在磊晶鍺頂部以保護和表面平

滑。此犧牲的矽覆蓋層將在製程後被消耗掉。在元件製

造中，p+和 n+區域分別定義為汲極和源極並且佈植氟

化硼 (40keV, 4x1015 cm-2) 與 磷 (10keV, 5x1015 cm-2)在磊晶

鍺上。通過 RTA(快速熱退火 )在氮氣環境中的步驟 1加

熱 650℃持續 60秒和步驟 2的 700℃尖峰退火兩個步驟

進行退火製程使摻雜活化。藉由 ALD(原子層化學氣相

沉積 )沉積物裡厚度 7.8奈米的氧化鉿為閘極介電層和使

用濺鍍沉積 120奈米的氮化鈦為金屬閘極。為了改善界

面，在金屬閘極沉積前做了 30秒 550℃的後氧化退火處

理。在後段的製程中通過乾蝕刻定義氮化鈦和氧化鉿以

完成金屬閘極。在閘極堆疊定義後，使用 PECVD(電漿

輔助化學氣相沈積 )沉積約 30奈米厚的氧化矽形成隔離

層。再來使用濺鍍系統沉積 10奈米厚的鎳層，在氮氣環

境中進行 RTA來形成鎳矽化合物，接著退火來完成摻雜

隔離製程。最後，藉由微影圖案與電子束蒸鍍機沉積的

Ag/PZT (10奈米 /30奈米 )作掀離製程來定義閘極電極，

並適當退火使其結晶，如圖 1。

結果與討論

如圖2所示，矽基板上之磊晶鍺的橫截面穿透式電

子顯微影像圖(TEM)顯示3.1奈米厚度之磊晶鍺，0.9奈米

界面層（IL）和7.8奈米的氧化鉿。由SS的通式

(2)

對其中 ψs 代表著表面電位，而 Cs 和 Cins 則分別

是半導體電容與絕緣層電容，鐵電負電容效應可改善

Body Factor (m)項而 TFET可改善 n項，故兩樣結合便

可同時改善 m 及 n 項，有助於 SS 改善。如圖 3 (a) 所

圖 1　 鐵電負電容 - 異質穿隧場效電晶體的製程流程。在此閘

極堆疊使用後閘極製程而源 /汲極製程使用鎳摻雜隔離製

程，鐵電層 (Pb1.1Zr0.52Ti0.48O3)則沉積在閘極堆疊層上 º

(2)

主題文章2010

示為金屬氧化半場效電晶體，一般穿隧場效電晶體及負

電容穿隧場效電晶體的電流對電壓特性示意圖。黑色線

為金屬氧化半場效電晶體的電流對電壓曲線其次臨界擺

幅 >60mv/dec，綠色為穿隧場效電晶體的電流對電壓曲

線，BTBT(band-to-band tunneling)電流開始發生時其能

帶圖如左下角，電流會大量增加，使得臨界擺幅 <60mv/

dec，而當閘極電壓再增大便因表面電位彎曲至飽和，

如右上角能帶圖所示，以至於穿隧場效電晶體的電流上

升變緩，造成臨界擺幅 <60mv/dec的區間太小。整合鐵

電材料具負電容特性的穿隧場效電晶體的電流對電壓曲

線為紅色虛線，雖較傳統穿隧場效電晶體電流較晚開始

爬升，但能一直維持次臨界擺幅的陡峭區域持續延伸，

如左中插圖所示其能帶圖，因鐵電負電容的電壓放大效

應，達成表面電位隨閘極偏壓繼續彎曲。圖 3(b)為本研

究的負電容穿隧場效電晶體等效電路，包括了鐵電電容

(CFE)，氧化鉿電容 (CHfO2)和半導體電容 (CS)。

如圖 4(a)為金屬上厚約 30nm 的 PZT薄膜 TEM截

面圖。插圖為其繞射圖形，其中可見許多不同的結晶方

向。(b)為用電子束蒸鍍機蒸鍍的 PZT之能量散佈分析圖

(EDX)，其中可以看出 PZT具低含氧量。PZT的 X-射線繞

射分析圖 (XRD)。可判斷其結晶為正方 (Tetragonal)與斜

方六面體 (Rhombohedral)晶相。因使用電子束蒸鍍機蒸

圖 4　 (a) PZT薄膜 TEM截面圖 ; (b) PZT之 EDX圖。

圖 2　 異質穿隧場效電晶體閘極堆疊之橫截面穿透式電子顯微影

像圖。磊晶鍺厚度為 3.1奈米，0.9奈米的界面層（IL）和

7.8奈米的氧化鉿。

圖 3　 為金氧半場效電晶體，穿隧場效電晶體及負電容 -穿隧場

效電晶體的電流電壓特性示意圖；(b) 為本研究的負電容 -

穿隧場效電晶體等效電路。

圖 5　 由對閘極電壓 (Vg)微分而得到的內部電壓 (Vint)增益圖。證

明鐵電層放大電壓的可能性。

011

奈米通訊NANO COMMUNICATION 22卷 No. 1 低功耗綠能電晶體之陡峭次臨界斜率元件

鍍，故含氧量較低，有助於結晶 [9]。

如圖 5，製作一結構為鋁 /二氧化矽 /矽的金氧半元

件，在其上疊鐵電材料 PZT與銀電極，等效電路為右邊

插圖，強迫令內部電壓 (Vint)與閘極電壓 (Vg)之電流為零

量測 Vint對 Vg，從中獲得 Vg的增益放大率 (dVint/dVg)，

在正掃時 (實心 )時增益放大率在 1左右，但反掃時 (空

心 )其增益放大率大於 1，這指出內部電壓隨著閘極電壓

增大而放大並且有助於 P型元件操作。圖 6為負電容 -

穿隧場效電晶體的轉換特性曲線 (Id-Vg)。其次臨界擺幅

因鐵電負電容有顯著的改善。而負電容 -穿隧場效電晶

體的電流在較大的閘極偏壓下也較一般穿隧場效電晶體

來的高。負電容 -穿隧場效電晶體與一般穿隧場效電晶

體是使用同樣的元件，其差異在於前後有無沉積 PZT，

以避免均勻性的問題。插圖為計算負電容 -穿隧場效電

晶體與一般穿隧場效電晶體的表面電位。負電容 -穿隧

場效電晶體的表面電位隨著閘極電壓逐漸變大與增強的

BTBT而放大。插圖為穿隧場效電晶體的 BTBT機制。最

後使用 TCAD模擬負電容 -異質穿隧場效電晶體，此元件

模擬中的電性模型使用 BTBT、蕭克萊—瑞得—霍爾 (SRH)

複合和歐傑複合，三個參數決定了鐵電材料的穩定性 : 殘

餘極化 Pr、飽和極化 Ps和矯頑場 Fc。由於負電容導致表

面電位對掃描閘極電壓有著非線性的表現還有使 m下降

至小於 1，等於內部電壓被放大。這說明了隨著閘極電

壓增大而放大的負電容 -異質穿隧場效電晶體之表面電

位較一般異質穿隧場效電晶體的表面電位大。然而在更

大的閘極電壓下，這兩個表面電位將會相似並且放大效

應也會隨之消失。這解釋了經由在飽和電流時 BTBT只會

稍微增強進而改善次臨界區域。此外，在穩態 Vg = -1.2 V

時高 BTBT區域的部分只被稍微放大並且會反映在輸出電

流特性表現上，如圖 7。

結 論

利用鐵電負電容堆疊在場效電晶體閘極上可得其陡

峭斜率延伸至 3.5個數量級，證明在次臨界擺幅上有明

顯改善。藉由鐵電的內部電壓放大特性有利於增加次臨

界陡峭斜率的區域範圍，而 BTBT因飽和電流而略為提

升。透過實驗確立鐵電負電容特性，並且對於陡峭次臨

界斜率元件的低功率應用進行討論。鐵電結合陡峭次臨

界斜率元件的性能在未來的應用上可透過優化元件結構

及製程來改善。

致　謝

本研究得以完成必需感謝科技部經費上的支持 (103-

2221-E-003-023和 102-2221-E-003-030-MY3)、國家奈米

圖 6　 為負電容 -穿隧場效電晶體的轉換特性曲線。　

圖 7　 Vg= -1.2V時，加入鐵電層前後的 BTBT模擬比較圖。可見

加入鐵電層後的 BTBT區域有稍微變大。

主題文章2012

實驗室製程協助和國立台灣大學劉致為教授協助超高真

空化學氣相沉積機台 (UHV-CVD)。

參考資料

[1] T. Krishnamohan, D. Kim, T. Viet Dinh, A. Pham, B.

Meinerzhagen, C. Jungemann, and K. Saraswat, Tech.

Dig., Int. ElectronDevice Meeting, pp. 947, 2008.

[2] K. K. Bhuwalka, J. Schulze, and I. Eisele, Japan J. of Appl.

Phys. 43, pp. 4073, 2004.

[3] O. M. Nayfeh, C. N. Chleirigh, J. L. Hoyt, and D. A.

Antoniadis, IEEE Electron Device Letter 29, pp. 468, 2008.

[4] M. H. Lee, S. T. Chang, T.-H. Wu, and W.-N. Tseng,

IEEE Electron Device Letter 32, pp. 1355, 2011.

[5] K. Joen, W.-Y. Lop, P. Patel, C. Y. Kang, J. Oh, A.

Bowonder, C. Park, C. S. Park, C. Smith, P. Majhi, H.-H.

Tseng, R. K. Joen, W.-Y. Lop, P. Patel, C. Y. Kang, J. Oh, A.

Bowonder, C. Park, C. S. Park, C. Smith, P. Majhi, H.-H.

Tseng, R.Jammy, T.-J. King Liu, and C. Hu, Tech. Dig.,

VLSI Symp., pp. 121, 2010.

[6] C. Hu, D. Chou, P. Patel, and A. Bowonder, Proceeding

of International Symposium on VLSI Technology, Systems

and Applications (VLSI-TSA), pp. 14, 2008.

[7] M. H. Lee, J.-C. Lin, and C.-Y. Kao, IEEE Trans. on

Electron Device 60, pp. 2423 , 2013.

[8] A. Villalon, C. Le Royer, M. Casse, D. Cooper, B. Previtali,

C. Tabone, J.-M. Hartmann, P. Perreau, P. Rivallin, J.-F.

Damlencourt, F. Allain, F. Andrieu, O. Weber, O. Faynot,

and T. Poiroux, Tech. Dig., VLSI Symp., pp. 49, 2012.

[9] M. T. Escote, F. M. Pontes, E. R. Leite, E. Longo, R. F.

Jardim, and P. S. Pizani, JAP, vol. 96, pp. 2186-2191,

2004.