第2章 電子回路による情報処理の基礎iwa/text/qe1.pdf第2章...
TRANSCRIPT
高速動作 小型・高密度・低コスト
携帯機器 デジタル家電無線情報機器
ロボット、自動車、医療機器
高機能
ハイエンドコンピュータクロック周波数超高精細動画処理
腕時計携帯電話
モバイルコンピュータ
デジタルＴＶスーパーコンピュータ
LSIの応用分野
携帯電話の内部全ての情報処理を行っている．
アンテナへ
デジタル信号処理
デジタル受信回路 RFアナログ回路
時間
大き
さ
デジタル信号
アナログ信号
アナログ情報
デジタル情報
デジタル情報とアナログ情報デジタル信号とアナログ信号
実数
整数（ビット）
10進数 2進数
16 1000015 1111 14 111013 110112 110011 101110 1010 9 1001 8 1000 7 0111 6 0110 5 0101 4 0100 3 0011 2 0010 1 0001 0 0000
10進数と２進数
1 22 43 84 165 326 647 1288 2569 51210 102411 204812 409613 819214 1638415 3276816 65536
ビット数 分解能
2nn
情報処理
演算 加算+, 減算-, デジタル/アナログ
乗算*, 除算/,
微分 d/dt, 積分
記憶 一時／長期， デジタル／アナログ
通信 有線／無線／光，デジタル／アナログ
ｾﾝｼﾝｸﾞ 各種の情報
A Y
Y = A
NOT(Inverter)
真理値表
論理記号
論理機能
論理関数
A B Y0 0 00 1 1
1 0 11 1 1
Y = A・B
A
BY
AND
A B Y
0 0 00 1 01 0 0
1 1 1
Y = A+B
AB Y
OR
A Y
0 11 0
論理ゲート (1)
AB Y
A B Y0 0 1
0 1 11 0 11 1 0
Y = A・B
AB Y
NAND(NOT AND)
A B Y0 0 10 1 01 0 0
1 1 0
Y = A+B
AB Y
AB Y
NOR(NOT OR)
EXOR
A B Y
0 0 00 1 11 0 1
1 1 0
YABAB
Y
Y = A + B
真理値表
論理記号
論理機能
論理関数
論理ゲート(2)排他的論理和
基本ゲートを使って如何に情報処理するか
デジタル演算の基本型として加算について学ぶ
２進数の加算(A+B)の手順
桁上げCARRY
和 SUM
加算数
被加算数A3
B3
S3
C3
+
A2
B2
S2
A1
B1
S1
A0
B0
2 3 2 2 2 1 2 0
S0
C2 C1 C0
デジタル演算回路
桁
桁上げ
和
加算数
被加算数0
1
0
1
+
1
1
1
1
1
0
1
2 3 2 2 2 1 2 0
1
1 1 0
加算回路の動作例
0 615
21
10進数
出力
A B S C0 0 0 00 1 1 01 0 1 01 1 0 1
AS
C
B
半加算器キャリー入力がない
ＥＸＯＲゲート
ＡＮＤゲート
C S
入力
出力
A B
加算器
真理値表 論理回路（ゲートレベル）ブロック
Ai C iBi
0 0
C i-1
0 0
Si
00 01 0 11 00 0 11 11 0 0
0 00 1 10 11 1 01 10 1 01 11 1 1
AiBi
Ci
Si
Ci-1
加算器
全加算器
和Sum
桁上げCarryｃ
下からの桁上げCarryがある
入力
出力
A2B2
C2
S2
A1B1
C1
S1
An
Bn
Cn
Sn
加算器 加算器 加算器
A0
B0
C0
S0
0
加算器
ｎビット加算器
スイッチング素子
トランジスタ
ゲート酸化膜
ソース（ｎ型半導体）
ゲート（ポリシリコン）
ドレイン（ｎ型半導体）
基板（ｐ型半導体）
半導体スイッチ素子
オン・オフ制御入力
基準電位端子電子の源
出力端子電子のシンク
MOSトランジスタ (n-MOS)
ゲートが開いて水（電子）が流れる
スイッチON状態
ソース電子源
ゲート
ドレイン
ゲートが閉じて水（電子）は流れない
スイッチOFF状態
ソース電子源
ドレイン
ゲート
MOSトランジスタの蛇口モデル
ｎ-MOSトランジスタの回路記号
ドレイン
ゲート
ソース
基板（バックゲート）
電子の流れドレイン電流
ゲート電圧Vgs
表面反転層 （チャネル）
ゲート
Vgs < Vt
ソース ドレイン
Vgs > Vt 空乏層
(b) 断面とチャネル形成(a) MOSの回路記号
Id: ドレイン電流
基板
ゲート
ソース ドレイン
ゲート電圧
VgsId
N-MOSトランジスタの構造と動作
Ｐ型半導体の表面に電子が現れｎ型になる
(a) MOSの回路記号
Id: ドレイン電流
基板
ゲート
ソース ドレイン
ゲート電圧
Vgs Id
ドレ
イン
電流
:IdVt ：MOSの
しきい値電圧
ゲート電圧Vgs0 +
(ｂ) ゲート電圧
対ドレイン電流
n-MOSトランジスタの動作
スイッチオンスイッチ
オフ
0
MOSトランジスタ (p-MOS)
ゲート酸化膜
ソース（p型半導体）
ゲート（ポリシリコン）
ドレイン（p型半導体）
基板（n型半導体）
ドレイン
ゲート
ソース
基板バックゲート
Vgs
ｐチャネルMOSトランジスタの構造と特性
ゲートソース電圧 Vgs
I d ド
レイ
ン電
流
Ｖt 0-
ドレイン電流
スイッチオン
スイッチオフ
Vgs ドレインゲート
ソース
ホール
- - - -+ + + +
+
0
ＭＯＳトランジスタを用いた回路
基本論理回路
正電源
入力（Ａ）
出力（Ｙ）
直流入出力特性
入力電圧（A)
出力
電圧
（Y)
0
Vdd
SW:ON
SW:OFF
Vdd
Y=1ハイレベル
Y=0ローレベル
A=0 A=1
負荷抵抗RL
nｰMOSインバータの回路と入出力特性
n-MOS
入力A=１ の時 SW:ON入力A=０ の時 SW:OFF
グランド
ＣＭＯＳインバータ
Vdd (正電源)
p-MOS
n-MOS
入力A 出力Y
ソース
ドレイン
ドレイン
ソース
入力Ａ＝１ Vgs=0: OFF入力Ａ＝０ Vgs=1: ON
入力Ａ＝１ Vgs=１: OＮ入力Ａ＝０ Vgs=0: OFF
Vgs
Vgs
ＣＭＯＳインバータ
Vdd (正電源)
p-MOS
n-MOS
入力A 出力Y
(a) CMOSインバータ(b) 等価回路
入力Ａ＝１ 入力Ａ＝０
Vdd正電源
入力A
出力Y＝０
グランド
Vdd正電源
入力A
出力Y＝１
グランド
直流入出力特性
Vdd (正電源)
p-MOS
n-MOS
入力A 出力Y出力Y
回路図
CMOSインバータの入出力特性
入力A0
出力
Y
Vdd
Vdd
しきい値電圧
p-MOS:ONn-MOS:OFF
p-MOS:OFFn-MOS:ON
Vdd
A
B
Y
p-MOS
n-MOS
CMOS-NANDゲート
CMOS-NANDゲートとスイッチによる等価回路
A
B
Y
Vdd
pMOS
nMOSA
B
Y
Vdd
"1"
"1"
"0"
"0"
A
B
Y
Vdd
"1""1"
"0"
A
B
Y
Vdd
"1""0"
Vdd
A
B
Y
p-MOS
n-MOS
CMOS-NORゲート
Gnd
(e) セレクタ(d) CMOS型
Y
S
A
S
A Y
(c) n-MOS型
A
S
Y
(b) 論理記号
(a) スイッチ
A
S
Y
Y
S1
S2
S3
A1
A2
A3
トランスファーゲート
電子システム小テスト問題（2008.10.16）
1.n-MOSトランジスタの構造とスイッチとしての動作を説明せよ。
2.CMOS-NORゲートのスイッチによる等価回路を書き，NORの真理値表を満足することを示せ
"0"
"0"
A
Vdd
AB
Vdd
A
Vdd
"1"
"1" "1"
"0" "1""0"
Vdd
A
B
Y
pMOS
nMOS
"0"
CMOS-NOR回路
BB