소개

오늘날의 설계에서는 오류가 발생할 수 있는 요소가 많기

때문에 디버그가 쉽지 않습니다. 새롭게 대두되고 있는 고

주파 버스에 대해 살펴보겠습니다. 고주파 버스의 고속 디

지털 에지는 신호 무결성에 매우 민감합니다. 해당 장치

가 고속 클럭을 사용하지 않아도 문제가 발생할 수 있습

니다. 오늘날 로직 제품군은 저속 클럭에서도 고속 디지

털 에지를 적용할 수 있습니다.

고속 에지는 또한 누화(crosstalk)를 증가시킬 수 있습

니다. 이전 설계에서는 회로 기판 추적의 안정성이 보장

되었습니다. 그러나 고속 에지에서는 회로 기판이 간섭을

송/수신하는 전송 라인 역할을 할 수 있습니다. 또한 고속

에지는 대량의 일시적인 전류를 만듭니다. 이러한 일시적

인 전류로부터 발생하는 동적 전류는 접지 바운스 및 인

위적으로 배전을 유도하는 요소를 유도할 수 있습니다. 일

반적으로 고속 에지 오류 현상은 신호 내에서 간헐적인 글

리치로 나타납니다. 이러한 문제를 해결하기 전에 해당 효

과를 찾아 특성화하고 재현 작업을 통해 발생 원인을 확

인해야 합니다.

기타 프로젝트를 중단시키는 원인으로는 타이밍 위반, 드

라이버 오류 및 실행 조건 등이 있습니다. 이러한 모든 문

제로 인해 상태 시스템 로직에서 유사한 오류가 발생할 수

있습니다. 또한 회로에서도 문제점이 발생할 수 있습니다.

문제가 신호 포착 시점에서 발생했는지의 여부와 관계 없

이 이러한 문제를 해결하는 것은 매우 어렵습니다.

본 애플리케이션 노트에서는 지금까지 알려진 고속 에지

효과 및 간헐적인 문제를 해결하면서 디지털 디버깅 단계

에서 생산성을 향상할 수 있는 다양한 시간 절약 팁에 대

해 설명합니다.

디지털 디버깅 시간 절약 팁

애플리케이션 노트

새로운 설계에 따르는 새로운 문제

최신 디지털 장치는 고속 버스, 하위 시스템 및 로직 제품군을 적용하여 점차 강력해지고 있으며, 매우 복잡해지고 신

호 품질에 민감해졌으며, 이에 따라 문제 해결에 소요되는 시간이 증가하고 있습니다. 일정이 촉박하여 디버깅에 충분

한 시간을 할애할 수 없습니다. 본 노트에서는 로직 분석기 및 오실로스코프의 다양한 기능을 사용하여 문제 해결 시

간을 줄이는 방법에 대해 설명합니다.

디지털 디버깅 시간 절약 팁애플리케이션 노트

2 www.tektronix.com/logic_analyzers

팁 #1: 글리치 조사

글리치란?

장치가 제대로 작동하지 않으면 문제 해결을 위한 시작 단

계로 글리치를 확인하는 것이 좋습니다. 글리치는 로직이

변경될 때 시스템에서 해석하거나 해석하지 않는 폭이 매

우 좁은 펄스입니다. 대부분의 문제는 하나 이상의 신호에

서 글리치로 나타납니다. 시스템 작동 시 글리치 효과를

예측하기는 어렵습니다. 글리치는 실행 조건, 종단 오류,

드라이버 오류, 타이밍 위반 및 누화(crosstalk)를 포함

하여 광범위한 장치 오류의 첫 번째 증상일 수 있습니다.

문제 확인

글리치의 원인이 되는 문제는 보통 간헐적이기 때문에 해

결하기가 매우 어렵습니다. 적절한 접근법은 일반적인 순

차적 문제 해결 방식을 테스트 장비 고유의 기능과 결합

하는 것입니다. 폭넓은 관점에서 광범위하게 장치 작동에

대한 점검을 시작으로 하여 문제에 점차 접근합니다.

글리치 헌팅은 이러한 접근법의 좋은 예입니다. 거시적인

관점으로 보면, Tektronix 로직 분석기를 통해 수백 가

지의 신호가 있는 버스에 대한 글리치 트리거를 수행할 수

있습니다. 로직 분석기는 모든 신호에 대해 글리치를 점검

합니다. 버스 타이밍 다이어그램에서 빨간색 막대는 세부

적인 분석을 위해 글리치 위치를 표시합니다. 미시적인 관

점으로 보면, Tektronix 오실로스코프를 통해 글리치의 형

태를 정확하게 표시하여 문제를 특성화할 수 있습니다.

TLA5000 또는 TLA700 시리즈 로직 분석기의 iView™측정 기능을 사용하면 로직 분석기 및 오실로스코프를 단

일 시스템에 결합하여 점차적으로 문제를 "확대"시켜 분석

할 수 있습니다.

순차적 방식을 통해 디버깅 프로세스를 단계적으로 수행

하면 보다 쉽게 글리치를 찾아 문제를 해결할 수 있습니

다. 다음 네 가지 단계를 통해 두 가지 유형의 글리치와

발생 원인을 확인합니다.

단계 I: 버스 조사

실행중인 작업을 중심으로하여 광범위하게 오류에 대해

살펴봅니다. 로직 분석기의 버스 타이밍 파형은 발생하는

모든 글리치를 플래깅합니다.

글리치와 같은 간헐적인 효과를 관찰하는 경우 레코드 길

이가 긴 로직 분석기를 사용합니다. Tektronix 로직 분

석기의 딥 타이밍 성능은 최대 256 M입니다. 로직 분석

기의 버스 타이밍 파형은 한 번에 버스의 모든 신호 라인

을 조사할 수 있습니다. 로직 분석기가 라인에서 글리치를

감지하면 버스 및 시간 위치가 플래깅됩니다.

그림1에서 상단의 파형은 샘플이며 로직 분석기의 딥 타

이밍 샘플링 속도를 최대 2 GHz(500 ps)로 나타내는

샘플 틱을 보여 줍니다. 다음 두 개 라인은 버스 파형(4 비

트 컨트롤 버스 및 8 비트 어드레스 버스)입니다. 두 버

스 파형에 모두 나타나는 빨간 색 글리치 플래그는 이러

한 위치에서 샘플 지점 사이에 하나 이상의 변이가 있었

음을 의미합니다.

단계 II: 라인 조사

이제 어디에 문제가 있는지 살펴봅시다. 로직 분석기의 타

이밍 신호 파형을 사용하여 글리치가 발생하는 버스 및 플

래그의 개별 라인을 표시합니다. 로직 분석기의 딥 타이밍

신호 파형을 최대 256 MB로 확장합니다.

그림2에서 분석기는 컨트롤 버스를 네 개의 개별 신호로

확장하고 어드레스 버스를 8 개의 개별 신호로 확장했습

니다. 그림1의 버스 파형에서 빨간색 글리치 플래그는 이

제 신호 라인 컨트롤 (3) 및 컨트롤 (0)에서 글리치 플래

그로 표시되고 어드레스 (0) 신호 라인에서 두 개의 글리

치로 표시됩니다.

그림 1. 빨간 색 글리치 플래그를 표시하는 샘플 틱, 컨트롤 버스 및 어드레스 버스

그림 2. 개별 신호에서 빨간색 글리치 플래그를 표시하는 확장된 4 비트컨트롤 버스 및 8 비트 어드레스 버스

디지털 디버깅 시간 절약 팁애플리케이션 노트

3www.tektronix.com/logic_analyzers

단계 III: 정밀한 조사

고해상도 타이밍 보기를 사용하여 세부적으로 오류를 조

사합니다. 그리고 해당 오류가 다른 이벤트 또는 오류와

어떻게 관련되어 있는 살펴봅니다. 딥 타이밍 이외에

Tektronix 로직 분석기에는 딥 타이밍 기능과 동시에 실

행되는 고해상도 MagniVu™ 125 ps(8 GHz) 타이밍

기능이 있습니다. MagniVu 파형은 최대 16 Kb 메모리

용량의 고해상도로 모든 채널을 표시할 수 있습니다. 이

것은 동일한 프로브를 사용하여 두 로직 분석기, 즉 딥 타

이밍 로직 분석기와 고해상도 타이밍 로직 분석기를 하나

로 통합한 것과 같습니다.

이 예에서 글리치를 유발하는 두 가지 종류의 문제가 발

생할 수 있습니다. 먼저 컨트롤 (3) 신호 라인에서 컨트롤

(3) 신호에 대한 MagniVu 추적을 살펴봅시다. 그림3은

고해상도로 인한 문제를 보여 줍니다. MagniVu 파형은

펄스 시작부 또는 펄스 자체가 아닌 디지털 펄스 종단부

에서만 글리치가 나타나는 것을 보여 줍니다. 이것은 오

류의 원인을 찾는 데 중요한 단서입니다. 단계 IV를 수행

하면 유사한 원인을 찾을 수 있습니다.

이제 컨트롤 (0)에서 확인되는 두 번째 글리치를 살펴 봅

시다. MagniVu 고해상도 타이밍을 사용하여 플래깅된

나머지 두 개 라인인 컨트롤 (0) 및 어드레스 (0)을 조사

합니다. 그림4는 MagniVu 파형이 상당히 높은 고해상

도인 125 ps에서 신호를 조사하고 있기 때문에 두 라인

에서 모두 매우 좁은 폭의 글리치를 식별할 수 있음을 보

여 줍니다. 글리치 및 펄스는 두 신호 라인에서 동시에 발

생합니다. 이것은 종종 두 신호 사이에 누화(crosstalk)

를 의미하지만, 다른 측면의 정밀한 관찰을 통해 확인해

야 합니다. 또한 단계IV를 수행하면 이에 대한 자세한 정

보를 얻을 수 있습니다.

단계 IV: 아날로그 파형 조사

오실로스코프와 로직 분석기의 iView™ 기능을 사용하여

아날로그 및 디지털 측면에서 비교를 통해 글리치의 실제

형태를 관찰합니다. iView 기능을 통해 로직 분석기는 오

실로스코프를 정확한 시간에 트리거하여 글리치를 포착할

수 있습니다. 또한 iView 측정 기능을 통해 로직 분석기

는 시간별로 데이터를 연결하여 로직 분석기의 디스플레

이에 아날로그 및 디지털 파형을 모두 표시합니다.

신호 라인 컨트롤 (3)을 관찰한 결과인 그림5는 글리치의

아날로그 iView 디스플레이를 보여 줍니다. 두 가지 영역

을 모두 고려할 때, 펄스의 상승 및 하강 에지를 모두 왜

곡하는 원인이 분명히 있습니다. 상승 에지는 로직 변이

를 트리거할 만큼 충분히 처지지 않기 때문에 글리치로 나

타나지 않습니다. 그러나 하강 에지는 로직 한계값을 통

과할 만큼 높게 바운스하며, 로직 변이 역할을 하는 경우

도 있습니다. 버스 클럭이 특별히 빠르지 않더라도 회로

가 사용하는 LVPECL 로직 제품군은 계속 고속 에지를

적용합니다. 펄스 에지의 바운싱으로 인해 고속 에지의 보

다 높은 감도에 의해 확대된 회로 기판에서 종단 문제가

발생합니다.

그림 3. 글리치를 표시하는 컨트롤 (3)의 MagniVu™ 파형

그림 4. 누화(crosstalk)에 의한 글리치를 표시하는 MagniVu 추적기능이 있는 컨트롤 (0) 및 어드레스 (0) 라인

그림 5. 컨트롤 (3) 신호의 아날로그 그래프를 표시하는 iView 오실로스코프 추적

디지털 디버깅 시간 절약 팁애플리케이션 노트

4 www.tektronix.com/logic_analyzers

컨트롤 (0) 및 어드레스 (0)의 초기 누화(crosstalk) 가

설을 테스트한 결과인 그림6은 한 신호의 모든 리딩 에지

에 대해 다른 신호에는 해당 포지티브 전압 펄스가 있음

을 보여 줍니다. 이를 통해 컨트롤 (0) 및 어드레스 (0)

사이의 누화(crosstalk)를 확실하게 진단할 수 있습니다.

누화(crosstalk)는 패키지 내의 인접 런 또는 핀에서 쉽

게 발생할 수 있습니다. 고주파 신호 및 클럭 에지는 저주

파 신호보다 누화(crosstalk) 효과에 대해 매우 민감합

니다. 이것은 저주파에서 지속적으로 성공한 설계 작업이

라도 고주파에서는 실패할 수 있음을 의미합니다.

이 두 가지 예의 버스는 폭이 매우 좁지만 로직 분석기 글

리치 트리거를 수백 개의 신호가 있는 버스에 사용할 수

있습니다. 분석기는 모든 신호 라인에 대해 글리치를 점검

합니다. 글리치가 플래깅되면 글리치의 원인을 확인할 때

까지 문제에 대한 정밀한 조사를 실시합니다.

팁 #2: 타임아웃 트리거를 사용하여 작동 상태 확인

프로토타입의 오류가 계속 발생하면 작동 상태를 확인합

니다. 설계의 전체적인 작동 상태를 살펴 봅니다. 예를 들

어 주기적으로 작동하는 신호가 있는 경우 이러한 신호를

단서로 문제를 확인할 수도 있지만, 이는 아무것도 실행하

지 않은 상태에서 로직 분석기 트리거를 트리거할 수 있

는 경우에만 가능합니다.

예를 들어 데이터 라인 그룹의 "로컬 클럭" 기능을 제공하

는 스트로브가 있을 수 있습니다. 스트로브가 작동하지 않

거나 충분한 역할을 하지 못하는 경우 장치는 계획대로 작

동하지 않습니다. 또는 사용자의 시스템에 "워치도그" 또

는 "하트비트" 펄스가 내장되어 있을 수 있습니다. 하트비

트가 펄스를 발생시키면 해당 섹션은 작동 상태입니다. 하

트비트가 정지하면 치명적 오류가 발생했음을 나타냅니다.

다행히도 아무것도 실행하지 않은 상태에서 로직 분석기

를 트리거하도록 설정하고 시스템 상태를 세부적으로 표

시하는 것은 매우 간단합니다.

활동이 없는 상태의 트리거를 타임아웃 트리거라고 합니

다. 분석기가 하나의 라인 또는 라인 그룹을 관찰하도록 설

정할 수 있습니다. 아무 활동이 없으면, 즉 지정한 시간 기

간 내에 로직 변경이 없으면 로직 분석기가 트리거됩니다.

또한 활동 레코드의 용량을 결정할 수 있습니다. 그림7은

로직 분석기의 EasyTrigger 메뉴에서 타임아웃 트리거

화면을 보여 줍니다. 이 화면은 초 단위로 설정할 수 있습

니다.

오류의 원인은 하트비트가 실제로 정지하기 전에 발생할

수 있습니다. 시스템은 오류가 치명적인 영향을 미치기 전

까지 일정 시간 동안 지속될 수 있습니다. 포착 메모리의

트리거 용량을 설정하면 사전 트리거 정보를 최대 64 Mb

까지 획득할 수 있습니다. 그런 다음 예상 원인에 대한 레

코드를 분석할 수 있습니다.

팁 #3: 셋업/홀드 위반 조사

셋업/홀드 표준 준수는 가장 중요한 동기화 타이밍 매개

변수 중 하나이자 오류의 일반적인 원인입니다. 오실로스

코프를 사용하여 클럭 및 데이터 라인을 프로브하는 일반

적인 접근법을 사용하여 셋업/홀드 위반 검색을 실시하면

장시간이 소요될 수 있습니다. TLA 로직 분석기는 한 번

에 모든 신호에 대한 사용자 정의 셋업/홀드 위반을 트리

거하여 표시함으로써 셋업/홀드 위반 검색을 자동화할 수

있습니다. TLA 셋업/홀드 위반 트리거의 강력한 기능을

사용하여 시스템의 모든 신호를 동시에 관찰하십시오.

TLA는 모든 위반에 대해 트리거되며, 시스템의 모든 셋

업/홀드 위반을 표시합니다.

그림 7. EasyTrigger 타임아웃 트리거 정의 화면

그림 6. iView 측정을 사용하여 표시된 컨트롤 (0) 및 어드레스 (0) 사이의 누화(crosstalk)

디지털 디버깅 시간 절약 팁애플리케이션 노트

5www.tektronix.com/logic_analyzers

로직 분석기의 셋업 및 홀드 위반 트리거를 사용하여 셋

업/홀드 위반을 직접 테스트할 수 있습니다. 그림8은

EasyTrigger 셋업/홀드 위반 트리거 설정 메뉴를 보여

줍니다. 로직 분석기의 125 ps MagniVu 고해상도를 사

용하여 셋업/홀드 창을 클럭 에지 이전의 16ns에서 클럭

에지 이후의 8ns로 구성할 수 있습니다.

그림9는 모니터링하려는 신호에 대해 셋업/홀드 위반 매

개변수를 지정할 수 있는 대화 상자를 보여 줍니다. TLA

는 시스템의 모든 신호에 대해 셋업/홀드 위반을 동시에

모니터링할 수 있습니다.

그림10은 클럭 에지 이전 1.875ns의 셋업 위반에 대한

로직 분석기 트리거를 보여 줍니다. 문제를 확인한 후에

는 해결을 위한 절차를 수행할 수 있습니다.

모든 동기화 디지털 회로에는 셋업/홀드 요구 사항이 있습

니다. 문제 해결 절차의 일부로서 반드시 셋업/홀드 표준

준수를 확인해야 합니다. 로직 분석기의 EasyTrigger

메뉴를 통해 설정을 위한 간단한 테스트를 수행합니다.

팁 #4: 지터 분석을 통한 타이밍 문제 해결

지터란?

팁 #3에서 설명한 것처럼 로직 분석기를 사용하여 시스템

의 셋업 또는 홀드 위반을 확인할 수 있습니다. 이를 통해

이동/이동 없음 테스트를 수행할 수 있습니다. 로직 분석

기가 트리거된 경우 위반이 있음을 의미합니다. 다음 단

계는 이러한 위반 원인을 이해하는 것입니다. 가능한 원

인 중 하나는 지터입니다.

이론적으로 지터는 타이밍 에지의 "정확한" 위치에서 타이

밍 에지에 대한 편차입니다. 타이밍 기반 시스템에서 타

이밍 지터는 가장 확실하고 직접적인 오류 형태입니다. 노

이즈의 한 형태인 지터는 랜덤 프로세스로 취급해야 하며

통계 측면에서 특성화해야 합니다.

지터 통계를 측정하는 방법이 있는 경우 구성 요소 및 시

스템을 서로 간에, 그리고 선택한 한계값으로 비교할 수

있습니다. 그러나 이것만으로 설계를 효율적으로 구체화

하고 디버그할 수는 없습니다. 지터를 철저하게 분석하여

문제의 근본적인 원인을 확인함으로써, 시행착오를 거치

지 않고 시스템 차원에서 오류를 줄일 수 있습니다.

그림 8. EasyTrigger 셋업/홀드 위반 트리거 정의 화면

그림 9. 셋업/홀드 위반 트리거 매개변수 선택 대화 상자

그림 10. 컨트롤 (0)의 셋업/홀드 위반 트리거 표시

지터 분석

이 예의 설계에는 해당 메모리 시스템에 대한 "제로 지연"

클럭 소스로 구성된 PLL(위상 잠금 루프) 발진기가 있습

니다. PLL은 외부 클럭 신호를 받아 주파수에 대해 잠그

고 클럭 분배 네트워크를 통해 신호를 메모리 요소로 다시

전송합니다. 이렇게 함으로써 분산 경로를 걸쳐 알려진 모

든 지연을 수정합니다.

그러나 메모리에 잘못된 데이터가 저장되는 경우가 있습니

다. 이것은 클럭 내의 타이밍 오류로 인해 발생할 수 있습

니다. 이러한 타이밍 오류는 모든 데이터 라인이 "준비"되

기 전에 데이터가 잘못된 시간에 메모리에 클럭되는 원인

이 됩니다. 타이밍 오류의 특성은 무엇입니까? 원인은 무

엇입니까? 시스템 전반적인 문제에 대한 해결 방안은 이

러한 질문에 대한 답변에 따라 달라집니다.

로직 분석기를 통해 디지털 오류를 관찰한 후 PLL 발진기

에서 생성되는 클럭 신호의 불안정성을 점검할 수 있습니

다. 오류는 간헐적이기는 하지만 완전히 랜덤이지는 않습니

다. 실시간 지터 측정이 가장 생산적인 해결 방법입니다. 오

실로스코프를 클럭 신호에 연결하면 엔지니어는 20 GS/s

샘플 속도에서 몇 차례 측정을 수행하여 설치된 TDSJIT3

애플리케이션에 측정 값을 연결합니다.

TDSJIT3의 사이클 간 주기 측정 및 사이클 트렌드 기능

을 사용하여 사이클 간 기반 샘플링 비교를 수행하면 PLL

이 대부분의 시간 동안 주파수 공차 내에 있지만 주파수

표류를 수정하는 것처럼 가끔 앞으로 이동하는 것을 확인

할 수 있습니다. 오류는 7.5ns 사이클 내에서 거의 1ns

정도입니다.

두 번째 TDSJIT3 기능을 통해 PLL 동작의 원인을 정확

히 식별할 수 있습니다. 애플리케이션의 FFT 도구를 사

용하면 120 kHz에서 예상치 못한 에너지 피크가 발견됩

니다. 시스템 체계를 간단히 살펴보면 이것은 시스템의 스

위칭 전력 공급기 주파수임을 알 수 있습니다. 그러므로

PLL 공급 연결로부터 오류가 발생하는 주파수를 간단하

게 필터링할 수 있습니다.

팁 # 5: 오버플로 및 언더플로 오류 조사

적절한 작동을 위해 일부 장치 이벤트는 N 번, N번 이하

또는 N 번 이상 발생해야 합니다. 이벤트 발생 횟수가 적

절한지 어떻게 알 수 있습니까? 적절하지 않은 경우 그 이

유를 어떻게 확인할 수 있습니까? 카운터를 통한 트리거는

로직 분석기의 또다른 유용한 기능입니다.

다른 예로는 FIFO 메모리를 들 수 있습니다. 시스템이 읽

는 속도보다 빠른 속도로 데이터를 쓰면 메모리는 오버런

됩니다. 빈 레지스터에서 데이터를 가져오려 할 때 시스템

이 잠기는 동작이 언더런의 예입니다.

오버런 및 언더런 오류에 대한 트리거는 매우 간단하게 설

정할 수 있습니다. Tektronix EasyTrigger에는 미리 정

의된 여러 트리거 중 하나로 "스택 오버플로 또는 언더플로

트리거"가 포함되어 있습니다.

예를 들어, 마이크로프로세서의 인터럽트 핸들러를 살펴

봅시다. 인터럽트는 프로세서로 하여금 할당된 일반적인

작업을 중지하고 주변 장치와 관련된 작업을 처리하도록

설계된 요청입니다. 인터럽트 목록은 프로세서의 처리를

위해 대기하는 메모리에 스택을 형성합니다. 인터럽트 속

도가 프로세스의 처리 속도보다 빠르면 요청은 스택을 "오

디지털 디버깅 시간 절약 팁애플리케이션 노트

6 www.tektronix.com/logic_analyzers

그림 11. 이 TDSJIT3 측정 화면에는 20 GS/s에서 수행한 여러 연결지터 측정이 포함되어 있습니다. 이것은 PLL 신호에 7.5ns 사이클당 거의 1ns의 오류가 있음을 의미합니다.

디지털 디버깅 시간 절약 팁애플리케이션 노트

7www.tektronix.com/logic_analyzers

버런"하게 되어 손실됩니다. 그러면 프로세서는 알 수 없

는 상태로 종료하거나 예정된 작업을 수행하지 않을 수 있

습니다.

그림12는 오버플로 또는 언더플로 트리거의 설정 화면을

보여 줍니다. 이 화면을 통해 로직 분석기가 추적할 이벤

트 종류를 지정할 수 있습니다. 트리거는 카운터를 사용하

여 스택을 증가 및 감소시키는 이벤트 수를 추적합니다. 여

기서도 레코드의 길이는 충분히 길어야 합니다. 오류를 유

발한 조건이 오류의 증상이 나타나기 훨씬 전에 발생했을

수 있기 때문입니다.

요약

로직 분석기를 사용하면 디버깅 프로세스를 보다 신속하고

직접적으로 수행할 수 있습니다. 로직 분석기의 특수한 기

능을 활용하는 순차적 방식을 사용하십시오. 광범위한 프

로토타입 작동에서부터 시작하여 오류를 자세하게 확인합

니다. 로직 분석기는 특수한 트리거를 통해 일반적인 문제

를 신속하게 테스트합니다. 로직 분석기의 디지털 기능을

오실로스코프의 아날로그 보기와 결합하면 훨씬 쉽게 오류

의 원인을 특성화할 수 있습니다.

최상의 도구

로직 분석기 및 오실로스코프는 디지털 문제 해결에

오랫동안 사용되어 온 도구이지만, 모든 설계자가 이

러한 장치의 기능에 대해 알고 있는 것은 아닙니다.

로직 분석기는 회로 오류에 대해 트리거하고 관련 이

벤트를 포착하기 위한 정보 스트림을 통과함으로써

디버깅 및 검증을 가속화합니다. 오실로스코프는 최

적화된 디지털 타이밍 다이어그램 이면을 관찰하여

원시 아날로그 파형을 표시함으로써 신호 무결성 문

제가 어떻게 잘못된 로직 변환을 발생시키는를 보여

줍니다. 오늘날 Tektronix 로직 분석기와 같은 장비

는 매우 강력한 기능을 제공합니다. 로직 분석기는

최대 64 Mb의 레코드 길이, 125 ps의 MagniVu

해상도, 문제 해결용 트리거 및 TDS5104B와 같은

Tektronix 오실로스코프와의 연동 기능을 포함하여

향상된 기능을 제공합니다. TDS5104B는 모든 채널

에서 1 GHz 대역폭 및 5 GS/s 샘플 속도를 제공

합니다. TLA5000 및 TLA700 시리즈의 iView™통합 디지털-아날로그 보기를 통해 로직 분석기 디

스플레이에서 시간별로 연결된 디지털 및 아날로그

신호를 볼 수 있습니다.

Tektronix TLA700 시리즈 로직 분석기 및 오실

로스코프를 단일 문제 해결 시스템에 완벽하게 통

합하려면 iLink™ 도구 세트를 사용하십시오. 이

Tektronix 전용 기능은 포괄적인 디지털 및 아날

로그 기능을 제공하여 오류를 신속하게 찾아 특성

화할 수 있도록 합니다. TLA7Axx 모듈과만 함께

사용할 수 있는 iLink 도구 세트에는 다음과 같은

기능이 포함되어 있습니다.

• iCapture™ - 단일 로직 분석기 프로브를 통해

디지털 및 아날로그 신호 동시 획득

• iView™ - 하나의 디스플레이에 시간별로 연결되

고 통합된 로직 분석기 및 오실로스코프 측정

• iVerify™ - 오실로스코프 생성 아이 다이어그램

을 사용하여 다중 채널 버스 분석 및 검증 테스트

그림 12. EasyTrigger 스택 오버플로 또는 언더플로 트리거 정의 화면

Tektronix 연락처:

ASEAN/호주/파키스탄 (65) 6356 3900

Tektronix(인도) 유한 책임 (91) 80-22275577

남 아프리카 +27 11 254 8360

네덜란드 090 02 021797

노르웨이 800 16098

대만 886 (2) 2722-9622

대한민국 82 (02) 528-5299

덴마크 80 88 1401

독일 +49 (221) 94 77 400

러시아, CIS 및 발트해 7 095 775 1064

룩셈부르크 +44(0) 1344 392400

멕시코, 중앙 아메리카 및 카리브해 52 (55) 56666-333

미국 1 (800) 426-2200

미국 (수출 영업) 1 (503) 627-1916

발칸, 이스라엘, 남아프리카 및 다른 ISE 국가 +41 52 675 3777

벨기에 07 81 60166

브라질 및 남아메리카 55 (11) 3741-8360

스웨덴 020 08 80 80371

스위스 +41 52 675 3777

스페인 +34 (901) 988 054

영국 및 아일랜드 +44 (0) 1344 392400

오스트리아 +41 52 675 3777

이탈리아 +39 (02) 25086 1

일본 81 (3) 6714-3010

중국 86 (10) 6235 1230

중동, 아시아 및 북아프리카 +41 52 675 3777

중동부 유럽, 우크라이나 및 발트해 국가 +41 52 675 3777

중유럽 및 그리스 +41 52 675 3777

캐나다 1 (800) 661-5625

포르투갈 80 08 12370

폴란드 +41 52 675 3777

프랑스 및 북아프리카 +33 (0) 1 69 81 81

핀란드 +41 52 675 3777

홍콩 (852) 2585-6688

기타 지역은 Tektronix, Inc.

(503) 627-7111번으로 문의하십시오.

마지막 업데이트 날짜: 2004년 11월 1일

추가 정보Tektronix는 애플리케이션 노트, 기술 요약 및 기타 리소스 모음을 지속적으로 폭넓게 제공함으로써 최신 기술 분야에 종사하고 있는 엔지니어에게 도움을 주고 있습니다. www.tektronix.com을 방문해 주십시오.

Copyright © 2004, Tektronix, Inc. All rights reserved. Tektronix 제품은 출원되었거나 출원 중인 미국 및 외국 특허에 의해 보호됩니다.본 출판물에 있는 정보는 이전에 출판된 모든 자료를 대체합니다.본사는 사양과 가격을 변경할 권리를 보유합니다.TEK-TRONIX 및 TEK는 Tektronix, Inc.의 등록 상표입니다. 참조되는 다른 모든 상표 이름은 해당 회사의 서비스 마크, 상표 또는 등록 상표입니다.10/04 DM/WOW 57K-17683-2