7. ram memorije - tnt.etf.rstnt.etf.rs/~oe3de/pdf/7. ram memorije.pdf · n x m memorija n reči== n...
TRANSCRIPT
Digitalna elektronikaRAM memorije 1
Digitalna elektronikaRAM memorije
NV RWM = NV RAM
Ne gube sadržaj kada se isključi napajanje
RWM Read‐Write Memory
Non‐VolatileRead‐WriteMemory
ROMRead‐Only Memory
EPROM
E2PROM
FLASH
Random
Access
Non‐Random
Access
SRAM
DRAM
Mask‐Programmed
Programmable (PROM)
FIFO
Shift Register
CAM
LIFO
Digitalna elektronikaRAM memorije
Word 0
Word 1
Word 2
Word N-2
Word N-1
Storagecell
M bits M bits
S0
S1
S2
SN-2
A 0
A 1
A K-1
log2N
SN-1
Word 0
Word 1
Word 2
Word N-2
Word N-1
Storagecell
S0
Input-Output(M bits)
N x M memorijaN reči == N selekcionih signala K = log 2N
Dekoder smanjuje broj selekcionih signala
Input-Output(M bits)
Decoder
Digitalna elektronikaRAM memorije 2
Digitalna elektronikaRAM memorije
Problem: broj reči >> broja bita po reči
Digitalna elektronikaRAM memorije
Adresa
Podatak
Kontrolni signali
Digitalna elektronikaRAM memorije 3
Digitalna elektronikaRAM memorije
Write cycleRead access Read access
Read cycle
Write access
Data written
Data valid
DATA
WRITE
READ
Digitalna elektronikaRAM memorije
STATIC (SRAM)
DYNAMIC (DRAM)
Podaci se pamte dok postoji napajanje Velika memorijska ćelija – 6 tranzistoraBrzeMemorijska ćelija ima diferencijalni izlaz
Da bi podatak ostao sačuvan potrebno ”osvežavanje”Mala memorijska ćelija – 1 do 3 tranzistoraSporijeMemorijska ćelija ima jednostruki izlaz
Digitalna elektronikaRAM memorije 4
Digitalna elektronikaRAM memorije - SRAM
Digitalna elektronikaRAM memorije – 6T SRAM
WL
BL
VDD
M5M6
M4
M1
M2
M3
BL
Da bi ovo radilo moraju biti precizno izabrane veličine tranzistora
Digitalna elektronikaRAM memorije 5
Digitalna elektronikaRAM memorije – 6T SRAM - Read
WL
BL
VDD
M 5
M 6
M 4
M1VDDVDD VDD
BL
Q = 1Q = 0
Cbit Cbit
Pre aktiviranja čitanja, bitske linije na VDD
VDS1 ne sme da uključi M3, VGS3
)1(
)()(
)(2
)(222
22
1
211
5
121
2111
11
25
55
CR
VVVVVVV
VVVVB
BVVV
VVVVB
IVVB
I
TnDDTnDDTnDDDS
DSTnDDDSTnDSDD
DSTnGSDSDTnGSD
Digitalna elektronikaRAM memorije – 6T SRAM - Read
0
0
0.2
0.4
0.6
0.8
1
1.2
0.5 1 1.2 1.5 2
Cell Ratio (CR)
2.5 3
Vol
tage
Ris
e (V
)
Digitalna elektronikaRAM memorije 6
Digitalna elektronikaRAM memorije – 6T SRAM - Write
BL = 1 BL = 0
Q = 0
Q = 1
M1
M4
M5
M6
VDD
VDD
WL
2 2644 4 6 6 6 6
2 266 6
4
22
6
22 2
2
D GS Tp D DS GS Tn DS
DD TP DS DD Tn DS
pDS DD Tn DD Tn DD Tp
n
BBI V V I V V V V
BV V V V V V
B
V V V V V PU V V
Digitalna elektronikaRAM memorije – 6T SRAM - Write
4 4
6 6
/
/
W LPU
W L
Digitalna elektronikaRAM memorije 7
Digitalna elektronikaRAM memorije – Resistance load SRAM
RLveliko da bi se smanjila struja u statičkom režimu
M3
RL RL
VDD
WL
Q Q
M1 M2
M4
BL BL
Koliko veliko?
Digitalna elektronikaRAM memorije – TFT load SRAM
TFT ‐ Thin Film Transistors ‐ kao opterećenje
Digitalna elektronikaRAM memorije 8
Digitalna elektronikaRAM memorije – SRAM
Digitalna elektronikaRAM memorije – SRAM
Digitalna elektronikaRAM memorije 9
Digitalna elektronikaRAM memorije – SRAM - dekoderi
• • •
• • •
A2A2
A2A3
WL 0
A2A3A2A3A2A3
A3 A3A 0A0
A0A1A0A1A0A1A0A1
A1 A1
WL 1
U više nivoa
Digitalna elektronikaRAM memorije – SRAM - dekoderi
Precharge devices
VDD
GND
WL3
WL2
WL1
WL0
A0A0
GND
A1A1
WL3
A0A0 A1A1
WL 2
WL 1
WL 0
VDD
VDD
VDD
VDD
2-input NOR decoder 2-input NAND decoder
Digitalna elektronikaRAM memorije 10
Digitalna elektronikaRAM memorije – SRAM - dekoderi
Prednost: brzina - samo jedan tranzistor na putanji podatka
Mana: Veliki broj tranzistora
2-input NOR decoder
A0S0
BL 0 BL 1 BL 2 BL 3
A1
S1
S2
S3
D
Digitalna elektronikaRAM memorije – SRAM - dekoderi
BL 0 BL 1 BL 2 BL 3
D
A 0
A 0
A1
A 1
Broj tranzistora znatno manji, ali raste vreme propagacije
Rešenje je kombinacija prethodnih slučajeva, arhitektura memorije, baferi
Stablo
tree
Digitalna elektronikaRAM memorije 11
Digitalna elektronikaRAM memorije – SRAM – senzorski pojačavači
tp
C VIav
‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐‐=
V što manje
maloveliko
izlazulaz
s.p.malapromena
Digitalna elektronikaRAM memorije – SRAM – senzorski pojačavači
M 4
M 1
M 5
M 3
M 2
VDD
bitbit
SE
Outy
Digitalna elektronikaRAM memorije 12
Digitalna elektronikaRAM memorije – SRAM – senzorski pojačavači
V DD
V DD
V DD
V DD
BL
EQ
Diff.SenseAmp
(a) SRAM sensing scheme (b) two stage differential amplifier
SRAM cell i
WL i
xx
V DD
Output
BL
PC
M 3
M 1
M 5
M 2
M 4
x
SE
SE
SE
Output
SE
xx x
y
y
y
Digitalna elektronikaRAM memorije – SRAM – precharge
Digitalna elektronikaRAM memorije 13
Digitalna elektronikaRAM memorije – SRAM – precharge
Detekcija promene adrese
Digitalna elektronikaRAM memorije – SRAM – Read
Digitalna elektronikaRAM memorije 14
Digitalna elektronikaRAM memorije – SRAM – Write
Digitalna elektronikaRAM memorije – 1T DRAM
Write: CS se puni i prazni aktiviranjem WL and BL.Read: razmena naelektrisanja Cs i Cbl
Promena napona 250 mV.
M1
CS
WL
BL
CBL
VDD 2 VT
WL
X
sensing
BL
GND
Write 1 Read 1
VDD
VDD /2 VDD /2
Destruktivno!!!
SBL PRE BIT PRE
S BL
CV V V V V
C C
Digitalna elektronikaRAM memorije 15
Digitalna elektronikaRAM memorije – 3T DRAM
NEDestruktivno!!!
WWL
BL1
M1 X
M3
M2
CS
BL2
RWL
V DD
VDD 2 VT
DVVDD 2 VTBL 2
BL 1
X
RWL
WWL
Digitalna elektronikaRAM memorije – DRAM
•1T DRAM zahteva senzorski pojačavač• DRAM memorijska ćelija je sa jednostrukim izlazom -single ended.• SRAM ćelija je sa diferencijalnim izlazom.•Čitanje 1T DRAM ćelije je destruktivno; čitanje odnosno osvežavanje je neophodno.•Za razliku od 3T ćelije, 1T ćelija zahteva dodatnu kapacitivnost.• Kada se upisuje “1” u DRAM ćeliju napona na kondenzatoru je manji za napon praga MOS tranzistora, manje naelektrisanja, Vwl >VDD
Digitalna elektronikaRAM memorije 16
Digitalna elektronikaRAM memorije - DRAM
EQ
VDD
BL BL
SE
SE
DV(1)
V(1)
V(0)
t
VPRE
VBL
Sens pojačavač detektuje
Word line aktivirana
Kapacitivnosti linija napunjene preko aktivnih opterećenja
Digitalna elektronikaRAM memorije - DRAM
Koliko dobro Vref?
Diff.S.A.Cell
xx
Output
WL
Vref
BL+
Digitalna elektronikaRAM memorije 17
Digitalna elektronikaRAM memorije – DRAM – open bitline
CS CS CS CS
BLL
L L 1 L 0 R0
CS
R1
CS
L
… …
BLR
V DD
SE
SE
EQ
Dummy cell Dummy cell
Digitalna elektronikaRAM memorije – DRAM – open bitline
3
2
1
00 1 2 3
BL
BL
t (ns)
reading 03
2
1
00 1 2 3
SE
EQ WL
t (ns)
control signals
3
2
1
00 1 2 3
BL
BL
t (ns)
reading 1
Digitalna elektronikaRAM memorije 18
Digitalna elektronikaRAM memorije – DRAM – charge redistribution
0.5
1.0
1.5
2.0
2.5
0.0
0.0 1.00 2.00time (nsec)
V
Vin
Vref 5 3V
VL
VS
3.00
Concept
M 2 M 3
M 1VL VS
V ref
CsmallClarge
Transient Response
Vdd
Vref ‐ VT
Digitalna elektronikaRAM memorije – DRAM
Adresa vrste, adresa kolone ali u dva ciklusa
RAS i CAS kontrolni signali
Digitalna elektronikaRAM memorije 19
Digitalna elektronikaRAM memorije – DRAM
Digitalna elektronikaRAM memorije – DRAM
Digitalna elektronikaRAM memorije 20
Digitalna elektronikaRAM memorije – DRAM
SDRAM
Digitalna elektronikaRAM memorije – CAM Content Addressable Memories – Asocijativne memorije