ad8229: 1 nv/√hz 低ノイズ 210 ℃ 計装アンプˆšhz 低ノイズ 210 c計装アンプ...

1nV/√Hz 低ノイズ

210°C計装アンプ

AD8229

Rev. 0

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様は、予告なく変更される場合があります。本紙記載の商標および登録商標は、各社の所有に属します。 ※日本語データシートは REVISION が古い場合があります。最新の内容については、英語版をご参照ください。 ©2011 Analog Devices, Inc. All rights reserved.

本社／105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル電話 03（5402）8200

大阪営業所／532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー電話 06（6350）6868

特長 210°C 動作用にデザイン

低ノイズ

入力ノイズ: 1 nV/√Hz

出力ノイズ: 45 nV/√Hz

高い CMRR

G = 100 での最小 CMRR: 126 dB

G = 1、5 kHz までの最小 CMRR: 80 dB

優れた AC 仕様

帯域幅: 15 MHz (G = 1)

帯域幅: 1.2 MHz (G = 100)

スルーレート: 22 V/μs

THD: 130 dB (1 kHz、G = 1)

汎用性

両電源動作: ±4 V～±17 V

1 本の抵抗でゲイン設定(G = 1～1000)

温度範囲: −40°C～+210°C

アプリケーションダウンホール計装

厳しい環境でのデータ・アクイジション

排気ガス測定

振動解析

概要 AD8229 は、大きな同相モード電圧と高温の中で小さい信号を

計測するためにデザインされた超低ノイズ計装アンプです。

AD8229 は、高温動作向けにデザインされています。製造プロ

セスは、高温でのリーク電流を防止する絶縁体アイソレーショ

ンを採用しています。デザイン・アーキテクチャは、高温での

VBE 電圧低下を補償するように選択されています。長時間信頼

性を強化するため、パッケージ内のワイヤー・ボンディングは、

高温での合金吸収をなくするようにデザインされています。

AD8229 は、小さい信号の識別に優れています。このデバイス

は、業界をリードする 1 nV/√Hz の入力ノイズ性能を提供します。

AD8229 は高い CMRR を持つため、不要な信号によりアクイジ

ションが妨害されるのを防止します。ゲインが高いほど CMRRが大きくなるため、最も必要とされる場合に高い除去比が得ら

れます。

機能ブロック図

TOP VIEW(Not to Scale)

–IN 1

RG 2

RG 3

+IN 4

+VS8

VOUT7

REF6

–VS5

AD8229

094

12-

001

図 1.

100

80

60

40

20

0

–20

–40

–60

–80

–100

VO

SI (

µV

)

–55 –35 –15 5 25 45 65 85 105 125 145 165 185 205 225

TEMPERATURE (°C) 094

12-0

16

図 2.入力オフセット(typ)の温度特性(G = 100)

AD8229 は販売されている最高速計装アンプの 1 つです。このデ

バイスの電流帰還アーキテクチャでは、高いゲインでも非常に

広い帯域幅を提供しています。例えば、G = 100 で 1.2 MHz です。

広い帯域幅から優れた歪み性能が得られるため、振動解析など

の厳しいアプリケーションでの使用が可能になっています。

ゲインは、1 本の抵抗で 1～1000 の範囲で設定できます。REFピンを使うと、出力電圧をオフセットさせることができます。

この機能は、A/D コンバータとインターフェースさせる際に便

利です。

AD8229 は、8 ピン・セラミック DIP パッケージを採用していま

す。

AD8229

Rev. 0 － 2/21 －

目次特長......................................................................................................1 アプリケーション ..............................................................................1 概要......................................................................................................1 機能ブロック図 ..................................................................................1 改訂履歴 ..............................................................................................2 仕様......................................................................................................3 絶対最大定格 ......................................................................................6 熱抵抗 ..............................................................................................6 ESDの注意 ......................................................................................6

ピン配置およびピン機能説明 ..........................................................7 代表的な性能特性 ..............................................................................8 動作原理 ............................................................................................17 アーキテクチャ ............................................................................17

ゲインの選択................................................................................ 17 REFピン ........................................................................................ 17 入力電圧範囲................................................................................ 18 レイアウト.................................................................................... 18 入力バイアス電流のリターン・パス ........................................ 19 入力保護........................................................................................ 19 無線周波数干渉(RFI) ................................................................... 19 入力ステージ・ノイズの計算 .................................................... 20

外形寸法............................................................................................ 21 オーダー・ガイド ........................................................................ 21

改訂履歴 1/11—Revision 0: Initial Version

AD8229

Rev. 0 － 3/21 －

仕様特に指定がない限り、+VS = 15 V、−VS = −15 V、VREF = 0 V、TA = 25°C、G = 1、RL = 10 kΩ。

表 1.

DIP package

Parameter Test Conditions Min Typ Max Unit

COMMON-MODE REJECTION RATIO (CMRR)

CMRR DC to 60 Hz with 1 kΩ Source Imbalance

VCM = ±10 V

G = 1 86 dB

Temperature Drift TA = −40°C to +210°C 300 nV/V/°C

G = 10 106 dB


G = 100 126 dB


G = 1000 TA = −40°C to +210°C 134 dB

CMRR at 5 kHz VCM = ±10 V

G = 1 80 dB

G = 10 90 dB

G = 100 90 dB

G = 1000 90 dB

VOLTAGE NOISE VIN+, VIN− = 0 V

Spectral Density1: 1 kHz

Input Voltage Noise, eni 1 1.1 nV/√Hz

Output Voltage Noise, eno 45 50 nV/√Hz

Peak to Peak: 0.1 Hz to 10 Hz

G = 1 2 µV p-p

G = 1000 100 nV p-p

CURRENT NOISE

Spectral Density: 1 kHz 1.5 pA/√Hz

Peak to Peak: 0.1 Hz to 10 Hz 100 pA p-p

VOLTAGE OFFSET VOS = VOSI + VOSO/G

Input Offset, VOSI 100 µV

Average TC −40°C to +210°C 0.1 1 µV/°C

Output Offset, VOSO 1000 µV

Average TC −40°C to +210°C 3 10 µV/°C

Offset RTI vs. Supply (PSR) VS = ±5 V to ±15 V

G = 1 −40°C to +210°C 86 dB

G = 10 −40°C to +210°C 106 dB

G = 100 −40°C to +210°C 126 dB

G = 1000 −40°C to +210°C 130 dB

INPUT CURRENT

Input Bias Current 70 nA

High Temperature TA = 210°C 200 nA

Input Offset Current 35 nA

High Temperature TA = 210°C 50 nA

AD8229

Rev. 0 － 4/21 －

DIP package


DYNAMIC RESPONSE

Small Signal Bandwidth – 3 dB

G = 1 15 MHz

G = 10 4 MHz

G = 100 1.2 MHz

G = 1000 0.15 MHz

Settling Time 0.01% 10 V step

G = 1 0.75 µs

G = 10 0.65 µs

G = 100 0.85 µs

G = 1000 5 µs

Settling Time 0.001% 10 V step

G = 1 0.9 µs

G = 10 0.9 µs

G = 100 1.2 µs

G = 1000 7 µs

Slew Rate

G = 1 to 100 22 V/µs

GAIN2 G = 1 + (6 kΩ/RG)

Gain Range 1 1000 V/V

Gain Error VOUT = ±10 V

G = 1 0.01 0.03 %

G = 10 0.05 0.3 %

G = 100 0.05 0.3 %

G = 1000 0.1 0.3 %

Gain Nonlinearity VOUT = −10 V to +10 V

G = 1 to 1000 RL = 10 kΩ 2 ppm

Gain vs. Temperature

G = 1 −40°C to +210°C 2 5 ppm/°C

G > 10 −40°C to +210°C −100 ppm/°C

INPUT

Impedance (Pin to Ground)3 1.5||3 GΩ||pF

Input Operating Voltage Range4 VS = ±5 V to ±18 V for dual supplies

−VS + 2.8 +VS − 2.5 V

Over Temperature −40°C to +210°C −VS + 2.8 +VS − 2.5 V

OUTPUT

Output Swing RL = 2 kΩ −VS + 1.9 +Vs − 1.5 V

High Temperature TA = 210°C −VS + 1.1 +Vs − 1.1 V

Output Swing RL = 10 kΩ −VS + 1.8 +Vs − 1.2 V

High Temperature TA = 210°C −VS + 1.1 +Vs − 1.1 V

Short-Circuit Current 35 mA

REFERENCE INPUT

RIN 10 kΩ

IIN VIN+, VIN− = 0 V 70 µA

Voltage Range −VS +VS V

Reference Gain to Output 1 V/V

Reference Gain Error 0.01 %

AD8229

Rev. 0 － 5/21 －

DIP package


POWER SUPPLY

Operating Range ±4 ±17 V

Quiescent Current 6.7 7 mA

High Temperature T = 210°C 12 mA

TEMPERATURE RANGE

For Specified Performance5 −40 +210 °C 1 総合電圧ノイズ = √(eni

2 + (eno/G)2)+ eRG2)。詳細については、動作原理のセクションを参照してください。

2 これらの規定値には、外付けゲイン設定抵抗 RGの偏差は含まれません。 G>1 の場合、RG 誤差をこの表の規定値に加算する必要があります。 3 差動および同相モード入力インピーダンスは、ピン・インピーダンス ZDIFF = 2(ZPIN)、ZCM = ZPIN/2 から計算することができます。 4 AD8229 入力ステージのみの入力電圧範囲。入力範囲は、同相モード電圧、差動電圧、ゲイン、リファレンス電圧に依存します。詳細については、入力電圧範囲の

セクションを参照してください。 5 210°C での性能は、1000 時間保証します。

AD8229

Rev. 0 － 6/21 －

絶対最大定格表 2.

Parameter Rating

Supply Voltage ±17 V

Output Short-Circuit Current Duration Indefinite

Maximum Voltage at –IN, +IN1 ±VS

Differential Input Voltage1

Gain ≤ 4 4 > Gain > 50 Gain ≥ 50

±VS

±50 V/Gain ±1 V

Maximum Voltage at REF ±VS

Storage Temperature Range

CERDIP −65°C to +150°C

Specified Temperature Range

CERDIP −40°C to +210°C

Maximum Junction Temperature

CERDIP 245°C 1 これらの規定値を超える電圧に対しては、入力保護抵抗を使用してください。

詳細については、アプリケーションのセクションを参照してください。

上記の絶対最大定格を超えるストレスを加えるとデバイスに恒

久的な損傷を与えることがあります。この規定はストレス定格

の規定のみを目的とするものであり、この仕様の動作のセクシ

ョンに記載する規定値以上でのデバイス動作を定めたものでは

ありません。デバイスを長時間絶対最大定格状態に置くとデバ

イスの信頼性に影響を与えます。

熱抵抗 θJAは、自然空冷のデバイスで規定。

表 3.

Package θJA Unit

8-Lead, Size Brazed, CERDIP, 4-Layer JEDEC Board

100 °C/W

ESDの注意 ESD（静電放電）の影響を受けやすいデバイスで

す。電荷を帯びたデバイスや回路ボードは、検知さ

れないまま放電することがあります。本製品は当社

独自の特許技術である ESD 保護回路を内蔵してはい

ますが、デバイスが高エネルギーの静電放電を被っ

た場合、損傷を生じる可能性があります。したがっ

て、性能劣化や機能低下を防止するため、ESD に対

する適切な予防措置を講じることをお勧めします。

AD8229

Rev. 0 － 7/21 －

ピン配置およびピン機能説明


–IN 1

RG 2

RG 3

+IN 4

+VS8

VOUT7

REF6

–VS5

AD8229

094

12-0

03

図 3.ピン配置

表 4.ピン機能の説明

ピン番号記号説明

1 −IN 負の入力ピン。

2、3 RG ゲイン設定ピン。RGピンに抵抗を接続してゲインを設定します。G = 1 + (6 kΩ/RG)。

4 +IN 正の入力ピン。

5 −VS 負の電源ピン。

6 REF リファレンス電圧ピン。このピンを低インピーダンス電圧源で駆動して出力をレベルシフトさせます。

7 VOUT 出力ピン。

8 +VS 正の電源ピン。

AD8229

Rev. 0 － 8/21 －

代表的な性能特性特に指定がない限り、T = 25°C、VS = ±15 V、VREF = 0、RL = 2 kΩ。

60

50

40

30

20

10

0–60 –40 –20 200

VOSI ±15V (µV)

HIT

S

40 60

N: 200MEAN: 12.2σ: 8.2

0941

2-0

04

図 4.入力オフセット電圧の分布

VOSO ±15V (µV)

HIT

S

35

30

20

25

15

5

10

0800–600 –400 –200 0 200 400 600

N: 200MEAN: 0.9σ: 161.2

0941

2-0

05

図 5.出力オフセット電圧の分布

40

35

30

20

25

15

5

10

0–50 –40 –20 –10–30 100

IBIAS (nA)

HIT

S

20 30

INVERTINGNONINVERTING

N: 200MEAN: –6.1σ: 6.7

N: 200MEAN: –10.1σ: 6.9

094

12-0

06

図 6.入力バイアス電流の分布

IBIAS OFFSET (nA)

HIT

S

N: 201MEAN: 4.0σ: 0.7

60

50

30

40

20

10

00 2 4 6 8

0941

2-00

7

図 7.入力オフセット電流の分布 H

ITS

–40–60 –20 0 20 40 60

20

0

40

60

80

100

120

CMRR G1 (µV/V)

N: 200MEAN: 10.9σ: 3.7

0941

2-0

08

図 8.同相モード除去比(typ)の分布、G = 1

HIT

S

0941

2-0

15–60 –40 –20 0 200

5

10

15

20

25

30

35

NINV G ERROR G1 10K ±15V (µV/V)

N: 198MEAN: –9.1σ: 9.9

図 9.ゲイン誤差(Typ)の分布、G = 1

AD8229

Rev. 0 － 9/21 －

–3

–2

–1

0

1

2

3

–5 –4 –3 –2 –1 0 1 2 3 4 5

CO

MM

ON

-MO

DE

VO

LTA

GE

(V

)

OUTPUT VOLTAGE (V)

G = 1, VS = ±5V 25°C210°C

094

12-0

09

図 10.出力電圧対入力同相モード電圧両電源、VS = ±5 V、G = 1

–10

–8

–6

–4

–2

0

2

4

6

8

10

–12 –10 –8 –6 –4 –2 0 2 4 6 8 10 12

OUTPUT VOLTAGE (V)

CO

MM

ON

-MO

DE

VO

LTA

GE

(V

)

G = 1, VS = ±12V 25°C210°C

094

12-0

10


–14

–10

–6

–12

–8

–4

–2

0

2

4

6

10

8

12

14

–15 –10 –5 0 5 10 15

OUTPUT VOLTAGE (V)

CO

MM

ON

-MO

DE

VO

LTA

GE

(V

)

G = 1, VS = ±15V 25°C210°C

094

12-0

11


–3

–2

–1

0

1

2

3

–5 –4 –3 –2 –1 0 1 2 3 4 5

CO

MM

ON

-MO

DE

VO

LTA

GE

(V

)

OUTPUT VOLTAGE (V)

G = 100, VS = ±5V25°C210°C

094

12-0

12


–10

–8

–6

–4

–2

0

2

4

6

8

10

–12 –10 –8 –6 –4 –2 0 2 4 6 8 10 12

OUTPUT VOLTAGE (V)

CO

MM

ON

-MO

DE

VO

LTA

GE

(V

)

G = 100, VS = ±12V

25°C210°C

094

12-0

13


–14

–10

–6

–12

–8

–4

–2

0

2

4

6

10

8

12

14

–15 –10 –5 0 5 10 15

OUTPUT VOLTAGE (V)

CO

MM

ON

-MO

DE

VO

LTA

GE

(V

)

G = 100, VS = ±15V25°C210°C

094

12-0

14


AD8229

Rev. 0 － 10/21 －

–12.28V

12.60V

–50

–45

–40

–35

–30

–25

–20

–15

–10

–5

0

–14 –12 –10 –8 –6 –4 –2 0 2 4 6 8 10 12 14

INP

UT

BIA

S C

UR

RE

NT

(n

A)

COMMON-MODE VOLTAGE (V) 094

12-0

68

図 16.同相モード電圧対入力バイアス電流

FREQUENCY (Hz)

0

20

40

60

80

100

120

140

160

1 10 100 1k 10k 100k 1M

094

12-0

69

NE

GA

TIV

E P

SR

R

GAIN = 1

GAIN = 1000

GAIN = 10GAIN = 100

図 17.正 PSRR の周波数特性

FREQUENCY (Hz)

0

20

40

60

80

100

120

140

NE

GA

TIV

E P

SR

R

160

1 10 100 1k 10k 100k 1M

094

12-0

70

GAIN = 1

GAIN = 1000

GAIN = 10GAIN = 100

図 18.負 PSRR の周波数特性

–30

–20

–10

0

10

20

30

40

50

60

70

100 1k 10k 100k 1M 10M 100M

GA

IN (

dB

)

FREQUENCY (Hz)

GAIN = 1

GAIN = 1000

GAIN = 100

GAIN = 10

VS = ±15V

094

12-0

17

図 19.ゲインの周波数特性

0

20

40

60

80

100

120

140

160

1 10 100 1k 10k 100k 1M

CM

RR

(d

B)

FREQUENCY (Hz)

GAIN = 1

GAIN = 1000

GAIN = 10GAIN = 100

BANDWIDTHLIMITED

094

12-0

18

図 20.CMRR の周波数特性

0

20

40

60

80

100

120

140

160

1 10 100 1k 10k 100k 1M

CM

RR

(d

B)

FREQUENCY (Hz)

GAIN = 1

GAIN = 1000

GAIN = 10GAIN = 100

BANDWIDTHLIMITED

094

12-0

19

図 21.CMRR の周波数特性、1 kΩソース不平衡

AD8229

Rev. 0 － 11/21 －

0

2

4

6

8

10

12

0 100 200 300 400 500 600 700

CH

AN

GE

IN

IN

PU

T O

FF

SE

T V

OLT

AG

E (

µV

)

WARM-UP TIME (s) 094

12-0

71

図 22.ウォームアップ時間対入力オフセット電圧(VOSI)変化

–10

–8

–6

–4

–2

0

2

4

6

8

10

–200

–150

–100

–50

0

50

100

150

200

–55–40

–25–10

520

3550

6580

95110

125140

155170

185200

215230

INP

UT

OF

FS

ET

CU

RR

EN

T (

nA

)

INP

UT

BIA

S C

UR

RE

NT

(n

A)

TEMPERATURE (°C)

INPUT OFFSETCURRENT

INPUT BIASCURRENT

094

12-0

72

図 23.入力バイアス電流と入力オフセット電流の温度特性

–250

–200

–150

–100

–50

0

50

100

150

GA

IN E

RR

OR

(µ

V/V

)

0941

2-07

3–55–40

–25–10

520

3550

6580

95110

125140

155170

185200

215230

TEMPERATURE (°C)

図 24.ゲイン誤差の温度特性、G = 1、25°C で正規化

–10

–5

0

5

10

15

20

–55

–40

–25

–10 –5 20 35 50 65 80 95

110

125

140

155

170

185

200

215

230

CM

RR

(µ

V/V

)


12-0

23

図 25.CMRR の温度特性、G = 1、25°C で正規化

0

2

4

6

8

10

12

–55–40

–25–10

520

3550

6580

95110

125140

155170

185200

215230

SU

PP

LY C

UR

RE

NT

(m

A)


12-0

74

図 26.電源電流の温度特性、G = 1

–50

–40

–30

–20

–10

0

10

20

30

40

50

SH

OR

T C

IRC

UIT

CU

RR

EN

T (

mA

)

ISHORT–

ISHORT+

–55–40

–25–10

520

3550

6580

95110

125140

155170

185200

215230


2-0

75

図 27.短絡電流の温度特性、G = 1

AD8229

Rev. 0 － 12/21 －

+SR

–SR

0

5

10

15

20

25

30

SL

EW

RA

TE

(V

/μs)

–55–40

–25–10

520

3550

6580

95110

125140

155170

185200

215230


12-0

76

図 28.スルーレートの温度特性、VS = ±15 V、G = 1

+SR

–SR

0

5

10

15

20

25

SL

EW

RA

TE

(V

/μs)

–55–40

–25–10

520

3550

6580

95110

125140

155170

185200

215230


12-0

77

図 29.スルーレートの温度特性、VS = ±5 V、G = 1

4 6 8 10 12 14 16 18

INP

UT

VO

LTA

GE

(V

)R

EF

ER

RE

DT

O S

UP

PLY

VO

LTA

GE

S

SUPPLY VOLTAGE (±VS)

–55°C –40°C +25°C +85°C+125°C +150°C +210°C +225°C

+VS

–VS

–1.0

–2.0

+1.0

+2.0

+2.5

–0.5

–1.5

–2.5

+1.5

+1.5

094

12-0

28

図 30.電源電圧対入力電圧制限値

4 6 8 10 12 14 16 18

OU

TP

UT

VO

LTA

GE

SW

ING

(V

)R

EF

ER

RE

DT

O S

UP

PLY

VO

LTA

GE

S


–55°C –40°C +25°C +85°C+125°C +150°C +210°C +225°C

+VS

–VS

–0.8

+0.8

+1.6

+2.0

–0.4

–1.2

+1.2

+0.4

094

12-0

29

図 31.電源電圧対出力電圧振幅、RL = 10 kΩ

4 6 8 10 12 14 16 18

OU

TP

UT

VO

LTA

GE

SW

ING

(V

)R

EF

ER

RE

DT

O S

UP

PLY

VO

LTA

GE

S


–55°C –40°C +25°C +85°C+125°C +150°C +210°C +225°C

+VS

–VS

–0.8

+0.8

+1.6

+2.0

–0.4

–1.2

+1.2

+0.4

094

12-0

30

図 32.電源電圧対出力電圧振幅、RL = 2 kΩ

–15

–10

–5

0

5

10

15

100 1k 10k 100k

OU

TP

UT

VO

LTA

GE

SW

ING

(V

)

LOAD (Ω)

–55°C–40°C+25°C+85°C+125°C+150°C+210°C+225°C

VS = ±15V

094

12-0

31

図 33.負荷抵抗対出力電圧振幅

AD8229

Rev. 0 － 13/21 －

10μ 100μ 1m 5m

OU

TP

UT

VO

LT

AG

E S

WIN

G (

V)

RE

FE

RR

ED

TO

SU

PP

LY

VO

LT

AG

ES

OUTPUT CURRENT (A)

+VS

–VS

+0.4

–0.4

–0.8

–1.2

+0.8

+1.2

+1.6

–1.6

VS = ±15V

+1.8

–55°C –40°C +25°C +85°C+125°C +150°C +210°C +225°C

0941

2-03

2

図 34.出力電流対出力電圧振幅

–10

–8

–6

–4

–2

0

2

4

6

8

10

NO

NL

INE

AR

ITY

(p

pm

/DIV

)

OUTPUT VOLTAGE (V)

GAIN = 1

0941

2-0

83–10 –8 –6 –4 –2 0 2 4 6 8 10

図 35.ゲイン非直線性、G = 1、RL = 10 kΩ

–10–10 –8 –6 –4 –2 0 2 4 6 8 10

–8

–6

–4

–2

0

2

4

6

8

10

NO

NL

INE

AR

ITY

(p

pm

/DIV

)

OUTPUT VOLTAGE (V)

GAIN = 1000

0941

2-08

4

図 36.ゲイン非直線性、G = 1000、RL = 10 kΩ

0.1

1

10

100

1000

1 10 100 1k 10k 100k

NO

ISE

(n

V/√

Hz)

FREQUENCY (Hz)

GAIN = 1

GAIN = 1000

GAIN = 10

GAIN = 100

094

12-0

37

図 37.電圧ノイズ・スペクトル密度の周波数特性

1s/DIV

GAIN = 1000, 100nV/DIV

GAIN = 1, 2μV/DIV

094

12-0

86

図 38.0.1 Hz～10 Hz での RTI 電圧ノイズ G = 1、G = 1000

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

1 10 100 1k 10k 100k

NO

ISE

(p

A/√

Hz)

FREQUENCY (Hz) 094

12-0

87

図 39.電流ノイズ・スペクトル密度の周波数特性

AD8229

Rev. 0 － 14/21 －

50pA/DIV 1s/DIV

0941

2-0

88

図 40.1 Hz～10 Hz での電流ノイズ

0

5

10

15

20

25

30

100 1k 10k 100k 1M 10M

OU

TP

UT

VO

LTA

GE

(V

p-p

)

FREQUENCY (Hz)

G = 1

VS = ±15V

VS = ±5V

094

12-0

89

図 41.大信号周波数応答

5V/DIV

0.002%/DIV

750ns TO 0.01%872ns TO 0.001%

TIME (µs)

2µs/DIV

0941

2-0

90

図 42.大信号パルス応答とセトリング・タイム G = 1、10 Vステップ、VS = ±15 V

5V/DIV

2µs/DIV

640ns TO 0.01%896ns TO 0.001%

TIME (µs)

0.002%/DIV

094

12-0

91

図 43.大信号パルス応答とセトリング・タイム G = 10、10 Vステップ、VS = ±15 V

50m

V/D

IV50

mV

/DIV

1μs/DIV

094

12-0

48

G = 1

25°C 175°C210°C 225°C

図 44.小信号応答、G = 1、RL = 10 kΩ、CL = 100 pF

20m

V/D

IV20

mV

/DIV

1μs/DIV

094

12-0

49

G = 10

25°C 175°C210°C 225°C


AD8229

Rev. 0 － 15/21 －

25°C175°C210°C225°C

G = 100

2µs/DIV20mV/DIV

094

12-0

94


G = 1000

10µs/DIV20mV/DIV

25°C175°C210°C225°C

094

12-0

95


G = 10

1µs/DIV50mV/DIV

NO LOADCL = 100pFCL = 147pF

0941

2-09

3

図 48.様々な容量負荷での小信号応答 G = 1、RL = ∞

0

200

400

600

800

1000

1200

1400

2 4 6 8 10 12 14 16 18 20

SE

TT

LIN

G T

IME

(n

s)

STEP SIZE (V)

SETTLED TO 0.001%

SETTLED TO 0.01%

094

12-0

92

図 49.ステップ・サイズ対セトリング・タイム G = 1

0.00001

0.0001

0.001

0.01

0.1

1

10 100 1k 10k 100k

AM

PL

ITU

DE

(P

erce

nta

ge

of

Fu

nd

amen

tal)

FREQUENCY (Hz)

NO LOAD2kΩ LOAD600Ω LOAD

G = 1, SECOND HARMONICVOUT = 10V p-p

0941

2-0

96

図 50.2 次高調波歪みの周波数特性、G = 1

0.00001

0.0001

0.001

0.01

0.1

1

10 100 1k 10k 100k

AM

PL

ITU

DE

(P

erce

nta

ge

of

Fu

nd

amen

tal)

FREQUENCY (Hz)


G = 1, THIRD HARMONICVOUT = 10V p-p

094

12-0

97


AD8229

Rev. 0 － 16/21 －

0.0001

0.001

0.01

0.1

1

10 100 1k 10k 100k

AM

PL

ITU

DE

(P

erce

nta

ge

of

Fu

nd

amen

tal)

FREQUENCY(Hz)


G = 1000, SECOND HARMONICVOUT = 10V p-p

094

12-0

98


0.0001

0.001

0.01

0.1

1

10 100 1k 10k 100k

AM

PL

ITU

DE

(P

erce

nta

ge

of

Fu

nd

amen

tal)

FREQUENCY (Hz)


G = 1000, THIRD HARMONICVOUT = 10V p-p

094

12-0

99


0.00001

0.0001

0.001

0.01

0.1

1

10 100 1k 10k 100k

TH

D (

%)

FREQUENCY (Hz)

GAIN = 1

GAIN = 100

VOUT = 10V p-pRL ≥ 2kΩ

GAIN = 10

GAIN = 1000

094

12-1

00

図 54.各周波数での THD

AD8229

Rev. 0 － 17/21 －

動作原理

A3

A1 A2

Q2Q1

C1 C2

+IN–IN

+VS

–VS

+VS

–VS

+VS

–VS

R35kΩ

R45kΩ

R55kΩ

RG–

+VS

–VS

OUTPUT

REF

NODE 1

NODE 2

IBCOMPENSATION

IBCOMPENSATION

RG

VBI I

+VS

–VS

+VS

–VS

R65kΩ

RG+

R23kΩ

R13kΩ

0941

2-0

58

図 55.簡略化した回路図

アーキテクチャ AD8229 は従来型 3 オペアンプ構成を採用しています。この構成

は、差動増幅用のプリアンプと、それに続く同相モード電圧を

除去しゲインを追加するディファレンス・アンプの 2 ステージ

から構成されています。図 55 に、AD8229 の簡略化した回路図

を示します。

最初のステージは次のように動作します。2 つの入力の一致を

維持させるため、アンプ A1 は Q1 のコレクタ電圧を一定に維持

する必要があります。これは、RG−を–IN からの正確なダイオ

ード電圧降下に一致させ、同様に A2 により RG+を+IN からの

一定ダイオード電圧降下に一致させることにより実現されてい

ます。このため、ゲイン設定抵抗 RGの両端に差動入力電圧と等

しい電圧が加えられます。この抵抗を流れる電流は抵抗 R1 と

R2 にも流れるため、A2 出力と A1 出力との間に増幅された差動

信号が現れます。

2 段目ステージは、アンプ A3 と R3～R6 の抵抗で構成された G = 1 のディファレンス・アンプです。このステージでは、増幅さ

れた差動信号から同相モード信号を除去します。

AD8229 の伝達関数は次式で表されます。

VOUT = G × (VIN+ − VIN−) + VREF

ここで、

GRG

kΩ61

ゲインの選択 RGピン間に抵抗を接続すると、AD8229 のゲインが設定されま

す。ゲインは、表 5 からまたは次式を使って求めることができ

ます。

1

kΩ 6

GRG

表 5.1%抵抗を使った場合のゲイン

1% Standard Table Value of RG (Ω) Calculated Gain

6.04 k 1.993

1.5 k 5.000

665 10.02

316 19.99

121 50.59

60.4 100.34

30.1 200.34

12.1 496.9

6.04 994.4

3.01 1994.355

ゲイン抵抗を使わない場合は、AD8229 は G = 1(デフォルト)に設定されます。システムの総合ゲイン精度を求めるときは、RG

抵抗の偏差とゲイン・ドリフトを AD8229 の仕様に加算してくだ

さい。ゲイン抵抗を使用しない場合は、ゲイン誤差とゲイン・

ドリフトが小さくなります。

RGの消費電力

AD8229 は、入力の差動電圧を RG 抵抗の両端に再生します。RG

の抵抗サイズは、予想消費電力を処理できるように選択する必

要があります。

REFピン AD8229 の出力電圧は、REF ピンの電位を基準にして発生され

ます。これは、出力信号を正確に電源の中心レベルにオフセッ

トさせる必要がある場合に便利です。例えば、電圧源を REF ピ

ンに接続して、AD8229 から単電源 ADC を駆動できるように、

出力をレベル・シフトさせることができます。REF ピンは ESDダイオードで保護されているため、+VSまたは−VSを 0.3 V 以上

超えることはできません。

AD8229

Rev. 0 － 18/21 －

最適性能を得るためには、REFピンへ接続するソース・インピ

ーダンスを 1 Ω以下にする必要があります。図 55 に示すように、

REFピンは 5 kΩ抵抗の片側端子に接続されています。REFピン

にインピーダンスを追加接続すると、この 5 kΩの抵抗に加算さ

れるため、正入力に接続された信号が増幅されます。RREFの追

加によるゲインは、次のように計算することができます。

2(5 kΩ + RREF)/(10 kΩ + RREF)

正信号パスのみが増幅されて、負信号パスは影響を受けません。

増幅率が平坦でない場合、CMRR が低下します。

INCORRECT

V

CORRECT

AD8229

OP1177

+

–

VREF

AD8229REF

094

12-0

59

図 56.REF ピンの駆動

入力電圧範囲図 10 ～図 15 に、種々の出力電圧と電源電圧に対する同相モー

ド入力の許容電圧範囲を示します。AD8229 の 3 オペアンプ・ア

ーキテクチャは、ディファレンス・アンプで同相モード電圧が

除去される前に、初段ステージのゲインに適用されます。初段

ステージと 2 段目ステージの間の内部ノード(図 55 のノード 1 と

ノード 2)には、増幅された信号、同相モード信号、ダイオード

電圧降下の組み合わせが加わります。個々の入力信号と出力信

号が制限されていない場合でも、この組み合わせの信号が電圧

電源により制限されることがあります。

レイアウト PCB レベルで AD8229 の最適性能を確保するためには、ボー

ド・レイアウトのデザインに注意が必要です。AD8229 のピン

は、このために論理的に配置されています。

8

7

6

5

1

2

3

4

–IN

RG

RG

+VS

VOUT

REF

–VS+IN


AD8229

094

12-0

60

図 57.ピン配置図

全周波数での同相モード除去比

レイアウトが正しくないと、同相モード信号が差動信号に変換

されて計装アンプに到達することがあります。このような変換

は、入力パス相互の周波数応答が異なる場合に発生します。周

波数に対して CMRR を高く維持するためには、各パスの入力ソ

ース・インピーダンスと容量が一致している必要があります。

入力パスへソース抵抗(例えば入力保護)を追加するときは、計

装アンプ入力の近くに接続して、PCB パターンの寄生容量との

相互作用を小さくする必要があります。

ゲイン設定ピンの寄生容量も、周波数に対する CMRR に影響を

与えます。ボード・デザインでゲイン設定ピンに部品(例えばス

イッチまたはジャンパ)を接続する場合は、できるだけ寄生容量

の小さい部品を選ぶ必要があります。

電源

安定なDC電圧を使って、計装アンプに電源を供給する必要があ

ります。電源ピンのノイズは性能に悪影響を与えることがあり

ます。PSRR性能カーブの詳細については、図 19 と図 20 のセク

ションを参照してください。

0.1 µFのコンデンサを各電源ピンのできるだけ近くに配置する

必要があります。図 58 に示すように、10µFのタンタル・コンデ

ンサをデバイスから離れたところに接続することができます。

多くの場合、このコンデンサは他の高精度ICと共用することが

できます。

AD8229

+VS

+IN

–IN

LOAD

RG

REF

0.1µF 10µF

0.1µF 10µF

–VS

VOUT

094

12-0

61

図 58.電源デカップリング、REF、ローカル・グラウンド基準

の出力

REFピン

AD8229 の出力電圧は、REF ピンの電位を基準にして発生され

ます。REF を適切な最寄りのグラウンドに接続するように注意

してください。

AD8229

Rev. 0 － 19/21 －

入力バイアス電流のリターン・パス AD8229 の入力バイアス電流には、グラウンドへのリターン・

パスが必要です。熱電対のように信号源にリターン電流パスが

ない場合には、図 59 に示すように設ける必要があります。

THERMOCOUPLE

+VS

REF

–VS

AD8229

CAPACITIVELY COUPLED

+VS

REF

C

C

–VS

AD8229

TRANSFORMER

+VS

REF

–VS

AD8229

INCORRECT

CAPACITIVELY COUPLED

+VS

REF

C

R

R

C

–VS

AD82291fHIGH-PASS =

2πRC

THERMOCOUPLE

+VS

REF

–VS

10MΩ

AD8229

TRANSFORMER

+VS

REF

–VS

AD8229

CORRECT

09

41

2-0

62

図 59.入力バイアス電流リターン・パスの追加

入力保護 AD8229 の入力は、このデータシートの絶対最大定格のセクシ

ョンで規定する定格値以内に維持する必要があります。そのま

までは規定値を超えてしまう場合には、AD8229 の前に保護回

路を設けて入力電流を最大電流IMAXに制限することができます。

電源レールを超える入力電圧

電源レールを超える電圧が予想される場合には、外付け抵抗を

各入力に直列に接続して、過負荷時の電流を制限する必要があり

ます。入力の制限抵抗は次式で計算できます。

MAX

SUPPLYINPROTECT I

VVR

||

ノイズに敏感なアプリケーションでは、保護抵抗を小さくするこ

とが必要となる場合があります。BAV199 のような低リーク・ダ

イオード・クランプを入力に使って AD8229 入力から電流を側路

させることにより、保護抵抗値を小さくすることができます。電

流が主に外付け保護ダイオードを流れるようにするため、ダイオ

ードと AD8229の間に 33 Ωのような小さい値抵抗を接続します。

SIMPLE METHOD LOW NOISE METHOD

+VS

AD8229

RPROTECT

RPROTECT

–VS

IVIN+

+

–

VIN–

+

–

094

12-0

66

+VS+VS

AD8229

RPROTECT 33Ω

33ΩRPROTECT

–VS

–VS

IVIN+

+

–

VIN–

+

–

+VS

–VS

図 60.電源レールを超える電圧に対する保護

高ゲインでの大きな差動入力電圧

高ゲインで大きな差動電圧が予想される場合には、外付け抵抗

を各入力に直列に接続して、過負荷時の電流を制限する必要があ

ります。各入力の制限抵抗は次式で計算できます。

G

MAX

DIFFPROTECT R

I

VVR

1||

2

1

ノイズに敏感なアプリケーションでは、保護抵抗を小さくするこ

とが必要となる場合があります。BAV199 のような低リーク・ダ

イオード・クランプを入力間に使って AD8229 入力から電流を側

路させることにより、保護抵抗値を小さくすることができます。

094

12-0

67

AD8229

RPROTECT

RPROTECT

I

VDIFF

+

–AD8229

RPROTECT

RPROTECT

I

VDIFF

+

–

SIMPLE METHOD LOW NOISE METHOD

図 61.大きな差動電圧に対する保護

IMAX

AD8229 入力の最大電流 IMAX は時間と温度に依存します。デバ

イスは、室温で 10 mA の電流に対して少なくとも 1 日間耐える

ことができます。この時間は、デバイスの寿命中に累積されま

す。210°C では、電流は同じ時間の間 2 mA に制限する必要があ

ります。デバイスは 210°C で 5 mA に 1 時間耐えることができ、

デバイスの寿命中に累積されます。

無線周波数干渉(RFI) アンプが強いRF信号が存在するアプリケーションで使われる場

合には、RFの整流がしばしば問題になります。外乱が小さい

DCオフセット電圧として現れることがあります。高周波信号は、

図 62 に示すように計装アンプの入力に接続されたローパスRC回路で除去することができます。このフィルタは、次式の関係

を使って入力信号の帯域幅を制限します。

)2(π21

CDDIFF CCR

uencyFilterFreq

CCM RC

uencyFilterFreqπ2

1

ここで、CD 10 CC。

AD8229

Rev. 0 － 20/21 －

R

R

AD8229

+VS

+IN

–IN

0.1µF 10µF

10µF0.1µF

REF

VOUT

–VS

RGCD10nF

CC1nF

CC1nF

4.02kΩ

4.02kΩ

09

41

2-0

63

図 62.RFI の除去

CD は差動信号に有効で、CC は同相モード信号に有効です。R と

CC の値は、RFI を小さくするように選択する必要があります。

正入力の R×CC と負入力の R×CC との不一致は、AD8229 の

CMRR 性能を低下させます。CC の値より 1 桁大きい CD の値を

使うと、不一致の影響は小さくなるので、性能が改善されます。

抵抗によりノイズが増えるので、選択する抵抗値とコンデンサ

値は、ノイズ、高周波での入力インピーダンス、RFI 耐性の間

でトレードオフする必要があります。RFI フィルタに使用する

抵抗は、入力保護に使用する抵抗と同じにすることができます

入力ステージ・ノイズの計算

R2

RGR1

SENSOR

AD8229

0941

2-06

4

図 63.センサーのソース抵抗と保護抵抗を持つ AD8229

アンプ・フロント・エンドの総合ノイズは、このデータシート

の 1 nV/√Hz のヘッドライン規定値より遥かに大きく依存してい

ます。総合ノイズは、ソース抵抗、計装アンプの電圧ノイズ、

計装アンプの電流ノイズの 3 つの要因に依存します。

次の計算では、ノイズは入力換算です(RTI)。言い換えると、す

べてがアンプ入力に存在するかのように計算されます。アンプ

出力換算(RTO)のノイズを計算するときは、RTI ノイズに計装ア

ンプのゲインを乗算します。

ソース抵抗ノイズ

AD8229 に接続されるすべてのセンサーには出力抵抗があります。

過電圧または無線周波の干渉から保護するため入力に直列に抵

抗が接続されていることもあります。この組み合わせ抵抗は、

図 63 ではR1 とR2 で表してあります。いかなる抵抗でも、最小

レベルのノイズが発生します。このノイズは、抵抗値の平方根

に比例します。室温で、この値は 4 nV/√Hz × √( kΩ抵抗値)にほ

ぼ等しくなります。

例えば、正の入力でのセンサーと保護抵抗の組み合わせを 4 kΩとし、負の入力では 1 kΩとすると、抵抗の総合ノイズは次のよ

うになります。

22 )14()44( = 1664 = 8.9 nV/ Hz

計装アンプの電圧ノイズ

計装アンプの電圧ノイズは、デバイス入力ノイズ、出力ノイズ、

Rg 抵抗ノイズの 3 つのパラメータを使って計算されます。次の

ように計算されます。

総合電圧ノイズ= 222 )()()/( ResistorRgofNoiseNoiseInputGNoiseOutput

例えば、ゲイン= 100、ゲイン抵抗= 60.4 Ωとすると、計装アン

プの電圧ノイズは次のようになります。

222 )0604.04(1)100/43( = 1.5 nV/ Hz

計装アンプの電流ノイズ

電流ノイズは、ソース抵抗に電流ノイズを乗算して計算されま

す。

例えば、図 63 のR1 ソース抵抗を 4 kΩとし、R2 ソース抵抗を 1 k Ωとすると、電流ノイズの総合効果は次のように計算されます。

))5.11()5.14(( 22 = 6.2 nV/ Hz

総合ノイズの計算

計装アンプの入力換算総合ノイズを求めるときは、ソース抵抗

ノイズ、電圧ノイズ、電流ノイズの各成分の 2 乗和の平方根を

とります。

例えば、図 63 のR1 ソース抵抗を 4 kΩとし、R2 ソース抵抗を 1 k Ωとし、計装アンプのゲインを 100 とすると、入力換算総合ノ

イズは次のように計算されます。

)2.65.19.8 222 = 11.0 nV/ Hz

AD8229

Rev. 0 － 21/21 －

外形寸法

07-0

8-20

10-

B

0.054NOM

0.032NOM

0.130 NOM

8 5

1 4

0.3200.3100.300

0.2980.2900.282

0.5280.5200.512

0.3050.3000.295

0.1250.1100.095

0.3100.3000.290

0.1050.0950.085

0.0200.0180.016

0.1050.1000.095

0.0450.0350.025

0.0110.0100.009

0.0110.0100.009

INDEXMARK

SEATINGPLANE

0.175 NOM

図 64.8 ピン・サイドブレーズ・セラミック・デュアルインライン・パッケージ[SBDIP]

(D-8-1) 寸法: インチ

オーダー・ガイド

Model1 Temperature Range Package Description Package Option

AD8229HDZ −40°C to +210°C Ceramic Dual In-Line Package [SBDIP] D-8-1 1 Z = RoHS 準拠製品

ad8229: 1 nv/√hz 低ノイズ 210 ℃ 計装アンプˆšhz 低ノイズ 210 c計装アンプ...

Documents