第五章 时序逻辑电路

第五章 时序逻辑电路第五章 时序逻辑电路陶文海陶文海

5.1 5.1 概述概述 时序逻辑电路由组合电路和存储电路两部时序逻辑电路由组合电路和存储电路两部分构成。分构成。按触发脉冲输入方式的不同， 时序电路可按触发脉冲输入方式的不同， 时序电路可分为同步时序电路和异步时序电路。同步分为同步时序电路和异步时序电路。同步时序电路是指各触发器状态的变化受同一时序电路是指各触发器状态的变化受同一个时钟脉冲控制；而在异步时序电路中，个时钟脉冲控制；而在异步时序电路中，各触发器状态的变化不受同一个时钟脉冲各触发器状态的变化不受同一个时钟脉冲控制。控制。

5.1.1 5.1.1 时序电路的分析方法时序电路的分析方法 分析步骤：分析步骤：

写相关方程式——时钟方程、驱动方程和写相关方程式——时钟方程、驱动方程和输出方程。输出方程。求各个触发器的状态方程。求各个触发器的状态方程。求出对应状态值——列状态表、画状态图求出对应状态值——列状态表、画状态图和时序图。和时序图。 归纳上述分析结果， 确定时序电路的功能。归纳上述分析结果， 确定时序电路的功能。

例 例 1 1 分析如图所示的时序电路的逻辑功能。分析如图所示的时序电路的逻辑功能。

Q 1 J 1F 1C K 1

Q 0 J 0F 0C K 0

CP

&Z

5.2 5.2 同 步 计 数 器同 步 计 数 器计数器是用来实现累计电路输入计数器是用来实现累计电路输入 CPCP 脉冲个数功脉冲个数功能的时序电路。 在计数功能的基础上，计数器还能的时序电路。 在计数功能的基础上，计数器还可以实现计时、定时、分频和自动控制等功能，可以实现计时、定时、分频和自动控制等功能，应用十分广泛。应用十分广泛。计数器按照计数器按照 CPCP 脉冲的输入方式可分为同步计数脉冲的输入方式可分为同步计数器和异步计数器。器和异步计数器。计数器按照计数规律可分为加法计数器、 减法计计数器按照计数规律可分为加法计数器、 减法计数器和可逆计数器。数器和可逆计数器。计数器按照计数的进制可分为二进制计数器（计数器按照计数的进制可分为二进制计数器（ NN==2n2n ）和非二进制计数器（）和非二进制计数器（ NN≠2n≠2n ），其中），其中 , N, N 代代表计数器的进制数，表计数器的进制数， nn 代表计数器中触发器的个代表计数器中触发器的个数。数。

5.2.1 5.2.1 同步计数器同步计数器 1. 1. 同步二进制计数器同步二进制计数器

nni

ni QQQ 021 ...

2. 2. 同步二进制计数器的连接规律和特点同步二进制计数器的连接规律和特点

连接规律：连接规律：所有所有 CPCP 接在一起，上升沿或下降沿均可。接在一起，上升沿或下降沿均可。加法计数加法计数

JJ00=K=K00=1=1

JJii=K=Kii= n-1= n-1 ≥≥ii≥≥11

减法计数减法计数 JJ00=K=K00=1=1

JJii=K=Kii= n-1 = n-1 ≥≥ii≥≥11

nni

ni QQQ 021 ...

3. 3. 同步非二进制计数器同步非二进制计数器例 例 22 分析如图所示同步非二进制计数器的逻 辑功能。分析如图所示同步非二进制计数器的逻 辑功能。

Q 1 J 1

F 1

K 1

Q 0 J 0

F 0

K 0

CP

&

Q 1

Q 2 J 2

F 2

K 2Q 2 Q 0

5.3 5.3 异 步 计 数 器异 步 计 数 器1.1. 异步二进制计数器 异步二进制计数器 异步三位二进制计数器电路 异步三位二进制计数器电路

Q JCK

R DQ

F 2

Q JCK

R DQ

F 1

Q JCK

R DQ

F 0

Q 1 Q 0Q 2

¡°1¡±

CP

清 Áã

½øλ

2. 2. 异步二进制计数器的规律和特点异步二进制计数器的规律和特点 连接规律：连接规律：

(1)(1) 各触发器接成计数状态各触发器接成计数状态 JKJK 触发器： 触发器： JJii=K=Kii=1 =1 TT 触发器： 触发器： TTii=1=1 DD 触发器： 触发器： D=QD=Qii

(2)CP(2)CP 的连接方法： 的连接方法： CPCP00=CP=CP 加法计数 ：加法计数 ： 下降沿触发 下降沿触发 CPCPii=Q=Qi-1i-1 (i (i≥≥1)1) 上升沿触发 上升沿触发 CPCPii=Q=Qi-1i-1 (i (i≥≥1) 1) 减法计数： 减法计数： 下降沿触发 下降沿触发 CPCPii=Q=Qi-1i-1 (i (i≥≥1) 1) 上升沿触发 上升沿触发 CPCPii=Q=Qi-1i-1 (i (i≥≥1)1)

5.4 5.4 集成计数器集成计数器1. 1. 集成同步计数器集成同步计数器 74LS16174LS161

V CC CO Q 0 Q 1 Q 2 Q 3 CT T LD

1 6 9

81

74LS1 6 1

CR CP D 0 D 1 D 2 D 3 CT P 地

74LS16174LS161 管脚排列图管脚排列图

74LS16174LS161 逻辑功能表 逻辑功能表 CRLDPCTTCTCP3Q2Q1Q0Q 3D2D1D0D3Q2Q1Q0Q3Q2Q1Q0QCRCR LDLD CTCTPP CTCTTT CPCP QQ33 QQ22 QQ11 QQ00

00 ╳╳ ╳╳ ╳╳ ╳╳ 00 00 00 00

11 00 ╳╳ ╳╳ ↑↑ DD33 DD22 DD11 DD00

11 11 00 ╳╳ ╳╳ QQ33 QQ22 QQ11 QQ00

11 11 ╳╳ 00 ╳╳ QQ33 QQ22 QQ11 QQ00

11 11 11 11 ↑↑ 计 数 计 数

当复位端当复位端 CR=0CR=0 时，输出时，输出 QQ33QQ22QQ11QQ00 全为零，全为零，实现异步清零功能（又称复位功能）。实现异步清零功能（又称复位功能）。当当 LD=1LD=1 时，预置控制端时，预置控制端 =0=0 ，并且 ，并且 CP=CCP=CPP↑↑ 时，时， QQ33QQ22QQ11QQ00== D D33DD22DD11DD00 ，实现同步，实现同步预置数功能。预置数功能。当当 CR=LD=1CR=LD=1 且且 CTCTPP··CTCTTT=0=0 时，输出时，输出 QQ33QQ22

QQ11QQ00 保持不变。保持不变。当当 CR=LD=CR=LD=CTCTPP==CTCTTT=1=1 ，， CPCP==CPCP↑↑ 时，实时，实现计数功能。现计数功能。

集成异步计数器集成异步计数器 74LS29074LS290

QJS DC P

KR D

QJ

C P

K¡Ý1 R D

Q

C P

K¡Ý1 R D

F 0F 1 F 2

QJ

C P

KR D

F 3

&S D

Q

&

&

S 9(1)S 9(2)

CP 0

CP 1

R 0(1)

R 0(2)¶þ½øÖƼÆÊýÆ÷ Îå½øÖƼÆÊýÆ÷

Q 1Q 0 Q 2 Q 3

集成计数器 74LS290 逻辑电路图

74LS29074LS290 逻辑功能表 逻辑功能表 11 11 ╳╳ ╳╳ ╳╳ ╳╳ 11 00 00 11

00 ╳╳ 11 11 ╳╳ ╳╳ 00 00 00 00

╳╳ 00 11 11 ╳╳ ╳╳ 00 00 00 00

CPCP 00 二进制二进制00 CPCP 五进制五进制

CPCP 84218421十进制十进制CPCP 54215421十进制十进制

)1(9S )2(9S )1(0R )2(0R 0CP1CP

0)2(9)1(9 SS

0)2(0)1(0 RR

3Q

0Q

3Q 2Q 1Q 0Q

SS9(1)9(1) 、、 SS9(2)9(2) 称为置“称为置“ 9”9” 端，端， RR0(1)0(1) 、、 RR0(2)0(2) 称为置“称为置“ 0”0”端；端； CPCP00 、 、 CPCP11 端为计数时钟输入端，端为计数时钟输入端， QQ33QQ22QQ11QQ00 为为输出端， 输出端， NCNC 表示空脚。表示空脚。 置“置“ 9”9” 功能：当功能：当 SS99 (1)(1)==SS9(2)9(2)=1=1 时，不论其他输入端时，不论其他输入端状态如何，计数器输出状态如何，计数器输出 QQ33QQ22QQ11QQ00= 1001= 1001 ，而，而 (1001)(1001)

22=(9)=(9)1010 ，故又称异步置数功能。，故又称异步置数功能。置“置“ 0”0” 功能： 当功能： 当 SS9(1)9(1) 和和 SS9(2)9(2) 不全为不全为 11 ，并且，并且 RR0(1)0(1)=R=R

0(2)0(2)=1=1 时， 不论其他输入端状态如何， 计数器输出时， 不论其他输入端状态如何， 计数器输出 QQ33QQ22QQ11QQ00 = 0000 = 0000 ，故又称异步清零功能或复位功能。，故又称异步清零功能或复位功能。计数功能：当计数功能：当 SS9(1)9(1) 和和 SS9(2)9(2) 不全为不全为 11 ，并且，并且 RR0(1)0(1) 和和 RR00

(2)(2) 不全为不全为 11 ，输入计数脉冲，输入计数脉冲 CPCP 时， 计数器开始计数。时， 计数器开始计数。

5.4.25.4.2 用集成计数器构成任意进制计数器用集成计数器构成任意进制计数器用现有的用现有的 MM 进制集成计数器构成进制集成计数器构成 NN 进制计进制计数器时，如果数器时，如果 M>NM>N ，则只需一片，则只需一片 MM 进制计进制计数器；如果数器；如果 M<NM<N ，则要用多片，则要用多片 MM 进制计数进制计数器。器。 11 ）反馈清零法）反馈清零法 22 ） 反馈置数法） 反馈置数法 33 ） 级联法） 级联法

反馈清零法 反馈清零法 反馈清零法是利用芯片的复位端和门电路，反馈清零法是利用芯片的复位端和门电路，跳越跳越 M-NM-N 个状态，从而获得个状态，从而获得 NN 进制计数器进制计数器的。 的。 例一、用例一、用 74LS16174LS161 构成十进制计数器。 构成十进制计数器。

反馈清零法构成十进制计数器 反馈清零法构成十进制计数器

（（ aa ）构成电路 （）构成电路 （ bb ） 计数过程（即状态图）） 计数过程（即状态图） 因为是异步清零端，虽然用因为是异步清零端，虽然用 10101010 清零，但是清零，但是 10101010 的状态持续时间的状态持续时间很短，可认为不出现，所以十进制的状态应从很短，可认为不出现，所以十进制的状态应从 0000——10010000——1001 。。

例二、用例二、用 74LS29074LS290 构成六进制计数器。（用反馈清零法）构成六进制计数器。（用反馈清零法）

Q 3 Q 2 Q 1 Q 0

74LS290CP 1

CP 0R 0(1)

&

R 0(2) S 9(1) S 9(2)

• CP1 和 Q0 相接构成十进制计数器，然后利用异步清零端 R0(1) 和 R0(2)反馈清零。• R0(1) 和 R0(2) 是异步清零端，故虽然用 0110 清零，但 0110 不出现，所以六进制的状态应从 0000——0101 。

反馈置数法 反馈置数法 反馈置数法适用于具有预置数功能的集成计数反馈置数法适用于具有预置数功能的集成计数器。对于具有同步预置数功能的计数器而言，在器。对于具有同步预置数功能的计数器而言，在其计数过程中，可以将它输出的任何一个状态通其计数过程中，可以将它输出的任何一个状态通过译码，产生一个预置数控制信号反馈至预置数过译码，产生一个预置数控制信号反馈至预置数控制端，在下一个控制端，在下一个 CPCP 脉冲作用后，计数器就会脉冲作用后，计数器就会把预置数输入端的状态置入输出端。预置数控制把预置数输入端的状态置入输出端。预置数控制信号消失后，计数器就从被置入的状态开始重新信号消失后，计数器就从被置入的状态开始重新计数。还有一种方法是计数到计数。还有一种方法是计数到 11111111 状态时产生状态时产生的进位信号译码后，反馈到预置数控制端实现反的进位信号译码后，反馈到预置数控制端实现反馈置数。馈置数。

例三、用例三、用 74LS16174LS161 构成七进制计数器。（用构成七进制计数器。（用反馈置数法）反馈置数法）

Q 3 Q 2 Q 1 Q 0

74LS161LD

CT TCT PCP

D 3 D 2 D 1 D 0

CR

&

¡°1¡±

"1""1"

0 0 0 0

0 0 0 1

0 0 1 0

0 1 1 0Q 3Q 2Q 1Q 0

0 1 0 00 0 1 1

0 1 0 1

(a ) (b )

预置数法构成七进制计数器（同步预置）（ a ） 构成电路 ; （ b ） 计数过程（即状态图） 因为 是同步置数端，所以用 0110反馈清零时， 0110状态可以正常出现，即七进制的状态应该从 0000——0110。 LD

例四、利用进位端反馈置数法，用例四、利用进位端反馈置数法，用 74LS16174LS161构成九进制计数器。构成九进制计数器。Q 3 Q 2 Q 1 Q 0

COCP

D 3 D 2 D 1 D 0

LD

1

0 1 1 1

1 0 0 0

1 0 0 1

1 1 1 0Q 3Q 2Q 1Q 0

1 1 0 01 0 1 1

1 1 0 1

(a ) (b )

¡°0¡± 1 0 1 0

1 1 1 1

¡°1¡± ¡°1¡± ¡°1¡±

预置数法构成九进制计数器（同步预置）（ a ） 构成电路 ; （ b ） 计数过程（即状态图）

级 联 法 级 联 法 适用于适用于 M<NM<N ，需要多片集成块，方法是：先将，需要多片集成块，方法是：先将 nn片计数器级联组成最大计数值片计数器级联组成最大计数值 NN ＞＞ MM 的计数器，的计数器，然后采用整体清 然后采用整体清 0 0 或整体置数的方法实现模或整体置数的方法实现模 MM计数器。计数器。例五、用例五、用 74LS16174LS161 构成二十四进制计数器。构成二十四进制计数器。先将两片先将两片 74LS16174LS161 构成二百五十六进制计数器，构成二百五十六进制计数器，然后用二十四（然后用二十四（ 0001100000011000 ）整体清零即可构成）整体清零即可构成二十四进制计数器，二十四进制的状态从二十四进制计数器，二十四进制的状态从 00000000000000——0001011100——00010111 。。

用用 74LS16174LS161 芯片构成二十四进制计数器芯片构成二十四进制计数器

Q 3 Q 2 Q 1 Q 0

(¸ßλ)74LS161

CRCT PCT T ¡°1¡±

CRCO

Q 3 Q 2 Q 1 Q 0

(µÍλ)74LS161

CP CP

&

例六、将例六、将 74LS29074LS290 构成十进制以内构成十进制以内任意计数器。任意计数器。二进制计数器： 二进制计数器： CPCP 由由 CPCP00 端输入，端输入， QQ00 端输出，端输出，如图（如图（ aa ）所示。）所示。五进制计数器：五进制计数器： CPCP 由由 CPCP11 端输入，端输入， QQ33QQ22QQ11 端输端输出，如图（出，如图（ bb ）所示。）所示。十进制计数器（十进制计数器（ 84218421 码）：码）： QQ00 和和 CPCP11 相连，以相连，以CPCP00 为计数脉冲输入端，为计数脉冲输入端， QQ33QQ22QQ11QQ00 端输出，如图端输出，如图（（ cc ）所示。）所示。十进制计数器（十进制计数器（ 54215421 码）：码）： QQ33 和和 CPCP00 相连，以相连，以CPCP11 为计数脉冲输入端，为计数脉冲输入端， QQ00QQ33QQ22QQ11 端输出，如图端输出，如图（（ dd ）所示。）所示。

74LS29074LS290 构成二进制、五进制和十进制计数器构成二进制、五进制和十进制计数器Q 3 Q 2 Q 1

74LS290

R 0(1) R 0(2) S 9(1) S 9(2)

CP 1

Q 0

74LS290

R 0(1) R 0(2) S 9(1) S 9(2)

CP 0

(b )(a )

(c ) (d )

Q 3 Q 2 Q 1 Q 0

74LS290 CP 1

R 0(1) R 0(2) S 9(1) S 9(2)

CP 0

Q 3 Q 2 Q 1 Q 0

74LS290CP 1

R 0(1) R 0(2) S 9(1) S 9(2)

CP 0

例五、用例五、用 74LS29074LS290 构成二十四进制计数器。构成二十四进制计数器。 先将两片先将两片 74LS29074LS290 构成一百进制计数器，然后用二十四构成一百进制计数器，然后用二十四（（ 0010 01000010 0100 ）整体清零构成二十四进制计数器，二十）整体清零构成二十四进制计数器，二十四 进制的状态从四 进制的状态从 0000 0000——0010 00110000 0000——0010 0011 （（ 2323 ）。 ）。

74LS290(ʮλ)CP 1

CP 0

&

74LS290(¸öλ)CP 1

CP 0R 0(1) R 0(2) S 9(1) S 9(2)S 9(1) S 9(2) R 0(1) R 0(2)

Q 3 Q 2 Q 1 Q 0 Q 3 Q 2 Q 1 Q 0

用 74LS290 芯片构成二十四进制计数器

5.5 5.5 寄存器寄存器 5.5.15.5.1 数据寄存器数据寄存器

数据寄存器又称数据缓冲储存器或数据数据寄存器又称数据缓冲储存器或数据锁存器，其功能是接受、存储和输出数据，锁存器，其功能是接受、存储和输出数据，主要由触发器和控制门组成。主要由触发器和控制门组成。 nn 个触发器个触发器可以储存可以储存 nn 位二进制数据。数据寄存器按位二进制数据。数据寄存器按其接受数据的方式又分为双拍式和单拍式其接受数据的方式又分为双拍式和单拍式两种。两种。

1. 1. 双拍式数据寄存器双拍式数据寄存器

R D S D

F 2

&

R D S D

F 1

&

R D S D

F 0

&

清零

接收

D 2 D 1 D 0

Q Q Q

双拍式三位数据寄存器

2. 2. 单拍式数据寄存器单拍式数据寄存器

C D

QF 3

C D

QF 2

C D

QF 1

C D

QF 0

CP

D 3 D 2 D 1 D 0

单拍式四位二进制数据寄存器

5.5.2 5.5.2 移位寄存器移位寄存器 移位寄存器除了接受、存储、输出数据以移位寄存器除了接受、存储、输出数据以外，同时还能将其中寄存的数据按一定方外，同时还能将其中寄存的数据按一定方向进行移动。移位寄存器有单向和双向移向进行移动。移位寄存器有单向和双向移位寄存器之分。位寄存器之分。1.1. 单向移位寄存器单向移位寄存器单向移位寄存器只能将寄存的数据在相邻单向移位寄存器只能将寄存的数据在相邻位之间单方向移动。按移动方向分为左移位之间单方向移动。按移动方向分为左移移位寄存器和右移移位寄存器两种类型。移位寄存器和右移移位寄存器两种类型。

C

Q

F 3

D

C

Q

F 2

D

C

Q

F 1

D

C

Q

F 0

D

Q 3 Q 2 Q 1 Q 0

CP

串行输入 D 串行输出

并行输出

右移移位寄存器电路

2. 2. 双向移位寄存器双向移位寄存器

X 是工作方式控制端。当 X=0 时，实现数据右移寄存功能；当 X = 1 时，实现数据左移寄存功能； DSL 是左移串行输入端，而 DSR是右移串行输入端。

3. 3. 移位寄存器的应用移位寄存器的应用 1 ） 实现数据传输方式的转换 在数字电路中，数据的传送方式有串行和并行两种，而移位寄存器可实现数据传送方式的转换。 2 ） 构成移位型计数器

环形计数器环形计数器环形计数器是将单向移位寄存器的串行输入端和环形计数器是将单向移位寄存器的串行输入端和串行输出端相连，构成一个闭合的环，如图串行输出端相连，构成一个闭合的环，如图 5.245.24(a)(a) 所示。所示。实现环形计数器时，必须设置适当的初态，且输实现环形计数器时，必须设置适当的初态，且输出出 QQ33QQ22QQ11QQ00 端初始状态不能完全一致端初始状态不能完全一致 (( 即不能即不能全为“全为“ 1”1” 或“或“ 0”)0”) ，这样电路才能实现计数，这样电路才能实现计数 , , 环环形计数器的进制数形计数器的进制数 NN与移位寄存器内的触发器个与移位寄存器内的触发器个数数 nn 相等，即相等，即 NN=n=n ，状态变化如图，状态变化如图 5.28(b)5.28(b) 所示所示(( 电路中初态为电路中初态为 0100)0100) 。。

C

D

F 3

Q

Q 2

S DR D C

D

F 2

Q

S DR D C

D

F 1

Q

S DR D

Q 1

C

D

F 0

Q

S DR D

Q 0

CP

Q 3

(a ) (b )

Q 3Q 2Q 1Q 00 1 0 0

1 0 0 0

0 0 0 1

0 0 1 0

图 5.24环形计数器 (a) 逻辑电路图； (b) 状态图

扭环形计数器扭环形计数器

C

D

F 3

Q

Q C

D

F 2

Q

C

D

F 1

Q

C

D

F 0

Q

CP

(a ) (b )

Q 3Q 2Q 1Q 0

0 0 0 0

0 0 0 1

0 0 1 1

0 1 1 1

1 1 1 1

1 1 1 0

1 0 0 0

1 1 0 0

图 5.25 扭环形计数器 (a) 逻辑电路图 (b) 状态图

4. 4. 集成移位寄存器集成移位寄存器

74LS19474LS194 管脚排列图管脚排列图

74LS19474LS194 的功能表的功能表 S1 S0 功 能

0 ╳ ╳ ╳ 清 零1 0 0 ╳ 保 持1 0 1 右 移1 1 0 左 移1 1 1

并行输入

CPCR

利用利用 74LS19474LS194 实现串实现串 -- 并行转并行转换换