ar quite ctur as
DESCRIPTION
presentacionTRANSCRIPT
![Page 1: Ar Quite Ctur As](https://reader035.vdocuments.net/reader035/viewer/2022062320/55cf91c2550346f57b905856/html5/thumbnails/1.jpg)
ARQUITECTURAS
![Page 2: Ar Quite Ctur As](https://reader035.vdocuments.net/reader035/viewer/2022062320/55cf91c2550346f57b905856/html5/thumbnails/2.jpg)
ARQUITECTURAS
VON NEUMANN HARVARD ORTOGONAL PROCESADOR SEGMENTADO (PIPELINE) PROCESADOR RISC PROCESADOR CISC PROCESADOR SISC
![Page 3: Ar Quite Ctur As](https://reader035.vdocuments.net/reader035/viewer/2022062320/55cf91c2550346f57b905856/html5/thumbnails/3.jpg)
VON NEUMANN
Arquitectura tradicional. Se basa en el esquema propuesto por John
Von Neumann. El CPU está conectado a una memoria única
que contiene las instrucciones del programa y los datos.
CPUMemoria de
Programa y de DatosSistema de
Buses único
![Page 4: Ar Quite Ctur As](https://reader035.vdocuments.net/reader035/viewer/2022062320/55cf91c2550346f57b905856/html5/thumbnails/4.jpg)
LIMITACIONES
La longitud de las instrucciones está limitada por la unidad de longitud de los datos, por lo tanto el microprocesador debe hacer varios accesos a memoria para buscar instrucciones complejas.
La velocidad de operación está limitada por el efecto de cuello de botella que significa un único bus para datos e instrucciones, que impide suponer ambos tiempos de acceso.
![Page 5: Ar Quite Ctur As](https://reader035.vdocuments.net/reader035/viewer/2022062320/55cf91c2550346f57b905856/html5/thumbnails/5.jpg)
HARVARD Dispone de dos memorias independientes a
las que se conecta mediante dos grupos de buses separados:
Memoria de Datos y Memoria de Programa
CPUMemoria de Programa
(ROM)
Memoria de Datos (RAM)
![Page 6: Ar Quite Ctur As](https://reader035.vdocuments.net/reader035/viewer/2022062320/55cf91c2550346f57b905856/html5/thumbnails/6.jpg)
HARVARD
Ambos buses son totalmente independientes y pueden ser de distintos anchos.
Esto permite que el CPU pueda acceder de forma independiente y simultánea a la memoria de datos y a la de instrucciones, consiguiendo que las instrucciones se ejecuten en menos ciclos de reloj.
![Page 7: Ar Quite Ctur As](https://reader035.vdocuments.net/reader035/viewer/2022062320/55cf91c2550346f57b905856/html5/thumbnails/7.jpg)
VENTAJAS
El tamaño de las instrucciones no está relacionado con el de los datos , y por lo tanto, puede ser optimizado para que cualquier instrucción ocupe una sola posición de memoria de programa. Así se logra una mayor velocidad y una menor longitud de programa.
El tiempo de acceso a las instrucciones puede superponerse con el de los datos, logrando una mayor velocidad de operación.
![Page 8: Ar Quite Ctur As](https://reader035.vdocuments.net/reader035/viewer/2022062320/55cf91c2550346f57b905856/html5/thumbnails/8.jpg)
Los microcontroladores PIC utilizan una arquitectura Harvard.
![Page 9: Ar Quite Ctur As](https://reader035.vdocuments.net/reader035/viewer/2022062320/55cf91c2550346f57b905856/html5/thumbnails/9.jpg)
PROCESADOR SEGMENTADO (PIPELINE)
Realiza simultáneamente la ejecución de una instrucción y la búsqueda de código de la siguiente, de esta manera, se puede ejecutar una instrucción en un ciclo.
1 Ciclo de Máquina esta formado por 4 Ciclos de Reloj.
1er Ciclo 2° Ciclo 3 er Ciclo 4° Ciclo 5° Ciclo
Búsqueda 1
Ejecuta 1
Búsqueda 2
Ejecuta 2
Búsqueda 3
Ejecuta 3
Búsqueda 4
Ejecuta 4
Programa
1. bsf STATUS,RP0
2. clrf TRISB
3. movlw 0XFF
4. movw TRISA
![Page 10: Ar Quite Ctur As](https://reader035.vdocuments.net/reader035/viewer/2022062320/55cf91c2550346f57b905856/html5/thumbnails/10.jpg)
PIPELINE
Este sistema acompañado de una estructura Harvard permite que las instrucciones se ejecuten en un solo ciclo de máquina (4 ciclos de reloj).
Internamente, mientras se ejecuta la instrucción actual se carga la siguiente instrucción, alcanzando una alta velocidad de ejecución.
![Page 11: Ar Quite Ctur As](https://reader035.vdocuments.net/reader035/viewer/2022062320/55cf91c2550346f57b905856/html5/thumbnails/11.jpg)
LOS CPU ATENDIENDO AL TIPO DE INSTRUCCIONES QUE SE UTILIZAN PUEDEN CLASIFICARSE EN:
CISC (Complex Instruction Set Computer)
RISC(Reduced Instruction Set Computer)
SISC (Specific Instruction Set computer)
![Page 12: Ar Quite Ctur As](https://reader035.vdocuments.net/reader035/viewer/2022062320/55cf91c2550346f57b905856/html5/thumbnails/12.jpg)
CISC
Son procesadores con un juego de instrucciones complejo, su repertorio de instrucciones es elevado y algunas de ellas son muy sofisticadas y potentes.
Su problema es que requieren de muchos ciclos de reloj para ejecutar las instrucciones complejas.
![Page 13: Ar Quite Ctur As](https://reader035.vdocuments.net/reader035/viewer/2022062320/55cf91c2550346f57b905856/html5/thumbnails/13.jpg)
RISC
Son microprocesadores con un repertorio de instrucciones reducido.
Las instrucciones son muy simples y suelen ejecutarse en un ciclo de máquina. Suelen tener una estructura pipeline y ejecutar casi todas las instrucciones en el mismo tiempo.
En los microprocesadores RISC las instrucciones complejas se obtienen ejecutando un conjunto de instrucciones disponibles, en lugar de ser una única instrucción como en los CISC.
![Page 14: Ar Quite Ctur As](https://reader035.vdocuments.net/reader035/viewer/2022062320/55cf91c2550346f57b905856/html5/thumbnails/14.jpg)
Los microcontroladores PIC están diseñados con procesador RISC.
![Page 15: Ar Quite Ctur As](https://reader035.vdocuments.net/reader035/viewer/2022062320/55cf91c2550346f57b905856/html5/thumbnails/15.jpg)
SISC
Estos procesadores poseen un juego de instrucciones específico para cada aplicación.
Están destinados a aplicaciones muy concretas.
![Page 16: Ar Quite Ctur As](https://reader035.vdocuments.net/reader035/viewer/2022062320/55cf91c2550346f57b905856/html5/thumbnails/16.jpg)
ORTOGONAL
En un microprocesador con esta arquitectura, una instrucción puede utilizar cualquier elemento de la arquitectura como fuente o destino.
![Page 17: Ar Quite Ctur As](https://reader035.vdocuments.net/reader035/viewer/2022062320/55cf91c2550346f57b905856/html5/thumbnails/17.jpg)
La principal diferencia entre un microprocesador tradicional y un microcontrolador PIC, radica en la ubicación del registro de trabajo , que para los PIC es “W ( Work Register)” y para los tradicionales es el “A” (Acumulador)
![Page 18: Ar Quite Ctur As](https://reader035.vdocuments.net/reader035/viewer/2022062320/55cf91c2550346f57b905856/html5/thumbnails/18.jpg)
ACUMULADOR
MEMORIA DE DATOS
ALU
MICROPROCESADOR TRADICIONAL
MEMORIA DE DATOS W
ALU
MICROCONTROLADOR PIC
![Page 19: Ar Quite Ctur As](https://reader035.vdocuments.net/reader035/viewer/2022062320/55cf91c2550346f57b905856/html5/thumbnails/19.jpg)
VENTAJA
Permite un gran ahorro de instrucciones ya que el resultado de cualquier instrucción que opere con la memoria puede dejarse en la misma posición de memoria o en el registro W.