architecture des ordinateurs - ensea · 2017-03-03 · 11 l2 info –université de cergy-pontoise...

Architecturedesordinateurs

Séance6:couchejeud’instructions/InstructionSetArchitecture(ISA)

Architecturedesordinateurs LorandelJordane,MCF,ETIS-ENSEA-UCPL2Info– UniversitédeCergy-Pontoise

2


Programme

LorandelJordane,MCF,ETIS-ENSEA-UCPL2Info– UniversitédeCergy-Pontoise

3


Leschoixd’organisationduchemindedonnéesformentcequel’onappellelamicroarchitectureduprocesseur:• LeCdD disposede2ou3bus• Lenombrederegistres• L’architecturedisposed’unpipeline• Elleestsuperscalaire• Soncontrôleestmicroprogrammé oucâblé• …

Lecontrôledel’exécutiond’uneinstructionsefaitparuneséquencedecommandesappelées

-micro-commandes-oumicro-instructions

Notiondemicroarchitecture

L2Info– UniversitédeCergy-Pontoise LorandelJordane,MCF,ETIS-ENSEA-UCP

4


• RôleetpropriétésdelacoucheISA• Organisationmémoire• Lesregistresdel’architecture• Typeettailledesopérandes• Formatdesinstructions

LacoucheISA


5


RôleetpropriétésdelacoucheISA


6

LorandelJordane,MCF,ETIS-ENSEA-UCPArchitecturedesordinateursL2Info– UniversitédeCergy-Pontoise

RôledelacoucheISA

7


CaractéristiquesdelacoucheISA

qInstruction-SetArchitecture(architecturedejeud’instructions)• Spécificationexterneduprocesseurvueparleprogrammeur

qCaractéristiquesdelacoucheISA1. Jeud’instruction2. Modèled’organisationdelamémoire3. Lesregistres4. Donnéesmanipulées5. Modesd’adressage

8


CoucheISA

qCequiNEfaitPASpartiedelacoucheISA• Savoirsilamicro-architecture

-estmicrogrammable oucâblée-disposed’unpipeline-sielleestsuperscalaire-…

LacoucheISAn’apasdevisionsurl’implémentationdesinstructions

9


1. Jeud’instructions


10


Lejeud’instructions

qUneinstructiondésigneunordre(minimal)donnéauprocesseur

qUneinstructionestdécoupéeenchamps• Uncodeopération(CODEOP)• desinformationssurlalocalisationdesdonnéessourcesetdestinations

qLatechniqueassociéeàlalocalisationdesopérandess’appellel’adressageoumoded’adressage

qCodeOPsurmbits=addition,multiplication,rangement

q2m instructions=jeud'instructionduprocesseur

CODEOP Désignationdesopérandes

11


Différentstypesd’instructions

qDéplacementdesdonnéesentremémoireetregistres• LOAD,STOREouMOV

qRecopiedesdonnéesentreregistres• MOV

qTraitementdesdonnées• ADD,AND,CMP,SUB,etc.

qInstructionsdebranchementconditionnelounon• JZ,JNE,JMP

qAppelsdesous-programmes• CALL,RET

qInstructionssystèmes• HALT,IRQ

12


2. Organisationdelamémoire


a) Hiérarchiemémoire

13


Modèled’organisationmémoire

Découpagedelamémoireen

fonctiondutempsd’accès

14


b) Tempsd’accèsmémoire• Siletempsd’accèsàlamémoiresecondairereprésente1000cyclesprocesseur

• Leprocesseurdoitêtregelépendant1000cycles=>impossible• Répartitiondesdonnéesdanslahiérarchieetcohérencemémoire

• Miseenattenteet/ouanticipationdesinstructionsd’accèsmémoire

• Notiondecachepourlesdonnéeslesplussouventutilisées


15


• Lesmotsmémoiressontaujourd’huimultiplesdel’octet• Lesadressesdesmotssontalignéesenmémoire• Onnepeuttransférerquedesmotsalignés• Latailled’unmotcorrespondgénéralementàl’architectureduprocesseur(pastoujours)• Aujourd’huionappellegénéralementmot,unensemblede32bits(4octets)


16


q Retoursurleprotocolederangement• Big Endian

-Motorola6800,Sparc

• Little Endian-Intel,AMD

• Lesdeuxmodes-PowerPC,MIPS

Protocolederangement

0x12345678

0x78563412

L’instruction BSWAP reg du x86, inverse l’ordre desoctets du registre reg de big endian à little endian

17


• Historiquementlesmotsmémoiresétaientdesmotsde8bits(1octet)

• Pourmaintenirlacomptabilitédeslogiciels,etducodeASCII,lematérielmanipulantdesmotsde32bitsestobligéd’émulerdesmotsde8bits

• Les2bitsdepoidsfaibledubusd’adressen’existentenfaittoutsimplementpas!

• Lesfilsdubusd’adressevontde31à2!

Alignementdesmotsmémoires

18


q Exempleprocesseurmanipulantdesdonnéessur32-bits(4octets)


• Sileprocesseursouhaitelireàl’adresse0x0001,ilnepeutlirequ’àpartird’adressesquisontdesmultiplesde4

• Illiradonc4octetsàpartirdel’adresse0x0000puisdevraeffectuerundécalage,effectuerunenouvellelecturede4octetsetneconserverqu’1octet.LerésultatseraleOUdesdeuxvariablesstockéesdansdesregistrestemporaires.

• Lesaccèsmémoiresdontles2bitsd’adressedepoidsfaiblesnesontpasnuls(nonmultiplede4)sontdits« outofalignment »

• Dansleprocesseur,unflagdansleregistred’étatestprésentpourdétectercetyped’exception

c=chari=ints=short

19


q Exempleprocesseurmanipulantdesdonnéessur32-bits(4octets)


• Danscetteconfiguration,leprocesseurpeutaccéderdirectementenunelectureàchaquevariableenmémoire.

• Conséquence:-Lorsquel’onditincrémenterlePC,l’opérationn’estpasPC+1maisPC+4-Onpeutaussisupprimerdeuxbitsd’adresses(poidsfaibles)etadresserdeplusgrossesmémoires

20


q Accèsalignés– nonalignés


21


q EvolutionchezIntel

Evolutiondesprocesseurs

•8086 (16 bits)•80286 (16 bits)•80386 (32 bits)•80486 (32 bits, cache de 8K)•Pentium (Double pipeline)•Pentium pro (cache mémoire à deuxniveaux 8Ko+256Ko)•Pentium II + Celeron + Xeon (MMX)

Mémoireadressable1Mo(16bits)16Mo(24bits+MMU)4Go(232)4Go4Go4Go

4Go

197819821985198919931995

1997

Compatibilitéascendante

22


q Processeur32-bits• Busd’adressesde32bits=Espaced’adressagede232 =4Go

• Théoriquement,lamémoiredisponiblephysiquementestde4Go

• Ilexistedestechniquesconsistantàfairecroireauprocesseurqu’ilpossèdeplusdemémoire(mémoirevirtuelle)

• Lesréférencesàlamémoiresefontavecl’adressephysiquedesdonnées

Espaced’adressage

23


q L’OSsechargedetransférerleprogrammeissududisquedurdanslamémoireRAM

q Ils’assurequ’ilasuffisammentdeplacepours’exécuter

q L’emplacementd’unprogrammedanslaRAMpeutchangerd’uneexécutionàl’autre

Espaced’adressage8M

4M

3M

2M

1M

5M

6M

7M

32MO

ProgrammeA

ProgrammeA

ProgrammeB

OS

1

2

0

1

2

1

1

2

DD0

0

0

24


q Lorsdulancementd’unprogramme,l’OSréserveunespaced’adressagevirtuel• Cetespaceaunetaillevariabledéterminéelorsdel’étapedecompilation

qTouteréférenceàlamémoireestfaiteparrapportàcetespaced’adressagevirtuel

qLamémoirephysiquehébergetouslesespacesvirtuels

qL’unitéMMU(MemoryManagementUnit)permetdetraduirelesadressesvirtuellesenadressesphysiques

Mémoirevirtuelle

25


Mémoirevirtuelle

8M

4M

3M

2M

1M

5M

6M

7M

32MO

ProgrammeA

ProgrammeB

OS

1

2

01

0

1

2

0

Adressesphysiques Adressesvirtuelles

MMU

adressesvirtuelles

adressesphysiques

26


Problème:Quefairelorsquel’ondisposedeplusieurscentainesdeprogrammesayantbesoind’êtreexécutésenmémoireetdépassantles

capacitésdestockagedelamémoire?

q Idéegénérale:• Nestockerdanslamémoirequelesprogrammes‘’utiles’’àun

instantdonnéq Solutionsgénéralementproposées• Pagination• Segmentation• Segmentationpaginée

Pagination/segmentation

27


q L’espaced'adressagedechaqueprogrammeestpartagéenblocsdetaillefixe(4KO-16KO)

q Seuleslespagesutiliséessontstockéesdanslamémoire(leresteeststockésurledisquedur)

q Lesadressesphysiquessontstockéesdansunepagetable.

Principedelapagination

OSpagetableDD

page

28


q Uneadressevirtuelleestcomposéededeuxparties:• Unnumérodepage• Undéplacementdanslapage

Principedelapagination

OS

pageExemple:Largeurdesadresses=32bitsTailledespages=4KBTailledelamémoire=64MB

q Cecipermetdetravailleravecunespaced’adressageplusgrand(232)aulieude226(physiquement)

Numéro de page Déplacement

Base

31 12 11 0

25 12

MMU

Déplacement11 0

Adressesvirtuelles

Adressesphysiques

29


q Une adresse virtuelle peut donc référencer soit à une page en mémoire(page hit) soit une page sur le disque dur (page miss)

q Si la page se trouve sur le disque dur, la MMU génère une interruption(page fault) et une procédure se charge de transférer les données enmémoire (pénalités temporelles, pendant de nombreux cycles d’horloge)

q Latailledespagesestunparamètretrèsimportant• Sitroppetite->augmentationdespagesmisses• Si trop grand -> augmentation de la pénalité associée au transfert de

données

Pagination:défautdepages

OS

30


q Lorsqu’unenouvellepageesttransféréedudisqueàlamémoire,ilpeutêtrenécessairedetransférerunepagedelamémoireversledisque(swap)

q Lecoûtd’untransfertesttrèsélevé(entermesdecycles)

q Ilexistedesalgorithmesefficacespermettantdechoisirunepagepourêtrere-transférersurledisque

• LRU(LeastRecently Used)->remplacementdelapagelamoinsrécente

• LFU(LeastFrequenlty Used)->remplacementdelapagelamoinsfréquemmentaccédée

Paginationremplacement

OS

31


q Lasegmentationestassezprochedelapaginationq Ladifférenceestquelessegmentssontdesblocsdemémoiredetaille

variable(parexempleuneprocédure,unestructurededonnéesdansunprogramme)

q L’adressephysiquecorrespondantaudébutdechaquesegmenteststockéedansuntableaudesegments(segmenttable)

Principedesegmentation

OSsegmenttableDD

segment

Espaced'adressage

32


q LataillevariabledessegmentscompliqueletravaildelaMMU

Segmentation:Miseenœuvre

OS

Exemple:Largeurdesadresses=32bitsTailledessegments=?Tailledelamémoire=64MB

Numéro de segment Déplacement

Base

31 ?? ?? 0

DéplacementTVALID BI

SEGMENT TABLE

Lasegmentationestintéressantemaissoncontrôleesttropcompliqué.

33


q Lasegmentationpaginéecombinelesdeuxapproches

q Chaquesegmentestpartagéenpagesq Chaqueadressea3composants:

• Unnumérodesegment• Unnumérodepage• Undéplacement

Segmentationpaginée

DDRAM

Espaced'adressage

OSSegmentTable

PageTablePageTablePageTable

34


Segmentationpaginée:Miseenœuvre

PAGE TABLE

Numéro de segment

Segment table address register

Numéro de page Déplacement

Base DéplacementVALID BIT

SEGMENT TABLE

35


Largeurdebus

q Latailledubusdedonnéesauneimportanceprimordiale:• siparexemple,lebusdedonnéesestde8bitsetlesregistresduprocesseurontune

largeurde16bits,ilfaudradeuxcyclesd'horlogepouraccéderauxdonnées• C’estlecasdu8088(processeur16bitsavecunbusdedonnéesexternesde8bits)

q Lesbusd’adressesetdedonnéespeuventêtrepartagés(multiplexés).Danscecas,laperteenperformancesestconsidérable

qUnbusdédiéaugmentelaperformancedusystème

q Lalargeurdubusd’adressedéterminelacapacitémaximaledusystèmedemémoire

36


Largeurdebus

q Exempledu8086

16bits 20bits

UE:fonctionsarithmétiquesetlogiquessur16bits

UIB:Unitéd’interfacedebusavecl’extérieurduCPU(notammentlamémoire)

Mémoirephysiqued’1Mo

37


Largeurdebus

Processeur Bus Horloge adressage Mémoirevirtuelle

8086 16 bits 5 à10MHz 1Mo

38


3. Lesregistresdel’architecture


39


q Lesregistres• LesregistresdelacouchemicroarchitecturenesontpastousvisiblesdepuislacoucheISA

• Onpeutdepluslesclasseren2catégories-Registresspécialisés:

.PC,RI…-Registred’état

-Registresgénéraux:-R0,R1,R2,…

Lesregistres

N Z V C

40


• Laclassificationdesarchitecturesestbaséesurlejeud’instructions.1. Architectureàpile

Ø Lesopérandessontsurlehautdelapile2. Architectureàaccumulation

Ø Uneopérandeestdansl’accumulateur3. Architectureàregistres

3.1.Architecturesregistres– mémoireUneopérandepeutêtreenmémoire

3.2.Architecturesàchargement– rangementTouteslesopérandessontdansdesregistres(exceptépourleload/store)

Classificationdesarchitectures

41


4classesd’architectures

42


Classificationsuivantlesopérandes

q Lesarchitecturespeuventaussiêtreclasséesenfonctiondunombred’opérandes

q D’autresclassificationspeuventsefairesuivantletypedesopérandes#ofMemoryOperands

#ofOperands TypeofArchitecture Examples

0 3 Register-register Alpha,ARM,MIPS,PowerPC,Sparc

1 2 Register-memory Intel80x86,Motorola68000,TIC54x

2 2 Memory-memory VAX

3 3 Memory-memory VAX

43


Classificationsuivantlesopérandes

q LaplupartdesmachinesanciennesutilisaientdesarchitectureàpileouàAcc.

q Depuislesannées1980,pratiquementtoutesontunearchitectureàChargement/Rangement.

q Deuxraisons:• Lesregistressontplusrapidesquelamémoire• Lecompilateurpeututiliserl’architectureplusfacilementet

efficacement(générationdecodesimple,instructiondelongeurufixe…)

• Réductiondutraficmémoire

44


4. Typesdedonnées


45


• Nousavonsdéjàvuquelareprésentationbinaireétaitàlabasedelareprésentationdedifférentstypesdedonnées:

-Donnéesnumériques:entiers(signésounon)ouréels-Donnéesnon-numériques:ASCII(7bits),UNICODE(16bits)-Valeursbooléennes-Adresses(entiers)

• Ilexistedesinstructionsdédiéesàchacundecestypesdedonnées

Typesdedonnées

46


Typesdedonnées

(64bits)

(32bits)

47


5. Formatdesinstructions


48


q Nombred’instructions• Unjeud’instructionssimplepeutcontenirunecentaine

d’instruction• Unjeud’instructionscomplexepeutcontenirplusd’une

centained’instructions

• Premièredéfinitiond’unjeud’instructionRISC/CISC

Formatdesinstructions

49


q Formatgénérald’uneinstruction• Uneinstructiondésigneunordre(minimal)donnéauprocesseur.• Uneinstructionestdécoupéeenchamps :-uncodeopération(OpCode ouCodeOp)-desinformationscomplémentairessurl’emplacementdesdonnéessourcesetdeladestination


50


q Formatgénérald’uneinstruction• CodeOp surmbits=addition,multiplication,rangement,…

->2m instructions=lejeud’instructionsduprocesseur

• Ladésignationindiquelalocalisationdesopérandes->Latechniqueassociéeàlalocalisationdesopérandesd’uneinstructions’appelle lemoded’adressage(CoursdeL3)


51


• Lesmodesd’adressagespécifientoùtrouverlesdonnéesàmanipuler

• Ladésignationdépenddel’endroitoùsetrouvelesdonnées:

-dansl’instructionelle-même-dansunregistre-danslamémoire


52


q Formatdechaquechampdel’instruction1. FormatduCodeopératoire2. Désignationdesopérandes(moded’adressage)


53


q Différentstypesd’instructions• Dedéplacementdedonnéesentremémoireetregistres:

LOAD,STORE• Derecopiededonnéesentreregistres:MOVE• Detraitementsdedonnées:ADD,AND,CMP,…• D’organisationdufluxd’exécution:branchementousaut

conditionnel(BEQ)ounon(JMP)• Lesappelsdesous-programmes:CALL,RET• Lesinstructionssystème:HALT,IRQ


54


q Formatdechaquechampdel’instruction1. FormatduCodeopératoire2. Désignationdesopérandes(moded’adressage)


55


Désignationdel’opérande

qDésignationdesopérandes:

• Lesmodesd’adressagespécifientoùchercherlesdonnéesàmanipuler• Ladésignationdépenddel’endroitoùsetrouveladonnée

-Dansl’instructionelle-même:immédiat-Dansunregistre-Danslamémoire

56



qDésignationdel’opérande• Définition:Immédiat

-Un immédiat est une valeur numérique donnée directementen décimal ou hexadécimal contrairement à un adressage depositionnement de valeur.-La valeur est directement donnée dans l’instruction

57



qExemples

58



qExemples

59



ReducedcodesizeinRISCs

InstructionscomplexesCISCs

60


q Les10instructionssimplesdu80x86représentent96%desexécutions


Averageof5SPECint92programs

61


5. Unexempledejeud’instructions:leMIPSR3000


62


MIPSR3000

qRappel:lechemindedonnées

63


MIPSR3000

• RISC,architectureàchargement/rangement• Instructions32-bits,formatfixe• 32registresgénéraux64-bitsR0-R31• 32registresflottants64-bitsF0-F31

64


MIPSR3000

qJeud’instructiondel’assembleur1. Instructionsutilisantdesdonnéesimmédiates2. Instructionsregistres/registres3. Adressagemémoireenmodeindirect(leseulsupporté)4. Branchementsconditionnelsetsauts5. Instructionsprivilégiéesetsystèmes

65


MIPSR3000

qDatasheet1. Donnéesimmédiates2. Registres/registres3. Adressagemémoireindirect4. Branchements5. Système

66


MIPSR3000

q8typesdemanipulationsd’opérandes1. Opérationsansopérande: op2. Opérationavecunregistre: op$r13. Opérationavecdeuxregistres: op$r1,$r24. Opérationavectroisregistres: op$r1,$r2,$r35. Opérationavecunimmédiat: opimm6. Opérationavecunregistreetunimdt : op$rimm7. Opérationavec2registresetunimdt : op$r1$r2imm8. Opérationd’adressagemémoire: op$r1m($r2)

67


MIPSR3000

qDel’instructionassembleuràl’instructionmachine1.L’assembleurtraduitlecodeasciiassembleurencodebinaire2.Cecodebinairecorrespondàuneinstructiondujeud’instructionmachineduprocesseurvisé

3.Cetteinstructionmachineestdécodée-Pourdéterminerleformatdel’instruction-Pourdéterminerlaséquencedemicro-commandes nécessaireàl’exécutiondel’instruction

68


CdD simplifiéd’unprocesseurMIPS

69


MIPSR3000

imm

16

32

ALUctr

Clk

busW

RegWr

3232

busA

32busB

55 5

Rw Ra Rb32 32-bitRegisters

Rs

Rt

Rt

RdRegDst

Extender

Mux

3216imm16

ALUSrcExtOp

Mux

MemtoReg

Clk

Data InWrEn32 Adr

DataMemory

MemWr

ALU

Equal

Instruction<31:0>

0

1

0

1

01

<21:25>

<16:20>

<11:15>

<0:15>

Imm16RdRtRs

=

Adder

Adder

PC

Clk

00Mux

4

PCSrc

PC Ext

Adr

InstMemory


70


Résumé


71

ArchitecturedesordinateursL2Info– UniversitédeCergy-Pontoise LorandelJordane,MCF,ETIS-ENSEA-UCP

72


73


Leparcours‘Architecture’

74


qQuelquesquestionsàseposer

Lesnotionsquevousdevezêtrecapablededéfinir:- LoideMoore- PLA- Chemindedonnées- Registred’instruction- PC(CO)- Micro-instruction- Instruction


Cycled’exécutionmachineBusProcesseurHiérarchiemémoireAlignementmémoire

Langagemachine- jeud’instructionLangaged’assemblage

75


FIN

architecture des ordinateurs - ensea · 2017-03-03 · 11 l2 info –université de cergy-pontoise...

Documents