arquitectura de computadoras clase6

9
Arquitectura de Computadoras y Ensambladores 1 Clase No. 6 Universidad de San Carlos de Guatemala Josue Daniel Pirir Morales 1er . Semestre de 2011

Upload: josue-pirir

Post on 25-Jul-2015

420 views

Category:

Education


1 download

TRANSCRIPT

Page 1: Arquitectura de computadoras  clase6

Arquitectura de Computadoras y Ensambladores 1

Clase No. 6

Universidad de San Carlos de Guatemala

Josue Daniel Pirir Morales 1er . Semestre de 2011

Page 2: Arquitectura de computadoras  clase6

Operaciones en la Pila

Page 3: Arquitectura de computadoras  clase6

Agrega un elemento en la cabecera de la fila:

PUSH fuente

Características: Una copia de la fuente es copiado a las dirección especificada por la cabecera.

PUSH

Page 4: Arquitectura de computadoras  clase6
Page 5: Arquitectura de computadoras  clase6

Está instrucción remueve el elemento en la cabecera de la pila

POP destino

Características:

SP o Top es incrementado

EL contenido de la cabecera es copiado al destino.

POP

Page 6: Arquitectura de computadoras  clase6

Las Instrucciones PUSH y PO utilizan solamente registros de 16 bits por lo tanto , instrucciones como

PUSH AL

O

PUSH 4

Son ilegales

Page 7: Arquitectura de computadoras  clase6

PUSHF

Esta instrucción copia el contenido de los registros de Bandera (FLAGS) a la pila.

POPF:

Recupera los registros bandera que se encuentren en la cabecera de la pila.

Otras instrucciones

Page 8: Arquitectura de computadoras  clase6

Ejemplo:

.MODEL SMALL

.STACK 100H

.CODE

MAIN PROC

MOV AH, 2

MOV DL, ‘?’

INT 21H

XOR CX, CX

MOV AH, 1

INT 21H

WHILE:

CMP AL, 0DH

JE END_WHILE

PUSH AX

INC CX

INT 21H

JMP WHILE

END_WHILE:

MOV AH, 2

MOV DL, 0DH INT 21H MOV DL, 0AH INT 21H JCXZ EXIT TOP: POP DX INT 21H LOOP TOP EXIT: MOV AH, 4CH INT 21H MAIN ENDP END MAIN

Page 9: Arquitectura de computadoras  clase6

Nota: Las instrucciones matemáticas ADD, MUL, etc. Así como las instrucciones SHL, SHR, etc. Son temas de tareas y practicas los cuales también deben de revisar. Bibliografía 1. MICROPROCESADORES INTEL : ARQUITECTURA,

PROGRAMACION E INTERFAZ Barry B. Brey Quinta Edición

2. http://www.cs.princeton.edu/