cache exercicios

UNIMINAS

1/3

Arquitetura de ComputadoresArquitetura de ComputadoresArquitetura de ComputadoresArquitetura de Computadores

3333ª Lª Lª Lª Liiiista de Exercíciossta de Exercíciossta de Exercíciossta de Exercícios

1)Um sistema de cache tem uma taxa de acerto de 95%, um tempo de acesso de 100 ns quando o dado for encontrado na cache e um tempo de acesso de 800 ns se a cache não contiver o dado. Qual é o tempo de acesso médio? 2)Uma cache está sendo projetada para um computador com 232 B de memória. A cache terá 2K slots (linhas) e usará um bloco de 16 B. Calcule, tanto para uma cache associativo quanto para uma cache com mapeamento direto, quantos bytes a cache irá ocupar? 3)Para os endereços hexadecimais da memória principal 111111, 666666, BBBBBB, mostre as seguintes informações, em formato hexadecimal: a. Os valores dos campos de rótulo, linha e palavra, para uma memória cache com mapeamento direto, usando o formato TAG SLOT BYTE +------------+---------------------------------------+-----+

| 8 | 14 | 2 | +------------+---------------------------------------+-----+

b. Os valores dos campos de rótulo e palavra, para uma memória cache associativa, usando o formato TAG BYTE +----------------------------------------------------+-----+

| 22 | 2 |

+----------------------------------------------------+-----+ c. Os valores dos campos de rótulo, conjunto e palavra, para uma memória cache associativa por conjuntos de duas linhas, usando o formato TAG SET BYTE +------------+---------------------------------------+-----+

| 9 | 13 | 2 | +------------+---------------------------------------+-----+

4)Considere um microprocessador de 32 bits, com uma memória cache interna à pastilha de 16 Kbytes, organizada com mapeamento associativo por conjuntos de quatro linhas. Suponha que o tamanho da linha da memória cache seja de quatro palavras de 32 bits. Desenhe um diagrama de blocos dessa memória cache, mostrando sua organização e como os diferentes campos do endereço são usados para determinar um acerto ou falha na memória cache. Onde a palavra de memória de endereço ABCDE8F8 é mapeada na memória cache? 5)Suponha as seguintes especificações para uma memória cache externa: mapeamento associativo por conjuntos de quatro linhas; tamanho de linha igual a duas palavras de 16 bits; capaz de acomodar um total de 4K palavras de 32 bits da memória principal; utilizada com um processador de 16 bits que gera endereços de 24 bits. Projete a estrutura da memória cache com todas as informações pertinentes e mostre como ela interpreta os endereços enviados pelo processador.

UNIMINAS

2/3



6)A pastilha do processador Intel 80486 possui uma memória cache única para dados e instruções. Esse processador tem capacidade de 8 Kbytes e é organizado com mapeamento associativo por conjuntos de quatro linhas e com blocos de quatro palavras de 32 bits. A memória cache é organizada em 128 conjuntos. Existe um único "bit de linha válida" e três bits, BO, B1 e B2 (bits de uso para o algoritmo LRU), por conjunto. No caso de um acesso com falha na cache, o 80486 lê uma linha de 16 bytes da memória principal, em uma única leitura por meio do barramento de memória. Mostre como os diferentes campos do endereço são interpretados. 7)Considere uma máquina com memória endereçada byte a byte, com tamanho de 216 bytes e tamanho de bloco de 8 bytes. Suponha que seja utilizada uma memória cache com mapeamento direto, composta de 32 linhas. a. Como o endereço de memória de 16 bits é dividido em rótulo (TAG), número de linha (SLOT) e número de byte (BYTE)? b. Em que linha seriam armazenados os bytes com os seguintes endereços? 0001 0001 0001 1011

1100 0011 0011 0100

1101 0000 0001 1101 1010 1010 1010 1010 c. Suponha que o byte de endereço 0001 1010 0001 1010 esteja armazenado na memória cache. Quais são os endereços dos outros bytes na mesma linha? d. Qual o total de bytes de memória que podem ser armazenados na memória cache? e. Por que o rótulo também é armazenado na memória cache? 8)Uma memória cache associativa por conjuntos tem um tamanho de bloco de quatro palavras de 16 bits e um conjunto de duas linhas. A memória cache pode acomodar um total de 4048 palavras. A porção da memória principal que é cache tem dimensão de 64K x 32 bits. Mostre como os endereços do processador são interpretados. 9)Considere o seguinte código: for (i = O; i < 20; i++) for (j = O; j < 10; j + +)

ali] = ali] * j; a. Dê um exemplo de localidade espacial no código. b. Dê um exemplo de localidade temporal no código. 10)Um computador tem uma memória principal com 32K palavras de 16 bits. Tem também uma memória cache de 4K palavras, dividida em conjuntos de quatro linhas com 64 palavras por linha. Suponha que a memória cache esteja inicialmente vazia. O processador busca palavras das posições 0, 1, 2, ..., 4351, nessa ordem. Ele então repete essa seqüência de referências mais nove

UNIMINAS

3/3



vezes. A memória cache é dez vezes mais rápida que a memória principal. Estime a melhoria de desempenho obtida com o uso da memória cache. 11) Considere um sistema de memória com os seguintes parâmetros: Tc = 100 ns Tm = 1200 ns Cc = 0,01 centavo/bit Cm = 0,001 centavo/bit

a. Qual é o custo de 1 MB de memória principal? b. Qual é o custo de 1 MB de memória principal utilizando tecnologia de memória cache? c. Se o tempo de acesso médio é 10% maior que o tempo de acesso à memória cache, qual é a taxa de acerto h?

REFERÊNCIASREFERÊNCIASREFERÊNCIASREFERÊNCIAS

cache exercicios

Documents