素粒子原子核研究所 エレクトロニクスシステムグ …...5 7 1005 5 1005 l3 6 d...

8
読み出しエレクトロニクスの開発 素粒子原子核研究所 エレクトロニクスシステムグループ 庄子 正剛 [email protected] 1

Upload: others

Post on 09-Jun-2020

32 views

Category:

Documents


0 download

TRANSCRIPT

Page 1: 素粒子原子核研究所 エレクトロニクスシステムグ …...5 7 1005 5 1005 L3 6 D 1005 5 5 8 1005 4 1005 6 1005 2 1005 5 1005 3 560 0) 7 0 1005 7 1005 D8) 8 1005 1 1005

���������� �

読み出しエレクトロニクスの開発 素粒子原子核研究所

エレクトロニクスシステムグループ庄子 正剛

[email protected]

1

Page 2: 素粒子原子核研究所 エレクトロニクスシステムグ …...5 7 1005 5 1005 L3 6 D 1005 5 5 8 1005 4 1005 6 1005 2 1005 5 1005 3 560 0) 7 0 1005 7 1005 D8) 8 1005 1 1005

���������� �

自己紹介• 名前 : 庄子 正剛 ( Shoji Masayoshi )

• 所属 : 素粒子原子核研究所   エレクトロニクスシステムグループ

• 仕事 : PCB(プリント回路基板)の開発    ・素粒子原子核実験で使用する信号読み出し基板の開発   FPGA回路の開発    ・読み出し基板に搭載したFPGAの信号処理回路の開発 PCBトレーニングコース講師    ・チップ抵抗、チップコンデンサ、ICの半田付け講習の講師

2

Page 3: 素粒子原子核研究所 エレクトロニクスシステムグ …...5 7 1005 5 1005 L3 6 D 1005 5 5 8 1005 4 1005 6 1005 2 1005 5 1005 3 560 0) 7 0 1005 7 1005 D8) 8 1005 1 1005

���������� �

これまで開発した&している読み出しエレクトロニクスについて

• Belle II実験• Zero Degree Luminosity Monitor(ZDLM)用TDCボード

• TDCテスター• A-RICH検出器 Merger Board• SuperKEKB用TDCボード

3

Page 4: 素粒子原子核研究所 エレクトロニクスシステムグ …...5 7 1005 5 1005 L3 6 D 1005 5 5 8 1005 4 1005 6 1005 2 1005 5 1005 3 560 0) 7 0 1005 7 1005 D8) 8 1005 1 1005

���������� �

Zero Degree Luminosity Monitor(ZDLM)用TDC Board

4

Zero Degree Luminosity Monitor : ビーム衝突によって飛び出すガンマ線や散乱電子、陽電子をとらえてルミノシティをモニターし、加速器の制御にフィードバックする

TDCBoard

ZDLM DISCRI.PMTAMP

周回時間信号PCへ

TDCボード仕様時間分解能 : 100ps信号入射レート : 10MHzFPGAにSiTCPを搭載TCP/IPでPCにデータ転送

ZDLMで要求される仕様時間分解能 : 500ps信号入射レート : 5MHz

FPGA

TDCEthernet

32ch TDC INPUT(NIM)

VME コネクタ

NIM IN & NIM OUT 各2ch

Page 5: 素粒子原子核研究所 エレクトロニクスシステムグ …...5 7 1005 5 1005 L3 6 D 1005 5 5 8 1005 4 1005 6 1005 2 1005 5 1005 3 560 0) 7 0 1005 7 1005 D8) 8 1005 1 1005

���������� �

TDCテスターコンパクト、単体動作するTDCテスター任意の間隔でスタート/ストップ信号を生成

5

Start/Stop各2ch(NIM)

FPGAEthernetSiTCP搭載 Clock

Generator

電源+3.3V

Counter部

外部トリガー入力2ch(NIM)

トリガー生成部

Stop

Start

動作クロック800MHz

スタート/ストップ間隔 : 10ps~ 出力可能

Page 6: 素粒子原子核研究所 エレクトロニクスシステムグ …...5 7 1005 5 1005 L3 6 D 1005 5 5 8 1005 4 1005 6 1005 2 1005 5 1005 3 560 0) 7 0 1005 7 1005 D8) 8 1005 1 1005

���������� �

A-RICH検出器 Merger Board

6

Belle2Link

FE-Mergerコネクタ

Trigger電源

FPGA

温度センサー

150mm

100mm

JTAG

Page 7: 素粒子原子核研究所 エレクトロニクスシステムグ …...5 7 1005 5 1005 L3 6 D 1005 5 5 8 1005 4 1005 6 1005 2 1005 5 1005 3 560 0) 7 0 1005 7 1005 D8) 8 1005 1 1005

SuperKEKB用TDCボード(パターン設計中)

7

5

5

4

4

3

3

2

2

1

1

D D

C C

B B

A A

!"#$$%&'()*(+,#(-.#

+/0("112*3&4(5(&&&(((67#.,8&(5(8#1(9(6+:9&;(;((67#.,8%(5(8#1(9(6+:9&;(;

<71=(5(">?@(A@BC?'D?'CA(@ADEF@G(">?@(HDI?@JKIFDL@(J@ICF>?'CA(I'ABF@(MCJ?((67#.,8*(5(8#1(9(6+:9&;(;((67#.,8N(5(:66(9(6+:9N;(;

!"#$$%&'OPQRSOTS

nRST

TXD3

RX_ER

RXD3

TX_EN

MDC

TXD2

RX_CLK

TXD1

CRSCOL

TXD0

RXD0RXD1RXD2

RX_DV

TX_ER

PHY_TMS

HPD

CONFIG1CONFIG0

CONFIG3CONFIG2

IRQ

PHY_TDI

RXD4

RXD6RXD5

RXD7

TXD4TXD5TXD6

TR0P

TR1NTR1P

TR0N

TR2P

TR3NTR3P

TR2N

ACT_LED

TXD7

MDIO

1000_LED

ETHRBIAS

TR0N

TR0P

TR2N

TR3N

TR3P

TR2P

PHY_TCK

TR1P

TR1N

100_LED/HPD_MODE

10_LED/REFCLK_SEL

GTX_CLKTX_CLK

PHY_XI_25M

TXD[7:0]

RXD[7:0]

MDCMDIO

RX_DV

RX_CLK

RX_ER

COLCRS

TX_EN

TX_CLK

nRSTHPD

IRQ

GTX_CLK

TX_ER

PHY_XI_25M

+3V3D

+3V3D

+1V2DVDD12A

+3V3D

+3V3D

+3V3DVDD12A

VDD12A

VDD12PLL

VDD12PLL

VDD12PLL

+1V2D

+1V2D

+1V2D

+1V2D

+1V2D VDDIO

+3V3D

+3V3D

+3V3D

VDDIO

+3V3D

VDDIO

Title

Size Document Number Rev

Date: Sheet of

<Doc> <RevCode>

ETHERNET

A3

8 14Wednesday, November 06, 2013

Title

Size Document Number Rev

Date: Sheet of

<Doc> <RevCode>

ETHERNET

A3

8 14Wednesday, November 06, 2013

Title

Size Document Number Rev

Date: Sheet of

<Doc> <RevCode>

ETHERNET

A3

8 14Wednesday, November 06, 2013

C63

0.1U

/100

5

C61

0.1U

/100

5

R5449.9(1%)/1005

R64

33/1

005

R394.7K/1005

R59(0)/1005

R5333/1005

C74

0.01

U/10

05

R4210K/1005

R4949.9(1%)/1005

C76

0.1U/1005

R4449.9(1%)/1005

R600/1005

G G

X2ABM3B-25.000MHZ-B-2

12

34

C66

0.1U

/100

5

C59

0.1U

/100

5

R63

33/1

005

R31560

C53

0.1U

/100

5

R3010K/1005

R5133/1005

R62

33/1

005

C71

0.1U

/100

5

HFJ11-1G02ERLCN1TD0P1TD0N2TD1P3TD1N6TD2P4TD2N5TD3P7TD3N8

VCC

9G

ND10

SH1

11SH

212

C8218P/1005

D9SML-310MTT86(Green)

C67

0.1U

/100

5

LAN8810i-AKZE

U12

NRESET55HPD56TR0N57TR0P58VDD12A59TR1N60TR1P61VDD12A62VDD12BIAS63VDD12PLL64TR2N65TR2P66VDD12A67TR3N68TR3P69VDD12A70IRQ71TDI72 RXER 19CRS 20COL 21RXCLK 22VDDVARIO 23VDD12CORE 24NC 25TXD7 26TXD6 27TXD5 28TXD4 29TXD3 30VDD12CORE 31VDDVARIO 32TXD2 33TXD1 34TXD0 35TXEN 36

TXER

37TX

CLK

38G

TXCL

K39

VDD

12C

OR

E40

VDD

VAR

IO41

ACT_

LED

4210

00_L

ED43

100_

LED

/ HPD

_MO

DE

4410

_LED

/ REF

CLK

_SEL

45CO

NFIG

346

CONF

IG2

47VD

D12

CO

RE

48VD

DVA

RIO

49CO

NFIG

150

CONF

IG0

51M

DC52

MDI

O53

ETH

RBI

AS54

TCK

1TM

S2

TDO

3XI

4XO

5VD

DVA

RIO

6VD

D12

CO

RE

7RX

D08

RXD1

9RX

D210

RXD3

11RX

D412

RXD5

13VD

DVA

RIO

14VD

D12

CO

RE

15RX

D616

RXD7

17RX

DV18

EXP73

L2

BLM18PG121SN1D

R5533/1005

R434.7K/1005

D7SML-310MTT86(Green)

C78

0.1U/1005

R37560

C54

0.1U

/100

5

C77

0.1U/1005

C80

0.1U/1005

C58

0.1U

/100

5

R408.06K(1%)/1005

R69

33/1

005

C62

0.1U

/100

5

R4610K/1005

C79

0.1U/1005

C8118P/1005

C68

0.1U

/100

5

C55

0.1U

/100

5

R68

33/1

005

R524.7K/1005

R4849.9(1%)/1005

C60

0.1U

/100

5

R29560

L1

BLM21PG221SN1DC64

0.1U

/100

5

C69

0.1U

/100

5

R5633/1005

R5049.9(1%)/1005

C72

0.1U

/100

5

C65

10U/

1005

R67

33/1

005

R354.7K/1005

L3

BLM18PG121SN1DC56

0.1U

/100

5

R4549.9(1%)/1005

R70 (1M)/1005

R580/1005

R341.5K/1005

R66

33/1

005

R3210K/1005

C75

0.1U

/100

5

R33560

D10SML-310MTT86(Green)

C57

10U/

1005

C70

0.1U

/100

5

R5749.9(1%)/1005

D8SML-310MTT86(Green)

R384.7K/1005

R7110/1005

R65

33/1

005

R61

33/1

005

R364.7K/1005

C73

10U/

1005

R4133/1005

R4749.9(1%)/1005

回路図(一部) 基板パターン図(一部)5

5

4

4

3

3

2

2

1

1

D D

C C

B B

A A

M[1:0]=01Master Serial mode

⿊字と⿊線はシルクで印字

!"#

!$

!#%

!&"

!#'

!&(

!)***

***

***

!#+

!&%

!""#$%%

&'((')

,-.!/,0/123

⿊字と⿊線はシルクで印字

#4

FP_LED1FP_LED0

NIM_OUT_1NIM_OUT_0

50M_CLK

DIP_SW4DIP_SW3DIP_SW2DIP_SW1

DIP_SW7DIP_SW6DIP_SW5

DIP_SW10DIP_SW9DIP_SW8

DIP_SW15DIP_SW14DIP_SW13DIP_SW12DIP_SW11

DIP_SW19DIP_SW18DIP_SW17DIP_SW16

DIP_SW23DIP_SW22DIP_SW21DIP_SW20

DIP_SW27DIP_SW26DIP_SW25DIP_SW24

DIP_SW31DIP_SW30DIP_SW29DIP_SW28

RXD0RXD1RXD2

TXD0TXD1TXD2TXD3

nRSTHPD

TX_ER

MDC

TX_CLK

MDIO

RX_ER

RX_CLK

CRSCOLTX_ENRX_DV

RXD3

EEP_DOEEP_DIEEP_SKEEP_CS

NIM_OUT_1

NIM_OUT_0

IRQ

GTX_CLK

TXD4TXD5TXD6TXD7

RXD4RXD5RXD6RXD7

PHY_XI_25M

EEP_DI

EEP_CS

EEP_SK

EEP_DO

TX_CLK

RX_CLK

TXD3

TXD2

TXD1

TXD0

IRQ

RXD0

RXD1

RXD2

RXD3

nRST

MDC

MDIO

RX_ER

CRS

COL

RX_DV

RXD4

RXD5

RXD6RXD7

HPD

TXD4

TXD5

TXD6

TXD7

FP_LED0

FP_LED1DIP_SW31

DIP_SW30

DIP_SW29

DIP_SW28

DIP_SW27

DIP_SW26

DIP_SW25DIP_SW24

DIP_SW0

50M_CLK

DIP_SW9

DIP_SW16

DIP_SW11

DIP_SW19DIP_SW18DIP_SW17

DIP_SW22DIP_SW21

DIP_SW20

DIP_SW3

DIP_SW10

DIP_SW15DIP_SW14

DIP_SW13DIP_SW12

DIP_SW23

DIP_SW2DIP_SW1DIP_SW0

DIP_SW8

DIP_SW5DIP_SW6

DIP_SW4

DIP_SW7

GTX_CLK

TX_EN

TX_ER

FPGA_FW _RST

PHY_XI_25M

FPGA_FW _RST

FPGA_PROG

FPGA_INIT

FPGA_DONEFPGA_CCLK

FPGA_DIN

TDITMS

TCK

FP_LED[1:0]

NIM_OUT_[1:0]

MDIO

RX_ERCRSCOL

RX_CLK

RX_DV

RXD[7:0]

TX_CLK

MDC

TX_EN

TXD[7:0]

nRSTHPD

EEP_CS

EEP_DO

EEP_SKEEP_DI

IRQ

GTX_CLK

TDO

TX_ER

PHY_XI_25M

+3V3D +3V3D

+3V3D

+3V3D

+3V3D

+3V3D

+3V3D+3V3D

+3V3D

+3V3D

Title

Size Document Number Rev

Date: Sheet of

<Doc> <RevCode>

FPGA_BANK_0-2

A3

3 14Wednesday, November 06, 2013

Title

Size Document Number Rev

Date: Sheet of

<Doc> <RevCode>

FPGA_BANK_0-2

A3

3 14Wednesday, November 06, 2013

Title

Size Document Number Rev

Date: Sheet of

<Doc> <RevCode>

FPGA_BANK_0-2

A3

3 14Wednesday, November 06, 2013

R6(0)/1005

C2210U

C17

1U/1

005

R74.7K/1005

SW3

CHS 08B(COPAL)

12345678

161514131211109

SW5

CHS 08B(COPAL)

12345678

161514131211109

R16 0

SW2

CHS 08B(COPAL)

12345678

161514131211109

R80/1005

R1233/1005

C16

1U/1

005

C19

1U/1

005

R18 0

R14 0R15 0

SW1

CHS 08B(COPAL)

12345678

161514131211109

R100/1005

R19

22

X1

K50-3C0SE50.0000MR

INH1

GND2 OUT 3VCC 4

R1333/1005

C20

1U/1

005

C15

10U/

1005

XC6SLX75-3FGG676C

U8AIO_L1P_HSWAPEN_0A3IO_L1N_VREF_0A2IO_L2P_0B4IO_L2N_0A4IO_L4P_0C5IO_L4N_0A5IO_L6P_0B6IO_L6N_0A6IO_L12P_0C7IO_L12N_0A7IO_L5P_0G8IO_L5N_0F7IO_L16P_0B8IO_L16N_0A8IO_L8P_0D6IO_L8N_VREF_0C6IO_L17P_0C9IO_L17N_0A9IO_L22P_0B10IO_L22N_0A10IO_L24P_0C11IO_L24N_0A11IO_L26P_0B12IO_L26N_0A12IO_L34P_GCLK19_0C13IO_L34N_GCLK18_0A13IO_L35P_GCLK17_0B14IO_L35N_GCLK16_0A14IO_L36P_GCLK15_0D14IO_L36N_GCLK14_0C14IO_L37P_GCLK13_0C15IO_L37N_GCLK12_0A15IO_L38P_0B16IO_L38N_VREF_0A16IO_L48P_0F17IO_L48N_0E17IO_L49P_0F16IO_L49N_0E16IO_L50P_0C17IO_L50N_0A17IO_L51P_0J15IO_L51N_0H15IO_L52P_0D18IO_L52N_0C18IO_L56P_0D21IO_L56N_0C20IO_L62P_0B18IO_L62N_VREF_0A18IO_L63P_SCP7_0C19IO_L63N_SCP6_0A19IO_L64P_SCP5_0B20IO_L64N_SCP4_0A20IO_L65P_SCP3_0C21IO_L65N_SCP2_0A21IO_L66P_SCP1_0B22IO_L66N_SCP0_0A22

VCCO_0 B11VCCO_0 B15VCCO_0 B19VCCO_0 B3VCCO_0 B7VCCO_0 C22VCCO_0 D17VCCO_0 D9VCCO_0 E13VCCO_0 G10VCCO_0 G18VCCO_0 H14

SW4

FSM2JSMA

1 2

3 4

R1133/1005

C18

1U/1

005

C21

1U/1

005

C12

100U

/322

5

R54.7K/1005

C13

10U/

1005

XC6SLX75-3FGG676C

U8GTCKE21TDIF20TMSC23TDOA24

VFSAB19RFUSEAA20VBATTW21SUSPENDAD23

R174.7K

XC6SLX75-3FGG676C

U8CCMPCS_B_2AC22DONE_2AF23IO_L1P_CCLK_2AD22IO_L1N_M0_CMPMISO_2AF22IO_L2P_CMPCLK_2AE21IO_L2N_CMPMOSI_2AF21IO_L3P_D0_DIN_MISO_MISO1_2AD20IO_L3N_MOSI_CSI_B_MISO0_2AF20IO_L4P_2AE19IO_L4N_VREF_2AF19IO_L9P_2AD18IO_L9N_2AF18IO_L12P_D1_MISO2_2AE17IO_L12N_D2_MISO3_2AF17IO_L13P_M1_2AD16IO_L13N_D10_2AF16IO_L14P_D11_2AE15IO_L14N_D12_2AF15IO_L15P_2AB17IO_L15N_2AC17IO_L16P_2AC15IO_L16N_VREF_2AD15IO_L19P_2AB15IO_L19N_2AC14IO_L20P_2Y15IO_L20N_2AA15IO_L29P_GCLK3_2AD14IO_L29N_GCLK2_2AF14IO_L30P_GCLK1_D13_2AE13IO_L30N_GCLK0_USERCCLK_2AF13IO_L31P_GCLK31_D14_2AC13IO_L31N_GCLK30_D15_2AD13IO_L32P_GCLK29_2AD12IO_L32N_GCLK28_2AF12IO_L46P_2V12IO_L46N_2W12IO_L34P_2AA13IO_L34N_2AB13IO_L41P_2AA12IO_L41N_VREF_2AC12IO_L53P_2AD8IO_L53N_2AF8IO_L47P_2AE11IO_L47N_2AF11IO_L48P_D7_2AE9IO_L48N_RDWR_B_VREF_2AF9IO_L49P_D3_2AD10IO_L49N_D4_2AF10IO_L61P_2AA9IO_L61N_VREF_2AB9IO_L62P_D5_2AE7IO_L62N_D6_2AF7IO_L63P_2AD6IO_L63N_2AF6IO_L64P_D8_2AE5IO_L64N_D9_2AF5IO_L65P_INIT_B_2AE4IO_L65N_CSO_B_2AF4PROGRAM_B_2AF3

VCCO_2 AB14VCCO_2 AC10VCCO_2 AC18VCCO_2 AC21VCCO_2 AE12VCCO_2 AE16VCCO_2 AE20VCCO_2 AE8VCCO_2 Y12VCCO_2 Y17

C14

100U

/322

5

R933/1005

C230.1U

FPGA

Ethernet 17ch TDC INPUT(NIM)NIM IN &

NIM OUT 各2ch

VME コネクタ

Page 8: 素粒子原子核研究所 エレクトロニクスシステムグ …...5 7 1005 5 1005 L3 6 D 1005 5 5 8 1005 4 1005 6 1005 2 1005 5 1005 3 560 0) 7 0 1005 7 1005 D8) 8 1005 1 1005

���������� �

まとめ• 読み出しエレクトロニクスの開発について

• Belle II 実験ZDLM用TDCボード• 2012年度 物理学会年次大会で発表(26pRG-2)• TDCテスター• Belle II 実験A-RICH検出器 mergerボード• 2013年度 物理学会秋季大会で発表(22aSM-7)• SuperKEKB TDCボード• プリント回路基板のパターンを最終チェック中

• 最後に• PCB・FPGA技術の理解を深めるだけではなく、ASICやDAQなど測定システム技術を包括的に理解し、測定システムの構築を行える技術者を目指して仕事に励む

8