chap5 syst séquentiel [mode de compatibilité]

NE

LLI

ÉlectroniqueÉlectronique NumériqueNumérique

riq

ue Chapitre 5

e N

um

é

Système séquentiel

ctro

niq

u

y q.

Ele

c

[email protected] 1

7-0

8N

EL Système séquentiel

EL 2

00

7LI

Introduction aux systèmes séquentiels :

y qintroduction

LIN

Introduction aux systèmes séquentiels :Soit une lampe L initialement éteinte (L=0) et 2 boutons poussoirs M et A.

M A L0 0 0 Aucun bouton enfoncé: lampe éteinte0 0 01 0 1 Appui sur « M »: lampe s’allume

0 0 1 Relâche « M »: lampe reste allumée

riq

ue

riq

ue

0 0 1 Relâche « M »: lampe reste allumée

0 1 0 Appui sur « A »: lampe s’éteint

e N

um

ée N

um

é

ê t d’ t é 2 ét t d ti diffé t

0 0 0 Relâche « A »: lampe reste éteinte

ctro

niq

uct

ron

iqu même vecteur d’entrée = 2 états de sortie différents

Non réalisable en combinatoire

Ele

c

Chap 5Ele

c

[email protected] 2

Non réalisable en combinatoire

7-0

8N


EL 2

00

7LI

y qintroduction

Table de vérité du système :

LIN M A L

0 0 L

Table de vérité du système :

Etat de mémorisation

0 1 0

1 0 1Graphe d’état : représentation des différents états du système auxquels on associe l’état des sorties ainsi que les transitions permettant le

1 1 0 Arrêt prioritairesorties ainsi que les transitions permettant le passage d’un état à un autre.

10

riq

ue

riq

ue Etat

AL=0

10 0000 01 11

MA

e N

um

ée N

um

é

Etat B

10+0000+01+11

ctro

niq

uct

ron

iqu

BL=1

11+01

Ele

c

Chap 5Ele

c

[email protected] 3

11+01

7-0

8N

EL Système séquentiel N

EL

EL 2

00

7LI

y qintroduction

Le système possède 2 états stables A et B qui peuvent être codés par une variable X de

LI

LIN

Le système possède 2 états stables A et B qui peuvent être codés par une variable X de 1 bit.

X=0 : état A X=1 : état B

L’é l i d é d é l bl iL’évolution des états est donné par les tables suivantes :

Etat init Marche Arrêt Etat fin

A 0 0 A

A 0 1 A

X init M A X fin

0 0 0 0

0 0 1 0

MAKarnaugh

riq

ue

riq

ue A 1 0 B

A 1 1 A

B 0 0 B

0 0 1 0

0 1 0 1

0 1 1 0

1 0 0 1

00 01 11 10

riq

ue

e N

um

ée N

um

é B 0 0 B

B 0 1 A

B 1 0 B

1 0 0 1

1 0 1 0

1 1 0 1

0 0 0 0 1

1 1 0 0 1

Xinit

e N

um

éct

ron

iqu

ctro

niq

u B 1 1 A 1 1 1 0

XfinD’où l’équation : )(f XMAAXAMX +=+=ctro

niq

uE

lec

Chap 5Ele

c

[email protected] 4

q ).(.. initinitfin XMAAXAMX ++

Ele

c

7-0

8N


EL 2

00

7LI

y qintroduction

LIN ).(.. initinitfin XMAAXAMX +=+=

AAL=XOn définit enfin la relation liant l’état

du système Xfin à la sortie L :Elle est ici triviale : L=Xfin

M

x

Elle est ici triviale : L=Xfin

Donner le logigramme de L ?

riq

ue

riq

ue

Donner le logigramme en utilisant A

e N

um

ée N

um

é Donner le logigramme en utilisant exclusivement des NORs ?

AL

↓ ↓

ctro

niq

uct

ron

iqu

M

= ↓ ↓L = A(M + x) A + (M + x) = A (M x)

Ele

c

Chap 5Ele

c

[email protected] 5

M

7-0

8N

EL Logique séquentielle

S h / A h

EL 2

00

7LI Synchrone / Asynchrone

LIN

Système séquentiel asynchrone : le système évolueSystème séquentiel asynchrone : le système évoluelibrement dès le changement d’une entrée.

Système séquentiel synchrone : Le système n’évolue

riq

ue

riq

ue

y q y yqu’à des moments précis sous le contrôle d’un signalappelé HORLOGE (Clock).

e N

um

ée N

um

éct

ron

iqu

ctro

niq

u Remarque : Asynchrones : sensibles tout le temps.Synchrones : sensibles «pendant» l’horloge.

Ele

c

Chap 5Ele

c

[email protected] 6

7-0

8N

EL Opérateur séquentiel de base

L B lE

L 2

00

7LI Les Bascules

Bascule RS asynchrone :

LIN

Bascule RS asynchrone :Qn est l’état de la bascule avant le changement de l’une des entrées et Qn+1changement de l une des entrées et Qn+1 est le nouvel état pris par la sortie. S place la sortie à « 1 » (set) et R à « 0 » (reset).Pour R et S à 1 on peut obtenir des systèmes à SR et S à 1 on peut obtenir des systèmes à S ou R prioritaire ou encore une instabilité de la sortie.

riq

ue

riq

ue Application : antirebonds pour contact électrique

e N

um

ée N

um

éct

ron

iqu

ctro

niq

uE

lec

Chap 5Ele

c

[email protected] 7

7-0

8N


L B l

EL 2

00

7LI Les Bascules

Bascule RS synchrone (RSH) :

LIN

Bascule RS synchrone (RSH) :Dans une bascule synchrone l’horloge autorise le changement des sorties de manière statique (sur niveau logique 0 ou 1) ou dynamique (front montant ou d d t)descendant).

riq

ue

riq

ue

e N

um

ée N

um

éct

ron

iqu

ctro

niq

uE

lec

Chap 5Ele

c

[email protected] 8

7-0

8N


L B lE

L 2

00

7LI Les Bascules

Bascule D asynchrone D-latch :

LIN

d q Si ena = 0, la sortie q est figée.

Bascule D asynchrone D latch :

d

ena

qSi ena = 1, la sortie q recopie l’entrée d.

Bascule D synchrone D-edge:

riq

ue

riq

ue

y gQ recopie l’entrée D sur front d’horloge (ici front montant de Ck).

e N

um

ée N

um

éct

ron

iqu

ctro

niq

uE

lec

Chap 5Ele

c

[email protected] 9

7-0

8N


L B l

EL 2

00

7LI Les Bascules

Bascule JK synchrone :

LIN

Bascule JK synchrone :

riq

ue

riq

ue

QN QN+1 J K

Table de transition

e N

um

ée N

um

é QN QN+1 J K

0 0 0 x

0 1 1 x

ctro

niq

uct

ron

iqu

1 0 x 1

1 1 x 0

Ele

c

Chap 5Ele

c

[email protected] 10

7-0

8N


L B lE

L 2

00

7LI Les Bascules

Bascule T synchrone (T pour Toggle c’est à dire bascule ):

LIN

Bascule T synchrone (T pour Toggle, c est à dire bascule ):

Þ - Si T = "actif" changer d’état à la prochaine transition de l’horloge,Þ - Si T = « 0 » conserver l’état initialÞ Si T = « 0 » conserver l état initial.

riq

ue

riq

ue

e N

um

ée N

um

éct

ron

iqu

ctro

niq

uE

lec

Chap 5Ele

c


7-0

8N

EL Opérateurs séquentiels

L R i

EL 2

00

7LI Les Registres

Registres à décalage :

LIN

Registres à décalage :- Les registres résultent de l’assemblage d’un ensemble combinatoire et séquentiel permettant le stockage d’informations binaires en vue d’une mémorisation temporaire avec ou sans traitement.p

Diffé t d d f ti t d' i t

riq

ue

riq

ue

Différents modes de fonctionnement d'un registre :

e N

um

ée N

um

éct

ron

iqu

ctro

niq

uE

lec

Chap 5Ele

c


7-0

8N


L R iE

L 2

00

7LI Les Registres

E t é é i / S ti é i

LIN Entrée série / Sortie série

Entrée série / Sortie //

Entrée // / Sortie //

riq

ue

riq

ue

Entrée // / Sortie série

e N

um

ée N

um

é Entrée // / Sortie série

ctro

niq

uct

ron

iqu

Ele

c

Chap 5Ele

c


7-0

8N


L R i

EL 2

00

7LI Les Registres

LIN Exemple : Registre entrée série / sortie série

H

D Q D Q D Q D Q

H

EntréeSérie

SortieSérieSérie Série

Q0 Q1 Q2 Q3E

riq

ue

riq

ue

Q0 Q1 Q2 Q3E

a x x x x

e N

um

ée N

um

é

b a x x xc b a x x

ctro

niq

uct

ron

iqu

td c b a xe d c b a

Ele

c

Chap 5Ele

c


7-0

8N


L CE

L 2

00

7LI Les Compteurs

LIN Historique 1er compteur =1932

1ère bascule =1906.

Définition : N sorties qui parcourent un code au rythme d’une horloge (!! pas forcément comptage naturel)

riq

ue

riq

ue Deux techniques : Mise en cascade de diviseurs par deux

Comptage asynchrone

e N

um

ée N

um

é Comptage asynchroneCalcul de transition

Comptage synchrone

ctro

niq

uct

ron

iqu Comptage synchrone

Ele

c

Chap 5Ele

c


7-0

8N


C A h i i (1)

EL 2

00

7LI Compteurs Asynchrones : principe (1)

LIN Cascade de diviseurs de fréquence par deux sur fronts montants

HT Q1 T Q T Q

éH

Q0 Q1 Q2

Décompteur binaire

riq

ue

riq

ue

Q0 Q1 Q2

HQ

e N

um

ée N

um

é Q0Q1Q

ctro

niq

uct

ron

iqu Q2

0 7 6 5 4 3 2 ...

Ele

c

Chap 5Ele

c


7-0

8N


C A h i i (2)E

L 2

00

7LI Compteurs Asynchrones : principe(2)

LIN Cascade de diviseurs de fréquence sur fronts descendants

T Q1 T Q T QH

Q Q Q

Compteur binaire

riq

ue

riq

ue

Q0 Q1 Q2

H

e N

um

ée N

um

é

HQ0Q1

ctro

niq

uct

ron

iqu

Q1Q2

0 1 2 3 4 5 6 ...

Ele

c

Chap 5Ele

c


7-0

8N


C A h Pb (3)

EL 2

00

7LI Compteurs Asynchrones : Pbs (3)

LIN Accumulation des temps de propagation

Exemple : passage de 7 à 8p p g

H

Q0

Q

tp

T > n t +marge

riq

ue

riq

ue

Q1

Q2

Tmin > n.tp+marge

e N

um

ée N

um

é

Q2

Q3

ctro

niq

uct

ron

iqu 7 6 4 0 8 Si n bascules changent d’état : n-1 états transitoires

Ele

c

Chap 5Ele

c


7-0

8N


C S h (1)E

L 2

00

7LI Compteurs Synchrones (1)

LIN Synchrone : même horloge pour toutes les bascules

t t t tt00 t01 t10 t11

T 0 1 1 0Compteur synchrone à report série

&

Q3

&

riq

ue

riq

ue

H

1 T QQ0 Q1

T Q T QQ2

& T Q&

e N

um

ée N

um

é H

ctro

niq

uct

ron

iqu

Report Série : Tmin > Tp(bascule) + (n-2) * Tp(porte ET)

Ele

c

Chap 5Ele

c


7-0

8N


C S h (2)

EL 2

00

7LI Compteurs Synchrones (2)

LIN Compteur synchrone à report //

Q3

1 T QQ Q

T Q T QQ

& T Q&

riq

ue

riq

ue HQ0 Q1 Q2

e N

um

ée N

um

éct

ron

iqu

ctro

niq

u

Report parallèle : Tmin > Tp(bascule) + Tp(porte ET)

Ele

c

Chap 5Ele

c


7-0

8N


C d é ibl (1)E

L 2

00

7LI Compteur code gray réversible (1)

C t d G

LIN Compteur code Gray

synchrone 3 bits 3 b l

001000

bascules

100 011100 011

riq

ue

riq

ue

010101

Diagramme des états

e N

um

ée N

um

é

110111

ctro

niq

uct

ron

iqu

On choisit des bascules JK!

Ele

c

Chap 5Ele

c


7-0

8N


C d é ibl (2)

EL 2

00


LIN Bascule JK

Q Q J K t t t tQN QN+1 J K

0 0 0 x

t00 t01 t10 t11

JK 0x 1x x1 x0

riq

ue

riq

ue 0 1 1 x

Entrées des bascules:

e N

um

ée N

um

é

1 0 x 1

1 1 x 0

ées des bascu es(J0,K0); (J1,K1); (J2,K2)

ctro

niq

uct

ron

iqu 1 1 x 0

Transition tij

Ele

c

Chap 5Ele

c


7-0

8N


C d é ibl (3)E

L 2

00


LIN Q2\Q1Q0 00 01 11 10

0 t01 t11 t10 t00

1 t00 t10 t11 t0100 10 11 01

J0K0

Karnaugh

riq

ue

riq

ue

Q2\Q1Q0 00 01 11 10

Karnaugh

0 2 1J =Q Q⊕

e N

um

ée N

um

é

0 1x x0 x1 0x

0 2 1Q Q

0 2 1K Q Q= ⊕

ctro

niq

uct

ron

iqu

1 0x x1 x0 1x

J K

Idem autres bascules …

Ele

c

Chap 5Ele

c


J0K0

7-0

8N


E i l C

EL 2

00

7LI Exercices sur les Compteurs

LIN Réaliser un compteur binaire synchrone sur 4 bits avec des

bascules JK Rappeler la table de vérité et la table de transition de la bascule JK.Donner la table d’excitation de ce compteur.Chercher les équations des entrées J et K.Donner le diagramme d’étatDonner le diagramme d état.Donner le logigramme de ce compteur.

riq

ue

riq

ue Réaliser un compteur binaire asynchrone sur 4 bits avec des

bascules JK

e N

um

ée N

um

é

Réaliser un compteur synchrone modulo 10 avec des bascules JK

ctro

niq

uct

ron

iqu bascules JK

Mêmes questions que précédemment.

Ele

c

Chap 5Ele

c


7-0

8N


E i l CE

L 2

00

7LI Exercices sur les Compteurs

LIN Réaliser un compteur/décompteur synchrone modulo 5 avec

des bascules D

C=1 comptageC=0 décomptageC=0 décomptage

riq

ue

riq

ue

Rappeler la table de vérité et la table de transition de la bascule D.Donner la table d’excitation de ce compteur.Chercher les équations des entrées D.Donner le diagramme d’état

e N

um

ée N

um

é Donner le diagramme d état.Donner le logigramme de ce compteur/décompteur.

ctro

niq

uct

ron

iqu

Ele

c

Chap 5Ele

c


7-0

8N

EL Compteur/Décompteur synchrone

d l 5 d b l D

EL 2

00

7LI modulo 5 avec des bascules D

LIN

riq

ue

riq

ue

e N

um

ée N

um

éct

ron

iqu

ctro

niq

u

C 1 Comptage C 0 Décomptage

Ele

c

Chap 5Ele

c


C=1 Comptage C=0 Décomptage

7-0

8N


E l d’ li i dE

L 2

00

7LI Exemple d’application des compteurs

LIN

Signal HorlogeSignal Horloge

riq

ue

riq

ue Oscillateur Quartz Diviseur de fréquence Clock

1 Hz

e N

um

ée N

um

éct

ron

iqu

ctro

niq

uE

lec

Chap 5Ele

c


7-0

8N


E i l R i

EL 2

00

7LI Exercices sur les Registres

Réalisation d’ n compteur en anneau s 3bits (3 basc les D)

LIN

Réalisation d’ un compteur en anneau sur 3bits (3 bascules D):- 1seule sortie à « 1 » parmi les 3.

D Q D Q D Q0Q 1Q

2Q

HD Q D Q D Q

Q Q Q

riq

ue

riq

ue

e N

um

ée N

um

é Problème d’initialisation : suivant l’état initial l’on aura 4 phases possibles

000 001 110111 Seule la deuxième phase correspond au

ctro

niq

uct

ron

iqu 010

100101011

111 Seule la deuxième phase correspond au cahier des charges

Ele

c

Chap 5Ele

c


7-0

8N


E i l R iE

L 2

00


D l h d ti d t i t

LIN

Donner les chronogrammes des sorties du compteur en anneau suivant:

>1

0Q 1Q Q

NOR

riq

ue

riq

ue

H

D Q D Q D Q0Q 1Q

2Q

e N

um

ée N

um

é H Q Q Q

ctro

niq

uct

ron

iqu

Ele

c

Chap 5Ele

c


7-0

8N


E i l R i

EL 2

00


Réalisation d’ n compteur de Johnson s 3bits (3 basc les)

LIN

Réalisation d’ un compteur de Johnson sur 3bits (3 bascules).- Registre à décalage bouclé par inversion

HD Q

Q0D Q D Q

Q1 Q2

HQ Q Q

riq

ue

riq

ue

000 101

e N

um

ée N

um

é 100110111

010Donner les chronogrammes des sorties du compteur de Johnson et montrer que l’on retrouve bien la première séquence de comptage si on prend comme

ctro

niq

uct

ron

iqu 111

011001

première séquence de comptage si on prend comme initialisation la combinaison 000.

Ele

c

Chap 5Ele

c


7-0

8N


E l d’ li i d iE

L 2

00

7LI Exemple d’application des registres

Réalisation d’une séquence pseudo aléatoire

LIN

Réalisation d’une séquence pseudo-aléatoire

riq

ue

riq

ue

e N

um

ée N

um

é

Problème : si Q1=Q2=Q3=0 le GSPA 3 ne démarre pas.Solution : il faut interdire cette combinaison

ctro

niq

uct

ron

iqu

Ele

c

Chap 5Ele

c


7-0

8N


E l d’ li i d i

EL 2

00

7LI Exemple d’application des registres

LIN

riq

ue

riq

ue

Si Q1 Q2 Q3 0

e N

um

ée N

um

é Si Q1=Q2=Q3=0 alors D1=1

ctro

niq

uct

ron

iqu

Donner le chronogramme des sorties et montrer que la longueur de la séquence est de 7.

Ele

c

Chap 5Ele

c


chap5 syst séquentiel [mode de compatibilité]

Documents