(charger ac1 fod2 ilim load and datasheet … ac1 in ac入力1 rect out整流出力端子 c4 en1 in...

製品構造：シリコンモノリシック集積回路耐放射線設計はしておりません

1/20 © 2016 ROHM Co., Ltd. All rights reserved. www.rohm.co.jp

TSZ22111 • 14 • 001

TSZ02201-0B1B0AK00020-1-1 2018.06.28 Rev.004

Wireless Power Consortium / Qi 規格準拠シリーズワイヤレス給電受信用制御 IC BD57011AGWL

概要 BD57011AGWLは 1chipに統合されたワイヤレス給電受

信用制御 IC です。このデバイスは、低抵抗の FET で構

成される同期整流回路、Qi規格の通信パケットを生成す

るコントローラ、可変の LDO出力、AM変調によりトラ

ンスミッタへ通信を行うためのオープンドレイン出力か

ら構成されます。

BD57011AGWLはQi規格 ver.1.2に基づく 5W のモバイ

ルアプリケーションに対応します。

特長低抵抗 FETで構成される整流部

高効率な同期整流回路

最大 20Vの入力電圧

WPC / Qi規格 ver. 1.2、BPP(Baseline Power Profile)

に対応

ユーザ設定可能な LDO出力(16段階)

変調用オープンドレイン出力端子搭載

TX-RXコイル間の位置ズレ検知

用途 WPC準拠のデバイス

スマートフォン

携帯電話

ハンドヘルド・モバイル端末

重要特性可変の出力電圧: 4.3V ～ 5.3V(16段階)

最大入力電圧: 20V(Max)

最大入力/出力電流: 1.1A(Max)

AC入力周波数範囲: 100kHz ～ 210kHz

動作温度範囲: -30°C ～ +85°C

パッケージ W(Typ) x D(Typ) x H(Max)

UCSP50L3C (42Pin) 3.36mmx2.62mmx0.57mm (0.4mm pitch)

基本アプリケーション回路

Figure 1. 基本アプリケーション回路

Figure 2. ワイヤレス給電システムにおける製品位置付け

AC1

AC2

OUT

RECT

BOOT1

COMM1

BOOT2

COMM2

GND

BD57011AGWL

EN2

SystemLoad

(ChargerAnd

Battery)

EN1

ILIM

CLAMP1

CLAMP2

ADDET

ADGATE

FOD

CTRL

PG

POSSET

OUTSET

FOD2

RectificationVoltageControl

Qi packet Controller

LoadHalf BridgeDriver

Voltage&

CurrentSensing

Controller

Transmitter(TX) Receiver(RX)

AC/DC

Voltage&

CurrentSensing

Power

Feedback

BD57011AGWL

Datasheet

http://www.rohm.co.jp/

2/20

TSZ02201-0B1B0AK00020-1-1 2018.06.28 Rev.004

© 2016 ROHM Co., Ltd. All rights reserved. www.rohm.co.jp

TSZ22111 • 15 • 001

BD57011AGWL

絶対最大定格(Ta=25°C)

項目記号定格単位

RECT, AC1, AC2, COMM1, COMM2, CLAMP1, CLAMP2電圧

VINOUT_H -0.3 ～ +20 V

BOOT1, BOOT2 電圧 VINOUT_H2 -0.3 ～ +26 V

BOOT1-AC1, BOOT2-AC2間電圧 VBOOT_AC -0.3 ～ +7 V

ADDET, ADGATE 電圧 VAD_MAX -0.3 ～ +28 V

OUT, OUTSET, POSSET, ILIM, CTRL, EN1, EN2, PG 電圧

VINOUT_L -0.3 ～ +7 V

FOD, FOD2 電圧 VINOUT_L2 -0.3 ～ +3.6 V

入力/出力定格電流 IMAX 1.5(Note 1) A

PG端子定格電流 IMAX_PG 15 mA

保存温度範囲 Tstg -55 ～ +150 °C

許容損失 Pd 1.38(Note 2) W

(Note 1) AC1,AC2,RECT,GND各々において、同名端子すべてがコモン接続されている場合に適用されます。

(Note 2) 54mm x 62mm x 1.6mm ガラスエポキシ基板実装時 Ta ≥ 25°Cの場合は、11mW/°Cで軽減。

注意 1：印加電圧及び動作温度範囲などの絶対最大定格を超えた場合は、劣化または破壊に至る可能性があります。また、ショートモードもしくはオープンモ

ードなど、破壊状態を想定できません。絶対最大定格を超えるような特殊モードが想定される場合、ヒューズなど物理的な安全対策を施して頂けるよ

うご検討お願いします。

注意 2：最高接合部温度を超えるようなご使用をされますと、チップ温度上昇により、IC本来の性質を悪化させることにつながります。最高接合部温度を超え

る場合は基板サイズを大きくする、放熱用銅箔面積を大きくする、放熱板を使用するなど、最高接合部温度を超えないよう許容損失にご配慮ください。

推奨動作条件

項目記号最小標準最大単位

整流電圧範囲 VRECT 0 - 15 V

AC1, AC2 入力ピーク電圧範囲 VAC1, VAC2 - - 15 V

RECT-GND間容量 CRECT 20 - - µF

動作温度 Topr -30 - +85 °C


3/20

TSZ02201-0B1B0AK00020-1-1 2018.06.28 Rev.004


TSZ22111 • 15 • 001

BD57011AGWL

電気的特性 (特に指定がない限り, Ta=25°C, VRECT=5.0V)

項目記号規格値

単位条件最小標準最大

デバイス全体

動作時回路電流 1 IRECT1 - 28 40 mA VRECT=5.0V, OUT off

動作時回路電流 2 IRECT2 - 2.4 4.8 mA VRECT=5.5V, OUT on

OUT端子静止電流

(ワイヤレス給電無効時) IOUT - 20 40 µA VOUT=5.0V, VRECT=0V

保護回路

RECT端子低電圧誤動作防止

解除電圧 VRECT_UVLO 2.5 2.6 2.7 V VRECT:0V→5V

RECT端子低電圧誤動作防止

解除電圧ヒステリシス

VRECT_UVLO

HYS 150 300 450 mV VRECT:5V→0V

RECT端子過電圧保護検出電圧 VRECT_OVLO 14.5 15 15.5 V VRECT:10V→18V

RECT端子過電圧保護検出電圧

ヒステリシス

VRECT_OVLO

HYS 60 130 260 mV VRECT:18V→10V

OUT出力ブロック

OUT端子出力電圧 VOUT 4.93 5.0 5.07 V ILOAD=100mA, RSET=27kΩ

OUT端子負荷変動 dVOUT - 100 200 mV ILOAD =0-500mA

PG出力ブロック

PG端子ON時電圧 VPG - 300 500 mV ISINK=5mA

PG端子リーク電流 ILEAK_PG - - 2 µA VPG=7V

ILIM / FODブロック

ILIM端子ソース電流 IILIM 9.7 10 10.3 µA RADJ=100kΩ

設定可能な最大抵抗値 RADJMAX - - 150 kΩ

最大出力電流 ILOADMAX - - 1.5 A 1ms継続して許容できる最大電流値

FOD端子リーク電流 ILEAK_FOD - - 2 µA VFOD=2V

FOD2 端子リーク電流 ILEAK_FOD2 - - 2 µA VFOD2=2V

COMMブロック

Comm1, Comm2 ON抵抗 RON_COMM - 2.8 4.2 Ω

COMM信号駆動周波数 fCOMM 1.92 2 2.08 kHz

COMM端子リーク電流 ILEAK_COMM - - 2 µA VCOMM=20V


4/20

TSZ02201-0B1B0AK00020-1-1 2018.06.28 Rev.004


TSZ22111 • 15 • 001

BD57011AGWL

電気的特性 ― 続き (特に指定がない限り, Ta=25°C, VRECT=5.0V)

項目記号規格値

単位条件最小標準最大

クランプブロック

Clamp1, Clamp2 ON抵抗 RON_CLAMP - 3.8 5.7 Ω

CLAMP端子リーク電流 ILEAK_CLAMP - - 2 µA VCLAMP=20V

アダプタ検出ブロック

アダプタ入力検出スレッショルド電圧

VADDET 3.4 3.6 3.8 V VADDET:0V→5V

アダプタ入力検出ヒステリシス電圧

VHYS_AD 200 400 600 mV VADDET:5V→0V

アダプタ入力過電圧検出電圧 VADDET_OV 6.6 6.8 7.0 V VADDET:5V→7V

アダプタ入力過電圧検出ヒステリシス電圧

VHYS_AD_OV 100 200 400 mV VADDET:7V→5V

ADDET端子入力電流 IADGATE - 80 160 µA VADDET=5V

EN1, EN2, CTRL入力ブロック

EN1, EN2, CTRL端子入力スレショルド Low電圧

VINL_EN - - 0.4 V

EN1, EN2, CTRL端子入力スレショルド High電圧

VINH_EN 1.3 - - V

EN1, EN2, CTRL端子プルダウン抵抗

REN 100 200 400 kΩ


5/20

TSZ02201-0B1B0AK00020-1-1 2018.06.28 Rev.004


TSZ22111 • 15 • 001

BD57011AGWL

特性データ

(参考データ)

Figure 3. OUT Voltage [V] vs. Temp. [°C] (RSET=27k Ω)

Figure 4. OUT Voltage [V] and RECT Voltage [V] vs. ILOAD [A] (RSET=27k Ω)

Figure 5. System Efficiency [%] vs. Output Power [W] (RSET=27k Ω)

Figure 6. Startup Waveform (RSET=27k Ω)

0

10

20

30

40

50

60

70

80

0.0 1.0 2.0 3.0 4.0 5.0

Output Power [W]

Syste

m E

ffic

ien

cy [%

]

3

3.5

4

4.5

5

5.5

6

6.5

7

7.5

8

0.0 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 1.0

ILOAD [A]O

UT

, R

EC

T V

olta

ge

[V

]

4.95

4.96

4.97

4.98

4.99

5

5.01

5.02

5.03

5.04

5.05

-20.0 0.0 20.0 40.0 60.0 80.0

Temp [°C]

OU

T V

olta

ge

[V

]

OUT Voltage

RECT Voltage

Iload

RECT

OUT

Bottom View

Pin No. Pin

Name Function


6/20

TSZ02201-0B1B0AK00020-1-1 2018.06.28 Rev.004


TSZ22111 • 15 • 001

BD57011AGWL

１ 2 3 4

A

B

D

E

F F1 F2 F3

E1 E2 E3

D1 D2 D3

B3

A1 A2 A3 A4

AC1

GND

AC1 OUTSETGND AC1

CLAMP2GND

GND

AC2

AC2 FOD

AC2 RECT

RECT

D4

F4

E4

POSSET

ADGATE

B4

C4

TEST3

C C1 C2

B2

AC1 BOOT1 OUT

B1

EN1

A5

OUT

RECT

D5

F5

E5

EN2

B5

C5

OUT

5

A6

CLAMP1

ILIM

D6

F6

E6

ADDET

B6

C6

COMM1

6

BOOT2

RECTRECT

AC2

C3

GND COMM2

FOD2

A7

PG

GND

D7

F7

E7

CTRL

B7

C7

TEST2

TEST1

7

１ 2 3 4

A

B

D

E

F F1 F2 F3

E1 E2 E3

D1 D2 D3

B3

A1 A2 A3 A4

AC1

GND

AC1 OUTSETGND AC1

CLAMP2GND

GND

AC2

AC2 FOD

AC2 RECT

RECT

D4

F4

E4

POSSET

ADGATE

B4

C4

TEST3

C C1 C2

B2

AC1 BOOT1 OUT

B1

EN1

A5

OUT

RECT

D5

F5

E5

EN2

B5

C5

OUT

5

A6

CLAMP1

ILIM

D6

F6

E6

ADDET

B6

C6

COMM1

6

BOOT2

RECTRECT

AC2

C3

GND COMM2

FOD2

A7

PG

GND

D7

F7

E7

CTRL

B7

C7

TEST2

TEST1

7

端子配置図

Figure 7. Pin configuration

端子説明

端子番号端子名 I/O 機能

A1 TEST3 - 出荷検査用 TEST端子 3 / 実使用時はオープンで取扱いください

A2 AC1 In AC入力 1

A3 BOOT1 In 内蔵 FET駆動用ブートストラップ・コンデンサ接続 1

A4 OUT Out 可変の LDO出力端子

A5 OUT Out 可変の LDO出力端子

A6 COMM1 Out 変調制御出力 1

A7 TEST2 - 出荷検査用 TEST端子 2 / 実使用時はオープンで取扱いください

B1 GND - 整流部及びアナログ部のグラウンド

B2 AC1 Out AC入力 1

B3 AC1 Out AC入力 1

B4 OUTSET In/Out OUT出力電圧設定用抵抗接続

B5 OUT Out 可変の LDO出力端子

B6 CLAMP1 Out AC1 クランプ保護

B7 PG Out LDO出力が有効になったことを通知するオープンドレイン出力

C1 GND - 整流部及びアナログ部のグラウンド

C2 AC1 In AC入力 1

C3 RECT Out 整流出力端子

C4 EN1 In 有線とワイヤレス充電の有効/無効を決定する入力端子

C5 ADGATE Out 外部パワーパス用 FETのゲート制御

C6 ILIM In/Out 電流制限レベル設定抵抗を接続

C7 GND - 整流部及びアナログ部のグラウンド

D1 GND - 整流部及びアナログ部のグラウンド

Top view

Pin No. Pin

Name Function

A1,A2,A3,A4,A5 GND Rectifier and Analog Ground

B1,B2,B3 AC2 AC input2


C1 BOOT2 Bootstrap capacitor2 connect for driving FET

C2,C3,D1,D2 RECT Rectifier Output


C4 OUTSET Resistor connecting pin for output voltage decision

C5,D5,D6 OUT Adjustable Output

D3 EN2 Input that decide to enable/disable wireless and wired charging

D4 EN1

E1 COMM2 Modulation Control Output2

E2 CLAMP2 AC2 Clamp Protection

E3 ADDET Adapter Voltage Detection

E4 ADGATE External Power Pass Gate Driver



F2 FOD Foreign Object Detecting pin

F3 ILIM Resistor connecting pin for the over current limit

F4 CTRL Input terminal to send End Power packet/ abnormal temperature or termination signal.

F5 PG Open drain Output for know the output is enabled

BD57011GWL(WL-CSP)

Bottom view

Pin No. Pin

Name Function

A1,A2,A3,A4,A5 GND Rectifier and Analog Ground




C2,C3,D1,D2 RECT Rectifier Output


C4 OUTSET Resistor connecting pin for output voltage decision

C5,D5,D6 OUT Adjustable Output

D3 EN2 Input that decide to enable/disable wireless and wired

charging D4 EN1



E3 ADDET Adapter Voltage Detection

E4 ADGATE External Power Pass

Gate Driver



F2 FOD Foreign Object Detecting pin

F3 ILIM Resistor connecting pin for the over current limit

F4 CTRL Input terminal to send End Power packet/ abnormal

temperature or termination signal.

F5 PG Open drain Output for know the output is enabled

BD57011GWL(WL-CSP)


7/20

TSZ02201-0B1B0AK00020-1-1 2018.06.28 Rev.004


TSZ22111 • 15 • 001

BD57011AGWL

端子説明 ― 続き

端子番号端子名 I/O 機能

D2 AC2 In AC入力 2

D3 RECT Out 整流出力端子

D4 RECT Out 整流出力端子

D5 EN2 In 有線とワイヤレス充電の有効/無効を決定する入力端子

D6 ADDET In アダプタ電圧検出

D7 CTRL In 外部の温度異常時、停止信号を入力。その結果、End Power Transfer packetを出力し、電力供給を止める。

E1 GND - 整流部及びアナログ部のグラウンド

E2 AC2 In AC入力 2

E3 AC2 In AC入力 2

E4 RECT Out 整流出力端子

E5 FOD In 異物検出調整設定用抵抗 1接続

E6 CLAMP2 Out AC2 クランプ保護

E7 FOD2 In 異物検出調整設定用抵抗 2接続

F1 GND - 整流部及びアナログ部のグラウンド

F2 AC2 In AC入力 2

F3 BOOT2 Out 内蔵 FET駆動用ブートストラップ・コンデンサ接続 2

F4 RECT Out 整流出力端子

F5 POSSET In/Out 位置ズレ検出レベル設定用抵抗接続

F6 COMM2 Out 変調制御出力 2

F7 TEST1 - 出荷検査用 TEST端子 1 / 実使用時はオープンで取扱いください


8/20

TSZ02201-0B1B0AK00020-1-1 2018.06.28 Rev.004


TSZ22111 • 15 • 001

BD57011AGWL

ブロック図

Figure 8. ブロック図

AC2

AC1

BOOT1

BOOT2

COMM1

COMM2

CLAMP1

CLAMP2

RECT

OUT

GND

ADDET

ADGATE

Timing

shifter

LDO

Adjustable

Regulated

output

LDO

Sync

Rectifier

Control

Window

Comp.

10bit

ADC

PG

CTRL

EN1

VRECT

VILIM

EN2Controller

FOD

ILIM

IOUT

VPOSSET

VFOD

VOUTSET

OUTSET

POSSET

FOD2

VFOD2

TEST1

TEST2

TEST3


9/20

TSZ02201-0B1B0AK00020-1-1 2018.06.28 Rev.004


TSZ22111 • 15 • 001

BD57011AGWL

Reference

VoltageLDO

adjust

ADCI/V

conv.

adjustable

OUT Iout

OUTSET

RSET

BD57011AGWL

OUT

Voltage

250

mV5

30

mV

1.2

8V

ILIM400mA

ILIM

×20%

ILIM

×10%

2.0

8V

RECT desired point

Iout

各ブロック動作説明 1. 整流部

一次側(TX)コイルの両端に AC 入力することで、電磁誘導現象により二次側コイルに起電力が発生します。二次側コイルの

誘導電流を検出し、AC1, AC2端子に接続されている内蔵 FETを on/offさせ RECTに電流を出力し RECT端子外付け容量に

充電を行うことにより、スイッチング動作による全波整流を実現しています。電流検出はGNDと AC端子電圧(FET Ron x

ICOIL)を比較することにより行われます。この検出信号をもとに内蔵 FETの on/off信号を生成します。また L side FET、H side

FETの on/offタイミングを監視して貫通電流を防止しています。

高効率化のため、H side・L side 側ともに Nch FET とするブートストラップ駆動方式を採用しています。そのため、

BOOT1(BOOT2)端子と AC1(AC2)端子の間に電圧保持用のコンデンサが必要になります。

2. Low Drop Out (LDO)部

OUT 端子出力電圧は外付け抵抗により、自由に設定可能です。OUT 端子にはチャージャーを含めたシステム電源(PMIC)が

接続されることを想定しています。セット全体の発熱を抑えるために、OUT設定は使用される Li-ionバッテリの満充電電圧

付近にすることを推奨します。

RECTと OUTの入出力差が最小になるように TX側に誤差信号を返します。高負荷時ほど入出力差を小さくして、IC単体の

発熱を抑えます。IOUTと desired point(RECT端子電圧が収束する電圧)の関係は以下のようになります。

Figure 9. RECT desired point

出力電圧はOUTSET端子に接続される抵抗(E24系)で一意に定まります。下記の 16段階から選択可能です。

階調出力設定[V] RSET[kΩ](E24系)

0 4.30 180

1 4.35 120

2 4.40 91

3 4.45 75

4 4.50 62

5 4.55 56

6 4.60 47

7 4.65 43

8 4.70 39

9 4.75 36

10 4.80 33

11 4.90 30

12 5.00 27

13 5.10 24

14 5.20 22

15 5.30 20

Figure 10. OUTSET周辺

OUTSET端子はOPENで使用することはできません。必ず抵抗を接続して使用してください。

また、動作中にOUTSET抵抗値を変更することはできません。

出力電流制限機能(OCP)制約のため、負荷はOUT起動後に引き始めるようにしてください。


10/20

TSZ02201-0B1B0AK00020-1-1 2018.06.28 Rev.004


TSZ22111 • 15 • 001

BD57011AGWL

+

-

+

-

OUT

Buf

ADGATE

ADDET3.6V

6.8V

IOUT

Adapter

3.6V

ADDET

OUT

End Power Transfer(EPT)

(Adapter detection)

ADGATE

0.7v

PACKET

When End bit of first

EPT packet out,

OUT fall down.

各ブロック動作説明 ― 続き

3. A/D変換部

パケット生成の際に演算が必要な各種アナログ信号を AD変換します。AD変換器は逐次比較(SAR)式を採用しています。こ

の変換器は IC内部で完結しており、外部から制御することはできません。

4. コントローラ部

WPC(Wireless Power Consortium)のQi規格(ver.1.2)に準拠したパケットの制御を行います。

End Power Transfer(EPT)パケットに関して、サポートするパケットは以下のとおりとなります。

End Power transfer

value reason support condition

0x00 Unknown Sent アダプタ入力検出

0x01 Charge Complete Sent 充電完了

0x02 Internal Fault Sent 内部温度異常、ILIM設定異常、OUTSET設定異常

0x03 Over Temperature Sent 外部温度異常

0x04 Over Voltage Not Sent -

0x05 Over Current Not Sent -

0x06 Battery Failure Not Sent -

0x07 Reserved Not Sent -

0x08 No Response Sent RECT電圧が狙い値に収束しない

5. アダプタ検出部

BD57011AGWLは、5V系の有線電源の検知機能を備えています。

ADDET端子が3.6V(typ)以上になったのを検出すると、アダプタ(有線給電)を優先するために非接触給電を停止し(End Power

Transfer出力)、まずOUT出力を停止させます。その後、OUTが 0.7V以下に降下したことを確認して、アダプタラインの

PMOS対向スイッチをON(ADGATE:H→L)させます。

アダプタ検出時の動作シーケンスは以下のようになります。

Figure 11. アダプタ検出

ADDET≥6.8Vになると OVP検出状態となり、非接触給電の有無に関係なくパワーパスの PMOSを瞬時停止させます。


11/20

TSZ02201-0B1B0AK00020-1-1 2018.06.28 Rev.004


TSZ22111 • 15 • 001

BD57011AGWL

ILIM

FOD2

FOD

RFOD2

RFOD

RILIM


6. 外部入力(EN1, EN2, CTRL)に関して

EN1, EN2により、非接触給電及び有線(アダプタ)給電の有効・無効を設定することができます。

(EN1=L, EN2=H)設定が無線給電を使用する際の標準となり、非接触給電及びアダプタ制御は有効となります。両方の電力が

きた場合、アダプタが優先となり、アダプタ検出部で説明しているシーケンスに沿って非接触給電を停止し、アダプタから

のパスを導通させます。

EN1が Hになると、End Power Transfer(0x01:Charge Complete)を出力し、無接点給電を停止します。

これらを表にまとめると、以下のようになります。

EN1 EN2 動作

L H 非接触給電及びアダプタ制御は有効。アダプタからの供給が優先される。すなわち、非接

触給電中にアダプタ入力されると、非接触給電は停止しアダプタのみが導通する

H H アダプタ及び非接触給電両方とも不可。

すなわち、このモードではOUTから電力が供給されることはない。

CTRL端子は外部温度異常信号入力になります。セットの異常発熱などで非接触給電システムを強制的に停止させたい場合、

H信号を入力してください。End Power Transfer(0x03:Over Temperature)を出力します。

7. ILIM設定について

ILIM端子に接続する抵抗により、OUT端子の電流制限値を設定できます。

設定抵抗と制限電流 IILIMの関係は次式のとおりとなります。

ここで RADJは RILIMと RFOD2と RFODの合成抵抗です。

例えば RADJ=100kΩの時 IILIMは 1A設定になります。

RADJに 150kΩ以上を接続(IILIM設定で 1.5A以上)した場合、

設定異常となり EPT(Internal Fault)を出力します。

FODFODILIMADJ RRRR 2

][10 5 ARI ADJILIM 　


12/20

TSZ02201-0B1B0AK00020-1-1 2018.06.28 Rev.004


TSZ22111 • 15 • 001

BD57011AGWL

RECT voltage

Threshold voltage adjustable using external resistor

Coil-coupling weak⇒Alarm output

Coil-coupling strong⇒No alarm

Vth, pos


8. FOD調整について

Qi 規格では異物検出(Foreign Object Detection)を実装しており、受電電力を厳密に算出し TX側からの送電電力と比較する

必要があります。FODと FOD2端子は受電電力を調整するために使用します。IC内部ではわからない損失分(例えば LC損

失)を調整します。

受電電力(PPR)と FOD, FOD2端子入力電圧の関係は次式のとおりとなります。

ここでαは傾き調整であり、VFOD2に比例します。βはオフセット調整であり、VFODに比例します。関数 f(RECT, IOUT)は

IC内部で演算される値でほぼ電力に比例します。

次に設定例を提示します。RFOD, RFOD2は ILIM設定抵抗と整合をとる必要があります。

IILIM=1A, α=1.2, β=-0.2W と設定する場合、FOD設定抵抗は以下の連立方程式を解くことにより求められます。

この場合、RFOD=2.4kΩ, RFOD2=7.4kΩ,RILIM=90.2kΩとなります。

なお、上述の設定は参考値です。実際にはコイルの材質・形状、コイル周辺の環境(バッテリなど磁束を吸収する金属の有無)、

Txコイルまでの距離など外部要因を加味して、調整する必要があります。

9. POSSET設定について

システム起動時の RECT電圧値を判定して、TXと RXコイルの X-Y方向の位置ズレを検出します。位置ズレ検知を出力す

るかどうかのしきい値(Vth,pos)を POSSET端子に接続される抵抗値で決めることができます。RECT電圧が Vth,posよりも

低い時、OUT出力開始のタイミングで 5回のパルスを PGから出力します。

設定抵抗と検知しきい値電圧(Vth,pos)の関係は次式のとおりとなります。

ここで RPOSは POSSET端子接続抵抗です。例えば RPOS=100kΩの時、Vth, posは 2.8V設定になります。

この機能を無効にする場合は、RPOS=120kΩに設定してください。

Figure 12. 位置ズレ検知

][25.0004.0955.1

004.0955.1

1

][),(

2

WmV

V

mV

V

WIRECTfP

FOD

FOD

OUTPR

][108.2

,5

VR

posVthPOS

FODILIM

FODFODILIM

FODFODILIMADJ

RImV

RRImV

RRRR

004.0

955.1)25.0(

)(004.0

955.1)1(2

2

PG

OUTVDD

PGVDD

250µ

s

250µ

s

5 pulse output at OUT pin outputs.


13/20

TSZ02201-0B1B0AK00020-1-1 2018.06.28 Rev.004


TSZ22111 • 15 • 001

BD57011AGWL

応用回路例 1. 推奨回路図

PMOS1 PMOS2

AC1

AC2

OUT

RECT

BOOT1

COMM1

BOOT2

COMM2

GND

BD57011AGWL

EN2

SystemLoad

(ChargerAnd

Battery)

EN1

CLAMP1

CLAMP2

ADDET

ADGATE

CTRL

PG

POSSET

OUTSET

CADDET

CBOOT1

CCLAMP1

CCOMM1

CBOOT2

CCLAMP2

CCOMM2

CP1 CP2

CS1

CS2

CS3

LRX

RPGRPOS

RSET

Adapter lineor

USB line

TX

CRECT1 CRECT3CRECT2

COUT1 COUT2

ILIM

FOD

FOD2RILIM

RFOD2

RFOD

CILIM

CFOD2

CFOD

TEST1

TEST2

TEST3

VDD

Figure 13. 代表的な応用回路図

2. 部品表

Part Name Recommended Value Unit Recommended Part Maker

LRX 12 µH WR-482350-15M2-G TDK Co., Ltd.

CS1 0.068 µF GRM188B11E683JA01# MURATA Co., Ltd.



CP1 1500 pF GRM155B11E152KA01# MURATA Co., Ltd.

CP2 680 pF GRM155B11E681KA01# MURATA Co., Ltd.

CBOOT1, CBOOT2 0.01 µF GRM155R61E103KA01# MURATA Co., Ltd.

CCOMM1, CCOMM2 0.033 µF GRM155B31E333KA87# MURATA Co., Ltd.

CCLAMP1, CCLAMP2 0.47 µF GRM155R61E474KE01# MURATA Co., Ltd.

CRECT1 0.1 µF GRM155R61E104KA87# MURATA Co., Ltd.

CRECT2 10 µF GRM188R61E106KA73# MURATA Co., Ltd.

CRECT3 10 µF GRM188R61E106KA73# MURATA Co., Ltd.

COUT1 0.1 µF GRM155R61E104KA87# MURATA Co., Ltd.

COUT2 2.2 µF GRM155B31A225KE95# MURATA Co., Ltd.

CILIM No Mount (dummy) - - -

CADDET 1.0 µF GRM155R6YA105KE11# MURATA Co., Ltd.

RSET 27 kΩ MCR006YLPD2702 ROHM Co., Ltd.

RILIM 100 kΩ MCR006YLPD1003 ROHM Co., Ltd.

RFOD 10 kΩ MCR006YLPD1002 ROHM Co., Ltd.

RFOD2 3.6 kΩ MCR006YLPD3601 ROHM Co., Ltd.

RPOS 56 kΩ MCR006YLPD5602 ROHM Co., Ltd.

RPG 3 kΩ MCR006YLPJ3001 ROHM Co., Ltd.

PMOS1, PMOS2 Ron < 100mΩ - TT8J2TR ROHM Co., Ltd.

上記部品は評価時のものであり、コイルに関しては他の TDK製品、wurth製のコイルの検討も行っておりますので、

お問い合わせください。


14/20

TSZ02201-0B1B0AK00020-1-1 2018.06.28 Rev.004


TSZ22111 • 15 • 001

BD57011AGWL

タイミングチャート起動シーケンス

Figure 14. 起動シーケンス

熱損失について (UCSP50L3C パッケージ)

実際の動作条件における許容損失を留意して、十分マージンを確保した熱設計での使用をお願いします。

Figure 15. 許容損失カーブ

0.0

0.2

0.4

0.6

0.8

1.0

1.2

1.4

0 25 50 75 100 125 150AMBIENT TEMPERATURE : Ta [°C]

PO

WE

R D

ISS

IPA

TIO

N :

Pd [

W]

1.38W

TX

Power On

AC1,2

VRECT

ILOAD

OUT

Di

rectification

Power Transfer

phase

Increasing supply power

by control error feedback

“Ping, Identification

& configuration phase”

OUT output after shifting

“power transfer phase”

“Selection”

Half or Full

Synchronous rectification

VRECT > 2.6V

* 54mm x 62mm x 1.6mm Glass Epoxy Board


15/20

TSZ02201-0B1B0AK00020-1-1 2018.06.28 Rev.004


TSZ22111 • 15 • 001

BD57011AGWL

入出力等価回路図

RECT, AC1, AC2, BOOT1, BOOT2, GND端子

AC1AC2

RECT

BOOT1BOOT2

GND

ADDET, ADGATE端子

ADGATE

ADDETOUT

OUT端子

OUT

RECT

ILIM端子

ILIM

OUTSET, POSSET端子

OUTSETPOSSET

COMM1, COMM2端子

COMM2

COMM1

CLAMP1, CLAMP2端子

CLAMP1CLAMP2

PG端子

PG

EN1, EN2, CTRL端子

50k

150k

EN1EN2

CTRL

FOD, FOD2端子

FODFOD2


16/20

TSZ02201-0B1B0AK00020-1-1 2018.06.28 Rev.004


TSZ22111 • 15 • 001

BD57011AGWL

使用上の注意

1. 電源の逆接続について

電源コネクタの逆接続により LSIが破壊する恐れがあります。逆接続破壊保護用として外部に電源と LSIの電源端子間にダ

イオードを入れるなどの対策を施してください。

2. 電源ラインについて

基板パターンの設計においては、電源ラインの配線は、低インピーダンスになるようにしてください。その際、デジタル系

電源とアナログ系電源は、それらが同電位であっても、デジタル系電源パターンとアナログ系電源パターンは分離し、配線

パターンの共通インピーダンスによるアナログ電源へのデジタル・ノイズの回り込みを抑止してください。グラウンドライ

ンについても、同様のパターン設計を考慮してください。

また、LSIのすべての電源端子について電源－グラウンド端子間にコンデンサを挿入するとともに、電解コンデンサ使用の

際は、低温で容量ぬけが起こることなど使用するコンデンサの諸特性に問題ないことを十分ご確認のうえ、定数を決定して

ください。

3. グラウンド電位について

機能的に負電位を入出力する端子を除き、グラウンド端子の電位はいかなる動作状態においても、最低電位になるようにし

てください。また実際に過渡現象を含め、グラウンド端子、負電位入出力端子以外の端子がグラウンド以下の電圧にならな

いようにしてください。

4. グラウンド配線パターンについて

小信号グラウンドと大電流グラウンドがある場合、大電流グラウンドパターンと小信号グラウンドパターンは分離し、パタ

ーン配線の抵抗分と大電流による電圧変化が小信号グラウンドの電圧を変化させないように、セットの基準点で 1点アース

することを推奨します。外付け部品のグラウンドの配線パターンも変動しないよう注意してください。グラウンドラインの

配線は、低インピーダンスになるようにしてください。

5. 推奨動作条件について

推奨動作条件で規定される範囲で IC の機能・動作を保証します。また、特性値は電気的特性で規定される各項目の条件下

においてのみ保証されます。

6. ラッシュカレントについて

IC内部論理回路は、電源投入時に論理不定状態で、瞬間的にラッシュカレントが流れる場合がありますので、電源カップリ

ング容量や電源、グラウンドパターン配線の幅、引き回しに注意してください。

7. 強電磁界中の動作について

強電磁界中でのご使用では、まれに誤動作する可能性がありますのでご注意ください。

8. セット基板での検査について

セット基板での検査時に、インピーダンスの低いピンにコンデンサを接続する場合は、ICにストレスがかかる恐れがあるの

で、1 工程ごとに必ず放電を行ってください。静電気対策として、組立工程にはアースを施し、運搬や保存の際には十分ご

注意ください。また、検査工程での治具への接続をする際には必ず電源を OFFにしてから接続し、電源をOFFにしてから

取り外してください。

9. 端子間ショートと誤装着について

プリント基板に取り付ける際、ICの向きや位置ずれに十分注意してください。誤って取り付けた場合、ICが破壊する恐れ

があります。また、出力と電源及びグラウンド間、出力間に異物が入るなどしてショートした場合についても破壊の恐れが

あります。

10. 未使用の入力端子の処理について

CMOSトランジスタの入力は非常にインピーダンスが高く、入力端子をオープンにすることで論理不定の状態になります。

これにより内部の論理ゲートの pチャネル、nチャネルトランジスタが導通状態となり、不要な電源電流が流れます。また

論理不定により、想定外の動作をすることがあります。よって、未使用の端子は特に仕様書上でうたわれていない限り、適

切な電源、もしくはグラウンドに接続するようにしてください。


17/20

TSZ02201-0B1B0AK00020-1-1 2018.06.28 Rev.004


TSZ22111 • 15 • 001

BD57011AGWL

使用上の注意 ― 続き

11. 各入力端子について

本 ICはモノリシック ICであり、各素子間に素子分離のための P+アイソレーションと、P基板を有しています。

この P層と各素子の N層とで P-N接合が形成され、各種の寄生素子が構成されます。

例えば、下図のように、抵抗とトランジスタが端子と接続されている場合、

抵抗では、GND＞(端子 A)の時、トランジスタ(NPN)ではGND > (端子 B)の時、P-N接合が寄生ダイオードとして動作

します。

また、トランジスタ(NPN)では、GND > (端子 B)の時、前述の寄生ダイオードと近接する他の素子の N層によって寄生

の NPNトランジスタが動作します。

ICの構造上、寄生素子は電位関係によって必然的にできます。寄生素子が動作することにより、回路動作の干渉を引き起

こし、誤動作、ひいては破壊の原因ともなり得ます。したがって、入出力端子にGND(P基板)より低い電圧を印加するなど、

寄生素子が動作するような使い方をしないよう十分に注意してください。アプリケーションにおいて電源端子と各端子電圧

が逆になった場合、内部回路または素子を損傷する可能性があります。例えば、外付けコンデンサに電荷がチャージされた

状態で、電源端子が GNDにショートされた場合などです。また、電源端子直列に逆流防止のダイオードもしくは各端子と

電源端子間にバイパスのダイオードを挿入することを推奨します。

Figure 16. モノリシック IC構造例

12. セラミック・コンデンサの特性変動について

外付けコンデンサに、セラミック・コンデンサを使用する場合、直流バイアスによる公称容量の低下、及び温度などによる

容量の変化を考慮の上定数を決定してください。

13. 安全動作領域について

本製品を使用する際には、出力トランジスタが絶対最大定格及び ASOを超えないよう設定してください。

14. 温度保護回路について

ICを熱破壊から防ぐための温度保護回路を内蔵しております。許容損失範囲内でご使用いただきますが、万が一許容損失

を超えた状態が継続すると、チップ温度 Tjが上昇し温度保護回路が動作し出力パワー素子がOFFします。その後チップ温

度 Tjが低下しても停止状態が継続するため、動作を再開するためには電源を再投入する必要があります。なお、温度保護

回路は絶対最大定格を超えた状態での動作となりますので、温度保護回路を使用したセット設計等は、絶対に避けてくださ

い。

15. 過電流保護回路について

出力には電流能力に応じた過電流保護回路が内部に内蔵されているため、負荷ショート時には IC破壊を防止しますが、こ

の保護回路は突発的な事故による破壊防止に有効なもので、連続的な保護回路動作、過渡時でのご使用に対応するものでは

ありません。

16. 外乱光の影響について

WL-CSPのようにシリコン面の一部が露出しているデバイスは、外乱光が当たると光電効果により特性に影響を与える恐れ

があります。フィルタの設置や遮光など外乱光の影響を受けない設計をしてください。

N NP

+ P

N NP

+

P基板

寄生素子GND

寄生素子

端子A

端子A

抵抗

NP

+

N NP

+N P

P基板

GND GND

端子B 端子B

B C

E

寄生素子

GND近傍する

他の素子寄生素子

CB

E

トランジスタ (NPN)


18/20

TSZ02201-0B1B0AK00020-1-1 2018.06.28 Rev.004


TSZ22111 • 15 • 001

BD57011AGWL

発注形名情報

B D 5 7 0 1 1 A G W L - E 2

品名

パッケージ GWL: UCSP50L3C

包装、フォーミング仕様 E2: リール状エンボステーピング

標印図

5 7 0 1 1 A

標印

ロットナンバ

1ピンマーク


19/20

TSZ02201-0B1B0AK00020-1-1 2018.06.28 Rev.004


TSZ22111 • 15 • 001

BD57011AGWL

外形寸法図と包装・フォーミング仕様

Package Name UCSP50L3C(BD57011AGWL)

< 包装形態、包装数量、包装方向 >

包装形態エンボステーピング

包装数量 2,500pcs

包装方向 E2

リールを左手に持ち、右手でテープを引き出したときに、

製品の１番ピンが左上にくる方向

リール

引き出し側１番ピン

1234 1234 1234 1234 1234 1234

(UNIT: mm)


20/20

TSZ02201-0B1B0AK00020-1-1 2018.06.28 Rev.004


TSZ22111 • 15 • 001

BD57011AGWL

改訂履歴

日付 Revision 変更内容

2016.9.01 001 新規作成

2017.10.04 002

1ページ誤記訂正(特長、動作温度範囲)

PIN数追記

重要特性の項目削除(内容は特長に記載)

2ページ誤記訂正(動作温度範囲)、推奨動作条件の表記の変更

6ページ誤記の訂正(機能)、端子説明の表記の変更

7ページ端子説明の表記の変更

11ページ FOD調整について内容修正

12ページ部品表の注釈追加

2018.1.31 003

2ページ注意 2の追加

3-4ページ表記の修正(小文字から大文字へ変更)

5ページ誤記の訂正(RILIM)

6-7ページ Top view追加、Bottom Viewの図面修正、

端子説明に TEST端子はオープンで使用という説明追加

9-12ページ表記の修正(小文字から大文字へ変更)、誤記の訂正

13ページ誤記の訂正(品番)、部品名追加

14-15ページ表記の修正

16-17ページ “グラウンド電位について”の記載内容の変更

“熱設計について”を削除

その他表記の修正

2018.6.28 004 6ページ Top view、Bottom Viewの図面修正


Notice-PGA-J Rev.003

© 2015 ROHM Co., Ltd. All rights reserved.

ご注意

ローム製品取扱い上の注意事項

1. 本製品は一般的な電子機器（AV 機器、OA 機器、通信機器、家電製品、アミューズメント機器等）への使用を

意図して設計・製造されております。したがいまして、極めて高度な信頼性が要求され、その故障や誤動作が人の生命、

身体への危険もしくは損害、又はその他の重大な損害の発生に関わるような機器又は装置（医療機器(Note 1)

、輸送機器、

交通機器、航空宇宙機器、原子力制御装置、燃料制御、カーアクセサリを含む車載機器、各種安全装置等）（以下「特

定用途」という）への本製品のご使用を検討される際は事前にローム営業窓口までご相談くださいますようお願い致し

ます。ロームの文書による事前の承諾を得ることなく、特定用途に本製品を使用したことによりお客様又は第三者に生

じた損害等に関し、ロームは一切その責任を負いません。

(Note 1) 特定用途となる医療機器分類

日本 USA EU 中国

CLASSⅢ CLASSⅢ

CLASSⅡb Ⅲ類

CLASSⅣ CLASSⅢ

2. 半導体製品は一定の確率で誤動作や故障が生じる場合があります。万が一、かかる誤動作や故障が生じた場合で

あっても、本製品の不具合により、人の生命、身体、財産への危険又は損害が生じないように、お客様の責任において

次の例に示すようなフェールセーフ設計など安全対策をお願い致します。

①保護回路及び保護装置を設けてシステムとしての安全性を確保する。

②冗長回路等を設けて単一故障では危険が生じないようにシステムとしての安全を確保する。

3. 本製品は、一般的な電子機器に標準的な用途で使用されることを意図して設計・製造されており、下記に例示するよう

な特殊環境での使用を配慮した設計はなされておりません。したがいまして、下記のような特殊環境での本製品のご使

用に関し、ロームは一切その責任を負いません。本製品を下記のような特殊環境でご使用される際は、お客様におかれ

まして十分に性能、信頼性等をご確認ください。

①水・油・薬液・有機溶剤等の液体中でのご使用

②直射日光・屋外暴露、塵埃中でのご使用

③潮風、Cl2、H2S、NH3、SO2、NO2 等の腐食性ガスの多い場所でのご使用

④静電気や電磁波の強い環境でのご使用

⑤発熱部品に近接した取付け及び当製品に近接してビニール配線等、可燃物を配置する場合。

⑥本製品を樹脂等で封止、コーティングしてのご使用。

⑦はんだ付けの後に洗浄を行わない場合(無洗浄タイプのフラックスを使用された場合も、残渣の洗浄は確実に

行うことをお薦め致します)、又ははんだ付け後のフラックス洗浄に水又は水溶性洗浄剤をご使用の場合。

⑧本製品が結露するような場所でのご使用。

4. 本製品は耐放射線設計はなされておりません。

5. 本製品単体品の評価では予測できない症状・事態を確認するためにも、本製品のご使用にあたってはお客様製品に

実装された状態での評価及び確認をお願い致します。

6. パルス等の過渡的な負荷（短時間での大きな負荷）が加わる場合は、お客様製品に本製品を実装した状態で必ず

その評価及び確認の実施をお願い致します。また、定常時での負荷条件において定格電力以上の負荷を印加されますと、

本製品の性能又は信頼性が損なわれるおそれがあるため必ず定格電力以下でご使用ください。

7. 電力損失は周囲温度に合わせてディレーティングしてください。また、密閉された環境下でご使用の場合は、必ず温度

測定を行い、最高接合部温度を超えていない範囲であることをご確認ください。

8. 使用温度は納入仕様書に記載の温度範囲内であることをご確認ください。

9. 本資料の記載内容を逸脱して本製品をご使用されたことによって生じた不具合、故障及び事故に関し、ロームは

一切その責任を負いません。

実装及び基板設計上の注意事項

1. ハロゲン系（塩素系、臭素系等）の活性度の高いフラックスを使用する場合、フラックスの残渣により本製品の性能

又は信頼性への影響が考えられますので、事前にお客様にてご確認ください。

2. はんだ付けは、表面実装製品の場合リフロー方式、挿入実装製品の場合フロー方式を原則とさせて頂きます。なお、表

面実装製品をフロー方式での使用をご検討の際は別途ロームまでお問い合わせください。

その他、詳細な実装条件及び手はんだによる実装、基板設計上の注意事項につきましては別途、ロームの実装仕様書を

ご確認ください。

Notice-PGA-J Rev.003

© 2015 ROHM Co., Ltd. All rights reserved.

応用回路、外付け回路等に関する注意事項

1. 本製品の外付け回路定数を変更してご使用になる際は静特性のみならず、過渡特性も含め外付け部品及び本製品の

バラツキ等を考慮して十分なマージンをみて決定してください。

2. 本資料に記載された応用回路例やその定数などの情報は、本製品の標準的な動作や使い方を説明するためのもので、

実際に使用する機器での動作を保証するものではありません。したがいまして、お客様の機器の設計において、回路や

その定数及びこれらに関連する情報を使用する場合には、外部諸条件を考慮し、お客様の判断と責任において行って

ください。これらの使用に起因しお客様又は第三者に生じた損害に関し、ロームは一切その責任を負いません。

静電気に対する注意事項

本製品は静電気に対して敏感な製品であり、静電放電等により破壊することがあります。取り扱い時や工程での実装時、

保管時において静電気対策を実施のうえ、絶対最大定格以上の過電圧等が印加されないようにご使用ください。特に乾

燥環境下では静電気が発生しやすくなるため、十分な静電対策を実施ください。（人体及び設備のアース、帯電物から

の隔離、イオナイザの設置、摩擦防止、温湿度管理、はんだごてのこて先のアース等）

保管・運搬上の注意事項

1. 本製品を下記の環境又は条件で保管されますと性能劣化やはんだ付け性等の性能に影響を与えるおそれがあります

のでこのような環境及び条件での保管は避けてください。

①潮風、Cl2、H2S、NH3、SO2、NO2等の腐食性ガスの多い場所での保管

②推奨温度、湿度以外での保管

③直射日光や結露する場所での保管

④強い静電気が発生している場所での保管

2. ロームの推奨保管条件下におきましても、推奨保管期限を経過した製品は、はんだ付け性に影響を与える可能性が

あります。推奨保管期限を経過した製品は、はんだ付け性を確認したうえでご使用頂くことを推奨します。

3. 本製品の運搬、保管の際は梱包箱を正しい向き（梱包箱に表示されている天面方向）で取り扱いください。天面方向が

遵守されずに梱包箱を落下させた場合、製品端子に過度なストレスが印加され、端子曲がり等の不具合が発生する

危険があります。

4. 防湿梱包を開封した後は、規定時間内にご使用ください。規定時間を経過した場合はベーク処置を行ったうえでご使用

ください。

製品ラベルに関する注意事項

本製品に貼付されている製品ラベルに２次元バーコードが印字されていますが、２次元バーコードはロームの社内管理

のみを目的としたものです。

製品廃棄上の注意事項

本製品を廃棄する際は、専門の産業廃棄物処理業者にて、適切な処置をしてください。

外国為替及び外国貿易法に関する注意事項

本製品は外国為替及び外国貿易法に定める規制貨物等に該当するおそれがありますので輸出する場合には、ロームに

お問い合わせください。

知的財産権に関する注意事項

1. 本資料に記載された本製品に関する応用回路例、情報及び諸データは、あくまでも一例を示すものであり、これらに関

する第三者の知的財産権及びその他の権利について権利侵害がないことを保証するものではありません。

2. ロームは、本製品とその他の外部素子、外部回路あるいは外部装置等（ソフトウェア含む）との組み合わせに起因して

生じた紛争に関して、何ら義務を負うものではありません。

3. ロームは、本製品又は本資料に記載された情報について、ロームもしくは第三者が所有又は管理している知的財産権そ

の他の権利の実施又は利用を、明示的にも黙示的にも、お客様に許諾するものではありません。ただし、本製品を通

常の用法にて使用される限りにおいて、ロームが所有又は管理する知的財産権を利用されることを妨げません。

その他の注意事項

1. 本資料の全部又は一部をロームの文書による事前の承諾を得ることなく転載又は複製することを固くお断り致します。

2. 本製品をロームの文書による事前の承諾を得ることなく、分解、改造、改変、複製等しないでください。

3. 本製品又は本資料に記載された技術情報を、大量破壊兵器の開発等の目的、軍事利用、あるいはその他軍事用途目的で

使用しないでください。

4. 本資料に記載されている社名及び製品名等の固有名詞は、ローム、ローム関係会社もしくは第三者の商標又は登録商標

です。

DatasheetDatasheet

Notice – WE Rev.001© 2015 ROHM Co., Ltd. All rights reserved.

一般的な注意事項

1. 本製品をご使用になる前に、本資料をよく読み、その内容を十分に理解されるようお願い致します。本資料に記載

される注意事項に反して本製品をご使用されたことによって生じた不具合、故障及び事故に関し、ロームは一切

その責任を負いませんのでご注意願います。

2. 本資料に記載の内容は、本資料発行時点のものであり、予告なく変更することがあります。本製品のご購入及び

ご使用に際しては、事前にローム営業窓口で最新の情報をご確認ください。

3. ロームは本資料に記載されている情報は誤りがないことを保証するものではありません。万が一、本資料に記載された

情報の誤りによりお客様又は第三者に損害が生じた場合においても、ロームは一切その責任を負いません。

(charger ac1 fod2 ilim load and datasheet … ac1 in ac入力1 rect out整流出力端子 c4 en1 in...

Documents