concepÇÃo, anÁlise e projeto de …coral.ufsm.br/beltrame/arquivos/disciplinas/graduacao...3 t 4...
TRANSCRIPT
UNIVERSIDADE FEDERAL DE SANTA MARIACENTRO DE TECNOLOGIAPROGRAMA DE PÓS GRADUAÇÃO EM ENGENHARIA ELÉTRICA
CONCEPÇÃO, ANÁLISE E PROJETO DE CONVERSORES CC-CC PWM
COM COMUTAÇÕES EM ZERO DE CORRENTE E ZERO DE TENSÃO,
SIMULTANEAMENTE
CONCEPCONCEPÇÇÃO, ANÃO, ANÁÁLISE E PROJETO LISE E PROJETO DE CONVERSORES CCDE CONVERSORES CC--CC PWM CC PWM
COM COMUTACOM COMUTAÇÇÕES EM ZERO DE ÕES EM ZERO DE CORRENTE E ZERO DE TENSÃO, CORRENTE E ZERO DE TENSÃO,
SIMULTANEAMENTESIMULTANEAMENTEMestrando: Eng. Carlos Marcelo de Oliveira Stein
Orientador: Prof. Dr. Hélio Leães Hey
TransiTransiçção em Zero de Tensão (ZVT)ão em Zero de Tensão (ZVT)
iSvS
Turn-off:Pseudo ZVS
INPUT OUTPUT
Turn-on:True ZVS
INPUT OUTPUT
Auxiliary NetworkAuxiliary NetworkAuxiliary NetworkAuxiliary Network
TransiTransiçção em Zero de Corrente (ZCT)ão em Zero de Corrente (ZCT)
iSvS
Turn-off:True ZCS
Turn-on:Pseudo ZCS
INPUT OUTPUT INPUT OUTPUT
AuxiliaryNetworkAuxiliaryNetwork
AuxiliaryNetworkAuxiliaryNetwork
Soft Switching TechniquesSoft Switching Techniques
true ZVS
pseudo ZVS
pseudo ZCS
true ZCS
ZCTZCT
iSvS
true ZVS
true ZCS
ZCZVTZCZVT
iSvS
ZVTZVT
iSvS
TransiTransiçção em Zero de Correnteão em Zero de Correntee em Zero de Tensão (ZCZVT)e em Zero de Tensão (ZCZVT)
iSvS
Turn-on:True ZVS
Turn-off:True ZCS
INPUT OUTPUT
AuxiliaryNetworkAuxiliaryNetwork
INPUT OUTPUT
AuxiliaryNetworkAuxiliaryNetwork
ZCZVT PWMZCZVT PWMZCZVT PWM
Dispositivo Entrada em condução BloqueioChave principal S ZCS e ZVS ZCS e ZVSDiodo de saída DRL ZVS ZCS e ZVSChave auxiliar SA ZCS ZCS e ZVS
Componentes auxiliares localizados FORA do caminho do fluxo de potência;
NÃO HÁ sobretensão nos semicondutores;Comutações suaves VERDADEIRAS para a chave principal.
L DRL
+ +
Iin
LR
DA1
DA2
CR2CR1
SA
Vi VoSDS
Etapa 08: t7, t8Etapa 07: t6, t7Etapa 06: t5, t6Etapa 05: t4, t5Etapa 04: t3, t4Etapa 03: t2, t3Etapa 02: t1, t2Etapa 01: t0, t1
ENTRADAEM CONDUÇÃOENTRADAENTRADAEM CONDUEM CONDUÇÇÃOÃO
L DRL
+ +
I in
L R
DA1
DA2
CR2CR1
SA
Vi VoSDS
SSAVo
Vi
Iin
IL2
IL4
VC11
Iin
Vo
Iin
-Vi
vS(t) iS(t)
-vDRL(t)
iDRL(t)
iLR(t)
vCR1(t)
Etapa 1: t0, t1Etapa 14: t13, t0Etapa 13: t12, t13Etapa 12: t11, t12Etapa 11: t10, t11Etapa 10: t9, t10Etapa 09: t8, t9Etapa 08: t7, t8
BLOQUEIOBLOQUEIOBLOQUEIO
iDRL(t)
L DRL
+ +
I in
L R
DA1
DA2
CR2CR1
SA
Vi VoSDS
vS(t)
iS(t)
-vDRL(t)
iLR(t)
vCR1(t)
SSA
Vo
Vi
Iin
IL11
VC11
Iin
Vo
Iin
-Vi
VC213
VC212VC211
L DRL
+ +
I in
L R
DA1
DA2
C R2CR1
SA
Vi VoSDS
PLANO DE FASEPLANO DE FASEPLANO DE FASE
EQUAÇÕES DE TERCEIRA ORDEM
INVIABILIZA A APLICAÇÃO DE TÉCNICAS CONVENCIONAIS
3 COMPONENTES RESSONANTES
PLANO DE FASEPLANO DE FASEPLANO DE FASE
NORMALIZAÇÃO
REDUÇÃO DE ORDEM
titiRL
tvtvtvRCRC 12
in
RL
inn I
ti
Ititi
xin
RCRC
xinn ZI
tvtv
ZItvtv 12
t0, t1t7, t8
t2
t3
t4
t5
t6
t9t10
t11
t12
t13
PLANO DE FASEPLANO DE FASEPLANO DE FASE2,5
2
1,5
1
0,5
-0,5
0
-1
-1 10 2
DESCONTINUIDADES
nv
ni
2R
e
CC
Semrestrições
ZCS
Entrada emcondução
Condição:
ZCS e ZVS
Bloqueio
CHAVEAUXILIAR
Comutações Suaves - RestriçõesComutaComutaçções Suaves ões Suaves -- RestriRestriççõesões
Condição:
ZCS e ZVS
Entrada emcondução
Condição:
ZCS e ZVS
Bloqueio
CHAVEPRINCIPAL
io VV 2 11
in
i
IZV
013 t
EXEMPLO DE PROJETOEXEMPLO DE PROJETOEXEMPLO DE PROJETOEspecificações:
Relação de tensão:
1935,2155340
i
ov VVk
Parâmetro Valor
Potência de saída do conversor Po = 1000 W
Tensão de saída Vo = 340 V
Tensão de entrada Vi = 155 V ( 10% )
M ínimo rendimento desejado 0,95
Variação da corrente do indutor de entrada IL% 50%
RESULTADOS DE SIMULAÇÃORESULTADOS DE SIMULARESULTADOS DE SIMULAÇÇÃOÃO
ZCS; ZVS ZCS; ZVS
CHAVE PRINCIPALCHAVE PRINCIPALCHAVE PRINCIPAL
vS
iS
(escalas: 100 V/div.; 5 A/div.; 2,5 s/div.)
Vo
RESULTADOS DE SIMULAÇÃORESULTADOS DE SIMULARESULTADOS DE SIMULAÇÇÃOÃO
iLR
vSA
CHAVE AUXILIARCHAVE AUXILIARCHAVE AUXILIAR
(escalas: 100 V/div.; 5 A/div.; 2,5 s/div.)
ZCS ZCSZCS; ZVSZCS; ZVS
RESULTADOS DE SIMULAÇÃORESULTADOS DE SIMULARESULTADOS DE SIMULAÇÇÃOÃO
iDRL
vDRL
ZVS ZCS; ZVS
DIODO DE SAÍDADIODO DE SADIODO DE SAÍÍDADA
(escalas: 100 V/div.; 5 A/div.; 2,5 s/div.)
Vo
Componente Parâmetro Componente ParâmetroVi (entrada) 155 V L (filtro) 1 mH, 50 espiras (E-65/26)Vo (saída) 340 V LR 5 H, 6 espiras (E-42/15)
Razão Cíclica 0,48 CR1 e CR2 33 nF (polipropileno)Potência de Saída 1000 W S e DS HGTP7N60C3D (600 V, 7 A)
Freqüência 40 kHz SA e DA1 HGTP3N60C3D (600 V, 3 A)Cf (filtro) 330 F (eletrolítico) DRL e DA2 RHRP870 (700 V, 8 A)
RHRP870
RHRP870
L
LR
DA2
CR1+
Vi CR2+
Cf+HGTP3N60C3D
HGTP7N60C3D
DRL
S RL
SA
RESULTADOS EXPERIMENTAISRESULTADOS EXPERIMENTAISRESULTADOS EXPERIMENTAIS
RESULTADOS EXPERIMENTAISRESULTADOS EXPERIMENTAISRESULTADOS EXPERIMENTAIS
ZCS; ZVS ZCS; ZVS
CHAVE PRINCIPALCHAVE PRINCIPALCHAVE PRINCIPAL
vS
iS
(escalas: 100 V/div.; 5 A/div.; 2,5 s/div.)
Vo
iLR
vSA
RESULTADOS EXPERIMENTAISRESULTADOS EXPERIMENTAISRESULTADOS EXPERIMENTAIS
CHAVE AUXILIARCHAVE AUXILIARCHAVE AUXILIAR
(escalas: 100 V/div.; 5 A/div.; 2,5 s/div.)
ZCS ZCSZCS; ZVSZCS; ZVS
iDRL
vDRL
RESULTADOS EXPERIMENTAISRESULTADOS EXPERIMENTAISRESULTADOS EXPERIMENTAIS
ZVS ZCS; ZVS
DIODO DE SAÍDADIODO DE SADIODO DE SAÍÍDADA
(escalas: 100 V/div.; 5 A/div.; 2,5 s/div.)
Vo
90919293949596979899
100
350 450 550 650 750 850 950 1050Potência de Saída (W)
Rend
imen
to (%
)
CURVA DE RENDIMENTOCURVA DE RENDIMENTOCURVA DE RENDIMENTO
97,9 %
COMUTAÇÕESCOMUTACOMUTAÇÇÕESÕESL DRL
+ +
I in
L R
DA1
DA2
C R2C R1
SA
Vi VoSDS
Dispositivo Entrada em condução BloqueioChave principal S ZCS e ZVS ZCS e ZVSDiodo de saída DRL ZVS ZCS e ZVSChave auxiliar SA ZCS ZCS e ZVSDiodo auxiliar DS ZVS ZCS e ZVSDiodo auxiliar DA1 ZCS e ZVS ZCSDiodo auxiliar DA2 ZVS ZCS e ZVS
C O N C L U S Õ E SC O N C L U S Õ E SC O N C L U S Õ E S Comutações suaves para todostodos os dispositivos
semicondutores; Operação PWM; É adequada tanto com dispositivos do tipo
portadores minoritminoritááriosrios como com dispositivos do tipo portadores majoritmajoritááriosrios;
Não hNão háá sobretensão nos dispositivos; A recuperação reversa do DRL é minimizadaminimizada; O circuito auxiliar está localizado fora do caminhofora do caminho
do fluxo de potência sendo acionado apenas durante as comutadurante as comutaççõesões;
Nas implementações práticas não foi necessnão foi necessááriorio o uso de circuitos grampeadores.