construcciÓn y evaluaciÓn elÉctrica de transistor … final… · transistor efecto de campo...
TRANSCRIPT
INSTITUTO POLITÉCNICO NACIONAL
ESCUELA SUPERIOR DE INGENIERÍA MECÁNICA Y ELÉCTRICA
UNIDAD PROFESIONAL “ADOLFO LÓPEZ MATEOS”
ZACATENCO
“CONSTRUCCIÓN Y EVALUACIÓN ELÉCTRICA DE
TRANSISTOR EFECTO DE CAMPO BASE GRAFENO
(GFET)”
TESIS
PARA OBTENER EL TÍTULO DE:
INGENIERO EN COMUNICACIONES Y ELECTRÓNICA
PRESENTA:
MARTINEZ LOPEZ ANGEL LEONARDO
ASESORES:
DRA. GEORGINA GARCÍA PACHECO
DR. MARIO JIMÉNEZ HERNÁNDEZ
CDMX, MAYO 2019
Agradecimientos
Me van a faltar páginas para agradecer a las personas que se han involucrado en la realización
de este trabajo, sin embargo, merecen reconocimiento especial mi Madre y mi Padre que con
su esfuerzo y dedicación me ayudaron a culminar mi carrera universitaria y me dieron el
apoyo suficiente para no decaer cuando todo parecía complicado, y que con sus palabras
lograban reconciliar mis aflicciones. A mi hermana por ser un gran apoyo y siempre
recordarme lo que en verdad importa en la vida. A mis primos, sobrinos y mi madrina por
ser un pilar importante en mi estancia en la ciudad de México, por hacerme sentir como en
casa y apoyarme en todo. A Todos los quiero mucho.
De igual forma, agradezco a mis directores de tesis: A la Dra. Georgina, por su paciencia,
disposición y su esfuerzo por compartir su conocimiento conmigo, gracias por iniciar mi
formación científica que en un futuro será un pilar de mi vida entera, por todo su apoyo le
quedo infinitamente agradecido. Al Dr. Mario, por ser un excelente profesor y por su siempre
buena disposición y apoyo en este proceso que ha significado la tesis ya que sin el no hubiese
podido encontrar un tema que tanto me gusta como él de este trabajo.
Hoy puedo sentirme dichoso y motivado, por haber trabajado con excelentes científicos como
lo son mis asesores.
Al IPN por mi formación académica y personal, por los retos y por las experiencias que se
me brindó en mi carrera universitaria.
A mis amigos que también formaron parte de mi experiencia en una nueva ciudad, me
enseñaron muchas cosas he hicieron de mi estancia como foráneo más amena he interesante.
A mi mejor amigo por compartir he impulsar la ñoñez que habita en nosotros, complementar
ideas, vivir los aciertos y los éxitos, y hacer de experiencias que recordaré para siempre con
alegría (la mayoría del tiempo).
1
CONTENIDO ÍNDICE DE FIGURAS ...................................................................................................................................... 2
ÍNDICE DE TABLAS ........................................................................................................................................ 3
INTRODUCCIÓN .............................................................................................................................................. 4
JUSTIFICACIÓN ............................................................................................................................................... 5
OBJETIVOS ....................................................................................................................................................... 7
OBJETIVO GENERAL: ................................................................................................................................ 7
OBJETIVOS PARTICULARES: ................................................................................................................... 7
CAPÍTULO I: ..................................................................................................................................................... 8
FUNDAMENTOS TEÓRICOS Y ESTADO DEL ARTE ............................................................................ 8
I.1 TRANSISTORES. .................................................................................................................................... 8
I.1.1 TRANSISTORES BJT. ..................................................................................................................... 8
I.1.2 TRANSISTOR MOSFET. ............................................................................................................... 10
I.1.2.1 TRANSISTOR MOSFET CON ESTRUCTURA DE EMPOBRECIMIENTO. .......................... 11
I.1.2.2 TRANSISTOR MOSFET CON ESTRUCTURA DE ENRIQUECIMIENTO. ........................... 14
I.1.2.3 CIRCUITO EQUIVALENTE A PEQUEÑA SEÑAL. ................................................................ 16
I.1.2.4 ECUACIONES PARA LA MEDICIÓN DEL DESEMPEÑO DEL MOSFET. .......................... 17
I.2 ESTADO DEL ARTE ............................................................................................................................ 20
I.2.1 MATERIALES USADOS EN LA CONTRUCCIÓN DE TRANSISTORES. ............................... 20
I.2.2 ANTECEDENTES DEL GRAFENO. ............................................................................................ 21
I.2.2.1 PROPIEDADES DEL GRAFENO. ............................................................................................. 21
I.2.3 TRANSISTOR GFET. .................................................................................................................... 24
CAPÍTULO II................................................................................................................................................... 30
METODOLOGÍA EXPERIMENTAL ......................................................................................................... 30
CAPÍTULO III ................................................................................................................................................. 32
FABRICACIÓN .......................................................................................................................................... 32
III.1 GRAFENO COMERCIAL .............................................................................................................. 32
III.2 ESTRUCTURA DEL MOSFET BASE GRAFENO. ...................................................................... 32
III.3 DISEÑO DEL TRANSISTOR. ....................................................................................................... 33
III.4 DEPÓSITO DE LOS CONTACTOS. ............................................................................................. 34
CAPÍTULO IV ................................................................................................................................................. 37
EVALUACIÓN ELÉCTRICA ..................................................................................................................... 37
IV.1 CARACTERIZACIÓN ELÉCTRICA. ............................................................................................ 37
CONCLUSIONES ............................................................................................................................................ 47
2
REFERENCIAS ............................................................................................................................................... 49
APÉNDICE A .................................................................................................................................................. 52
APÉNDICE B................................................................................................................................................... 55
ESPECIFICACIONES DE KEITHLEY 4200-SCS ..................................................................................... 55
ESPECIFICACIONES DE LA ESTACIÓN DE PRUEBAS MSTECH MST800C .................................... 56
ÍNDICE DE FIGURAS Figura 1. Estructura básica de un transistor de unión bipolar [5] ....................................................................... 9
Figura 2. Funcionamiento interno del BJT [5]. ................................................................................................ 10
Figura 3. Estructura típica del MOSFET con vista 3D [8] ............................................................................... 11
Figura 4. Estructuras de empobrecimiento de un transistor MOSFET [5] ....................................................... 12
Figura 5. Voltaje de compuerta dependiente del modo de funcionamiento del transistor [5]. ......................... 12
Figura 6 Reducción de portadores debido al VG [7]. ....................................................................................... 13
Figura 7 Comportamiento de la corriente de ID [7]. ......................................................................................... 13
Figura 8. Estructura de MOSFET de enriquecimiento [7]. ............................................................................... 15
Figura 9. Canal formado debido a VG > VTH [7]. ............................................................................................. 15
Figura 10. Comportamiento de corriente ID en función del voltaje de compuerta [7]. ..................................... 16
Figura 11. Circuito equivalente de un transistor MOSFET a frecuencias bajas [10]. ...................................... 17
Figura 12. Representación de conductividad de algunos materiales [9]. .......................................................... 20
Figura 13. Estructura atómica del grafeno, los puntos rojos y azules representan carbonos. Un punto azul y
uno rojo, son una base de una red triangular de Bravais [14] ........................................................................... 21
Figura 14. Izquierda: Enlaces en el grafeno. Centro: Estructura del grafeno formada por dos redes triangulares
interpenetrantes (a1 y a2 son los vectores de la red unitaria), δ= 1,2,3 son los vectores vecinos más cercanos
Derecha: correspondiente zona de Brillouin. Los conos de Dirac están ubicados en los puntos K y K’ [17]. . 23
Figura 15. Estructura de bandas del grafeno [18]. ............................................................................................ 23
Figura 16. Algunas estructuras de transistores GFET [10] ............................................................................... 24
Figura 17. Triángulo de aplicación ................................................................................................................... 30
Figura 18. Proceso de construcción del GFET. ................................................................................................ 31
Figura 19. Procedimiento para la caracterización eléctrica .............................................................................. 31
Figura 20. Oblea de grafeno comercial sobre sustrato de Si/SO2/grafeno ........................................................ 32
Figura 21. Estructura física del transistor GFET .............................................................................................. 33
Figura 22. Máscaras de sombras (a) 10x10mm, (b)10x8mm y (c) 8x8mm ...................................................... 33
Figura 23. Grafeno dañado durante el proceso de fotolitografía ...................................................................... 34
Figura 24. Máscaras de sombras de acero, (a) 8x8mm,(b)10x10mm y (c) 10x8mm ....................................... 35
Figura 25. Transistores GFET. ......................................................................................................................... 35
Figura 26. Proceso de limpieza de la oblea de Si. ............................................................................................ 36
Figura 27. Resultados de VG de -10V a 10V, con VDS de -2V, 3V y 7V, en rojo puntos de mínima
conducción. ...................................................................................................................................................... 38
Figura 28. Contactos de Cu/Ti depositados sobre grafeno ............................................................................... 39
Figura 29. VDS desde 1V a 15V con VG de -10V a 10V en intervalos de 2V ................................................ 41
Figura 30. Conductividad ambipolar del GEFT, a la izquierda la conductividad tipo p, a la derecha
conductividad tipo n. ........................................................................................................................................ 42
Figura 31. Capacitancias de Compuerta-Fuente ............................................................................................... 43
Figura 32. Resultados de VG de -20V a 20V, con VDS de -3V, .1V y 10V. ................................................... 45
Figura 33. VDS desde 1V a 15V con VG de -20V a 20V en intervalos de 1V. ............................................... 45
3
ÍNDICE DE TABLAS
Tabla 1. Transistores base grafeno reportados en la literatura.........................................................................25
Tabla 2 Comparación de voltajes y corrientes de interés..................................................................................40
Tabla 3. Capacitancias Compuerta-Fuente, número de portadores y movilidad de efecto de campo...............44
4
INTRODUCCIÓN
El transistor ha sido uno de los más grandes inventos de la historia de la humanidad, marcó
una nueva era tecnológica y permitió que la electrónica se desarrollara de manera
significativa. Se han construido desde entonces, microprocesadores, microcontroladores,
circuitos de potencia, circuitos de precisión, amplificadores operacionales, etc.; que ahora
son parte indispensable de nuestra vida diaria.
Actualmente, el silicio es la base de construcción de los circuitos y componentes electrónicos
comerciales. No obstante, el desarrollo de nuevos materiales con propiedades más novedosas,
como el grafeno, prevé una revolución electrónica, que en combinación con los avances que
se han presentado en los polímeros, se empiezan a difundir nuevos adjetivos calificativos
como electrónica flexible o electrónica orgánica. Proveyendo nuevas características a la
electrónica, además de mejorar su velocidad, precisión y disminuyendo cada vez más su
tamaño y el consumo de energía.
El grafeno es un material muy peculiar, se pensaría que su conductividad es menor a la de
los metales; no obstante, presenta una conducción equiparable a ellos, por no tener banda
prohibida, es decir, la banda de conducción y valencia están juntas [1]. Lo que conlleva a un
transporte cuasi metálico. Aunque existen muchas más propiedades interesantes del grafeno
y su aplicación en el campo científico y tecnológico está siendo un parteaguas para el
desarrollo tecnológico futuro.
Actualmente, los fabricantes de chips están muy interesados en la investigación de las
propiedades y aplicaciones del grafeno, y se está considerando a éste como el futuro sustituto
de la tecnología a base silicio. Por tanto, introducir al grafeno como parte de la configuración
de un transistor de efecto de campo (GFET) dará la pauta para observar los beneficios que
puedan emanar de él.
5
JUSTIFICACIÓN
En la actualidad, el desarrollo tecnológico demanda que los dispositivos electrónicos puedan
ofrecer un excelente rendimiento, para que se puedan obtener velocidades de procesamiento
más altas, y tengan también un menor consumo de energía. Lo anterior, obliga a que la
electrónica responda ante estos nuevos requerimientos; además de una marcada tendencia a
la miniaturización como lo establece la ley de Moore [2]. La cual menciona que el número
de dispositivos por unidad de área se duplica cada año y medio en un circuito integrado.
Consecuentemente, la miniaturización obligó al desarrollo de micro-herramientas, que con
el paso del tiempo se consolidaron como un grupo de instrumentos y técnicas conocido como
tecnología MEMS (Micro Electro Mechanical System) [3]. Estos dispositivos son
manufacturados usando procesos y materiales basados en técnicas de fabricación de los
circuitos integrados.
Un logro de la aplicación de esta tecnología son los microprocesadores, que son utilizados
mayormente en computadoras, celulares, etc. Dentro de un microprocesador, existe un
número enorme de dispositivos que se encargan de controlar las señales eléctricas, de forma
tal que, se pueda interpretar esto como datos (0, 1 bits), para esto se necesita el empleo de los
transistores.
Las características particulares de los transistores MOSFET (transistor de efecto de campo-
metal-oxido-semiconductor), implican que a partir de un voltaje aplicado a dos de sus
terminales (Compuerta-Fuente), se puede controlar la corriente que circula entre otras 2 de
sus terminales (Drenaje-Fuente). La descripción anterior, es la base para el entendimiento del
comportamiento del GFET.
La velocidad de conmutación de este tipo de dispositivos está dada generalmente en nano
segundos y poseen un voltaje de saturación también alto, su respuesta en frecuencia es
también alta, de alrededor de 60Ghz [4], además de que su punto de operación no es afectado
significativamente cuando hay incremento de temperatura [5]. Siendo estas características
las que hacen al dispositivo MOSFET tan atractivo en la tecnología actual.
Actualmente, el Silicio, Germanio, GaAs son la base de construcción de los circuitos y
componentes electrónicos comerciales. No obstante, el desarrollo de nuevos materiales con
6
propiedades más novedosas, como el grafeno, ha iniciado la investigación y desarrollo de
una nueva generación de transistores GFET.
El grafeno es un material bidimensional, es decir tiene un espesor equivalente a plano
atómico, su transparencia es de 97.7%, tiene una movilidad electrónica de 200,000
𝑐𝑚2𝑉−1𝑠−1 característica que lo hace apto para su aplicación en electrónica ultrarrápida [6].
Debido al comportamiento de los materiales utilizados en los transistores actuales, se generan
efectos parásitos, como capacitancia y resistencia eléctrica, la implementación del grafeno
en estos casos pretende minimizar los efectos negativos en los dispositivos. Todas éstas
características fueron motivo de la selección del grafeno, como material principal para su
aplicación dentro del dispositivo.
En el presente trabajo, se harán uso de las herramientas que proporciona la tecnología MEMS
para construir el transistor GFET, el cual se evaluará eléctricamente, y de esta manera
conocer su comportamiento.
Finalmente, lograr una mejor respuesta eléctrica del GFET, permitirá extender su campo de
aplicación. Por ejemplo, se ha reportado en simulaciones realizadas la conversión de energía
térmica a eléctrica implementando grafeno. Usando una red de transistores es factible
construir termo-generadores, que además de ser pequeños, sean eficientes y el calor que
genera un circuito electrónico sea aprovechado para transformarlo en electricidad y
retroalimentarla al sistema. Con lo cual, habrá un mayor ahorro de energía al disminuir el
consumo energético del sistema.
7
OBJETIVOS
OBJETIVO GENERAL:
Estudiar el comportamiento eléctrico del transistor de efecto de campo de grafeno (GFET) a
temperatura ambiente.
OBJETIVOS PARTICULARES:
• Diseñar el transistor GFET
• Construir el transistor GFET con tecnología MEMS sobre una oblea de silicio con una
monocapa de grafeno comercial.
• Evaluación eléctrica del transistor a temperatura ambiente
8
CAPÍTULO I:
FUNDAMENTOS TEÓRICOS Y ESTADO DEL ARTE
I.1 TRANSISTORES.
Cuando Walter H. Brattain y John Barden, en 1947 lograron demostrar la acción
amplificadora del primer transistor en los laboratorios Bell. La electrónica tomó un nuevo
rumbo: El nacimiento del estado sólido. A diferencia de otros dispositivos como el bulbo, el
transistor es más compacto, la disipación de la energía se redujo significativamente y la
potencia con la que funcionan es mucho menor que los dispositivos que se usaban antes de
su nacimiento del transistor [7].
Un transistor está constituido por 3 partes: 2 regiones de un material tipo P, y una de un
material N, o bien, en sentido inverso, 2 partes de material N y una de tipo P. Otra
característica notable de los transistores es que constan de 3 terminales (base, colector y
emisor para el BJT o compuerta, drenaje y fuente para el MOSFET), 2 de las cuales hacen
circular una corriente y la tercera controla su flujo de corriente. Con lo cual, la electrónica
tuvo un dispositivo con la capacidad de amplificar señales, desarrollar circuitos lógicos,
dispositivos de memoria, entre otros [8, 7].
Existen varios tipos de transistores, 2 de los más importantes son el BJT y los de la familia
FET. Cada uno juega un papel muy importante en distintas aplicaciones en la tecnología
actual.
Los transistores con estructura FET son de particular interés de este trabajo, los cuales serán
abordados con profundidad en las secciones subsecuentes.
I.1.1 TRANSISTORES BJT.
Los transistores de unión bipolar (BJT) constan de 3 terminales: emisor, base y colector
Figura 1. Cada una de ellas está conectada a un material P o N, por lo cual reciben el nombre
de PNP o NPN [5].
9
Figura 1. Estructura básica de un transistor de unión bipolar [5]
Cada parte del transistor se encuentra apropiadamente dopada (Dx donde x es la región del
transistor, base B, colector C y emisor E), esta proporción de dopaje es: DE >DC > DB. En la
Figura 1 se observa que la región de la base tiene un espesor menor que las otras 2 regiones
del transistor, esta dimensión es de aproximadamente 1/150 del grosor total de las 3 capas
que conforman el transistor. Esto se hace para que el nivel de portadores esté limitado, y por
ende también la conductividad de ese material [7].
El BJT funciona dependiendo cómo se polarice, es decir, de qué manera se le conecten las
fuentes de alimentación. Dado que el transistor bipolar está constituido de uniones P y N, los
portadores mayoritarios y minoritarios de ambos materiales serán atraídos y repelidos,
causando recombinación de portadores o una corriente, ya que los polos de la fuente de
alimentación afectarán el comportamiento de este dispositivo [5].
En la Figura 2 se observa cómo se propagan los portadores dentro del transistor NPN. En el
emisor se tiene una gran cantidad de electrones libres (material N) debido a que es la región
más dopada del BJT, entonces ésta corriente eléctrica circula con facilidad por la unión BE,
cuando se le polariza directamente, ya que se comporta como un diodo en directa, pero esto
ocasiona que haya una recombinación de portadores y también una zona de empobrecimiento
o vaciamiento, pues la base está hecha de material tipo P, pero aun así sigue existiendo un
flujo pequeño de electrones en la terminal de la base. Los electrones del colector son atraídos
por la parte positiva de la fuente de alimentación, y los electrones del emisor son repelidos
por la parte negativa de la fuente; por lo tanto, existe una corriente el colector que resulta ser
más pequeña que la del emisor en la Figura 2 se puede observar esto último [5].
10
I.1.2 TRANSISTOR MOSFET.
En esta sección se describe el transistor de efecto de campo, en particular una de sus
estructuras más conocidas y aplicadas: “Metal-óxido-semiconductor”. En este trabajo el
entendimiento del comportamiento eléctrico de este tipo de dispositivos permite una
extrapolación de las características de la tecnología MOSFET al GFET, debido a que la
estructura física de ambos es muy parecida. En principio, el GFET podrá ser entendido como
un derivado de la tecnología de efecto de campo.
Estos dispositivos obtienen su nombre debido a su principio de funcionamiento y de su
estructura física, Transistor de efecto de campo de metal-óxido-semiconductor, MOSFET
(Metal-Oxide-Semiconductor Field Effect Transistor) por sus siglas en inglés. Este tipo de
transistor consiste en 3 regiones metálicas, Drenaje (D, Drain), Fuente (S, Source) y
Compuerta (G, Gate), que se conectan a secciones con materiales tipo P y tipo N, los cuales
conforman el canal del transistor (Figura 3) [8].
La denominación FET deriva de lo siguiente: Cuando se le aplica una diferencia de potencial
a la compuerta (G), se presenta un campo eléctrico (positivo o negativo dependiendo de la
Figura 2. Funcionamiento interno del BJT [5].
11
polaridad con la que se alimenta G) que controla el flujo de electrones que circula por el canal
del transistor. Se les llama también unipolares ya que solo un tipo de portadores -electrones
o huecos- son los que intervienen en su funcionamiento [9].
Su modo de trabajo puede variar dependiendo del propósito deseado. De lo anterior se
derivan 2 maneras de operar del MOSFET, ya que la propia construcción del dispositivo
determina cómo son afectados los portadores en el canal, estos 2 son: el de enriquecimiento
y el de empobrecimiento.
I.1.2.1 TRANSISTOR MOSFET CON ESTRUCTURA DE
EMPOBRECIMIENTO.
En la estructura de empobrecimiento, tradicionalmente se tiene un canal de material tipo N,
que conecta la terminal de drenaje con la fuente, éste se encuentra sobre un substrato de
material tipo P. El drenaje y la fuente se ponen a los extremos del canal, mientras que la
compuerta se coloca sobre el óxido, que comúnmente es SiO2. También es posible la
configuración inversa, si el canal es tipo P, el sustrato será tipo N. En la Figura 4 se puede
observar ambas estructuras. Cabe señalar que no existe conexión eléctrica entre el canal con
la compuerta del dispositivo, ya que el dióxido de silicio proporciona una impedancia muy
alta del orden de 106 [7].
Figura 3. Estructura típica del MOSFET
con vista 3D [8]
12
El transistor con estructura MOS, requiere de la aplicación de dos diferencias de potencial,
el denominado voltaje de compuerta (VG) y el voltaje aplicado en las terminales drenaje-
fuente (VDS). Para el análisis de este dispositivo, inicialmente el VG =0, mientras que se
aplica un VDS. En la Figura 5b se puede observar que los electrones del canal son atraídos
por el potencial positivo de la fuente de voltaje, esto genera una corriente que se denomina
IDSS (corriente de drenaje fuente de saturación). De la Figura 4 se desprende una situación, el
voltaje que se le aplicará a la compuerta para que el transistor de empobrecimiento funcione,
depende exclusivamente del material con el que está construido el canal, esto se puede
observar en la Figura 5 [7, 5].
Como ya se había mencionado, VG controla los portadores del canal, de la siguiente manera:
cuando una carga positiva se junta con una negativa, la resultante es una carga neutra, en este
Figura 4. Estructuras de empobrecimiento de un transistor MOSFET [5]
Figura 5. Voltaje de compuerta dependiente del modo de funcionamiento del
transistor [5].
13
caso cuando los electrones (-) del material N ocupan los huecos (+) del material P se le llama
recombinación, lo que significa también, que el número de portadores de ambos materiales
se ve reducido, bajo este principio es a través del cual, los transistores MOSFET pueden
controlar la conductividad de en el canal, ya que VG atrae o repele los portadores que se
mueven en él. En el caso de la estructura de empobrecimiento se utiliza un voltaje negativo
para hacer que los electrones se muevan hacia el substrato, y así cerrar el canal. En la Figura
6 se puede observar a detalle lo anterior [7].
El comportamiento de los portadores se puede observar en las curvas Corriente voltaje de la
siguiente figura:
La gráfica de la Figura 7a, proporciona información del comportamiento de la corriente
respecto al voltaje de compuerta fuente, ID aumenta rápidamente cuanto más positivo sea el
Figura 6 Reducción de portadores debido
al VG [7].
(b) Gráfica de ID vs VGS (a) Gráfica de ID vs VGS
Figura 7 Comportamiento de la corriente de ID [7].
14
voltaje de compuerta. Para la Figura 5 (izquierda), se puede describir ID mediante la siguiente
ecuación (ecuación de Shokley) [7]:
𝐼𝐷 = 𝐼𝐷𝑆𝑆 (1 −𝑉𝐺𝑆
𝑉𝑝)
2
Ecuación 1
La Figura 7b describe el comportamiento de la corriente que circula por el canal cuando el
voltaje de la compuerta varía, se puede observar que cuanto más positivo es VG más grande
es la corriente drenaje-fuente, esto se debe a que el canal se va ensanchando por lo tanto
existe un mayor número de portadores que conforman el canal, también se observa que la ID
es independiente de VDS y cuando VG alcanza un voltaje muy negativo el canal desaparece,
a éste voltaje se le llama voltaje de ruptura VTH.
I.1.2.2 TRANSISTOR MOSFET CON ESTRUCTURA DE
ENRIQUECIMIENTO.
Este dispositivo sólo opera en modo enriquecimiento, a diferencia del de empobrecimiento
que tiene la capacidad de operar de ambas maneras. Esto se debe a que este dispositivo no
tiene un canal físico construido (Figura 8). Cuando el voltaje en la compuerta es lo
suficientemente grande para reacomodar a los portadores y formar un canal entre D-S,
entonces se le llama voltaje de umbral VTH. En este caso los portadores minoritarios
(electrones) son los que comunican la fuente y drenaje [3,4].
15
Cuando VG > VTH los portadores minoritarios del substrato se depositan en una capa delgada
entre drenaje-fuente. Por lo tanto, la corriente IDS sólo existe cuando el canal está formado
Figura 9.
Figura 8. Estructura de MOSFET de enriquecimiento [7].
Figura 9. Canal formado debido a VG > VTH
[7].
16
Se puede observar que ahora el MOSFET de enriquecimiento tiene una respuesta diferente
que el de empobrecimiento. La diferencia radica en que la corriente ID decrece en función de
que tan positivo sea VG Figura 10a; y, por lo tanto, crece cuando VG se vuelve más negativo
Figura 10b, independientemente del voltaje de DS, la corriente que circula en drenaje fuente
se vuelve una función del potencial aplicado en la compuerta siempre y cuando éste supere
el voltaje de umbral. Su ecuación característica es la siguiente:
𝐼𝐷 = 𝑘 (𝑉𝐺𝑆 − 𝑉𝐺𝑆(𝑇𝐻))
2
Ecuación 2
I.1.2.3 CIRCUITO EQUIVALENTE A PEQUEÑA SEÑAL.
En la región de saturación se puede realizar un análisis del comportamiento del MOSFET.
En la Figura 11, se puede observar que el MOSFET es el transistor que presenta mejores
características en la resistencia de entrada; debido a que, al ser muy grande, el dispositivo no
consume corriente de la fuente de alimentación que proporciona la señal VG. Hay que señalar
que el circuito de salida del transistor se comporta como una fuente de corriente constante
[9].
Figura 10. Comportamiento de corriente ID en función del voltaje de
compuerta [7].
17
I.1.2.4 ECUACIONES PARA LA MEDICIÓN DEL DESEMPEÑO DEL
MOSFET.
Para describir el comportamiento del dispositivo, se emplean una serie de ecuaciones, para
ello se requiere tener presente la siguiente nomenclatura:
𝑉𝐺𝑆, 𝑉𝐷𝑆: voltajes de terminal en CD.; 𝑉𝐺𝑆𝑖, 𝑉𝐷𝑆𝑖: voltajes intrínsecos en CD.; 𝑄𝑐ℎ: carga
móvil de canal; 𝐿𝑐ℎ, 𝑊𝑐ℎ: largo y ancho del canal respectivamente; 𝐶𝐺: capacitancia de
compuerta. En la expresión 𝜇𝐹𝐸, 𝐶𝐺es la capacitancia de compuerta por unidad de área;
𝑅𝑆, 𝑅𝐷: son las resistencias serie de la fuente y drenaje respectivamente. Expresiones para la
terminal y Transconductancia intrínsecas, conductancia de drenaje, capacitancia compuerta-
fuente y compuerta-drenaje, y frecuencia de corte para el circuito equivalente y
comportamiento del FET se muestra en la Figura 11 [10] .
Definiciones:
Transconductancia de la terminal:
𝑔𝑚𝑡 =𝑑𝐼𝐷
𝑑𝑉𝐺𝑆|
𝑉𝐷𝑆=𝑐𝑜𝑛𝑠𝑡𝑎𝑛𝑡𝑒
Ecuación 3
Esta expresión se define por el cambio de la corriente de drenaje (𝐼𝐷), cuando el Voltaje de
compuerta-fuente (𝑉𝐺𝑆) varía. Manteniendo un voltaje constante en Drenaje-fuente (𝑉𝐷𝑆).
Figura 11. Circuito equivalente de un transistor MOSFET a frecuencias bajas [10].
18
Transconductancia intrínseca
𝑔𝑚 =𝑑𝐼𝐷
𝑑𝑉𝐺𝑆𝑖|
𝑉𝐷𝑆𝑖=𝑐𝑜𝑛𝑠𝑡𝑎𝑛𝑡𝑒
Ecuación 4
Se define transconductancia intrínseca como la una razón de cambio de 𝐼𝐷, cuando el 𝑉𝐺𝑆𝑖
varía. Manteniendo un voltaje 𝑉𝐷𝑆𝑖 constante. Entendiendo a 𝑉𝐺𝑆𝑖 como el voltaje menor al
voltaje de umbral, es decir, el voltaje al cual el transistor no genera las zonas de vaciamiento
o genera un canal. 𝑉𝐷𝑆𝑖 es el voltaje al cual 𝐼𝐷 es la máxima corriente que aparece en el canal
Drenaje-fuente cuando 𝑉𝐺𝑆 = 0.
Conductancia de drenaje-fuente
𝑔𝑑𝑠 =1
𝑟𝑑𝑠=
𝑑𝐼𝐷
𝑑𝑉𝐷𝑆𝑖|
𝑉𝐺𝑆𝑖=𝑐𝑜𝑛𝑠𝑡𝑎𝑛𝑡𝑒
Ecuación 5
Es definida como el inverso de 𝑟𝑑𝑠, que es la resistencia eléctrica que presenta el canal del
MOSFET. Como se había comentado anteriormente, el canal cambia su tamaño en cuanto
existe un cambio en 𝑉𝐺𝑆 , pero en este caso una sección de la respuesta del transistor Figuras
[7b,10b], en el que la corriente aumenta o disminuye cuando se varía el 𝑉𝐷𝑆𝑖. Entonces, se
dice que el MOSFET se comporta como una resistencia variable.
Capacitancia compuerta-fuente
𝐶𝐺𝑆 = −𝑑𝑄𝑐ℎ
𝑑𝑉𝐺𝑆𝑖|
𝑉𝐷𝑆𝑖=𝑐𝑜𝑛𝑠𝑡𝑎𝑛𝑡𝑒
Ecuación 6
Se define como la cantidad de cargas que se mueven en el canal cuando 𝑉𝐺𝑆𝑖 cambia, este
efecto juega un papel muy importante para determinar la frecuencia de corte del MOSFET.
Capacitancia compuerta-drenaje
19
𝐶𝐺𝐷 = −𝑑𝑄𝑐ℎ
𝑑𝑉𝐷𝑆𝑖|
𝑉𝐺𝑆𝑖=𝑐𝑜𝑛𝑠𝑡𝑎𝑛𝑡𝑒
Ecuación 7
Se define como la cantidad de cargas que se mueven en el canal cuando 𝑉𝐷𝑆𝑖 cambia, junto
con la 𝐶𝐺𝑆 afectan el valor de la frecuencia de corte del MOSFET.
Frecuencia de corte
𝑓T =𝑔𝑚
2𝜋
1
(𝐶𝐺𝑆 + 𝐶𝐺𝐷)[1 + 𝑔𝑑𝑠(𝑅𝑆 + 𝑅𝐷)] + 𝐶𝐺𝐷𝑔𝑚(𝑅𝑆 + 𝑅𝐷)
Ecuación 8
Esta frecuencia se presenta dada la naturaleza de la impedancia Z de 𝐶𝐺𝑆 y 𝐶𝐺𝐷, la cual se
manifiesta cómo:
𝑍 = −𝑖
2𝜋𝑓𝐶
Ecuación 9
Donde f es la frecuencia con la que se está excitando el capacitor, C la capacitancia e i el
número imaginario. Se puede observar que cuando la frecuencia tiende a infinito, la
impedancia se acerca a 0. En la Figura 11 se puede observar que si la frecuencia es muy
grande los capacitores se convierten en cortos circuitos. Si esto pasa entonces el transistor
pierde sus propiedades y deja de funcionar de manera estable y pierde algunas de sus
propiedades, como el control de la corriente etc. La frecuencia de corte es entonces, la
frecuencia hasta la cual podemos utilizar el transistor sin que éste presente problemas en su
funcionamiento.
Movilidad de efecto de campo
𝜇𝐹𝐸 =𝐿𝑐ℎ𝑔𝑚
𝑊𝑐ℎ𝐶𝐺𝑉𝐷𝑆
Ecuación 10
20
Indica la facilidad con que los portadores de carga se mueven dentro del transistor, dada por
las constantes físicas que presenta el MOSFET.
I.2 ESTADO DEL ARTE
I.2.1 MATERIALES USADOS EN LA CONTRUCCIÓN DE
TRANSISTORES.
En cuanto a la propiedad eléctrica los materiales, éstos se clasifican en 3 tipos: Conductores,
semiconductores y dieléctricos de acuerdo con su capacidad de conductividad (-1cm-1). En
la Figura 12 ilustra una escala de conductividad y los rangos de capacidad de cada tipo de
material [9].
Dentro de estos tres grandes grupos, los semiconductores en estado puro presentan
variaciones en su conductividad, cuando son sometidos a diferentes condiciones de
temperatura. No obstante, su conductividad también puede modificarse, si se le dopa con
concentraciones en ppm (porciones por millón) de otros elementos químicos [9]. Los
transistores en la actualidad se hacen de semiconductores como, por ejemplo: Si, Ge, SiC,
GaAs, GaSb, etc.
Figura 12. Representación de conductividad de
algunos materiales [9].
21
I.2.2 ANTECEDENTES DEL GRAFENO.
En 2004, en la Universidad de Manchester, los físicos: Andre Geim y Kostya Novoselov,
extrajeron una monocapa de átomos de carbono de un bloque de grafito. A esta monocapa se
le denominó grafeno. El grafeno es una forma alotrópica del carbono, su estructura está
compuesta por un arreglo de átomos de carbono en forma de hexágono Figura 13 y su espesor
es de un plano atómico, por esta razón, el grafeno se considera un material bidimensional
(2D), debido a que presenta confinamiento cuántico en una dirección [11]. El carbono en el
grafeno presenta una hibridación 𝑠𝑝2, esta hibridación en particular posee 3 enlaces sigma y
uno tipo Π y el ángulo entre enlaces es de 120°. Los átomos del grafeno están densamente
empaquetados en una red cristalina parecida a los hexágonos en un panal de abeja, este
arreglo atómico es el componente básico de otros importantes alótropos de carbono; Puede
envolverse para formar fullerenos de dimensión cero, enrollarse para formar nanotubos de
carbono unidimensionales y apilarse para formar grafito tridimensional [12].
El grafeno se puede obtener mediante varios procesos, de los cuales se destacan 5:
Exfoliación mecánica, reducción química de GO, deposición química de vapor (CVD),
deposición de vapor químico mejorado por plasma (PECVD) y descomposición térmica
sobre SiC y otros sustratos [13].
I.2.2.1 PROPIEDADES DEL GRAFENO.
Él grafeno presenta 5 propiedades relevantes [14, 15, 16] que lo hace un material de interés
potencialmente tecnológico, éstas son:
Figura 13. Estructura atómica del grafeno, los puntos rojos y azules representan carbonos. Un
punto azul y uno rojo, son una base de una red triangular de Bravais [14]
22
1. Alta resistencia mecánica (200 veces más que el acero, es el más resistente del mundo
2. Alta dureza (no se ralla).
3. Flexibilidad (se puede enrollar).
4. Alta conductividad térmica y eléctrica.
5. Material muy ligero, 1 metro cuadrado pesa 0.77 mg
De acuerdo con lo anterior, es un material que reúne características notables y que por esta
razón es denominado el -material de Dios-. Actualmente, la investigación y desarrollo de
aplicaciones base grafeno es un tema común entre la comunidad científica y tecnológica
internacional.
La propiedad de alta conductividad térmica y eléctrica resulta de interés para la fabricación
de transistores MOSFET de alta conmutación (GHz)
La conductividad del grafeno puede ser controlada de 3 maneras: grafeno de área grande en
una dimensión usando nanotubos, polarizando una doble capa de grafeno o aplicando una
fuerza al grafeno [10]. La movilidad electrónica del grafeno se encuentra entre los 10,000 y
200,000 cm2 V-1s-1, todo esto dependiendo de la manera de síntesis del material y condiciones
en las que se encuentre [10]. Altos valores de transporte de campo, para el grafeno y los
nanotubos, las velocidades máximas se encuentran alrededor de 4x107 cm s-1 en comparación
del GaAs que es de 2x107 cm s-1 o los 107 cm s-1 del silicio [10].
El grafeno es una estructura de carbono que se organiza en una red de panal de abeja. Para
que la estructura posea una mayor simetría y cumpla con las condiciones para ser una red de
Bravais, se puede tomar la red de panal de abeja como una red triangular con la base, la cuál
de dos átomos A y B por unidad de celda, con los vectores de base (a1, a2). En la esquina de
la primera zona de Brillouin para el grafeno, hay dos puntos desiguales llamados K y K' que
se conocen como puntos de Dirac. Los puntos de dirección son la transición entre la banda
de valencia y la banda de conducción [17, 18].
23
Figura 14. Izquierda: Enlaces en el grafeno. Centro: Estructura del grafeno formada por dos redes
triangulares interpenetrantes (a1 y a2 son los vectores de la red unitaria), δ= 1,2,3 son los vectores vecinos
más cercanos Derecha: correspondiente zona de Brillouin. Los conos de Dirac están ubicados en los puntos
K y K’ [17].
La relación de dispersión del grafeno se calcula utilizando el modelo de unión fuerte. La
relación de dispersión consiste en dos bandas, la banda de valencia (banda roja inferior) y la
banda de conducción (banda azul superior) Figura 15. El nivel de Fermi se coloca en los
llamados puntos de Dirac en los que las bandas se tocan [17, 18].
Figura 15. Estructura de bandas del grafeno [18].
En la dispersión de energía alrededor de los puntos K, resulta que cerca de estos puntos, la
relación de dispersión de energía de las cuasipartículas es lineal. Normalmente, en los metales
y semiconductores convencionales, la energía debe ser cuadrática en el momento, sin
24
embargo, en el grafeno, la relación de dispersión es lineal y, debido a esta linealidad, el
portador de carga en el grafeno se describe mediante la ecuación de Dirac en lugar de la
ecuación de Schrödinger. En el grafeno, la energía es solo la velocidad multiplicada por el
momento, que no parece una partícula masiva, sino como una partícula de luz (en el grafeno,
la velocidad es 300 veces más pequeña que la velocidad de la luz). En el grafeno sin dopaje,
la energía de Fermi se encuentra exactamente en los puntos de Dirac y esta dispersión en
particular solo es válida en energías bajas [17, 18].
I.2.3 TRANSISTOR GFET.
El primer transistor GFET se reportó en 2007, lo que un fue un todo un hito, y el progreso ha
sido muy rápido desde entonces. Aunque la investigación sobre el grafeno todavía está en
una etapa temprana, los transistores GFET pueden competir con dispositivos que existen
actualmente [10].
Figura 16. Algunas estructuras de transistores GFET [10]
Los GFET con compuerta superior se han construido con grafeno exfoliado, grafeno
depositado sobre metales como níquel y cobre, y grafeno epitaxial; El SiO2, Al2O3 y HfO2
han sido los materiales utilizados como dieléctrico de la compuerta superior. Los canales de
estos transistores de grafeno se han hecho utilizando grafeno de gran superficie, que no tienen
banda prohibida, por lo que no han sido capaces de apagar el flujo de corriente que circula
en el dispositivo Figura 14 [10]. Sin embargo, los transistores que se han investigado
recientemente constan de otro tipo de estructura, que busca controlar las propiedades del
grafeno, para poderlo implementar en este tipo de dispositivos.
A continuación, en la Tabla 1 se presentan ejemplos recientes del uso de grafeno en diferentes
configuraciones de transistores y sus aplicaciones principalmente como sensores:
25
T
abla
1.
Tra
nsi
sto
res
base
gra
fen
o r
epo
rtados
en l
a l
iter
atu
ra.
A
pli
caci
ón
Co
nfi
gu
raci
ón
Sín
tesi
s y
const
rucc
ión
Res
pu
esta
elé
ctri
ca
Ids
vs
Vgs
Ids
vs
Vgs
Transistor 1 [19]
GF
ET
pas
ivad
o
po
r P
oli
vin
il
alco
ho
l (P
VA
)
Po
lid
imet
ilsi
loxan
o
(PD
MS
)
Co
nta
cto
s D
-S d
e T
i 1
nm
(ca
pa
de
adh
esió
n)
/Au
30
nm
d
e
esp
eso
r,
def
inid
as
po
r
foto
lito
gra
fía.
C
anal
: an
cho
=
10
um
, la
rgo
8=
um
.
Gra
fen
o
crec
ido
po
r
CV
D en
u
na
ho
ja d
e
cob
re
de
25
nm
. S
e
tran
sfie
re e
l gra
fen
o a
un
a ho
ja
de
Si
con
SiO
2 d
e 2
00
nm
.
Transistor 2 [20]
Sen
sor
de
Ph
Co
nta
cto
s D
-S T
i d
e 30
nm
de
esp
eso
r y
Au
d
e 22
0n
m
de
esp
eso
r. C
anal
: an
cho
= 5
mm
,
larg
o =
600
um
.
Gra
fen
o
crec
ido
po
r
CV
D,
G d
e 2
0n
m.
Se
cub
re
con
HfO
2
po
r
AL
D,
Las
te
rmin
ales
de
D-S
Se
cub
ren
con
HfO
2 y s
ob
re e
llo
s se
dep
osi
ta
un
a ca
pa
de
PD
MS
par
a as
ilar
lo
s
elec
tro
do
s.
Co
mo
die
léct
rico
se
u
tili
za
Al 2
O2
de
2
nm
d
e
esp
eso
r y l
a es
tru
ctu
ra
se m
on
ta s
ob
re v
idri
o.
26
A
pli
caci
ón
Co
nfi
gu
raci
ón
Sín
tesi
s y
const
rucc
ión
Res
pu
esta
elé
ctri
ca
Ids
vs
Vgs
Ids
vs
Vgs
Transistor 3 [21]
Sen
sor
de
Glu
cosa
y A
DN
mo
no
cate
nar
io
(ssD
NA
)
Co
nta
cto
s D
-S s
on
de
Au
50
nm
de
esp
eso
r d
epo
sita
das
po
r
spu
tter
ing,
G d
e A
l 1
4u
m.
Gra
fen
o
crec
ido
po
r
CV
D,
So
bre
vid
io
pre
cosi
do
de
1u
m
de
esp
eso
r co
n
Par
ilen
o
C,
la
estr
uct
ura
mec
ánic
a co
nsi
ste
en
pap
el
mic
rofu
ídic
o
bid
imen
sio
nal
q
ue
con
form
a el
die
léct
rico
d
e la
com
pu
erta
. U
na
ho
ja
de
alu
min
io s
e co
loca
sob
re
el
pap
el
com
o
com
pu
erta
.
Transistor 4 [22]
GO
FE
T c
on
y s
in
trat
amie
nto
térm
ico
Co
nta
cto
s D
-S
de
Au
. C
anal
:
anch
o=
65
um
, la
rgo
=7
5u
m.
El
óxid
o
de
gra
fen
o
po
r H
um
mer
s
mo
dif
icad
o,
pre
sen
ta
ban
da
pro
hib
ida
de
apro
xim
adam
ente
1.7
eV,
tipo
P.
El
GO
es
dep
osi
tad
o
sob
re
un
a o
ble
a d
e S
i co
n
30
0n
m d
e S
iO2.
Transistor 5 [23]
GF
ET
Co
nta
cto
s D
-S
de
Cu/N
i.
def
inid
os
po
r fo
toli
togra
fía.
Co
mp
uer
ta e
s d
e C
r 5
nm
/ A
u
45
nm
. C
anal
: an
cho
=20
0u
m,
larg
o=
2.5
a 1
0 u
m
Gra
fen
o
crec
ido
po
r
CV
D.
Su
stra
to
de
Si/
SiO
2.
27
A
pli
caci
ón
Co
nfi
gu
raci
ón
Sín
tesi
s y
const
rucc
ión
Res
pu
esta
elé
ctri
ca
Ids
vs
Vgs
Ids
vs
Vgs
Transistor 6 [24]
GF
ET
co
n
com
pu
erta
sup
erio
r.
Co
nta
cto
s D
-S d
e C
u d
e 2
5n
m.
Can
al:
anch
o=
4u
m,
larg
o=
16
um
.
Gra
fen
o
crec
ido
po
r
CV
D.
Uti
liza
nd
o
un
a
com
pu
erta
d
ielé
ctri
ca
de
Al 2
O3.
Su
stra
to d
e
Si
con S
iO2 d
e 2
85
nm
de
esp
eso
r. Y
su
stra
to
de
vid
rio.
Transistor 7 [25]
GF
ET
po
r D
CT
D-S
d
e T
i d
e 1
0n
m
/ A
u
de
10
0n
m,
sin
teti
zad
as
po
r
lito
gra
fía.
Can
al:
anch
o=
1u
m,
larg
o =
10u
m
Gra
fen
o d
e 4
-9 c
apas
ob
tenid
o
po
r D
CT
.
Su
stra
to d
e S
i ti
po
P
con
20
-50
nm
de
SiO
2.
28
A
pli
caci
ón
Co
nfi
gu
raci
ón
Sín
tesi
s y
const
rucc
ión
Res
pu
esta
elé
ctri
ca
Ids
vs
Vgs
Ids
vs
Vgs
Transistor 8 [26]
GF
ET
de
alta
vel
oci
dad
.
La
frec
uen
cia
de
cort
e en
est
e
dis
po
siti
vo
es
de
10
0G
Hz
a
30
0G
Hz.
Co
nta
cto
s D
-S
de
Ti
de
70
nm
/Au
d
e 5
0n
m
po
r
met
aliz
ació
n.
Se
usa
co
mo
com
pu
erta
u
n
nan
oca
ble
d
e
Co
2S
i (n
úcl
eo)-
Al 2
O
(co
ber
tura
) d
e 1
00
-30
0n
m
de
diá
met
ro p
or
10
um
de
larg
o.
Se
adh
iere
n
mec
ánic
amen
te
ho
juel
as
de
G
al
sust
rato
de
Si
con S
iO2
de
300
nm
de
esp
eso
r.
Transistor9 [27]
GF
ET
de
alta
vel
oci
dad
Co
nta
cto
s D
-S d
e A
u d
e 2
40
nm
de
larg
o.
Se
sin
teti
za
gra
fen
o
po
r cr
ecim
ien
to
epit
axia
l en
S
iC.
Co
mo
co
mp
uer
ta
se
uti
liza
u
n
po
lím
ero
inte
rfac
ial
de
24
0n
m a
50
0n
m d
e es
pes
or
qu
e
es
pu
esta
so
bre
u
na
cap
a d
e H
fO2 ai
slan
te
qu
e ac
túa
cóm
o
die
léct
rico
.
Transistor 10 [28]
GF
ET
mej
ora
do
po
r re
coci
do
.
Co
nta
cto
s D
-S d
e N
i d
e 5
0n
m.
La
com
pu
erta
de
Al
de
5n
m d
e
esp
eso
r es
co
loca
da
sob
re A
l 2O
3
de
150
nm
.
El
gra
fen
o c
reci
do
po
r
CV
D,
la
form
a d
el
gra
fen
o s
e d
efin
e co
n
pla
sma
de
O2.
Su
stra
to
de
Si/
SiO
2,
sin
teti
zad
as
po
r
foto
lito
gra
fía
sim
ple
y
colo
cad
os
sob
re
el
gra
fen
o p
or
dep
osi
ción
térm
ica.
29
A
pli
caci
ón
Co
nfi
gu
raci
ón
Sín
tesi
s y
const
rucc
ión
Res
pu
esta
elé
ctri
ca
Ids
vs
Vgs
Ids
vs
Vgs
Transistor 11 [29]
GF
ET
co
n P
3H
T
Co
nta
cto
s D
-S
Au
d
e 25
nm
dep
osi
tad
os
po
r m
ásca
ra
de
som
bra
s. C
anal
: an
cho =
5m
m,
larg
o =
50u
m.
Gra
fen
o
sin
teti
zado
po
r ex
foli
ació
n
elec
tro
qu
ímic
a.
Su
stra
to d
e S
i/S
iO2. E
l
die
léct
rico
(o
rgán
ico
)
de
la c
om
pu
erta
es
de
P3
HT
.
Transistor 12 [30]
GF
ET
pas
ivad
o
con
PM
MA
/PD
MS
Lo
s el
ectr
od
os
de
D-S
son
de
Ti/
Au
1
5n
m/1
00
nm
. C
anal
:
anch
o =
3m
m,
larg
o =
20
um
.
Gra
fen
o
sin
teti
zado
po
r C
VD
. S
ust
rato
de
Si
con S
iO2 d
e 3
00
nm
de
esp
eso
r. S
e p
asiv
a
la
sup
erfi
cie
con
PM
MA
/PD
MS
Transistor 13 [31]
GF
ET
par
a
com
pro
bar
cal
idad
del
gra
fen
o
G
rafe
no
si
nte
tiza
do
po
r im
pla
nta
ción
d
e
ion
es.
Se
rep
ort
ó
un
peq
ueñ
o do
paj
e P
. se
colo
có
sob
re
un
a
lám
ina
de
Ni
de
1cm
2
sob
re
un
su
stra
to
de
SiO
2/S
i.
30
CAPÍTULO II
METODOLOGÍA EXPERIMENTAL
Para cualquier aplicación nanotecnológica, se requiere de una metodología para poder
desarrollar correctamente el dispositivo que se desea construir, en la Figura 17 se muestran
los tópicos a considerar para la elección de la metodología, el material necesario (sus
propiedades y estructura) y el proceso de fabricación para poder construir el dispositivo.
La Figura 17 resume la importancia del procesamiento del material y de las características
estructurales que éste presente, y estas a la vez son clave para entender la propiedad
explorada, que se evalúa en la aplicación.
Aplicación
Procesamiento
•Procesos defabricación
•Procesos demodificacióndepropiedades
Propiedades
•Mecánicas
•Físicas
•químicas
Estructura
•Subatómica
•Ordenamientoatómico
•Microestructura
•Macroestructura
Figura 17. Triángulo de aplicación
31
Obtención de la oblea de grafeno comercial
Diseño y construcción de máscaras de sombras
Depósito de las terminales Caracterización eléctrica
del transistor a temperatura ambiente
Figura 18. Proceso de construcción del GFET.
De acuerdo con lo expuesto anteriormente, la síntesis que se seguirá para la obtención del
grafeno. En la Figura 18 se expone el método que se sigue para la construcción del transistor.
Una vez concluidas las etapas previamente descritas, la siguiente figura describe el
procedimiento diseñado para la evaluación eléctrica:
Figura 19. Procedimiento para la caracterización eléctrica
Con base en la Tabla 1, se aproximaron los voltajes que se debían aplicar a cada terminal del
transistor. Esto con el fin de buscar condiciones que no arriesgaran a nuestros dispositivos a
corrientes o voltajes demasiado altos o bajos.
Graficar el comprotamiento de Ids con Vgs fijo y Vds variable
Vgs = -10 a 10, cada 2v Vds = 1 a 15 V
Graficar el comportamiento de Ids con Vds fijo y Vgs variable
Vds = -2,3,5 V Vgs = -10 a 10 V
Colocar muestras en el sistema de puntas
Mediciones de prueba
Colocar terminal de compuerta
Cinta doble cara de Cu en contacto con el Si
Limpieza de la oblea con HI al 40%
32
Figura 20. Oblea de grafeno comercial sobre sustrato de Si/SO2/grafeno
CAPÍTULO III
FABRICACIÓN
III.1 GRAFENO COMERCIAL
Como ya se ha mencionado, el objetivo general del presente trabajo es entender el
comportamiento eléctrico en la estructura del transistor de efecto de campo al implementar
grafeno en la estructura típica de los transistores FET a temperatura ambiente. Por lo que se
adquirió una oblea comercia del Si/SiO2/grafeno con la University Wafer Inc. La hoja de
datos proporcionada por el fabricante se encuentra en el APÉNDICE A.
III.2 ESTRUCTURA DEL MOSFET BASE GRAFENO.
El transistor base grafeno, como se ha visto en las páginas anteriores, puede construirse con
estructuras diferentes, las cuales le proporcionan propiedades eléctricas diferentes al
dispositivo. Para fines de esta tesis, la estructura que se eligió fue la de la Figura 21. Esta
estructura consiste en una base de Silicio (Si) que conforma la compuerta “trasera” del
transistor, la oblea tiene por encima una capa de óxido de Silicio (SiO2) que funge como
dieléctrico entre compuerta, y el canal del transistor, conformado por una capa de grafeno.
Las terminales de drenaje (D) y fuente (S) están hechas con Cobre (Cu) / Titanio (Ti)
depositados por la técnica de sputtering.
33
III.3 DISEÑO DEL TRANSISTOR.
Para definir los contactos se utilizó el método de máscara de sombras, se consideraron varios
factores para el diseño de los contactos del transistor: Las limitaciones del equipo que se
utilizará para la construcción del transistor (resolución mínima), las dimensiones de
transistores reportados en la literatura Tabla 1, es decir, ancho de canal, espesor y área de los
contactos. En la siguiente figura se presentan las máscaras diseñadas para construir los
transistores.
Se diseñaron 3 modelos de máscara de sombra debido a que previamente se cortó con láser
la oblea de grafeno comercial en 4 partes. La cada máscara se diseñó con 500um de distancia
entre cada par de contactos (el recuadro rojo denota los pares), para las máscaras de 10x10mm
y 10x8mm, de izquierda a derecha el espacio entre contactos aumenta en 100um por cada
par, y de arriba abajo para la máscara de 8x8mm. Y de arriba abajo cada línea de transistores
Figura 21. Estructura física del transistor GFET
(a) (c)
Figura 22. Máscaras de sombras (a) 10x10mm, (b)10x8mm y (c) 8x8mm
(b)
34
está separada uniformemente con 600m. Los contactos de las máscaras de 10x8mm y
10x10mm, tienen contactos que aumentan su altura de 100um de manera que el contacto
mínimo es de 500x500m, 500x600m, 500x700m y así progresivamente. La máscara de
8x8mm únicamente contiene contactos de 500x500m.
Se tomó la decisión de utilizar el método de máscara de sombras debido a que durante el
proceso de fotolitografía se presentaron problemas, ya que la sustancia reveladora de la resina
reaccionó con el grafeno y éste desapareció del sustrato, imposibilitando el depósito de las
terminales de Drenaje Fuente Figura 23. Las líneas que se ven dentro de las terminales son
el grafeno ya enrollado por el proceso, el resto es el óxido de silicio sin grafeno, es decir, en
toda el área del contacto ya no hay grafeno.
III.4 DEPÓSITO DE LOS CONTACTOS.
Las máscaras de sombras se hicieron con acero inoxidable, se hicieron depósitos de las
terminales de drenaje y fuente del transistor. Se depositó una capa de Ti de 15nm sobre el
grafeno y posteriormente se depositó una capa de 100nm de Cu. Estás dimensiones se
tomaron de las reportadas en la literatura Tabla 1, cabe aclarar que la implementación de Cu
en las terminales del dispositivo se debió a la indisponibilidad del Au.
Figura 23. Grafeno dañado durante el proceso de fotolitografía
35
En la Figura 25 se puede apreciar las obleas con las compuertas de los transistores, dentro
de una caja contenedora.
Debido a que la oblea contenía SiO2, se procedió a limpiar la muestra con ácido Fluorhídrico
al 40%. En la Figura 26 se puede apreciar el proceso de limpieza y pruebas de continuidad.
Figura 24. Máscaras de sombras de acero, (a) 8x8mm,(b)10x10mm y (c)
10x8mm
(a) (b) (c)
Figura 25. Transistores GFET.
36
Figura 26. Proceso de limpieza de la oblea de Si.
Al limpiar los óxidos de la oblea, se observan vapores ácidos en el momento en que el HI
entra en contacto con el SiO2, Estos vapores provocaron un cambio de coloración del sustrato,
este cambio que se propaga desde las esquinas hacia el centro en algunas obleas.
37
CAPÍTULO IV
EVALUACIÓN ELÉCTRICA
IV.1 CARACTERIZACIÓN ELÉCTRICA.
Cómo se ha reportado en la literatura [10], los transistores de grafeno son peculiarmente
diferentes a los comerciales, debido a que la falta de banda prohibida en el grafeno hace que
sea muy difícil o imposible apagarlo (depende de su método de síntesis y la presencia de
band-gap), sin embargo, al igual que en los transistores MOSFET (cómo se vio en el Capítulo
I) los portadores en el dispositivo base grafeno responden al campo eléctrico inducido en la
compuerta, la diferencia entre los 2 dispositivos radica en que, el primero genera una zona
de vaciamiento debido a la recombinación de portadores. Mientras que, en el GFET, el
grafeno en presencia de un campo eléctrico provoca una zona de mínima conducción llamada
“punto de Dirac” [32] .
De acuerdo con la Figura 19, los voltajes de VDS y VG se variaron para obtener 2 tipos de
mediciones: Con VDS fijo y con un VG variable, y con un VG y un VDS variable. Como se
indicó en el Capítulo 2, las mediciones, se realizaron empleando una estación de pruebas
MSTECH MST800C y un Keithley 4200-scs (detalles de los equipos en el APÉNDICE B),
el cual se encargó de realizar un barrido de voltaje y corriente, además de graficar la respuesta
del dispositivo a los estímulos eléctricos.
Para la primera medición se procedió a dejar un VDS con valores de -2V, 3V y 7V, sobre los
transistores de la oblea de 8x8mm. Se realizó un barrido de -10V a 10V en VG con lo cual se
obtuvieron las curvas mostradas en la Figura 27.
38
Al graficar los datos experimentales (Figura 27) de la respuesta de corriente IDS, en función
de los 3 voltajes, VDS, se observa los siguientes aspectos:
1. Los tres comportamientos son señales con ruido.
2. A pesar de lo anterior, es posible observar una tendencia característica en las tres
curvas, a la que se denomina “ambipolar” [33, 34].
3. Los valores de las corrientes, IDS, son del orden de 10-9 a 10-7 A, para los valores más
altos.
4. Se señalan los puntos de Dirac correspondientes para cada uno los voltajes aplicado.
A continuación, se profundizará en cada uno de los puntos anteriores. Primeramente, con el
propósito de verificar si el ruido generado en las señales eléctricas proviene del depósito de
las compuestas, los transistores se observaron en el microscopio óptico. Las imágenes
obtenidas se muestran a continuación.
-3.4500E+0 3.1000E+0
7.0000E+0
1E-13
1E-12
1E-11
1E-10
1E-09
1E-08
-11 -9 -7 -5 -3 -1 1 3 5 7 9 11
Ids[
A]
Vgs[V]
-3Vds 3Vds 7Vds
Figura 27. Resultados de VG de -10V a 10V, con VDS de -2V, 3V y 7V, en rojo puntos de mínima conducción.
39
Figura 28. Contactos de Cu/Ti depositados sobre grafeno
Se puede observar en la Figura 28 que los contactos son un poco más grandes en dimensiones
al diseño de la máscara, teniendo contactos de hasta 1.1mm. Esto se debe a que el haz de
moléculas de Ti y Cu se dispersa al pasar por los orificios de la máscara de sombras,
ocurriendo un proceso análogo al que ocurre en una sombra cuando se aleja o se acerca un
objeto a una fuente lumínica. Se observan también cambios en el contraste de los contactos,
indicando heterogeneidad en la superficie de éstos. Para los transistores base grafeno, el
tamaño de contactos y de canal juegan un papel importante en el comportamiento eléctrico,
ya que un aumento en las dimensiones se traduce en un menor flujo de corriente por el canal,
propiciando una susceptibilidad al ruido como se observa en la gráfica de la Figura 27.
En segundo lugar, el comportamiento “ambipolar” observado en nuestras mediciones, ya ha
sido reportado para el grafeno por Aldrine Abenoja Cagang [21] y J. S. Moon [34], he incluso
dicho comportamiento se ha reportado también para transistores construidos con otro tipo de
materiales como sulfuro de wolframio (WS2) usados por Wan Sik Hwang [33].
40
Como se observa en la Figura 27, el GFET exhibe un comportamiento del tipo p para voltajes
a la izquierda del punto de Dirac, ya que para diferencias de potencial más negativas existe
una mayor corriente, y el comportamiento tipo n es observado para voltajes a la derecha del
punto de Dirac debido al incremento de corriente al producir una diferencia de potencial
positiva, de acuerdo a lo expuesto en el Capítulo I.
En relación con los dos últimos puntos; los valores de las corrientes IDS y los puntos de Dirac,
se realizó una tabla con las corrientes en los extremos de la gráfica y en el punto de mínima
conducción. Se comparan con el transistor reportado en la literatura de J. S. Moon [34], dando
un contraste de voltajes y corrientes en condiciones de VGS similares.
Tabla 2 Comparación de voltajes y corrientes de interés.
Medición
IDS Max. izquierda
[A] a -2VGS
IDS Max. Derecha
[A] a 3VGS IDS Dirac [A] VDS [V]
Puntos de Dirac
en VGS [V]
GFET Ref. [34]
GFET Ref. [34]
GFET Ref. [34]
GFET Ref. [34]
GFET Ref. [34]
1
7.7996
E-12
2.5
E-5
4.6178
E-9
1.46
E-4
1.7198
6
E-13
1.2E-5 -3 0.05 -3.45 -1.5
2
1.1644
E-9
2.0
E-5
2.3055
E-9
1.4
E-4
1.7438
8
E-13
1.1E-5 3 0.05 3.1 -1.4
3
5.3159
E-9
0.7
E-5
0.6205
E-9
8.6
E-5
1.2176
7
E-12
0.7E-5 7 0.05 7.0 -1.2
De la tabla anterior se puede observar que las corrientes en el dispositivo fabricado en este
trabajo responden con corrientes más bajas. Recalcando que los transistores tienen diferentes
dimensiones y los contactos son de materiales distintos, se puede ver una variación en el
comportamiento de la corriente IDS de nuestro dispositivo respecto al de la literatura [34].
41
Para la segunda medición se hizo un barrido de VDS desde 1V hasta 15V, y variando por cada
barrido a VG desde -10V a 10V cada 2V. Así se obtuvieron la familia de curvas de la Figura
29. En esta gráfica también se puede observar una diferencia en la forma en la que IDS
aumenta.
Con las gráficas obtenidas de la caracterización eléctrica, se puede aseverar que la diferencia
de potencial aplicada en la compuerta está afectando a los portadores de carga en el grafeno,
y esto implica que se puede controlar la corriente que circula en el canal del transistor. Para
hacer un contraste de los resultados del comportamiento del GFET se tomó como referencia
el comportamiento del MOSFET convencional de empobrecimiento, mostrado en la Figura
7. Debido a que la estructura de empobrecimiento es similar a la del GFET para voltajes
positivos. Al comparar las gráficas de ambos dispositivos, se puede observar con claridad la
diferencia en el comportamiento de la corriente IDS.
La respuesta eléctrica de las Figura 27 y Figura 29 se presentaron en 3 transistores de la
máscara de 8x10mm, las gráficas corresponden a lo reportado en la literatura, no obstante, la
respuesta se atribuye a un contacto tipo Schottky [33].
-50.0000E-9
000.0000E+0
50.0000E-9
100.0000E-9
150.0000E-9
200.0000E-9
0.00 2.00 4.00 6.00 8.00 10.00 12.00 14.00 16.00
Ids
[A]
Vds [V]
-10Vgs
-8Vgs
-6Vgs
-4Vgs
-2Vgs
0Vgs
2Vgs
4Vgs
6Vgs
8Vgs
10Vgs
Figura 29. VDS desde 1V a 15V con VG de -10V a 10V en intervalos de 2V
42
Para un MOSFET la acumulación de electrones (conductividad de tipo n) para VGS positivo
y de huecos (conductividad de tipo p) para regiones VGS negativas, implica un
comportamiento unipolar (Figura 7 y Figura 10). De acuerdo con la literatura [33, 34], el
comportamiento ambipolar, se explica debido a la presencia de un sólo tipo de portadores de
carga en el canal -electrones o huecos- independientemente de VGS positivo o negativo, por
lo que no hay recombinación de portadores como sucede en dispositivos convencionales. Ya
que, a diferencia de los transistores convencionales, este no puede “apagarse” (Sección
I.1.2.1), el GFET tiene aplicaciones específicas como podrían ser detectores de ADN y
sensores de pH, entre otros [19-31].
Para este tipo de respuesta eléctrica en transistores base grafeno (Figura 27), se ha reportado
en la literatura que la cantidad de portadores se puede calcular con la siguiente fórmula [21]:
𝑛 =𝐶0(𝑉𝑔 − 𝑉𝐷𝑖𝑟𝑎𝑐)
𝑞
Ecuación 11
Donde:
n = Número de portadores
𝐶0= Capacitancia específica Compuerta-Fuente
𝑉𝑔= Voltaje de compuerta
𝑉𝐷𝑖𝑟𝑎𝑐=Voltaje del punto de Dirac
q = carga del electrón
Para la capacitancia específica se tiene que considerar que las capas entre las terminales de
compuerta y fuente, las cuales forman un arreglo de capacitancias en serie y son las
siguientes:
Figura 30. Conductividad ambipolar del GEFT, a la izquierda la conductividad tipo p, a la derecha
conductividad tipo n.
43
Para calcular la capacitancia se puede emplear la relación entre la constante dieléctrica del
material, el área de los contactos y la distancia entre contactos tenemos la siguiente ecuación:
𝐶 =𝜀0𝜀𝑟𝐴
𝑑
Ecuación 12
Donde:
𝜀0= Constante de permitividad
𝜀𝑟= Permitividad relativa del material
A = Área del contacto
d = distancia entre contactos
En la siguiente tabla se presentan los datos para cada material que conforma el transistor.
Para los grosores del sustrato y el grafeno se tomaron las especificaciones del fabricante de
la oblea del APÉNDICE A y para las áreas de contacto se utilizaron las medidas con el
microscopio óptico, se toma un ancho y largo de contacto de 744.2μm y 696μm
respectivamente, con un largo de canal LCH =408.3μm y un ancho de canal WCH = 744.2 μm.
Para obtener la movilidad de efecto de campo se emplea para su cálculo la ecuación 10, la
transconductancia (gm) es tomada de los resultados obtenidos en el Keithley 4200-scs en el
respectivo punto de Dirac y con Vds=-3, 3 y 7 V correspondientes a cada curva de la Figura
27.
Figura 31. Capacitancias de Compuerta-Fuente
44
Tabla 3. Capacitancias Compuerta-Fuente, número de portadores y movilidad de efecto de campo.
Material d [nm] 𝜺𝒓
[35]
A (área
de
contacto
s
medida)
[𝑚2]
C [F] Número de portadores “n”
-3.45 [Vdirac] 3.1 [Vdirac] 7 [Vdirac]
Grafeno 0.345 3.3 0. 5179∗ 10−6
4.38675∗ 10−8
8.56527 ∗ 106
4.39408 ∗ 106
1.91047 ∗ 106
SiO2 300 3.9 5.96199∗ 10−11
Movilidad de efecto de campo:
𝜇𝐹𝐸 =𝐿𝑐ℎ𝑔𝑚
𝑊𝑐ℎ𝐶𝐺𝑉𝐷𝑆[cm2V-1s-1]
gm =
2.4360E-9
[S]
gm=
38.4921E-12
[S]
gm=
9.8537E-9
[S]
Si 525um 11.7 1.02205∗ 10−13
6368.12 68.99 7569.43
Capacitanc
ia total
serie:
CG= 1
1
𝐶𝑆𝑖+
1
𝐶𝑆𝑖𝑂2+
1
𝐶𝑔𝑟𝑎𝑓𝑒𝑛𝑜
1.02030∗ 10−13
Una vez calculada la capacitancia compuerta-fuente del transistor, el número de portadores
viene dado por la ecuación 11:
𝑛 =1.02030 ∗ 10−13[𝐹](10 − 𝑉𝐷𝑖𝑟𝑎𝑐)[𝑉]
1.60218 ∗ 10−19[𝑐𝑜𝑢𝑙]
para cada punto de Dirac se ha calculado el número de portadores, enlistado en la tabla
anterior.
El número de portadores de carga decrece conforme el punto de Dirac se acerca al valor
máximo de voltaje VG positivo o negativo depende que tipo de comportamiento tenga el
transistor en esa región de operación (tipo p o tipo n explicada con anterioridad). Lo cual se
traduce en una menor corriente eléctrica, ya que ésta depende de la cantidad de electrones o
huecos que estén presentes en el canal.
Posteriormente, se realizaron nuevas mediciones a diferentes transistores. Se aumentó el
rango de barrido de VGS de -20 a 20 V con voltajes de drenaje-fuente de -3, 0.1 y 10V.
45
Para la gráfica de IDS vs VDS se utilizaron voltajes de VDS de -20V a 20V, con voltajes VGS
de 3 ,4 y 5V con lo cual se obtuvo la gráfica siguiente:
100.0000E-9
1.0000E-6
10.0000E-6
100.0000E-6
1.0000E-3
-20.0 -15.0 -10.0 -5.0 0.0 5.0 10.0 15.0 20.0
Ids[
A]
Vgs[V]
10 Vds
-3 Vds
.1 Vds
-1.5E-3
-1.0E-3
-500.0E-6
000.0E+0
500.0E-6
1.0E-3
-20.0 -15.0 -10.0 -5.0 0.0 5.0 10.0 15.0 20.0
Ids[
A]
Vds[V]
3 Vgs
4 Vgs
5 Vgs
Figura 32. Resultados de VG de -20V a 20V, con VDS de -3V, .1V y 10V.
Figura 33. VDS desde 1V a 15V con VG de -20V a 20V en intervalos de 1V.
46
Para las gráficas de las Figura 32 y Figura 33 también se obtuvieron respuestas similares a
las reportadas en la literatura en 2 transistores medidos [19-24]. En ésta ocasión se puede
observar que el transistor posee una mejor conducción de la corriente en el canal, puede
observarse que entre más positivo sea el voltaje VDS menor es la conducción con voltajes de
VGS positivos, pero si se aplican voltajes negativos a la terminal de compuerta, se obtiene
que la corriente en magnitud (ya que el signo negativo en la corriente solo indica la dirección
de la misma) es mayor a las corrientes con voltajes más negativos, como es el caso si se
comparan las gráficas de 5VDS y 3VDS.
Sin embargo, de los 48 transistores disponibles en total (de las 3 obleas fabricadas), la
mayoría no presentaron respuesta al estímulo eléctrico. Hay varios factores que pueden
intervenir en esto último (dimensiones, proceso de síntesis, reacción con algún elemento de
la atmósfera etc.) esto se traduce en una disminución en la cantidad de muestras disponibles
para poder experimentar.
47
CONCLUSIONES
Los transistores fabricados por este método presentaron las características que concordaron
con la literatura [17-19, 31], sin embargo, el cambio de técnica en el depósito de las
compuertas de fotolitografía a máscara de sombras, tuvo como consecuencia, que la
resolución en las dimensiones de los canales de los transistores fuera > 500um, este cambio
de técnica se debió a que el químico revelador de la foto-resina implementada en
fotolitografía causó la degradación del grafeno.
Al tener dimensiones de compuertas relativamente grandes, en nuestro dispositivo se
tuvieron como consecuencias: La introducción de ruido y una corriente de drenaje-fuente de
27.6196x10-9 [A]. Esto indicaría que las condiciones óptimas de diseño se encuentran muy
por debajo de los 500um, en comparación con lo reportado en la literatura [17-19, 31], los
transistores presentados en este trabajo tienen un largo de canal 8.3 veces mayor que el más
grande reportado (60um) debido a la implementación de la máscara de sombras.
El comportamiento ambipolar es una característica de los transistores de efecto de campo con
canal de materiales como grafeno a temperatura ambiente. Se pueden calcular el número de
portadores de carga, el cual nos dio un máximo de 8.56527 ∗ 106 portadores, y una
movilidad de 7569.43 [cm2V-1s-1]. También se detectó que en nuestros dispositivos los
valores de los puntos de Dirac: -3.45,3.1,7 [V] se aproximan al valor de VDS (-3.0,3.0, 7.0
[V] respectivamente). Observando estos valores se puede ver que el grafeno pos1ee
características favorables a temperatura ambiente, en cuánto a movilidad y portadores.
Por otra parte, en el Capítulo II se explica que la limpieza provocó un cambio evidente en la
coloración en el sustrato debido a los vapores del HI que daño los extremos de cada sustrato,
y en conjunto con el proceso de depósito de las terminales, se tradujo una disminución de los
transistores disponibles para hacer más experimentos, no obstante, esto no quiere decir que
este proceso sea un mal camino, ya que se obtuvieron respuestas eléctricas similares a las
reportadas en la literatura [17-19, 31], por lo que se debe poner especial cuidado en dichas
etapas de la construcción.
48
El contacto Schottky se produce al tener materiales de diferentes elementos (en este caso
Grafeno-Ti/Cu), al circular una corriente a través de estos materiales, los electrones ven una
barrera de potencial por lo cual deben ceder una parte de su energía para poder cruzar de un
lugar a otro. Basado en la literatura [17-19, 31] y en nuestros resultados obtenidos en cuanto
a corrientes IDS, se concluye que el Ti/Cu no es un buen contacto óhmico, por lo que se
sugiere que el contacto se fabrique con Ti/Au u otro equivalente.
49
REFERENCIAS
[1] K. S. Novoselov, . A. K. Geim y S. V. Morozov, «Electric Field Effect in Atomically Thin Carbon
Films,» Science, vol. 306, nº 5696, pp. 666-669, 2004.
[2] G. E. Moore, «Cramming more components onto integrated circuits,» Electronics, vol. 38, nº
8, p. 114–117, 1965.
[3] G. M. Rebeiz, RF MEMS: Theory, Design, and Technology, Wiley-interscience, 2004, pp. 1-3.
[4] S. H. Cuchillo, «caracterización del efecto de la inyección de portadores calientes en los
parámetros de pequeña señal y en la frecuencia de corte de un MOSFET de RF,» 2015.
[5] F. T. L, Dispositivos electrónicos, Octava Edición ed., México: Pearson Educación, 2008, pp.
163-410.
[6] Qingbin Zheng y . K. Jang-Kyo, «Graphene for Transparent Conductors Synthesis, Properties,
and Applications,» Spinger, pp. 55-68, 2015.
[7] B. R. L. y L. Nashelsky, Electrónica: Teoría de circuitos y dispositivos electrónicos, México:
Pearson Educación, 2009, pp. 131-400.
[8] A. S. Sedra y C. Smith Kenneth , Circuitos microelectrónicos, cuarta edición ed., Oxford
University Press, 1998, pp. 221-486.
[9] A. J. M. y J. Martínez-Duart , Fundamentos de electrónica física y microelectrónica, Madrid:
Addison Wesley/Universidad Autónoma de Madrid, 1996, pp. 243-255.
[10] F. schwierz, «Graphene transistors,» vol. 5, pp. 487-494, 2010.
[11] M. I. Katsnelson, «Graphene: Carbon in two dimensions,» materials today, vol. 10, nº 1-2, p.
21, 2007.
[12] X. Li y Z. Linjie , «Graphene hybridization for energy storage,» The Royal Society of Chemistry,
vol. 47, nº 3189-3216, pp. 3190-3211, 2018.
[13] W.-W. Liu, «Synthesis and characterization of graphene and carbon nanotubes: A review on
the past and recent developments,» Journal of Industrial and Engineering Chemistry, vol. 20,
pp. 1174-1177, 2014.
50
[14] P. Avouris, «Graphene: Synthesis and applications,» materials today, vol. 15, nº 3, pp. 26-97,
2012.
[15] C. Rao, M. Urmimala y M. H.S.S. Ramakrishna , «Synthesis, Characterization, and Selected
Properties of Graphene,» Wiley-VCH Verlag GmbH & Co. KGaA, 2013.
[16] S. G. T. Ministerio de Defensa, «Monografía del SOPT Propiedades y aplicaciones del
grafeno,» ISBN: 978-84-9781-868-1, 2013.
[17] A. H. C. Neto, «The electronic properties of graphene,» REVIEWS OF MODERN PHYSICS, vol.
81, nº 1, pp. 109-155, 2009.
[18] J. Güttinger, «Transport through graphene quantum,» REPORTS ON PROGRESS IN PHYSICS,
vol. 75, nº 126502, pp. 2-21, 2012.
[19] G. J., «Control of device characteristics by passivation of graphene field effect transistors
with polymers,» Current Applied Physics , nº 16, pp. 1507-1510, 2016.
[20] S. K. Ameri, «Three Dimensional graphene transistor for ultra-sensitive pH sensing directly in
biological media,» Analytica Chimica Acta , nº 934, pp. 212-217, 2016.
[21] A. A. C. e. al., «Graphene-based field effect transistor in two-dimensional paper,»
Elselvier,Analytica Chimica Acta 917, nº 0003-2670, pp. 102-105, 2016.
[22] J. A. Khamaj, «Effect of heat treatment in electrical transport characteristics of graphene-
oxide transistor,» Applied Materials Today, vol. 6, pp. 62-65, 2017.
[23] M. P. Levendorf, «Transfer-Free Batch Fabrication of Single Layer Graphene Transistors,»
NANO LETTERS, vol. 9, nº 12, pp. 4479-4483, 2009.
[24] X. Li, «Large-Area Synthesis of High-Quality and Uniform Graphene Films on Copper Foils,»
Science, vol. 324, pp. 1312-1314, 2009.
[25] X. Liang, «Graphene Transistors Fabricated via Transfer-Printing In Device Active-Areas on
Large Wafer,» NANO LETTERS, vol. 7, nº 12, pp. 3840-3844, 2007.
[26] L. Liao, «High-speed graphene transistors with a self-aligned nanowire gate,» Nature, vol.
467, pp. 305-308, 2010.
[27] Y.-M. Lin, «100-GHz Transistors from Wafer-Scale Epitaxial Graphene,» Science, vol. 327, p.
662, 2010.
51
[28] I. o. t. s. g. Bo Liu, «Improvements on thermal stability of graphene and top gate graphene
transistors by Ar annealing Vacuum,» Elsevier, vol. 137, pp. 8-13, 2017.
[29] S. R. Pathipati, «Graphene flakes at the SiO2/organic-semiconductor interface for high-
mobility field-effect transistors,» Organic Electronics, vol. 27, pp. 221-226, 2015.
[30] W. Qu, «A triboelectric charge top-gated graphene transistor,» Diamond & Related
Materials, vol. 73, pp. 33-38, 2017.
[31] G. Wang, «Growth of controlled thickness graphene by ion implantation for field-effect
transistor,» Elsevier, vol. 107, pp. 170-173, 2013.
[32] D. Reddy y L. F Register, «Graphene field-effect transistors,» JOURNAL OF PHYSICS D:
APPLIED PHYSICS, pp. 1-18, 2011.
[33] W. S. H. e. al., «Transistors with chemically synthesized layered semiconductor WS2
exhibiting 105 room temperature modulation and ambipolar behavior,» APPLIED PHYSICS
LETTERS, vol. 101, nº 013107, 2012.
[34] J. S. M. e. al., «Top-Gated Epitaxial Graphene FETs on Si-Face SiC Wafers With a Peak
Transconductance of 600 mS/mm,» IEEE ELECTRON DEVICE LETTERS, vol. 31, pp. 260-262,
2010.
[35] A. C. e. al, «MICROWAVE AND MILLIMETERWAVE ELECTRICAL PERMITTIVITY OF GRAPHENE
MONOLAYER,» Cornell University, nº arXiv:1309.0990, pp. 1-6, 2013.
[36] D. Rowe y Taylor & Francis, «Thermoelectric handbook: macro to nano,» pp. 89-90, 2006.
[37] D. Dragoman y D. M., «Giant thermoelectric effect in graphene,» Applied Physics Letters, nº
203116, p. 3, 2007.
52
APÉNDICE A
HOJA DE DATOS DEL GRAFENO COMERCIAL DE UNIVERSITY
WAFER.
Growth Method CVD synthesis
Transfer Method Clean transfer method
Quality Control Optical Microscopy & Raman checked
Appearance (Color) Transparent
Transparency >97%
Appearance (Form) Film
Coverage >95%
Number of graphene layers 1
Thickness (theoretical) 0.345 nm
Field Effect Mobility on Al2O3 passivated SiO2/Si 6,900 cm2/V·s
FET Electron Mobility on SiO2/Si 3,760 cm2/V·s
Sheet Resistance on SiO2/Si (Van der Pauw) 450±40 Ohms/sq. (1cm x 1cm)
Sheet Resistance PET (Van der Pauw) 580±50 Ohms/sq. (1cm x 1cm)
Sheet Resistance Quartz (Van der Pauw) 360±50 Ohms/sq. (1cm x 1cm)
Grain size Up to 20 μm
Type/Dopant P/Bor P/Bor
Orientation <111> <100>
Growth Method CZ CZ
Resistivity 1-30 ohm cm <0.005 ohm cm
Thickness 525 +/- 25 µm 525 +/- 20 µm
Product Datasheet
Monolayer Graphene film on various substrates
Substrates
Si SiO2/Si
53
Front Surface polished Polished
Back Surface etched Etched
Flats 2 SEMI 2 SEMI
Coating -- 300 nm thermal oxide on one sides
Thickness 18 µm
Flatness bow: 20um; Warp: 30um
Roughness 6 Å
Polished Both sides
Cu foil
Note: Pretreated for easier bottom layer removal
Quartz
54
Optical Microscopy
Monolayer Graphene on 300nm SiO2/Si
Raman Spectrum
Monolayer Graphene on 300nm SiO2/Si Laser wavelength: 532nm
SEM image
Monolayer Graphene on 300nm SiO2/Si
HRTEM image
Suspended graphene on TEM grids
55
APÉNDICE B
ESPECIFICACIONES DE KEITHLEY 4200-SCS I-V Source Measure Unit (SMU)
• ±210 V/100 mA or ±210 V/1 A modules
• 100 fA measure resolution
• 10 aA measure resolution with optional preamp
• 10 mHz – 10 Hz very low frequency capacitance
measurements
• 4-quadrant operation
• 2 or 4-wire connections
C-V Multi-frequency Capacitance Unit (CVU)
• AC impedance measurements (C-V, C-f, C-t)
• 1 kHz – 10 MHz frequency range
• ±30 V (60 V differential) built-in DC bias, expandable
to ±210 V (420 V differential)
• Simple switching between I-V and C-V
measurements with the optional CVIV Multi-Switch
Pulsed I-V Ultra-fast Pulse Measure Unit (PMU)
• Two independent or synchronized channels of
high-speed pulsed I-V source and measure
• 200 MSa/sec, 5 ns sampling rate
• ±40 V (80 Vp-p), ±800 mA
• Transient waveform capture mode
• Arbitrary waveform generator for multi-level pulse
waveform with 10 ns programmable resolution
High Voltage Pulse Generator Unit (PGU)
• Two channels of high-speed pulsed V source
• ±40 V (80 Vp-p ), ±800 mA
• Arbitrary waveform generator Segment ARB®
mode for multi-level pulse waveform with 10 ns
programmable resolution
I-V/C-V Multi-Switch Module (CVIV)
• Easily switch between I-V and C-V measurements
without re-cabling or lifting prober needles
• Move the C-V measurement to any terminal without
re-cabling or lifting prober needles
• ±210 V DC bias capable
Remote Preamplifier/Switch Module (RPM)
• Automatically switches between I-V, C-V, and
ultra-fast pulsed I-V measurements
• Extends current sensitivity of the 4225-PMU
to tens of picoamps
• Reduces cable capacitance effects
56
ESPECIFICACIONES DE LA ESTACIÓN DE PRUEBAS MSTECH
MST800C
Probe Station Main Chuck : 8 Inch Low Noise Chuck , On Ceramic Pad
X/y Stage : Travel 200x 200mm, Resolution :5um
Z Stage : Up down Fine Hand, 15mm
Theta : Theta Micro control 15c
Plate : 8 Positioners In Top Available
Microscope : Travel 50 x 50mm, Fine Manual Fine
Knob
(X/y Stage )
Microscope & CCD Camera Stereo : ~ 90x(max)
CCD Zoom Camera : ~ 400x, More Than (Object
Lens 5x, 10x, 20x )
High Scope : ~ 400x, 800x (Object Lens 2x, 5x, 10x,
20x, 50x )
CCD Camera : SD 40M Pixel or Full HD 210M Pixel
(user choice )
Positioner Positioner : PB100 X/y/z Travel : 13mm Resolution
: 1um Bottom base : Vacuum Base, Vacuum On/off
Switch
Positioner Holder Holder : Triaxial C_15 or Coaxial C_14 Leakage
current : Triaxial 1fA less than (C_15)
Probe Tip M5BG, HR : 0.5 x 30mm Gold Tungsten or Tungsten
M3BG, HR : 0.3 x 30mm Gold Tungsten or Tungsten
Option Dark Shield Box : Dimension 900(w) x 780(d) x
1,000(h) or Customize
Vibration Table : Dimension 900(w) x 900(d) x
800(h)
Hot Chuck : Temp 200, 300 Degree c (8” or Spot Hot
Chuck)