contribution à l’étude de stabilité des convertisseurs à...

Numéro d’ordre : 05-ISAL-0054 Année 2005

THÈSEprésentée

devant l’I NSTITUT NATIONAL DES SCIENCES APPLIQUÉES DE LYON

pour obtenir

LE GRADE DE DOCTEUR

ÉCOLE DOCTORALE: ÉLECTRONIQUEÉLECTROTECHNIQUEAUTOMATIQUE

FORMATION DOCTORALE : COMPOSANTS ETSYSTÈMESELECTRIQUES

par

Séverin TROCHUT

Ingénieur CPE Lyon

Contribution à l’étude de stabilité des convertisseurs à découpage monolithiques.

Application à la téléphonie mobile

Soutenue le :19 Juillet 2005devant la Commission d’examen

Jury :

Pr. Jean-Pierre CHANTE

Pr. Jean-Paul FERRIEUX

M. Jean BUISSON

M. Christophe PRÉMONT

Pr. Tanneguy REDARCE

M. Bruno A LLARD

Mme Xuefang LIN -SHI , Invitée

M. Yannick H ERVÉ, Invité

Cette thèse a été préparée au Centre de Génie Électrique de Lyon (CEGELY) avec le financement de STMicroelectronics, Grenoble

Cette thèse est accessible à l'adresse : http://theses.insa-lyon.fr/publication/2005ISAL0054/these.pdf© [S. Trochut], [2015], INSA Lyon, tous droits réservés

RÉSUMÉ

Résumé

Le marché de la téléphonie mobile est toujours très actif en dépit des baisses prévues par les

analystes. La guerre technologique fait rage chez les constructeurs qui n’arrêtent pas d’enrichir leur

plate-forme mobile en fonctionnalités. L’alimentation électrique repose sur des batteries. Celles-ci ne

sont pas capables de fournir une tension constante pendant toute la période de fonctionnement de

l’appareil. Elles ne peuvent pas non plus garantir une tension constante quelque soit la charge placée

à leurs bornes. Or, pour fonctionner correctement, l’électronique embarquée de précision a besoin

d’une source de tension stable. L’autonomie est maintenant un facteur clef pour assurer le succès

d’un téléphone auprès des consommateurs. C’est dans ce contexte dynamique que les convertisseurs

à découpage ont fait leur apparition dans le monde de la téléphonie mobile. ils doivent être stables,

précis et posséder un rendement élevé. Mais c’est précisément le premier point (la stabilité) qui est

très complexe à maîtriser.

Cette thèse propose une contribution à l’étude de stabilité du régulateur à découpage de type abais-

seur de tension. Les approches classiques basées sur des méthodes linéaires sont explorées mais très

vite abandonnées. La méthode dite dupremier harmoniqueest elle aussi rapidement abordée. L’ex-

posé s’oriente ensuite sur les approches de typenon-linéaireset lesmodèles hybrides. Ces dernières

méthodes vont permettre de définir un critère de stabilité général, valide aussi pour les autres types de

régulateurs (élévateur et abaisseur-élévateur).

Le critère trouvé est ensuite éprouvé de différentes manières :

– simulation mathématiques de modèles dit hybrides ;

– simulations basées sur des modèlesVHDL-AMS;

– simulations électriques basées sur des modèles niveau transistors ;

– réalisation d’un prototype basé sur des composants discrets.

Le critère est à chaque fois vérifié. Un outil exploitant ces résultats a été créé et sera bientôt inséré

dans le flot de conception à STMicroelectronics. Les convertisseurs à découpage réalisés durant cette

étude ont été analysés à posteriori et une très bonne concordance a été constatée entre les prédictions

de l’outil et la réalité du fonctionnement.

Document confidentiel, propriété de STMicroelectronicsc 2005, reproduction interdite iii


RÉSUMÉ

iv Document confidentiel, propriété de STMicroelectronicsc 2005, reproduction interdite


SUMMARY

Summary

The mobile phone market is always very active despite the slow-downs forecasted by the analysts.

The technological war is on between phone constructors which do not stop to add functionalities to

their platforms. Power supplies relies on batteries. But they are not able to provide a fixed voltage

while the device is in use. They also can not guaranty a fixed voltage whatever is the load placed

behind. But to ensure a correct behavior of embedded precision electronics, a fixed voltage source

must be provided. Autonomy is now a key factor to ensure a given phone success on the market. In

this dynamical context, Switch Mode Power Supplies started to appear in the world of mobile phones.

They have to be stable, precise and be highly efficient. But the first point (stability) is really complex

to master.

This PhD thesis proposes a contribution to stability study of step-down DC/DC converters. Clas-

sical approaches based on linear methods are explored but given up. The first harmonic method is also

quickly investigated to finally concentrate the effort on non-linear approaches and hybrid modeling.

These last methods will allow to define a general stability criterion whose validity is also verified for

other types of regulator (boost and buck-boost).

The criterion is then verified against several simulations :

– mathematical simulations based on hybrid models ;

– VHDL-AMSbased simulations ;

– electrical simulations at transistor level ;

– prototype based on discrete components.

The criterion was each time verified. A tool exploiting those results has been created and will be

integrated inside the design flow in STMicroelectronics. Switch-mode power supplies realized during

this study were analyzed afterwards and a great concordance has been seen between tool predictions

and real converters behaviors.

Document confidentiel, propriété de STMicroelectronicsc 2005, reproduction interdite v


SUMMARY

vi Document confidentiel, propriété de STMicroelectronicsc 2005, reproduction interdite


TABLE DES MATIÈRES

Table des matières

1 Introduction 1

2 Etat de l’art 7

2.1 Approche conventionnelle de la stabilité . . . . .. . . . . . . . . . . . . . . . . . . 7

2.2 Bifurcations et Chaos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10

2.2.1 La chronologie des études .. . . . . . . . . . . . . . . . . . . . . . . . . . 10

2.2.2 Analyse des valeurs propres d’une matrice Jacobienne . . . . . . . . . . . . 14

2.2.3 Autres études intéressantes . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

2.2.3.1 Approche la plus récente . . .. . . . . . . . . . . . . . . . . . . 17

2.2.3.2 Proposition en marge du Groupe de Recherche MACS . .. . . . . 19

2.2.3.3 Points de vue supplémentaires .. . . . . . . . . . . . . . . . . . . 21

2.2.3.4 Autres convertisseurs . . . . . . . . . . . . . . . . . . . . . . . . 22

2.2.3.5 Composer avec le régime chaotique . . . . .. . . . . . . . . . . . 23

2.2.4 Tentative de classification des instabilités et phénomènes chaotiques. . . . . 23

2.3 Les approches hybrides . . .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28

2.4 Les convertisseurs monolithiques . .. . . . . . . . . . . . . . . . . . . . . . . . . . 30

2.5 Flot de conception d’un régulateur à découpage monolithique .. . . . . . . . . . . . 37

2.5.1 Le langageVHDL-AMS . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38

2.5.2 Partitionnement du développement avant et aprèsVHDL-AMS . . . . . . . . 38

2.5.3 Flot de conception . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39

2.6 Conclusion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41

3 Approche linéaire 43

3.1 Marges . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44

3.1.1 Marge de gain . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44

3.1.2 Marge de phase . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44

3.1.3 Marge de module . .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45

3.1.4 Marge de retard . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45

3.1.5 Gain à la fréquence d’échantillonnage . .. . . . . . . . . . . . . . . . . . . 45

3.2 Mise en œuvre pratique et utilisation. . . . . . . . . . . . . . . . . . . . . . . . . . 46

Document confidentiel, propriété de STMicroelectronicsc 2005, reproduction interdite vii


TABLE DES MATIÈRES

3.2.1 Schéma du régulateur . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46

3.2.1.1 Etage de puissance . . . . . . . . . . . . . . . . . . . . . . . . . . 46

3.2.1.2 Etage de contrôle . . . . . . . . . . . . . . . . . . . . . . . . . . 46

3.2.2 Modèle enpetits signaux. . . . . . . . . . . . . . . . . . . . . . . . . . . . 47

3.2.2.1 Linéarisation du modulateur PWM .. . . . . . . . . . . . . . . . 48

3.2.2.2 Linéarisation de l’étage de puissance. . . . . . . . . . . . . . . . 48

3.2.2.3 Fonction de transfert de l’amplificateur d’erreur . . . . .. . . . . 49

3.2.3 Etude de stabilité . .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51

3.2.3.1 Fonction de transfert . .. . . . . . . . . . . . . . . . . . . . . . . 51

3.2.3.2 Etude des marges . . . . . . . . . . . . . . . . . . . . . . . . . . 53

3.2.4 Etude des sensibilités. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54

3.2.5 Application et limites . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56

3.3 Méthode dite dupremier harmonique . . . . . . . . . . . . . . . . . . . . . . . . . 57

3.3.1 Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57

3.3.2 Aspects théoriques . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57

3.3.2.1 Fonctions de transfert .. . . . . . . . . . . . . . . . . . . . . . . 58

3.3.2.2 Etude dans le plan de Nyquist . . . .. . . . . . . . . . . . . . . . 60

3.3.3 Mise en œuvre pratique et utilisation . . . . . .. . . . . . . . . . . . . . . . 61

3.3.4 Exemple sur un transitoire . . . . . . . . . . . . . . . . . . . . . . . . . . . 63

3.4 Limite et conclusion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63

4 Méthode dite "échantillonné, linéarisé tangent" 65

4.1 Philosophie . .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65

4.2 Mise en œuvre . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66

4.2.1 Construction du modèle pour le mode de conduction continue en courant . . 66

4.2.1.1 Représentation du modèle . . . . . . . . . . . . . . . . . . . . . . 66

4.2.1.2 Modèle non-linéaire échantillonné .. . . . . . . . . . . . . . . . 67

4.2.2 Construction du modèle pour le mode de conduction discontinue en courant . 72

4.3 Etude de la stabilité . . . . .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76

4.4 Sensibilité des valeurs propres aux différents paramètres . . .. . . . . . . . . . . . 77

4.4.1 Influence du filtre de sortie : inductance . . . .. . . . . . . . . . . . . . . . 78

4.4.2 Influence du filtre de sortie : capacité . . . . . . . . . . . . . . . . . . . . . 79

4.4.3 Influence du filtre de sortie : courant de sortie . . . . . . . . . . . . . . . . . 80

4.4.4 Influence de la bande passante de l’amplificateur d’erreur . . . . . .. . . . . 81

4.4.5 Influence de la rampe en tension . . . . . . . . . . . . . . . . . . . . . . . . 82

4.4.6 Influence de la tension d’alimentation . . . . . . . . . . . . . . . . . . . . . 83

viii Document confidentiel, propriété de STMicroelectronicsc 2005, reproduction interdite


TABLE DES MATIÈRES

4.4.7 Influence de la tension de référence . . .. . . . . . . . . . . . . . . . . . . 84

4.4.8 Influence de la fréquence de découpage .. . . . . . . . . . . . . . . . . . . 84

4.4.9 Influence de la résistance R11 . . . . . . . . . . . . . . . . . . . . . . . . . 86


4.4.11 Influence de la capacité C11 . . . . . . . . . . . . . . . . . . . . . . . . . . 88


4.4.13 Influence de la capacité C21 . . . . . . . . . . . . . . . . . . . . . . . . . . 90

4.4.14 Influence des paramètres jumelés . . . .. . . . . . . . . . . . . . . . . . . 91

4.4.14.1 Influence d’une variation conjointe sur R11, R12 et R21 . . . . . . 91

4.4.14.2 Influence d’une variation conjointe sur C11 et C21 . . . . . . . . . 92

4.4.15 Variation du filtre de sortie et des constantes de temps de l’amplificateur d’erreur 93

4.4.16 Influence d’une variation couplée de deux paramètres .. . . . . . . . . . . . 94

4.5 Observation de bifurcations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95

4.6 Critère de stabilité en grands signaux. . . . . . . . . . . . . . . . . . . . . . . . . . 96

5 Validation et application 99

5.1 Modèle dithybride . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99

5.1.1 Création du modèle . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100

5.1.1.1 Modélisation de l’étage de contrôle . . . . . . . . . . . . . . . . . 100

5.1.1.2 Modélisation de l’étage de puissance . . . . . . . . . . . . . . . . 100

5.1.1.3 Modélisation complète : assemblage des deux étages . . . . . . . . 101

5.1.2 Vérification du modèle . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 103

5.1.3 Simulation en relation avec le critère de stabilité . . .. . . . . . . . . . . . 103

5.1.3.1 Exemple 1 : influence de l’inductance . . . .. . . . . . . . . . . . 105

5.1.3.2 Exemple 2 : influence de la fréquence d’échantillonnage .. . . . . 109

5.2 Vérification du critère à l’aide du langageVHDL-AMS . . . . . . . . . . . . . . . . 113

5.3 Vérification du critère à l’aide de modèles auniveau transistors. . . . . . . . . . . . 114

5.4 Vérification du critère à l’aide d’un prototype (expérience) . . . . . . . . . . . . . . 115

5.5 Vérification de systèmes existants .. . . . . . . . . . . . . . . . . . . . . . . . . . 120

5.5.1 Circuit 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 120

5.5.2 Circuit 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 121

5.6 Conclusion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 122

6 Conclusion 123

7 Bibliographie 127

Document confidentiel, propriété de STMicroelectronicsc 2005, reproduction interdite ix


TABLE DES MATIÈRES

Annexes 143

A Systèmes linéaires 145

A.1 Rappels d’automatique sur les systèmes linéaires . . .. . . . . . . . . . . . . . . . 145

A.2 Système linéaire . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 146

A.2.1 Définition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 146

A.2.2 Principe de superposition . . . . .. . . . . . . . . . . . . . . . . . . . . . . 146

A.2.3 Limites de validité de l’hypothèse de linéarité .. . . . . . . . . . . . . . . . 146

A.3 Système continu . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 146

A.4 Système invariant . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 146

A.5 Représentation d’un système linéaire continu et invariant : Notion de fonction de

transfert . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 147

B Architectures des régulateurs à découpage 149

B.1 Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 149

B.2 Convertisseur Buck . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 150

B.2.1 Architecture du régulateur . . . . . . . . . . . . . . . . . . . . . . . . . . . 150

B.2.2 Principe de fonctionnement . . .. . . . . . . . . . . . . . . . . . . . . . . 151

B.3 Convertisseur Boost . . . . .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 152


B.3.2 Principe de fonctionnement . . .. . . . . . . . . . . . . . . . . . . . . . . 153

B.4 Convertisseur Buck-Boost .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 155


C Etude du filtre R L C 157

C.1 Fonction de transfert . . . .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 157

C.2 Matrices d’états . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 158

C.3 Etude fréquentielle . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 159

D Calcul de réseaux de compensation 161

D.1 Réseau 1 pôle, 1 zéro . . . .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 162

D.1.1 Version 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 162

D.1.2 Version 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 163

D.2 Réseau 1 pôle, 1 zéro dont 1 pôle à l’origine . . . . . .. . . . . . . . . . . . . . . . 164

D.3 Réseau 2 pôles, 1 zéro dont 1 pôle à l’origine . . . . .. . . . . . . . . . . . . . . . 165

D.4 Réseau 2 pôles, 2 zéros . . .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 166

D.5 Réseau 2 pôles, 2 zéros dont 1 pôle à l’origine . . . . .. . . . . . . . . . . . . . . . 167

x Document confidentiel, propriété de STMicroelectronicsc 2005, reproduction interdite


TABLE DES MATIÈRES

D.5.1 Version 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 167

D.5.2 Version 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 168

D.6 Réseau 3 pôles, 2 zéros dont 1 pôle à l’origine . .. . . . . . . . . . . . . . . . . . . 169

D.6.1 Version 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 169

D.6.2 Version 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 170

D.6.3 Version 3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 171

D.7 Réseau de compensation réel. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 172

D.8 Représentation d’état d’un réseau de compensation 2 pôles 2 zéros . . . . .. . . . . 173

D.8.1 Version 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 173

D.8.2 Version 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 174

D.9 Représentation d’état d’un réseau de compensation 3 pôles 2 zéros . . . . .. . . . . 175

D.9.1 Version 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 175

D.9.2 Version 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 177

D.10 Représentation d’état d’un réseau de compensation 2 pôles, 2 zéros avec amplificateur

non-idéal . . .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 179

D.11 Représentation d’état d’un réseau de compensation 3 pôles, 2 zéros avec amplificateur

non-idéal . . .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 182

E Automate hybride du régulateur Buck 185

E.1 Etat S0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 185

E.2 Etat S1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 190

E.3 Etat S2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 190

E.4 Assemblage final : finalisation de l’automate . . . . . . . . . . . . . . . . . . . . . . 191

F Automate hybride du régulateur Buck avec correcteur (2 pôles, 2 zéros) non-idéal 193

F.1 Etat S0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 193

F.2 Etat S1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 195

F.3 Etat S2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 196

F.4 Saturation électrique de l’amplificateur . . . . . . . . . . . . . . . . . . . . . . . . . 196

G Automate hybride du régulateur Buck avec bondings et correcteur (2 pôles, 2 zéros)

non-idéal 197

G.1 Schéma de l’étage de puissance incorporant les bondings . . .. . . . . . . . . . . . 197

G.2 Extraction de la matrice d’état de l’étage de puissance . . . . . . . . . . . . . . . . . 198

G.3 Construction du modèle complet . .. . . . . . . . . . . . . . . . . . . . . . . . . . 199

Document confidentiel, propriété de STMicroelectronicsc 2005, reproduction interdite xi


TABLE DES MATIÈRES

H Application : le régulateur Boost en commande en tension 201

H.1 Principe de fonctionnement .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 201

H.2 Topologies de l’étage de puissance . . . .. . . . . . . . . . . . . . . . . . . . . . . 201

H.2.1 Phase 1 : Stockage d’énergie dans la self . . . . . . . . . . . . . . . . . . . 202

H.2.2 Phase 2 : Restitution de l’énergie sur la sortie .. . . . . . . . . . . . . . . . 202

H.2.3 phase 3 : Mode discontinu . . . . . . . . . . . . . . . . . . . . . . . . . . . 203

H.3 Amplificateur d’erreur . . .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 203

H.4 Construction du système complet . . . . .. . . . . . . . . . . . . . . . . . . . . . . 204

H.4.1 Phase 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 204

H.4.2 Phase 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 205

H.4.3 Phase 3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 205

H.4.4 Représentation du système sous forme d’un automate .. . . . . . . . . . . . 206

I Prototype 207

J Exponentielle d’une matrice55 à bloc supérieur droit 23 nul 209

J.1 Rappels . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 209

J.2 Proposition de calcul . . . .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 210

J.3 Calcul du coefficient supérieur gauche . . . . . . . . . . . . . . . . . . . . . . . . . 214

J.4 Généralisation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 215

K Figures supplémentaires 217

K.1 Saturation sur stimulation transitoire violente . . . . . . . . . . . . . . . . . . . . . 218

K.2 Période multiple. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 219

K.3 Simulation d’un modèleVHDL-AMS . . . . . . . . . . . . . . . . . . . . . . . . . . 220

K.4 Simulation d’un modèleVHDL-AMS, grossissement . .. . . . . . . . . . . . . . . . 221

K.5 Simulation d’un régulateur au niveau transistors . . . . . . . . . . . . . . . . . . . . 222

K.6 Simulation d’un régulateur au niveau transistors, grossissement. . . . . . . . . . . . 223

xii Document confidentiel, propriété de STMicroelectronicsc 2005, reproduction interdite


TABLE DES FIGURES

Table des figures

1.1 Synoptique indicatif d’organisation d’une plate-forme téléphone portable .. . . . . 2

1.2 Synoptique du convertisseur monolithique pilote de l’étude . .. . . . . . . . . . . . 4

1.3 Exemple de problème de stabilité, initiateur de l’étude . . . .. . . . . . . . . . . . 5

2.1 Graphe de liens du modèle moyen non-linéaire de la cellule de commutation connec-

tée en hacheur série [1] . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9

2.2 Exemple de carte stromboscopique indiquant l’influence de la tension d’entrée sur le

courant dans l’inductance dans un hacheur série [2] . . . . . .. . . . . . . . . . . . 13

2.3 Exemple d’attracteur d’un hacheur série en commande en courant [3] . . .. . . . . 13

2.4 Carte stromboscopique de la tension de sortie en fonction de la tension d’entrée dans

un hacheur parallèle [4] . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14

2.5 Instants d’échantillonnage possibles pour construire les cartes d’analyse de stabilité.

Scénario possibles du comportement du signal d’erreur comparé au signal de la rampe 16

2.6 Scénario de sous-harmonique 2 du rapport cyclique [5] . . . .. . . . . . . . . . . . 19

2.7 Hypothèse pour le calcul du modèle d’écart . . .. . . . . . . . . . . . . . . . . . . 19

2.8 Convertisseur Buck avec un filtre du second ordre au sens de [6] . . . . . . . . . . . 21

2.9 Trajectoire stable du convertisseur . . . . . . . . . . . . . . . . . . . . . . . . . . . 25

2.10 Trajectoire de typeperiod-doublingdu convertisseur . . . . . . . . . . . . . . . . . 26

2.11 Trajectoire donnant lieu à bifurcation. . . . . . . . . . . . . . . . . . . . . . . . . . 26

2.12 Bifurcation en C . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28

2.13 Circuit typique autour du MAX856x. . . . . . . . . . . . . . . . . . . . . . . . . . 31

2.14 Exemple de réponses transitoires typique avec le MAX856x .. . . . . . . . . . . . 32

2.15 Application typique du circuit LM367x . . . . .. . . . . . . . . . . . . . . . . . . 33

2.16 Exemple de démarrage doux avec le circuit LM3671 . . . . .. . . . . . . . . . . . 33

2.17 Schéma fonctionnel du circuit TPS6230x . . . .. . . . . . . . . . . . . . . . . . . 34

2.18 Courbe de rendement du TPS6230xmontrant la supériorité de la gestion automatique

des modes PWM et PFM. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34

2.19 Résultat expérimental d’un transitoire de charge . . . . . . . . . . . . . . . . . . . 36

2.20 Une réponse indicielle de la tension de sortie vis-à-vis du courant de charge. . . . . 36

2.21 Approche traditionnelle . . .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39

Document confidentiel, propriété de STMicroelectronicsc 2005, reproduction interdite xiii


TABLE DES FIGURES

2.22 ApprocheVHDL-AMS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39

2.23 Insertion du travail de thèse dans le flot de dessin . . . . . . . . . . . . . . . . . . . 40

3.1 Système bouclé. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43

3.2 Marge de gain . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44

3.3 Marge de phase . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45

3.4 Marge de module et marge de retard . . .. . . . . . . . . . . . . . . . . . . . . . . 46

3.5 Schéma de principe d’un régulateur Buck . . . . . . . . . . . . . . . . . . . . . . . 47

3.6 Modulateur PWM . . . . . .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48

3.7 Modulateur PWM linéarisé .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48

3.8 Étage de puissance linéarisé. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48

3.9 Diagramme de Bode de l’étage de puissance linéarisé .. . . . . . . . . . . . . . . . 49

3.10 2 pôles - 2 zéros dont 1 pôle à l’origine . .. . . . . . . . . . . . . . . . . . . . . . . 49

3.11 Amplificateur linéarisé . . .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50

3.12 Diagrammes de Bode de l’amplificateur d’erreur . . .. . . . . . . . . . . . . . . . 50

3.13 Modèle petits signaux du régulateur . . .. . . . . . . . . . . . . . . . . . . . . . . 51

3.14 Diagramme de Bode de la boucle ouverte. . . . . . . . . . . . . . . . . . . . . . . 52

3.15 Tracé des marges . . . . . .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54

3.16 Système rebouclé comportant des perturbations . . . .. . . . . . . . . . . . . . . . 54

3.17 Fonctions de sensibilités . .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55

3.18 Compensation trouvée par l’outil . . . . .. . . . . . . . . . . . . . . . . . . . . . . 56

3.19 Modèle premier harmonique du régulateur . . . . . . . . . . . . . . . . . . . . . . . 57

3.20 Saturation du premier harmonique du signal d’erreur .. . . . . . . . . . . . . . . . 58

3.21 Etude dans le plan de Nyquist . . . . . .. . . . . . . . . . . . . . . . . . . . . . . 60

3.22 Évolution deC(ε) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61

3.23 Fonction de transfert du régulateur complet pour différentes charges . . . .. . . . . 61

3.24 Agrandissement de la figure 3.23 autour du point -1 . . . . . . . . . . . . . . . . . . 62

4.1 Schéma bloc d’un convertisseur PWM en CCM . . . . . . . . . . . . . . . . . . . . 66

4.2 Illustration de la dynamique d’un convertisseur PWM en mode continu . . .. . . . . 67

4.3 Illustration de la dynamique d’un convertisseur PWM en mode de conduction discon-

tinue en courant . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72

4.4 Evolution du courant dans l’inductance en mode de conduction discontinue. . . . . 75

4.5 Influence de la variation de l’inductance du filtre de sortie . . .. . . . . . . . . . . . 78

4.6 Influence de la variation de la capacité du filtre de sortie . . . . . . . . . . . . . . . . 79

4.7 Influence de la variation du courant de sortie . . . . . . . . . . . . . . . . . . . . . . 80

xiv Document confidentiel, propriété de STMicroelectronicsc 2005, reproduction interdite


TABLE DES FIGURES

4.8 Influence de la variation de la bande passante de l’amplificateur d’erreur . .. . . . . 81

4.9 Influence de la variation de la rampe en tension . . . . . . . . . . . . . . . . . . . . 82

4.10 Influence de la tension d’alimentation . . . . . . . . . . . . . . . . . . . . . . . . . 83

4.11 Influence de la tension de référence .. . . . . . . . . . . . . . . . . . . . . . . . . . 84

4.12 Influence de la fréquence de découpage . . . . .. . . . . . . . . . . . . . . . . . . 85

4.13 Influence de la variation de R11 (résistance du compensateur) .. . . . . . . . . . . . 86


4.15 Influence de la variation de C11 (capacité du compensateur) .. . . . . . . . . . . . 88


4.17 Influence de la variation de C21 (capacité du compensateur) .. . . . . . . . . . . . 90

4.18 Influence de la variation conjointe des résistances du compensateur . . . . . . . . . . 91

4.19 Influence de la variation conjointe des capacités du compensateur . . . . . . . . . . . 92

4.20 Influence du filtre et du réseau de compensation . . . . . . . . . . . . . . . . . . . . 93

4.21 Influence du réseau de compensation : résistances et capacités . . . . . . . . . . . . 94

4.22 Carte stromboscopique représentant l’influence de l’inductance. . . . . . . . . . . . 95

4.23 Carte stromboscopique représentant l’influence de la fréquence d’échantillonnage . . 96

4.24 Carte stromboscopique représentant l’influence de la bande passante de l’amplifica-

teur d’erreur . .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96

5.1 Phases de conduction (On remarquera en (c), la résistance RoffN du transistor NMOS) 100

5.2 Assemblage des 2 étages de puissance . . . . . . . . . . . . . . . . . . . . . . . . . 102

5.3 Automate hybride . . . . . .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 102

5.4 Utilisation de l’outil d’analyse de la stabilité . . .. . . . . . . . . . . . . . . . . . . 103

5.5 Copie d’écran typique des résultats rendus au concepteur . . .. . . . . . . . . . . . 104

5.6 Carte des valeurs propres de la matrice jacobienne pourL = 7µH . . . . . . . . . . . 105

5.7 Simulation temporelle de l’automate hybride(L = 7µH) . . . . . . . . . . . . . . . 106

5.8 Agrandissement de la simulation temporelle de l’automate hybride(L = 7µH) . . . . 107

5.9 Rapport cyclique et espace d’état . .. . . . . . . . . . . . . . . . . . . . . . . . . . 108

5.10 Carte des valeurs propres de la matrice jacobienne pour Fs = 420kHz . . . . . . . . . 109

5.11 Simulation temporelle de l’automate hybride(Fs= 420kHz) . . . . . . . . . . . . . 110

5.12 Agrandissement de la simulation temporelle de l’automate hybride(Fs= 420kHz) . 111

5.13 Rapport cyclique et espace d’état . .. . . . . . . . . . . . . . . . . . . . . . . . . . 112

5.14 Position des valeurs propres de la matrice jacobienne . . . . .. . . . . . . . . . . . 114

5.15 Prototype discret de régulateur à découpage . . .. . . . . . . . . . . . . . . . . . . 115

5.16 Point de fonctionnement stable . . .. . . . . . . . . . . . . . . . . . . . . . . . . . 118

5.17 Points de fonctionnement instables .. . . . . . . . . . . . . . . . . . . . . . . . . . 119

Document confidentiel, propriété de STMicroelectronicsc 2005, reproduction interdite xv


TABLE DES FIGURES

5.18 Position des valeurs propres après changement de l’amplificateur d’erreur .. . . . . 119

5.19 Carte des valeurs propres de la matrice jacobienne . . . . . . . . . . . . . . . . . . . 121

5.20 Aperçu du dessin des masques du circuit .. . . . . . . . . . . . . . . . . . . . . . . 121

5.21 Valeurs propres de la matrice jacobienne à l’intérieur du cercle unité . . . .. . . . . 122

A.1 Système invariant . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 146

A.2 Système bouclé. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 148

B.1 Schéma de principe d’un régulateur à découpage . . .. . . . . . . . . . . . . . . . 150

B.2 Régulateur à découpage intégré du point des petits signaux . .. . . . . . . . . . . . 150

B.3 Schéma de principe d’un régulateur Buck . . . . . . . . . . . . . . . . . . . . . . . 151

B.4 Stockage d’énergie dans l’inductance . .. . . . . . . . . . . . . . . . . . . . . . . 152

B.5 Restitution de l’énergie stockée dans l’inductance . . .. . . . . . . . . . . . . . . . 152

B.6 Conduction sur la diode naturelle du NMOS . . . . . .. . . . . . . . . . . . . . . . 152

B.7 Différents modes de fonctionnement . . .. . . . . . . . . . . . . . . . . . . . . . . 153

B.8 Schéma de principe d’un régulateur Boost. . . . . . . . . . . . . . . . . . . . . . . 154

B.9 Phase 1 : charge de l’inductance . . . . .. . . . . . . . . . . . . . . . . . . . . . . 154

B.10 Phase 2 : décharge de l’inductance sur la sortie (rectification asynchrone) .. . . . . 154

B.11 Différents modes de fonctionnement (rectification synchrone) .. . . . . . . . . . . . 155

B.12 Schéma de principe d’un régulateur Buck-Boost . . . .. . . . . . . . . . . . . . . . 156

C.1 Filtre RLC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 157

C.2 Diagramme de bode du filtre de sortie . .. . . . . . . . . . . . . . . . . . . . . . . 159

D.1 1 pôle - 1 zéro (version 1) . .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 162

D.2 1 pôle - 1 zéro (version 2) . .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 163

D.3 1 pôle - 1 zéro dont 1 pôle à l’origine . . .. . . . . . . . . . . . . . . . . . . . . . . 164

D.4 2 pôles - 1 zéro dont 1 pôle à l’origine . .. . . . . . . . . . . . . . . . . . . . . . . 165

D.5 2 pôles - 2 zéros. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 166

D.6 2 pôles - 2 zéros dont 1 pôle à l’origine (version 1) . .. . . . . . . . . . . . . . . . 167

D.7 2 pôles - 2 zéros dont 1 pôle à l’origine (version 2) . .. . . . . . . . . . . . . . . . 168

D.8 3 pôles - 2 zéros (version 1) .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 169



D.11 Amplificateur réel . . . . . .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 172

D.12 2 pôles 2 zéros (version 1) .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 173


xvi Document confidentiel, propriété de STMicroelectronicsc 2005, reproduction interdite


TABLE DES FIGURES



D.16 2 pôles, 2 zéros avec amplificateur réel . . . . . .. . . . . . . . . . . . . . . . . . . 179

D.17 3 pôles, 2 zéros avec amplificateur réel . . . . . .. . . . . . . . . . . . . . . . . . . 182

E.1 Automate hybride . . . . . .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 191

G.1 Etage de puissance intégrant les bondings . . . .. . . . . . . . . . . . . . . . . . . 197

H.1 Schéma de principe . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 201

H.2 Phase 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 202

H.3 Phase 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 202

H.4 Phase 3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 203

H.5 Amplificateur d’erreur . . .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 204

H.6 Automate du régulateur Boost . . .. . . . . . . . . . . . . . . . . . . . . . . . . . 206

I.1 Schéma du prototype . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 208

K.1 Saturation du rapport cyclique . . .. . . . . . . . . . . . . . . . . . . . . . . . . . 218

K.2 Dédoublement de la période. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 219

K.3 Démarrage et variation de charge . .. . . . . . . . . . . . . . . . . . . . . . . . . . 220

K.4 Grossissement sur la variation de charge . . . . .. . . . . . . . . . . . . . . . . . . 221

K.5 Démarrage et variation de charge . .. . . . . . . . . . . . . . . . . . . . . . . . . . 222

K.6 Grossissement sur la variation de charge . . . . .. . . . . . . . . . . . . . . . . . . 223

Document confidentiel, propriété de STMicroelectronicsc 2005, reproduction interdite xvii


TABLE DES FIGURES

xviii Document confidentiel, propriété de STMicroelectronicsc 2005, reproduction interdite


LISTE DES TABLEAUX

Liste des tableaux

2.1 Relations entre tension d’entrée et tension de sortie de régulateurs classiques . . . . . 8

3.1 Liste des paramètres du régulateur .. . . . . . . . . . . . . . . . . . . . . . . . . . 53

4.1 Paramètres du régulateur de référence . . . . . .. . . . . . . . . . . . . . . . . . . 77

5.1 Paramètres du prototype . .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 116

Document confidentiel, propriété de STMicroelectronicsc 2005, reproduction interdite xix


LISTE DES TABLEAUX

xx Document confidentiel, propriété de STMicroelectronicsc 2005, reproduction interdite


LISTE DES ABRÉVIATIONS

Liste des abréviations

Pour des raisons de lisibilité, la signification d’une abréviation ou d’un acronyme n’est souvent

rappelé qu’à sa première apparition dans le texte d’un chapitre. Par ailleurs, l’abréviation la plus

usuelle sera toujours utilisée. Cependant, il est fréquent que ce soit un terme anglais. Si tel est le cas,

une traduction sera systématiquement proposée.

SMPS Switch Mode Power Supply Alimentation à découpage

DC/DC, DC-DC DC/DC Converter Convertisseur continu/continu

MOS Metal Oxyde Semiconductor Semi-conducteur métal oxyde

NMOS N type MOS transistor Transistor MOS à canal de type N

PMOS P type MOS transistor Transistor MOS à canal de type P

PWM Pulse Width Modulation Modulation de largeur d’impulsions

CCM Continuous Conduction Mode Conduction de type continue

DCM Discontinuous Conduction Mode Conduction de type discontinue

NOVL Non-Overlapping Non-Recouvrement

VM Voltage-mode Contrôle en tension

CM Current-mode Contrôle en courant

CMOS Complementary Metal Oxyde Semiconducteur Métal-Oxyde

Semiconductor Complémentaire

VHDL Verilog Hardware Description LanguageLangage de description matérielle

. . .

Document confidentiel, propriété de STMicroelectronicsc 2005, reproduction interdite xxi


LISTE DES ABRÉVIATIONS

xxii Document confidentiel, propriété de STMicroelectronicsc 2005, reproduction interdite


1 INTRODUCTION

1 Introduction

Le marché de la téléphonie mobile, après un accroissement considérable au début des années

2000, arrive à saturation avec plus de 80% des foyers français équipés. Sur ce marché très tendu, les

constructeurs redoublent d’ingéniosité pour offrir de nouvelles possibilités et séduire les consomma-

teurs. Le téléphone portable a perdu sa fonctionnalité première de terminal téléphonique pour devenir

un terminal multimédia et sa fonction téléphonie n’est plus à présent une fin en soi.

La plate-forme multimédia portable doit avoir assez de capacité d’alimentation pour téléphoner,

prendre des photos, enregistrer de la musique, écouter la radio, recevoir les signaux GPS, communi-

quer avec l’oreillette, . . .Cependant, les batteries rechargeables (ou accumulateurs), n’évoluent pas à

la même vitesse et l’autonomie du téléphone devient un facteur important pour les concepteurs des

plates-formes.

Ces attentes forcent à changer la façon de réaliser les alimentations. Les régulateurs linéaires

(LDO, ou low-drop output regulator) étaient très prisés du fait de leurs faibles tailles et faibles coûts.

Cependant, leur rendement peu élevé handicape sévèrement l’autonomie. Ceci est particulièrement

critique du fait de la diminution des tensions de batterie. Les régulateurs linéaires sont progressive-

ment remplacés par des convertisseurs à découpage.

La batterie de référence pour les applications portables avancées est la cellule de typeion lithium.

Sa tension varie de 4:8V à 2:7V au cours des phases de charge et de décharge. L’emploi d’alimenta-

tions à découpage permet de convertir la tension de la celluleion lithium en différents niveaux fixes

de tension dont a besoin l’application. L’objectif principal est l’augmentation de l’autonomie, mais

en fait, sur les plates-formes de troisième génération (3G), l’objectif est déjà de permettre d’installer

suffisamment de capacité d’alimentation pour le fonctionnement normal du produit.

L’augmentation des fonctionnalités introduit en effet une augmentation du nombre de tensions

d’alimentations. La figure 1.1 illustre quelques fonctionnalités d’une plate-forme téléphone, où appa-

raissent quelques consommateurs connus :

– Les microprocesseurs, et autres composants logiques ont généralement besoin d’une tension

variant de 0:9V à 1:5V pour les coeurs et 1:8V pour les entrées/sorties. Un régulateur abaisseur

de tension est alors employé.

– L’écran, dont le rétro-éclairage nécessite une tension d’alimentation de l’ordre de 20V pour

consommer environ 20mA. Cette puissance est fournie par un régulateur élévateur de tension.

Document confidentiel, propriété de STMicroelectronicsc 2005, reproduction interdite 1


1 INTRODUCTION

Certains organes comme les capteurs CMOS1 des appareils de photographie embarqués ont besoin

d’un niveau de tension intermédiaire très difficile à générer : 3:3V. Une architecture combinant les

fonctions abaisseuses et élévatrices est alors nécessaire. Au-delà de la plate-forme téléphone, les

appareils nomades peuvent embarquer des composants consommateurs de puissance alimentés sous

des tensions allant de 5V à+=34V.

FIG. 1.1: Synoptique indicatif d’organisation d’une plate-forme téléphone portable

Les régulateurs à découpage sont capables de fournir un courant de sortie de l’ordre de 800mA, ce

qui est idéal pour alimenter des microprocesseurs dont la tension d’alimentation peut descendre jus-

qu’à 0:9V. La taille intrinsèque des régulateurs est relativement petite (pour la puissance fournie), peu

de composants externes sont nécessaires. La fréquence de découpage assez élevée permet de réduire

la taille des inductances et capacités externes. A terme, ces éléments passifs intégreront le boîtier du

convertisseur, puis le silicium, alors que les fréquences de découpage auront atteint plusieurs dizaines

de mégahertz.

De manière à maintenir un rendement élevé sur une grande plage du courant de sortie, il est re-

commandé d’utiliser un régulateur comportant une rectification synchrone. La rectification synchrone

en commande de typePWM2 permet d’obtenir un pic de rendement supérieur à 92% pour une sor-

tie de 1:2V. Le fonctionnement en commandePFM3 (ou Burst Mode4) permet de réduire le courant

consommé pendant les phases de veille. Ce mode ne peut-être utilisé que pour alimenter de faibles

charges et maintenir un rendement global élevé du convertisseur dans une zone ou les pertes par

commutation dominent. Néanmoins, le rendement à très faible charge reste surtout lié à la valeur du

courant de polarisation (quiescent currenten anglais) global du convertisseur.

1Complementary Metal Oxyde Semiconductor2Pulse Width Modulation : Modulation de largeur d’impulsion (MLI)3Pulse Frequency Modulation : Modulation fréquentielle4Terme couramment rencontré dans les notes d’application pour désigner la modulation fréquentielle.

2 Document confidentiel, propriété de STMicroelectronicsc 2005, reproduction interdite


1 INTRODUCTION

Les concepteurs de produits embarqués doivent tenir compte de deux types de pollution : le bruit

haute-fréquence (RF noiseen anglais) et le bruit audible (audio noiseen anglais). Quand un cir-

cuit de communication sans fil est embarqué à l’intérieur d’un produit mobile, le fondamental et les

harmoniques générées à la fréquence de découpage du régulateur peuvent causer des interférences

électromagnétiques. Des techniques d’implantation microélectronique spécifiques sont alors néces-

saires pour limiter le couplage entre les blocs, donc le bruit. Cependant, la synchronisation du régu-

lateur permet d’assurer que le bruit dû à la commutation est situé loin des fréquences sensibles. La

plupart des régulateurs supportent cette fonctionnalité. Cela implique que le convertisseur travaille à

fréquence fixe indépendamment du courant consommé par la charge. Le bruit généré est alors connu

et prédictible. Il peut être filtré. Cependant, les blocs élémentaires composant le régulateur nécessitent

de fort courant de polarisation.

Empêcher le convertisseur à découpage d’entrer dans le mode de conduction discontinue résout

aussi un autre problème : la génération de bruit audible. Quand un convertisseur est en mode de

conduction discontinue, les interrupteurs de puissance sont allumés et éteints suivant les besoins en

courant de la charge et peuvent générer une ondulation sur la sortie dans la bande de fréquence au-

dible. C’est véritablement un problème en ce qui concerne les téléphones portables, les baladeurs

MP3 et autres appareils audio. La sélection du mode de conduction continue ou la synchronisation

élimine le mode de conduction discontinue et élimine la génération de bruit dans la bande audio. Mais

encore une fois, c’est au prix de faibles rendements pour les faibles charges.

La solution au compromis bruit/courant de polarisation n’est pas unique. La plupart des convertis-

seurs à découpage possède une broche de sélection qui permet de choisir entre le mode de conduction

continue ou le mode de conduction discontinue5. Le processeur de la plate-forme portable peut donc

choisir parmi les différents modes disponibles suivants les modes de fonctionnement.

– le mode de conduction continue est utilisé quand l’appareil est en fonctionnement pour mini-

miser les bruits hautes-fréquences et ceux recouvrant la bande audio ;

– le mode de conduction continue est réservé quand l’appareil est en veille pour diminuer les

courants de polarisation et allonger la durée de vie de la batterie.

Avec les régulateurs à découpage monolithiques, il est possible d’avoir simultanément :

– une longue durée de vie de la batterie ;

– un régulateur de petite taille en terme de surface de circuit imprimé6 ;

– une réduction du bruit généré suite à la synchronisation.

Le régulateur monolithique qui sert de support à notre étude, est schématisé à la figure 1.2. Sont

illustrés la cellule de commutation synchrone, le compensateur et divers blocs qui seront repris au

cours de l’exposé. Tous ces blocs consomment un courant de polarisation statique. Ceux-ci sont pré-

5Cette fonctionnalité est souvent référencée sous le nom de MODE/SYNC dans les notes d’application.6Le terme anglais couramment utilisé estfootprint : encombrement.



1 INTRODUCTION

sents, même lorsque le convertisseur gère un courant faible ; le rendement est donc amoindri. Ces

courants de polarisation doivent donc être limités et ceci ne va pas sans conséquences. Par exemple,

la bande passante de l’amplificateur autour duquel est construit le compensateur est directement af-

fectée par la valeur du courant de polarisation. Le concepteur doit faire ici un premier et très difficile

compromis. Il existe, au sein des régulateurs à découpage, des notions complexes à appréhender,

comme par exemple la stabilité du régulateur. La stabilité est un paramètre global et la difficulté naît

du fait que le concepteur doit faire des choix locaux pour répartir le budget en courant. La figure

1.3 campe la problématique majeure de l’étude. Une simulation montre un convertisseur démarrant

(doucement) fournissant 200mAsous 1:2V ; il subit ensuite un transitoire de courant peu sévère pour

fournir 400mAsous 1:2V. Tout semble se passer correctement, avant que le convertisseur n’exhibe un

comportement inacceptable : un comportement chaotique.

FIG. 1.2: Synoptique du convertisseur monolithique pilote de l’étude

L’objet de notre travail a été multiple :

– contribuer aux différents modèles nécessaires au flot de conception de convertisseurs monoli-

thiques ;

– concevoir des convertisseurs monolithiques à partir de cahier des charges "client" ;

– développer un outil d’analyse de la stabilité des convertisseurs monolithiques, et définir un

critère apte à aider le concepteur lors de la définition des compromis.

Après avoir longuement travaillé sans succès sur les approcheslinéariséesde la stabilité, l’investi-

gation d’autres méthodes a été nécessaire. Les travaux sur lessystèmes dynamiques hybridesnous ont

semblé très prometteurs, mais difficiles d’accès. Aussi, en parallèle, nous avons investi la littérature

spécifique des phénomènes chaotiques. Cette voie a apporté les réponses à nos problèmes de stabilité.

Le manuscrit n’aborde pas la problématique de la conception proprement-dite (au sens de l’électro-



1 INTRODUCTION

FIG. 1.3: Exemple de problème de stabilité, initiateur de l’étude

nique et des masques de fabrication) des convertisseurs, mais restreint l’exposé aux trois étapes qui

ont ponctué le développement d’outils d’aide à la conception. Au chapitre 2, nous essaierons d’établir

un état de l’art aussi exhaustif que possible. Le Chapitre 3 illustre l’approche classique enpetits si-

gnauxainsi qu’une première amélioration vis-à-vis des saturations. Le chapitre 4 propose un méthode

prenant en compte le caractère échantillonné d’un convertisseur. Enfin, le chapitre 5 donne le résultats

des confrontations entre nos différents calculs et simulations à la réalité physique. Pour terminer, le

chapitre 6 donne la conclusion de ce travaille.



1 INTRODUCTION



2 ETAT DE L’ ART

2 Etat de l’art

Sommaire

2.1 Approche conventionnelle de la stabilité. . . . . . . . . . . . . . . . . . . . . . 7

2.2 Bifurcations et Chaos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10

2.3 Les approches hybrides . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28

2.4 Les convertisseurs monolithiques. . . . . . . . . . . . . . . . . . . . . . . . . . 30

2.5 Flot de conception d’un régulateur à découpage monolithique . . . . . . . . . 37

2.6 Conclusion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41

La littérature indique que les convertisseurs de puissance sont utilisés depuis de nombreuses dé-

cennies, et ce bien avant la compréhension des phénomènes y trouvant naissance. En particulier les

premiers modèles de circuits utilisables représentant ces convertisseurs datent des années 70 avec les

publications de R.D. Middlebrook et S. Cuk par exemple [7]. Il est facile de constater que l’analyse

fine des convertisseurs est toujours d’actualité, et que les phénomènes non-linéaires sont traités de

manière la plus formelle possible depuis quelques années. Notre propos concerne l’analyse de la sta-

bilité du hacheur série, en abordant les phénomènes toujours surprenant de chaos ou de bifurcation.

Dans cette partie notre intention est de donner un aperçu des efforts de recherche les plus récents,

de résumer les approches essentielles. Nous avons tenté de définir une classification des phénomènes

chaotiques en faisant la synthèse du contenu de publications.

2.1 Approche conventionnelle de la stabilité

Dans les livres généraux relatifs à l’électronique de puissance [8–11], l’exposé décrit les princi-

pales connections de la cellule de commutation idéale, pour former les structures classiques - Buck,

Boost, Buck-Boost, Sepic, Cuk ou ZETA -. La tension de sortie dépend de la manière dont l’induc-

tance de stockage est traitée. La cellule de commutation idéale est composée d’une diode et d’un

interrupteur commandé en tension. Notre intérêt est porté sur la cellule de commutation synchrone,

mais les résultats sont directement transposables á d’autres configurations. L’essentiel de l’exposé

aborde les convertisseurs sous la forme de systèmes linéaires par morceaux.

Deux modes de conduction sont considérés (éventuellement trois) : conduction continue en cou-



2 ETAT DE L’ ART

rant (CCM1), conduction discontinue en courant (DCM2) et conduction discontinue en courant et en

tension. La table 2.1 reprend quelques relations classiques entre la tension d’entrée (Vbat) et la tension

de sortie (Vs) de convertisseurs communs, oùα0 représente la valeur d’équilibre du rapport cyclique

de conduction,Tsw la période de découpage,L la valeur de l’inductance du filtre de sortie etR la

valeur de la charge.

STRUCTURE CCM DCM

Buck Vs =Vbatα0 Vs =Vbat2

1+

s1+

8 L

R Tsw α20

!1

Buck-Boost Vs =Vbat α0

1α0Vs =Vbatα0

rR Tsw

2 L

Boost Vs =Vbat 11α0

Vs =Vbat 12

0@1+

s1+

2 α20 L

R Tsw

1A

TAB. 2.1: Relations entre tension d’entrée et tension de sortie de régulateurs classiques

L’exposé aborde ensuite le système de régulation, ou boucle de retour, qui ajuste dynamiquement

la durée de conduction de l’interrupteur commandé. La commande en tension et la commande en

courant sont abordées. L’analyse du système en boucle fermée commence par une présentation des

topologies du circuit, en nombre fixe, et répétées périodiquement. Peu d’ouvrages étendent l’étude au

delà de la commande par modulation de largeur d’impulsion, ou modulation PWM3. Le convertisseur

opère donc de manière non-linéaire, à cause de ces sauts, et naturellement des méthodes d’analyse

non-linéaires seraient requises [14]. La simplification a donc été de mise pour parvenir à un exposé

de méthodes pratiques de conception du convertisseur en boucle fermée. En particulier, les simpli-

fications ont visé à permettre l’application des approches fréquentielles4. Le modèle moyen a reçu

une attention soutenue, et de nombreuses méthodes de construction ont été évaluées [15–17]5, avec

in fine la possibilité de prendre en compte des défauts comme les délais entre la commande logique

et la réaction des interrupteurs, les pertes ou encore l’estimation de l’ondulation de sortie [11,18]. La

figure 2.1 représente un tel modèle moyen avancé dont les équations (2.1) font apparaître des délais

virtuels (δvD;δiDS) qui traduisent les non-linéarités des composants ;ρ représente le rapport cyclique,

T la période de découpage etvDSon;vDon les caractéristiques statiques des interrupteurs. La notation1Continuous Conduction Mode : par usage, certes critiquable du point de vue de la langue française, nous conserverons

les acronymes en langue anglaise. Nous ne pouvons que saluer les efforts de traduction dans certains ouvrages [12], maisqui n’ont malheureusement pas fait suffisamment école.

2Discontinuous Conduction Mode : mode de conduction discontinue.3Il est surprenant de constater que certaines publications sont volontairement oubliées des ouvrages généraux, comme

[13], bien que l’on y trouve l’analyse d’autres types de modulation, toujours par l’approche linéarisée.4En partie parce que, depuis des décennies, les ingénieurs en électronique sont rompus aux approches linéaires a

contrario des méthodes non-linéaires.5On trouvera une bibliographie exhaustive dans [1] par exemple.



2 ETAT DE L’ ART

hi traduit la valeur moyenne. Nous ne donnerons pas le détail du calcul pour arriver à ce résultat

puisqu’il a déja été publié dans les références citées précédemment.

hi1i= IL:

ρ+

δiDS

T

hv2i= (VbatvDSon) :

ρ δvD

T

vDon:

1ρ+

δvD

T

(2.1)

Le modèle moyen du convertisseur est linéarisé autour du point de fonctionnement pour aboutir

à un modèle invariant-temporel et étudié avec les méthodes linéaires. Notre chapitre 3 reprend cette

analyse, qui reste très efficace pour dimensionner la fonction de transfert de la boucle de retour.

Pour autant le modèle moyen est inadapté à l’étude du comportement en grands signaux (transitoires

sévères), et encore moins à l’étude des défauts liés essentiellement aux sauts de topologie (effet de

l’échantillonnage).

D’autres travaux ont formalisé des méthodologies de réglage des circuits de compensation, mais

toujours avec une approche linéarisée, et donc affectées des mêmes limitations que les modèles

moyens. Ils proposent la prise en compte de certaines non-linéarités avec une application du critère de

Lyapunov par exemple [19–31]. La méthode exposée dans [31] reprend la notion de marges (phase,

gain) pour les étendre à des notions plus représentatives du convertisseur à découpage, d’après les

auteurs. Ces notions se rapprochent des marges de sensibilité que nous utiliserons au chapitre suivant.

Une mauvaise marge de phase pourra être à l’origine d’une divergence lente du convertisseur.

Nous verrons qu’il est possible de classer les instabilités des convertisseurs en instabilités lentes (ou

long terme) et instabilités rapides (ou court terme) [6]. Les bifurcations font partie de ce dernier cas.

Dans le cas des instabilités à long terme, la littérature définit la notion d’attractivité de la solution

nominale, autrement dit la stabilité ! Ce petit exemple montre la surenchère en terme de vocabulaire

que l’on peut constater dans les publications.

0:j1 1:j2 0:j3 MTF:ideal 1:j4

(i2,u2)(i1,u1)

RS:M

ρT ρ

(fsM,TM)

RS:D

T ρ

(fsD,TD)

FIG. 2.1: Graphe de liens du modèle moyen non-linéaire de la cellule de commutation connectée en hacheursérie [1]



2 ETAT DE L’ ART

2.2 Bifurcations et Chaos

Les phénomènessous-harmoniquesdans un convertisseur sont rapportés [32–35] depuis la fin des

années 80 . Au niveau du prototypage, ces phénomènes sont éliminés par l’ajustement de la fonction

de transfert de retour et l’ajustement de certains composants (ajustements basés beaucoup plus sur

l’expérience du concepteur que par connaissance des phénomènes). A la lecture des publications,

nous constatons que l’approfondissement de la connaissance de ces phénomènes et leur modélisation

formelle sont des activités récentes de recherche.

En effet, tant que l’approche linéaire s’est révélée satisfaisante (l’approximation de l’analyse ne

conduisant pas à un prototypage coûteux en réglage), il n’y a pas eu d’incitation à pousser plus loin

les investigations. Or l’électronique de puissance a gagné en maturité (facilité d’intégration), mais le

coût du prototypage reste élevé et tout concourt à exiger une meilleure fonctionnalité, de plus grandes

performances (à coût moindre) ainsi qu’une fiabilité contrôlée [36–38]. A l’échelle d’intégration ul-

time qui nous intéresse, les mêmes exigences ont été formulées [39–41], avec l’idée que leSMPS6 est

la partie active au plus profond de l’échelle de mécanismes qui constituent la gestion d’énergie dans

les systèmes-sur-puce.

Aussi l’étude des phénomènes non-linéaires est devenue nécessaire et même indispensable pour

systématiser les moyens de les éviter, ou bien étudier comment en tirer profit. Le chaos et les bifurca-

tions ont attiré l’attention des communautés de l’électronique de puissance comme celle des systèmes

et de l’automatique.

2.2.1 La chronologie des études

A la suite de l’observation commentée dans [32, 34], une autre observation expérimentale [42]

caractérise trois comportements :boundedness, chatteringet chaos. Ces termes demeurent intradui-

sibles et ne seront plus employés par la suite. En revanche, les trois comportements seront amplement

étudiés :chaoset boundednessdéterminent l’état incontrôlable du convertisseur, état ultime après un

comportement de typesous-harmoniquedénommémultiplication de période(nous utiliserons par la

suite le terme deperiod-npling). La première forme de multiplication de période est le doublement

de période (period-doubling). Bien qu’aucune analyse formelle ne soit introduite, ces publications

datant du début des années 90 ouvrent la voie à l’étude de comportements ultimes des convertisseurs

de puissance pour améliorer leur conception. L’International Journal of Bifurcation and Chaosvoit le

jour en 1990, avec notamment les travaux mathématiques sur les attracteurs de Chua [43]. La commu-

nauté mathématique aborde un système chaotique en vérifiant qu’il est le lieu de passage d’énergie,

6Switch-Mode Power Supply : Alimentation à découpage (acronyme donné au convertisseur à découpage monoli-thique, par opposition à la "power supply" caractérisant une énergie issue d’un régulateur linéaire).



2 ETAT DE L’ ART

que cette énergie est modifiée au cours de son passage, et que le système est fortement non-linéaire.

Enfin des paramètres ont une action sensible sur le fonctionnement du système. Il faut convenir qu’un

convertisseur de puissance, à découpage, répond bien à cette définition thermodynamique.

Une première tentative d’analyse numérique concerne le hacheur série [44] qui constitue toujours

le premier sujet d’étude. Les auteurs démontrent le phénomène de doublement de période, puis l’in-

stabilité d’ordre plus élevé et enfin le comportement chaotique, à l’aide de simulateur de typeSpice7.

Cet effort de simulation ouvre la voie des analyses par approche numérique. Nous montrerons que

cette modélisation, sous la forme plus générale del’approche hybride, est un complément à l’analyse

formelle, qui constitue l’autre voie d’analyse des comportements complexes dans les convertisseurs.

L’approche numérique consiste à écrire le système d’état du convertisseur dans chacune de ses topo-

logies à l’aide de sources de tension commandées ou couplées. Il est clair que les outils de typeSpice

ne sont pas des plus pratique pour traduire ces systèmes linéaires, comparé aux outils qui offrent un

langage de modélisation. A ces systèmes linéaires est ajoutée la condition de changement (comparai-

son de la tension d’erreur avec une rampe dans la plupart des cas). La simulation est très coûteuse en

temps de calcul et des solutions de calcul plus directes ont été recherchées8, mais sans grand succès

du fait de la difficulté de leur implémentation dans les outils de typeSpice. Les autres structures de

convertisseurs sont étudiées, du point de vue de la simulation, entre 1990 et 1994 ( [46–62]). On re-

trouve des publications sur cette approche de simulation plus tard ( [63–65] par exemple), mais ces

travaux n’apportent rien de plus. Notons que les travaux sur l’approche par modèles moyens s’est

poursuivie durant toutes les années 90.

Le calcul que nous détaillons dans les parties suivantes suit le même schéma. Nous exprimerons

par un modèle d’état chacune des topologies dans lesquelles nous souhaitons contraindre le fonc-

tionnement du convertisseur. Cette description inclut des modèles idéaux (ou non) de la cellule de

commutation, du filtre de sortie, de la charge, ainsi que du compensateur (boucle de retour) et du

comparateur générant le signal de modulation. A ces modèles d’état sont ajoutées les deux conditions

de commutation pour la cellule de commutation. Dans un convertisseur synchrone, une condition de

commutation est imposée par une horloge externe, l’autre condition est la comparaison entre le si-

gnal d’erreur (sortie du compensateur) et la rampe (un signal en forme de dents de scie). La valeur

du vecteur d’état est continue lors des instants de changements de modèles d’état, et ceci se répète

à l’identique (en fonctionnement normal) de période de commutation en période de commutation. Il

est donc possible de modéliser le convertisseur de telle sorte que les équations fournissent la valeur

du vecteur d’état à la fin d’une période de découpage, en fonction de sa valeur initiale au début de

cette même période. Toujours pour le régime normal de fonctionnement, il doit y avoir égalité entre

7Par ce terme générique, nous faisons référence à la méthode nodale, aux schémas électriques équivalents et au moteurde résolution qui sont la base de la simulation électrique de circuits.

8Comme les séries d’exponentielles de Lyapunov [45] par exemple.



2 ETAT DE L’ ART

ces deux valeurs. C’est la stabilité même de cetteégalitéqui est analysée par plusieurs méthodes que

nous citons.

Le macro-modèle formel du convertisseur est appelé unecarte9 itérative10 du premier ordre11

dans les publications anglo-saxonne (first-order iterative map), ou encore carte de Poincaré (first-

oder Poincare map). L’étude de la stabilité du convertisseur consiste à analyser la stabilité de cette

continuité du vecteur d’état lors des changements de topologies. Enfin, lorsque la non-stabilité est

démontrée, un travail supplémentaire consiste à analyser quel paramètre en est la cause, et comment

le fonctionnement normal du convertisseur est mis à mal. Les publications sur la décennie qui vient

de s’écouler décrivent ces trois aspects :

– les méthodes d’analyse de la stabilité,

– l’étude des paramètres sensibles,

– et l’étude du caractère particulier de chaque instabilité.

En ce sens, les travaux suivants rassemblent la quasi-totalité des résultats, et contiennent une

bibliographie très importante. Les principaux auteurs en question sont :

– C.K. Tse [66–75]

– M.D. Bernardo [3,4,76–80]

– S. Mazumder [2,6,81]

Curieusement les premiers articles à introduire la notion de cartes itératives [67, 68] traitent du

fonctionnement en régime discontinu des hacheurs série et parallèle. Dans ce mode de fonction-

nement, les phénomènes quasi-périodiques et le chaos sont plus difficiles à obtenir. Quoiqu’il en

soit, les auteurs évaluent ensuite le Jacobien de la carte itérative du premier ordre (c’est-à-dire du

macro-modèle d’état). Une bifurcation apparaît quand le déterminant du Jacobien atteint la valeur

1. Probablement cette voie a été poursuivie car l’approche expérimentale ( [82, 83]) a confirmée

les résultats théoriques : à savoir que le convertisseur présentait physiquement un fonctionnement

chaotique, pour des valeurs pourtant cohérentes des paramètres sensibles (au sens de l’électronique

de puissance). Indiquons tout de suite que peu de publications étayent leurs résultats théoriques de

résultats expérimentaux. Dans [84], Fossas et Olivar introduisent la notion decarte stromboscopique.

Comme l’analyse du Jacobien pour tracer sa valeur aux alentours de1 est très compliquée, les au-

teurs choisissent de représenter la grandeur majeure (courant d’inductance, tension de sortie...) du

convertisseur en échantillonnant sa valeur au rythme de la période de commutation. La figure 2.2

montre un exemple de telle carte dans un hacheur série. Finalement cette représentation s’avère la

plus pratiquée jusqu’en 2000.

9Carte est traduit de l’anglaismapqui fait référence à une représentation graphique à laquelle doit conduire l’analyse.10Fait référence à l’enchaînement des calculs période après période.11Fait référence à l’analyse de la stabilité jusqu’à l’apparition duperiod-doubling. Une carte du second ordre permettra

l’analyse jusqu’à l’apparition duperiod-tripling, etc. . .



2 ETAT DE L’ ART

FIG. 2.2: Exemple de carte stromboscopique indiquant l’influence de la tension d’entrée sur le courant dansl’inductance dans un hacheur série [2]

Dans [72], les auteurs étudient les différentes limites de la stabilité d’un hacheur série en partant

d’un point de fonctionnement stable pour aller vers le doublement de période. Ils donnent une pre-

mière méthode pour régler les valeurs du compensateur afin d’assurer la stabilité du convertisseur.

Cette méthode s’appuie sur les différentes cartes stromboscopiques, associées aux divers paramètres

sensibles, mais ignore le comportement du hacheur face aux transitoires. Les auteurs complètent

par ailleurs la discussion sur les cartes stromboscopiques par les plans de phase associés (les deux

variables d’état sont celles du filtre de sortie : courant dans l’inductance et tension aux bornes du

condensateur). En fonctionnement normal, le plan de phase produit une figure fermée simple. Lors du

fonctionnement quasi-périodique, cette figure fermée se dédouble ou se triple. Un tel plan de phase

complexe est appelé unattracteur(figure 2.3).

FIG. 2.3: Exemple d’attracteur d’un hacheur série en commande en courant [3]

La fin des années 90 voit apparaître une nouvelle méthode d’analyse, à la suite d’une observation

expérimentale. Dans [4, 85], les auteurs constatent que dans le hacheur parallèle apparaissent deux

types de cartes stromboscopiques :

– des cartes stromboscopiques témoignant d’un passage en douceur depuis un mode de fonction-

nement normal vers un fonctionnement chaotique après un passage en régime quasi-périodique



2 ETAT DE L’ ART

FIG. 2.4: Carte stromboscopique de la tension de sortie en fonction de la tension d’entrée dans un hacheurparallèle [4]

(cf figure 2.2),

– d’autres cartes témoignant d’un changement abrupt entre régimes normal ou quasi-périodique

et le régime chaotique (cf figure 2.4). Cependant, le suivi du déterminant du Jacobien ne permet

pas d’expliquer de tels changements abrupts de comportement.

Aussi dès 1996 C.K. Tse d’une part, puis M.D. Bernardo d’autre part, ont publié une étude sur les

valeurs propres de la matrice Jacobienne du macro-modèle d’état. Outre le fait qu’expérimentalement

il est possible de vérifier que la stabilité du convertisseur est perdue dès qu’une des valeurs propres

tend vers un module supérieur à l’unité ; la manière dont les valeurs propres évoluent a permis de

mieux classifier les différents types de bifurcation et donc de différencier les phénomènes chaotiques.

Précisons immédiatement qu’une bataille de vocabulaire fait toujours rage parmi les auteurs.

2.2.2 Analyse des valeurs propres d’une matrice Jacobienne

Nous donnons dans ce paragraphe un aperçu de la philosophie de calcul, maintenant partagée par

plusieurs auteurs. Nous appliquons cette méthode dans la chapitre 4, mais sur un système d’ordre plus

élevé que ce que les publications ont présenté jusque maintenant, et en détaillant des phases de calcul

(phases intermédiaires parfois loin d’être triviale). Nous citerons ensuite le calcul développé dans [5]

qui est le plus récent, mais sensiblement différent. Ensuite, nous évoquerons une approche de calcul

proposée par les chercheurs du CRAN/Nancy.

Nous prenons l’exemple du hacheur série qui correspond à notre convertisseur monolithique

d’étude. En conduction continue, ce convertisseur est caractérisé par deux régimes linéaires : #1

quand l’inductance stocke de l’énergie, #2 lorsque l’inductance restitue son énergie à la charge. Par

construction :

– la cellule de commutation effectue un cycle complet de commutation par période de découpage,



2 ETAT DE L’ ART

et un seul ;

– la commutation du régime #1 au régime #2 a lieu quand le signal d’erreur croise la rampe.

– la commutation du régime #2 au régime #1 est synchrone à une horloge externe, qui définit

précisément la fréquence de découpage.

Une partie de la littérature concerne les convertisseurs commandés en tension pour lesquels la

dernière condition n’est pas respectée. Nous nous restreignons aux convertisseurs synchrones com-

mandés en tension. Nous noterons au passage que le cas de la commande en courant vérifie toujours

cette condition de synchronisme. Du point de vue pratique au sein du convertisseur, un comparateur

va fournir la largeur de l’impulsion à partir du signal d’erreur et d’un signal en rampe. En fait, seule

la commutation du régime #1 au régime #2 est intéressante, puisque l’autre commutation est induite

par une horloge externe. Pour garantir un seul cycle de commutation par période de découpage, il

est nécessaire de mémoriser la commutation #1 vers #2. En l’absence de cet élément mémoire, les

phénomènes chaotiques apparaissent plus facilement, et la littérature couvre l’étude de tels schémas

de commande.

La principale inflation de calculs dans les publications vient du fait que ces calculs sont différents

suivant la carte itérative à laquelle on s’intéresse. La figure 2.5 résume quelques cas rencontrés dans

les publications. La notation s’inspire de celle de [77], similaire à celle de [6]. Nous illustrons le cas

des cartes asynchrones qui correspondent davantage au fonctionnement des convertisseurs synchrones

qui nous intéressent, et qui rejoint les hypothèses de calcul retenues par C.K. Tse ou S. Mazumder.

Après une commutation asynchrone, le convertisseur entre dans le régime #2 de fonctionnement.

L’analyse d’une carte asynchrone conduira à considérer un certain nombre de cas de bifurcations.

Les cartes synchrones conduiront à considérer d’autres cas, avec un vocabulaire différent. Il est cer-

tain que nous n’avons pas eu le temps matériel de vérifier si tous ces résultats ne sont quelque part

pas redondants. En effet, cette comparaison exhaustive réclame de programmer chacun des calculs.

Ceci allait au-delà de notre objectif qui est de caractériser la stabilité du fonctionnement normal du

convertisseur (et de produire un algorithme compatible avec le flot de conception des circuits inté-

grés). Néanmoins la majorité des auteurs s’accordent à dire que les cartes asynchrones offrent l’accès

à une analyse plus vaste des comportements du convertisseur que les seules cartes synchrones. Nous

résumerons les analyses issues des formes possibles des cartes itératives.

La figure 2.5 représente le signal en forme dedent de scieainsi que le signal d’erreur. D’une façon

générale, en notantXm la valeur du vecteur d’état à l’instantt = mT, δm le rapport cyclique durant la

mièmepériode de découpage, il vient la résolution suivante des équations d’état du système (résolution

que nous explicitons au chapitre suivant) :

(Xm+1 = N1 (δm+1 + σ1) N2 (1 δm+1 + σ2) Xm +

[N1(δm+1 + σ1) M2 (1 δm+1 + σ2) + M1(δm+1 + σ1)] U



2 ETAT DE L’ ART

Vc(t)

t

tk+1 tk+2 tk+3tk

δkT δk+1 = 1 δm+1T

tm A-switching tm+1 tm+2

stroboscopic

tn tn+1 tn+2

S-switching

FIG. 2.5: Instants d’échantillonnage possibles pour construire les cartes d’analyse de stabilité. Scénariopossibles du comportement du signal d’erreur comparé au signal de la rampe

Les matrices Ni et Mi sont de la forme typiqueNi(δ) = eAiTδ et Mi(δ) = A1i (eAiTδ I) Bi , dans

le cadre de la résolution des équations d’état.σ1 dénombre les commutations synchrones perdues et

σ2 dénombre les commutations asynchrones perdues. Dans le cas de périodes de découpage volon-

tairement abandonnées12, il y a égalité entreσ1 et σ2. Dans le cas de phénomène quasi-périodique

du premier ordre (period-doubling), il y a l’égalité σ1 = σ2 = 1. Les quasi-périodicités d’ordre plus

élevé correspondent à des valeurs plus grandes deσ1 et σ2.

A l’équation exprimantXm, il faut ajouter celle exprimantδm représentant l’instant d’égalité de

la tension d’erreurε avec le signal en forme de dents de scie. Cette expression provient d’autres

équations d’état qui caractérisent le système de compensation avec la forme typique suivante oùAc,

Bc, Brc et Hc sont des matrices constantes, etξ sont des variables d’état. Dans le vecteurU ci-dessus

se cachent notamment la tension de référence,VREF, à laquelle doit être asservie et régulée finement

la tension de sortie du convertisseur, ainsi que les autres paramètres d’entrée (Uc).(dξdt = Ac ξ + Bc Uc + Brc VREF

ε = Hc ξ

En régime établi, on doit résoudre l’équationXm+1 = Xm, en tenant compte d’une valeurX0 à

l’origine des temps. Pour étudier la stabilité de cette égalité, ou régime établi, on introduit une pertur-

bationX = Xs+ x, δ = δs+ δ etU =Us+U . Les perturbations sont développées en séries de Taylor, et

réduites au premier terme. Les publications, avec différentes autres approximations complémentaires

12Le terme anglo-saxon couramment admis et employé pour désigner cette attitude estpulse skipping(saut d’impul-sions).



2 ETAT DE L’ ART

possibles, conduisent à un résultat du type suivant :

ˆXm+1 = H1 Xm+H2 U

La stabilité du régime établi est analysée par la position des valeurs propres de la matrice jaco-

bienneH1 ci-dessus. Le calcul des matrices jacobiennesH1 et H2 appelle le théorème des fonctions

implicites, que nous détaillerons dans le chapitre 4. Les valeurs propres sont appeléesdes multiplieurs

de Floquetdans [86]. S. Mazumder retient le même vocabulaire. La stabilité asymptotique est acquise

dès lors que les valeurs propres de la matrice jacobienneH1 ont des modules inférieures à l’unité.

En fait, cette stabilité asymptotique ne concerne que le régime établi ; nous donnerons des pistes

pour étendre cette étude aux cas des régimes transitoires. D’une manière générale, le module des

valeurs propres ne peut être calculé que jusqu’à l’horizon de l’unité. Dès que le module tend à devenir

supérieur à l’unité, le régime établi n’est plus stable et le scénario de fonctionnement du convertisseur

est différent. Si le but de l’analyse est de quantifier la stabilité du régime normal de fonctionnement

du convertisseur, un seul calcul de matrice jacobienne suffit. Par contre, si l’on cherche à savoir

exactement vers quel régime de fonctionnement le convertisseur bascule, la philosophie d’analyse

évoquée ici conduit à reprendre le calcul à partir d’une autre hypothèse de régime de fonctionnement.

La figure 2.5 indique plusieurs de ces scenarii possibles. Si le nouveau régime de fonctionnement est

caractérisé par des valeurs propres de module inférieur à l’unité, la bonne hypothèse est faite pour le

calcul des valeurs propres. Sinon, une autre hypothèse est à considérer. Cet effort de calcul est allégé

par l’introduction de paramètres formels dans l’hypothèse de régime de fonctionnement (exemple des

σ ci-dessus). Toutefois, l’épreuve calculatoire reste très lourde, d’autant plus que l’ordre du système

est élevé. Cette méthode n’est pas compatible avec un flot de conception de circuit intégré, où le

concepteur doit obtenir efficacement des résultats, au sein de boucles d’optimisation.

Sans aller jusqu’à vérifier plusieurs hypothèses de régime de fonctionnement, les auteurs ont ana-

lysé la manière dont évolue le module des valeurs propres de la matrice jacobienne, et notamment

comment ce module dépasse le cercle unité. Ces observations et les classements de bifurcation qui en

découlent, sont abordés plus bas.

2.2.3 Autres études intéressantes

2.2.3.1 Approche la plus récente

G. Papafotiou [5] a proposé récemment une approche sensiblement différente. Les auteurs s’inté-

ressent au phénomène de sous-périodicité du rapport cyclique. La figure 2.6 illustre le cas d’un fonc-

tionnement sous-harmonique établi, ouperiod-doubling. Pour établir que le convertisseur est instable

au sens de son régime établi normal, les auteurs étudient la stabilité des modes sous-harmoniques.



2 ETAT DE L’ ART

Le calcul doit être mené pour tous les cas sous-harmoniques, jusqu’à établir la stabilité d’un régime.

L’article ne dit pas quelle conclusion doit être tirée lorsque de très nombreux cas de régime sous-

harmonique ont été étudiés, sans succès de stabilité...

Les auteurs insistent sur la nécessité de normaliser toutes les grandeurs du système, sans explica-

tion. Nous reviendrons sur ce point au cours du chapitre 4. Si X dénote le vecteur d’état du convertis-

seur, la tension d’erreur en sortie du système de compensation peut s’écrireε = kZerr:X oùZerr est

une matrice. Dans la période de découpageκ, il y a convergence entre la tension d’erreur et le signal

rampe à l’instant (normalisé par la période de découpage)κ+d(κ), où d(κ) est le rapport cyclique

dans la périodeκ. Les auteurs établissent une relation entreX(κ) et d(κ) : d(κ) = k0ZCL:Ψ(κ) où

Ψ(κ) cache les exponentielles de matrice. Cette partie du calcul est classique. Les auteurs expriment

ensuite les rapports cycliques sur n périodes successives, et traduisent qu’aux deux extrémités de ces

n périodes, la valeur du rapport cyclique est la même.

Dans le cas duperiod-doubling, il y a deux séquences possibles de rapport cyclique, à savoir

S1 = (ds0;ds1;ds0) et S2 = (ds1;ds0;ds1) (fig. 2.6). Ceci correspond à la résolution d’équations de la

forme suivante. 8>><>>:

f (d(κ);d(κ+1);d(κ+2)) = 0

f (d(κ+1);d(κ+2);d(κ+3)) = 0

f (d(κ+2);d(κ+3);d(κ+4)) = 0

Les auteurs linéarisent les équations précédentes, résolvent les deux premières et reportent dans

la troisième, pour aboutir à une relation de la formec0 δ(κ) + c2 δ(κ+2) + c4δ(κ+4) = 0, à

partir de laquelle s’étudie la stabilité par le lieu des racines du polynôme caractéristique.

Les auteurs retrouvent des résultats déjà publiés. La méthode a néanmoins deux limitations.

1. Les publications concernent une régulation de type P (proportionnelle) et PI (proportionnelle

intégrale). Il semble difficile aux auteurs de reproduire le développement pour un compensa-

teur plus complexe, et au-delà, quelconque. Cette limitation n’affecte pas la première méthode

décrite.

2. Le cas des cartes itératives synchrones ne peut pas être analysé.



2 ETAT DE L’ ART

t

t

Sign

al P

WM

dS0 dS1 dS0 dS1 dS0 dS1

k TS (k+1)TS (k+2)TS (k+3)TS (k+4)TS (k+5)TS

Signal d’erreur Dent de scie

FIG. 2.6: Scénario de sous-harmonique 2 du rapport cyclique [5]

2.2.3.2 Proposition en marge du Groupe de Recherche MACS

A la suite de rencontre du Groupe de Recherche en automatique, MACS13, J. Daafouz et C.

Iung14 faisant parti du groupe SDH15 ont proposé l’approche suivante : exprimer un modèle d’écart

du vecteur d’état. Dans le cas du hacheur série en conduction continue de courant, chaque topologie

est exprimée par une équation d’état de la formeX = A X+Bi U .

nT

S1

(n+1)TnT+α∞ T

S2

nT+α∞T +∆αT

∆αT

FIG. 2.7: Hypothèse pour le calcul du modèle d’écart

Le calcul prend l’hypothèse que la matriceA est invariable sur les différentes topologies. Jusqu’à

présent, cette hypothèse n’a pas été levée et constitue en l’espèce, une limitation de cette approche.

13Modélisation, Analyse et Conduite des Systèmes dynamiques,www.univ-valenciennes.fr/GDR-MACS , www.ensem.inpl-nancy.fr/~jdaafouz/AS/as.html

14Tous deux enseignants/chercheurs au CRAN, Nancy.15SDH : Système Dynamique Hybride



2 ETAT DE L’ ART

Mais l’idée mérite d’être mûrie. En exprimant que le rapport cyclique a varié d’une quantité∆αT par

rapport à la période de découpage précédente (fig.2.7), il vient le système suivant oùXe = XXp

et Ye = YYp. Xe représente les écarts sur le vecteur d’état.Ye représente les écarts sur le vecteur

de sortie. Les variations sont exprimées par rapport aux valeurs de régime établi de fonctionnement

(dont on veut analyser la stabilité) :

(Xe = A Xe+(B2B1) U ∆αT δnT

Ye = Ce Xe(2.2)

La solution de l’equation 2.2 est donnée par :

8<: Xe((n+1)T) = e ATXe(n T)+

Z (n+1)T

nTe A((n+1)Tτ)B U∆αT δnT+α∞T dτ

Ye = Ce Xe

(2.3)

Ce qui revient à : (Xe(n+1) = e ATXe(n)+eA(1α∞)TB U∆αT

Ye = Ce Xe(2.4)

En remplaçant∆αT par son expression (expression obtenue en écrivant l’intersection du signal d’er-

reur et de la rampe :

∆Verreur+Verreur(nT+α∞T +∆αT) =Vrampe(nT+α∞ +∆αT) (2.5)

En prenant le développement au premier ordre :

∆Verreur+∂Verreur

∂∆α∆αT +Verreur(nT+α∞T) =Vrampe(nT+α∞T)+

∂Vrampe∂∆α

∆αT (2.6)

Ce qui donne :

∆αT =∆Vereur

mr merreur=

Ce Xe

mr merreur(2.7)

Nous obtenons le modèle d’écart conduisant à la récurrence suivante sur les écarts :

Xe(n+1) = e AT1+

B U Ce

mr merreureA α∞ T

| z

Φ

Xe(n) (2.8)

où mr est la pente du signal rampe,merreur =∂Verr

∂∆α=

∂Ce Xe

∂∆α, et α∞ le rapport cyclique en régime

normal établi. L’analyse de la stabilité revient à analyser les valeurs propres de la matriceΦ. La

stabilité asymptotique est acquise si le module des valeurs propres est inférieur à l’unité. La méthode



2 ETAT DE L’ ART

ne permet pas de conclure si le module le plus grand est égal à l’unité, mais ceci est vrai pour toutes

les approches liées à l’analyse des valeurs propres de matrice Jacobienne. Le chapitre 4 montrera

qu’expérimentalement le système est chaotique dans ces conditions.

L’approche de J. Daafouz et C. Iung a l’avantage d’éviter la résolution de l’équationXe(n+1) =

Xe(n), laquelle cache un système de degré élevé, comme nous le montrerons dans le chapitre 4. In-

diquons tout de suite que la plupart des publications détaillent la méthode de calcul à partir d’un

exemple où le degré excède rarement 3, alors que notre convertisseur monolithique oblige à considé-

rer un système au minimum d’ordre 5.

2.2.3.3 Points de vue supplémentaires

S. Mazumder, notamment dans [6], introduit deux points de vue intéressants :

– les éventuelles relations entre perturbations à court-terme (chaos) et long-terme (dérive),

– l’influence des éléments parasites (interconnexions, . . .) dans le circuit.

L’auteur considère un régulateur de typeBucknon synchrone (fig. 2.8), dont la boucle de compen-

sation comprend 2 pôles/2 zéros, autour d’un amplificateur idéal d’erreur. L’étude de la stabilité est

conduite suivant l’approche classique enpetits-signaux, et avec l’analyse d’une matrice Jacobienne.

Nous développons au chapitre suivant un calcul un peu différent, mais qui conduit au même résultat

en terme de matrice Jacobienne.

L Rl

Rc

C

RD

Lf

Filtre

Rf1Rf2

Cf

S(t)

R1

R2

Amplificateurd’erreur

Ve(t)Comparateur

Vramp

Vref

E

Pilote +

−+

−

FIG. 2.8: Convertisseur Buck avec un filtre du second ordre au sens de [6]

L’auteur indique avoir observé expérimentalement des comportements de sous-harmonique (period-

doubling) du convertisseur, qui disparaîssaient spontanément au bout d’un certain temps. Il définit



2 ETAT DE L’ ART

alors la notion deperiod-doubling supercriticalou subcritical. Par ailleurs S. Mazumder emploie le

terme de stabilité asymptotique là où nous parlerons de stabilité sans équivoque du convertisseur. En

fait il semble que l’étude menée au CPES16, sous la direction de D. Boroyevich, laisse l’impression

que le convertisseur en question n’est jamais réellement stable, qu’il est en souffrance de la moindre

perturbation qui le ferait entrer dans un autre mode de fonctionnement que le régime normal. D’où le

terme d’asymptotique. Nous revenons sur ce fait dans le paragraphe 2.2.4.

Les analyses linéaires ditespetits-signauxpermettent d’expliquer l’effet du filtre d’entrée du se-

cond ordre, à partir d’une analyse sur les impédances (celles du filtre et celles d’entrée du convertis-

seur). Ces résultats se retrouvent facilement et ont été énoncés il y a déjà deux décennies [87]. Ce filtre

d’entrée amoindrit la marge de phase pour une certaine fréquence, signe d’une instabilité possible.

Cette instabilité se manifeste, par exemple, par une divergence de la tension de sortie, qui aboutit à

une forme oscillante. Cette divergence est lente, d’où le terme d’instabilité à long terme, contraire-

ment aux bifurcations dont l’effet est instantané à l’échelle de la période de découpage. Nous n’avons

pas observé de phénomènes similaires, notre circuit ne s’y prêtant pas.

L’autre point soulevé dans [6] concerne les éléments parasites d’interconnexion. Les auteurs

concluent que des bifurcations expérimentales surviennent pour des valeurs légèrement différentes

du paramètre du système qui varie. Ils attribuent cette entrée plus rapide dans le chaos à la présence

des interconnexions, dont l’analyse théorique ne tient pas compte. Pour le justifier, les auteurs ef-

fectuent des simulations temporelles du circuit. Nous explorerons un peu la même démarche dans le

chapitre 5.

2.2.3.4 Autres convertisseurs

D’autres systèmes que les convertisseurs à découpage ont été étudiés. [88] analyse des compor-

tements a priori chaotiques dans des redresseurs à thyristors. Il s’avère que le circuit de régulation

produit des ordres avec un glissement de la phase, de telle sorte que certains sont perdus, périodi-

quement. L’imprécision sur les ordres de commutation, ainsi que l’impact de pertes d’ordres de com-

mutation, ont été étudiés dans [89]. La perte régulière d’ordre de commutation ne constitue pas une

situation normale de fonctionnement du convertisseur, et génère assez facilement des comportements

chaotiques, surtout au sein de convertisseurs déjà sensibles. Des phénomènes chaotiques ont été rap-

portés dans les moto-variateurs pour machines à induction dans [90] par exemple, mais sans analyse

formelle. Les associations ou entrelacements de convertisseurs présentent également des phénomènes

chaotiques, d’ordres plus élevés que ceux possibles dans les convertisseurs élémentaires [91]. Une

étude générique sur le comportement de systèmes en parallèle est disponible, mais l’interprétation

des résultats est délicate en ce qui concerne des convertisseurs [92, 93]. L’entrelacement et les asso-

16Center for Power Electronic Systems,www.virginiatech.edu



2 ETAT DE L’ ART

ciations/combinaisons de convertisseurs représentent une voie d’étude importante avec les convertis-

seurs basse-tension fort-courant. Enfin la correction du facteur de puissance17 reçoit un nouvel effort

d’analyse [81].

2.2.3.5 Composer avec le régime chaotique

Quelques (rares) publications soulèvent le point de vue de composer avec un régime de fonction-

nement chaotique, plutôt que le combattre [94–99]. L’hypothèse préalable concerne l’ondulation de

sortie, forcément plus grande qu’en régime normal de fonctionnement, celle-ci doit rester de valeur

acceptable en régime sous-harmonique de fonctionnement. Les auteurs proposent de développer une

technique pour "enfermer" le convertisseur dans son régime deperiod-doubling, s’il y entre. Outre

l’intérêt limité de ces études, les papiers n’abordent aucunement l’analyse de stabilité, puisque la

connaissance ou le renforcement de celle-ci s’avèrent inutiles . . .

2.2.4 Tentative de classification des instabilités et phénomènes chaotiques

La littérature sépare bifurcation et chaos. L’acceptation mathématique18 est simple : la bifurcation

caractérise (mathématiquement) le saut entre un régime normal et un régime chaotique. Pratiquement,

en ce qui concerne les convertisseurs à découpage, l’observation expérimentale a conduit à conserver

le terme de chaos pour le fonctionnement erratique du convertisseur et le terme bifurcation pour les

autres régimes non normaux comme leperiod-doubling. La bifurcation désigne le changement de

régime de fonctionnement et le régime lui-même.

Chaque topologie du convertisseur (Sk; k 2 IN) correspond à une forme fonctionnelle d’état ˙x =

fk (x;u; t) où x est le vecteur d’état,u représente les paramètres du système ett n’est rien d’autre

que le temps. Des événements produisent des commutations entre topologies (Si ! Sj ) qui entraînent

le changement de forme fonctionnelle (fi ! f j ). Ceci est une vision simplifiée (au sens du modèle

hybride) puisque en réalité toutes les grandeurs sont continues lors des commutations de topologie.

En revanche, ces transitoires de fonctionnement sont fortement non-linéaires, et restent de fait, non

modélisés à l’échelle du système. Il paraît légitime de suspecter l’effet de ces transitoires sur la nature

des bifurcations qui peuvent apparaître lorsqu’un paramètre du système évolue. Cette voie d’analyse

n’est pas empruntée, car elle semble (à juste titre) être vraiment complexe, or le chaos naît forcément

lors des commutations.

De manière générale, les publications qui s’intéressent à différencier les bifurcations postulent19

17Le terme anglo-saxon employé et couramment admis est PFC :Power Factor Correction18Au sens de l’International Journal of Bifurcation and Chaos.19Les formulations mathématiques, assez éparses dans les publications, ne clarifient pas les choses. Il est délicat d’en

dégager des philosophies ou des tendances. Ce paragraphe reflète en partie notre interprétation des publications, au-delàdes équations.



2 ETAT DE L’ ART

qu’au changement de topologies, le plan de phase qui caractérise la frontière entre les topologies (dans

l’espace d’état) présente des discontinuités dont le degré est l’élément qui fixe le type de bifurcation

qui apparaît.

En particulier, trois classes de discontinuité ont été étudiées :

1. discontinuité du vecteur d’état par saut (surprenant !),

2. discontinuité de la dérivée première du vecteur d’état lors du passage à travers le plan frontière

(field discontinuity),

3. discontinuité jacobienne, c’est à dire la dérivée seconde du vecteur d’état à travers le plan

frontière.

Qui plus est, ces discontinuités ont été répertoriées comme douces (smooth) ou non (picewise-smooth).

La littérature anglo-saxonne recèle des termes suivants, caractérisant à priori chacun un type de bifur-

cation :

– period-doubling, period-tripling, period-npling, flip bifurcation

– saddle-node, grazing

– skipping

– sliding, chattering

– border collision, border-line collision

– C-bifurcation

– Hopf bifurcation

– Corner collision

Nous allons essayer, dans la suite de ce chapitre, de regrouper les différents noms et définitions

de bifurcations caractérisant le même phénomène. A l’origine,grazing [93, 100–105], désigne la

bifurcation brusque qui peut apparaître lors de la variation d’un paramètre du système lorsque le signal

d’erreur tangente le signal de rampe. Ceci est décrit notamment dans [102] et [78]. La littérature liée

aux écoles russes d’automatique, emploie le terme deC-bifurcation [106–109]. [110, 111] qualifie

ce type de bifurcation deborder collision. D’autres auteurs écrivent encoreborder-line collisionou

corner collision. Il s’agit de la bifurcation sans doute la plus étudiée pour l’instant.

Dans [79], l’étude concerne un système à deux régions (i.e. deux topologies) caractérisées par

les matrices d’état(A1;B1) et (A2;B2), avecB1 B2. Ceci peut correspondre à notre convertisseur

Bucken conduction continue de courant. Ces études formelles concernent peu d’articles, qui semblent

d’ailleurs s’ignorer l’un l’autre. En l’état des publications (Mai 2005) et sauf omission de notre part,

seul le système à deux topologies est abordé. L’aire de l’entrelaçage dans les convertisseurs laisse

pressentir un grand nombre de topologies, aussi y-a-t-il encore matière à étudier en ce qui concerne

la stabilité des convertisseurs (monolithiques ou non) ?

Dans [112], les auteurs notentσ+i le nombre de valeurs propres de la matriceAi dont la valeur



2 ETAT DE L’ ART

est supérieure à 1, etσi le nombre de valeurs propres dont la valeur est inférieure à1. Lorsque

la trajectoire du convertisseur dans l’espace d’état subit une bifurcation du typeborder, corner ou

grazing, suite à une variation d’un des paramètres du système, les deux cas suivants sont évoqués :

– σ+1 +σ+

2 est impair, il n’y a pas apparition de régime anormal mais la trajectoire (caractérisant

un régime de fonctionnement) est interrompue et subit juste une discontinuité pour reprendre.

– σ+1 +σ+

2 est pair, il y a une dérivedoucevers une autre trajectoire, donc un autre régime de

fonctionnement. Si de plus,σ1 +σ

2 est impair, le nouveau régime de fonctionnement est le

period-doubling.

Nous n’avons pas détaillé ces résultats mais une application numérique sera évoquée au chapitre 5.

Notre objectif n’est pas de connaître comment nos convertisseurs peuvent quitter leur régime

normal de fonctionnement suite à une perturbation (variation d’un paramètre du système), mais de

savoir s’ils en ont la possibilité et pour quelles valeurs de paramètres. Le but étant de maintenir cette

possibilité aussi faible que possible (même nulle pour assurer la stabilité).

A posteriori et après l’observation duperiod-doubling, nous nous faisons une image suivante des

bifurcations de typegrazing. Nous n’avons pas validé cette analyse mais l’avançons quand même

dans le but d’être le plus exhaustif possible à l’étape de bibliographie.

L0

FIG. 2.9: Trajectoire stable du convertisseur

Soit L0 la trajectoire du convertisseur dans l’espace d’état (fig. 2.9), coupé par deux plans fron-

tières dans le cas de la conduction continue en courant. Lorsqu’un paramètre du système évolue, la

trajectoire se déforme. Lorsqu’une telle trajectoire devient tangente à un plan frontière, se pose alors

la question du franchissement ou non de ce plan frontière.

1. La bifurcation peut provoquer un franchissement du plan frontière avec un changement de tra-

jectoire (L0 ! L1). Comme le convertisseur a changé de régime de fonctionnement au fran-

chissement du plan, il y a toute chance qu’un paramètre du système ait évolué (par voie de



2 ETAT DE L’ ART

conséquence) d’où le saut sur une autre trajectoire. Cela doit correspondre au casσ+1 +σ+

2 pair.

L1

2

1

L1 L0L0

FIG. 2.10: Trajectoire de typeperiod-doublingdu convertisseur

La nouvelle trajectoireL1 est, de fait, également tangente au même plan frontière puisque le

cas de figure que nous décrivons est lié aux seules matricesA1 etA2 qui sont invariables (hypo-

thèse de [79] par exemple). Si le franchissement du plan ramène sur la trajectoireL0, il s’agira

du cas deperiod-doubling20 (fig.2.10) et nous devrons vérifier la condition (σ1 +σ

2 impair),

toujours avec l’hypothèse que cette explication est pertinente. Ce cas de figure correspondrait à

la discontinuité de la dérivée première du vecteur d’état.

2. Un autre cas de figure serait le non-franchissement du plan frontière mais néanmoins un change-

ment de trajectoire (fig.2.11). Si cette trajectoire est en fait la même, malgré une altération dans

Etat initial X20

L0*

Topologie 2Topologie 2

L0Topologie1

L1

Etat initial X21

FIG. 2.11: Trajectoire donnant lieu à bifurcation

le plan frontière, nous ne devons pas observer de phénomènes chaotiques malgré la présence de20Aux points 1 et 2, on note une discontinuité de la dérivée première du vecteur d’état, ainsi que le même état initial du

vecteur d’état pour les deux trajectoires.



2 ETAT DE L’ ART

la bifurcation. Ce cas correspondrait à la condition (σ+1 +σ+

2 impair). Si la nouvelle trajectoire

n’est pas la même (L0 ! L1), nous devons envisager la possibilité que plusieurs changements

de bifurcation s’enchaînent dans ce plan frontière et que cet enchaînement se répète21. Ceci

correspondrait à un cas deperiod-npling(i.e.ordre élevé du sous-harmonique). Nous avons ob-

servé expérimentalement ce cas d’un passage du régime normal à un régime sous-harmonique

d’ordre élevé. Par ailleurs, notre échantillonnage de la représentation du système, ne nous per-

met pas de prendre en compte une évolution significative du vecteur d’état durant le transitoire

de changement de topologie (négligence des phénomènes durant les commutations). L’échan-

tillonnage nous ferait apparaître ce phénomène comme un saut du vecteur d’état. Ceci serait

une explication acceptable de cette proposition surprenante rencontrée dans la littérature que

nous ne pouvons pas suspecter de ne pas être sérieuse22.

3. Si aucun enchaînement répétitif de trajectoire n’apparaît, c’est le chaos au premier sens du

terme.

Le terme deslidingou chatteringa également été avancé pour caractériser la bifurcationgrazing

qui n’introduit pas de franchissement de plan frontière [80,113].

Dans [6] les auteurs observent des cartes itératives comme celle de la figure 2.2. Pour analyser

formellement les conditions du passage entre leperiod-doublinget le chaos, les auteurs font appel à

une théorie développée dans [114], mais sans grande conviction.

D’autres auteurs caractérisent les bifurcations à partir de la figure que compose l’évolution des

valeurs propres de la matrice jacobienne. Ils limitent leur propos à deux figures caractéristiques, que

nous avons également observées.

La figure 4.12 (chapitre 4) montre une valeur propre qui quitte le cercle unité par le point1.

L’évolution des valeurs propres est provoquée par la variation de la fréquence de découpage. Dans

[14], ce type de bifurcation est est appeléebifurcation de Hopf. D’après S. Mazumder, l’instabilité

qui suit est de deux types :

1. super-critique, si leperiod-doublingpersiste,

2. sous-critique, si leperiod-doublings’efface naturellement (i.e.sans variation de paramètres) au

bout d’un certain temps.

Dans le deuxième cas, les auteurs avancent que deux régimes de fonctionnement du convertisseur

coexistent. Un phénomène parasite (bruit, perturbations électromagnétiques . . .) serait suffisant pour

faire quitter plus rapidement au convertisseur le régime deperiod-doubling. Malgré toutes les expéri-

mentations menées, nous n’avons pas observé de telles situations. Elles ne semblent pas par ailleurs

21Les matricesA1 et A2 présentent la condition (σ+1 +σ+2 impair) qui caractériserait ce phénomène de changement detrajectoire dans le plan frontière considéré.

22International Journal of Bifurcation and Chaos, notamment.



2 ETAT DE L’ ART

en contradiction avec l’explication précédente sur la bifurcation de typegrazing. Cela sous-entendrait

que le qualificatif deHopf rejoint celui degrazing.

S. Mazumder décrit également une figure d’évolution des valeurs propres, où deux d’entres-elles,

conjuguées, quittent le cercle unité loin de l’axe réel (voir figure 4.9). Nous décrirons au chapitre

4, plus précisément 4.4.5 et 4.4.8 ces deux cas de figure. En revanche, nous n’avons jamais observé

le cas23 de la figure 2.12. C’est sans doute lié à notre système ou bien à la plage de variation des

Im

Re

FIG. 2.12: Bifurcation en C

paramètres qui induisent les figures. Les auteurs parlent là encore deHopf bifurcationsans s’avancer

d’avantage sur les conséquences de la bifurcation. Nous reviendrons sur ce point dans le chapitre 4.

2.3 Les approches hybrides

D’après D. Liberzon [115], plusieurs systèmes dans la pratique ont un couplage entre dynamique

continue et événements discrets. Les systèmes dans lesquels ces deux types de dynamiques coexistent

et interagissent sont habituellement appeléshybride. Par exemple, les phénomènes suivants relèvent

du comportement hybride : une valve ou un interrupteur de puissance qui se ferme ou s’ouvre ; un

thermostat allumant ou éteignant le chauffage ; des cellules biologiques grossissant ou se divisant ...

Les systèmes hybrides constituent une part relativement nouvelle et très active des recherches cou-

rantes. Ils représentent des défis théoriques intéressants et sont très important dans certains problème

du monde réel. Du fait de leur nature interdisciplinaire, des gens de cultures différentes s’y sont inté-

ressés : les informaticiens, les mathématiciens et plus généralement les automaticiens.

23Sans doute est-ce ce genre de figure qui a conduit la littérature russe à parler de C-bifurcation.



2 ETAT DE L’ ART

Une autre définition rejoignant la première [116] indique qu’un système dynamique doit être

considéré comme hybride si, et seulement si, ce système ne peut être étudié à l’aide d’analyses li-

néaires ou bien à l’aide d’analyses discrètes sans négliger de phénomènes importants. Le cas des

phénomènes chaotiques dans les convertisseurs à découpage s’inscrit dans ces limitations. Toutefois,

cette affirmation ne clarifie pas ce qu’est un système hybride. La plupart des papiers théoriques com-

mencent avec un système donné et ne se soucient pas de savoir pourquoi la théorie des systèmes

hybrides doit être appliquée au système en question [117–130].

De la même façon, les publications traitant d’applications utilisent les modèles hybrides et les

outils d’analyse mais expliquent peu la nature hybride du système.

Cette situation est due au fait que les théories des systèmes continus et discrets ont été créées de

manière complètement séparées. Les systèmes hybrides proposent de combler le fossé creusé entre ces

deux théories. C’est ce qui a été fait jusqu’à présent, non-seulement en considérant une combinaison

de sous-systèmes continus et discrets mais aussi en explorant différentes extensions des méthodes

liées aux systèmes continus ou discrets. Les réseaux de Pétri temporels ou hybrides et les automates

temporels généralisent les modèles ne tenant pas compte du temps qui sont typiquement utilisés dans

la théorie des systèmes discrets alors que les systèmesswitchéscomplètent les systèmes continus par

des phénomènes discrets.

Nous retenons la définition suivante :

Définition 1 Un système hybride est un système dynamique qui ne peut pas être représenté et analysé

avec suffisamment de précision à la fois par les méthodes des systèmes continus ou par les méthodes

des systèmes discrets.

Nous considérons donc que le convertisseur à découpage est un système dynamique hybride.

Le problème de la définition d’un système hybride est posé par le fait que ce ne sont pas les ca-

ractéristiques propres d’un système dynamique seul qui permettent de distinguer la nature continue,

discrète ou hybride. Par exemple, un réservoir est habituellement considéré comme de nature conti-

nue si un contrôleur de niveau doit être dessiné. Mais il peut être considéré de nature discrète s’il

est analysé comme faisant partie d’un processus dans lequel deux états seulement sont considérés :

plein et vide. Les intentions de modélisation, d’analyse ou de contrôle ont une influence considérable

sur le fait de considérer un système comme hybride ou non. Concernant les convertisseurs à décou-

page considérés comme systèmes hybrides, les publications [130] développent malheureusement des

théories trop abstraites qui cachent le sens des choses et les rendent difficilement applicables en l’état.

En fréquentant leGdR-MACS24 et en abordant les travaux présentés autour des convertisseurs à

découpage, nous avons acquis la certitude de l’intérêt de tous les travaux sur la théorie des systèmes

hybrides. Pour autant, l’expression de ces travaux reste abscons à nos yeux [131–133]. Aucune idée

24Groupe de Recherche - Modélisation, Analyse et Conduite des Systèmes dynamiques



2 ETAT DE L’ ART

d’analyse de stabilité n’a pu être appliquée à nos cas de convertisseurs monolithiques. Ce constat

d’échec tient, en l’espèce, à notre difficulté à comprendre les éléments de théorie qui ont été exposés,

et à nos collègues automaticiens à appréhender exactement nos problèmes. Ceci tient à une différence

de culture au niveau du langage. Probablement, une barrière existe en ce sens que nous présentons

une problématique essentiellement analogique, là où nos interlocuteurs travaillent sur la voie de la

commande numérique.

Par contre, la philosophie de modélisation s’est avérée extrêmement efficace autant pour les simu-

lations temporelles (simulation système : circuit complet) que comme entrée en matière pour notre

calcul en vue de l’analyse de stabilité. La modélisation est décrite au paragraphe 5.1.

2.4 Les convertisseurs monolithiques

Le développement de convertisseurs à découpage monolithiques est une activité de recherche dé-

butée il y a une décennie [134–156]. Ces travaux ont très vite convergé vers l’architecture synchrone,

dès que la tension de sortie à réguler est passée sous la barre de 2V. L’ensemble des articles démontrent

la faisabilité d’intégration avec une description essentiellement technologique.

Les architectures considérées sont réduites aux trois fonctionsbuck, boostet buck-boost. L’ar-

chitecture que nous utiliserons pour le convertisseurbuckqui nous sert de support d’étude, découle

d’une étude de synthèse [157] qui a démontré qu’il s’agissait de la structure optimale pour la fonction

"abaisseur de tension". Les critères de cette optimisation sont prioritairement le rendement global du

convertisseur, et sa taille silicium. La fréquence de découpage étant de l’ordre du mégahertz, les élé-

ments passifs restent externes à l’intégration, en nombre minimum. La fonction "abaisseur de tension"

est un pivot de l’alimentation des systèmes sur batterie. Les batteries de type ion lithium, les plus ré-

pandues actuellement, présentent une tension de sortie qui fluctuent entre 4:2V (chargées) et 2:7V

(déchargées). La tension d’entrée du système s’élève à 5:5V lors de la charge de la batterie, qui se

pratique avec le système en fonctionnement. La courbe de décharge présente un palier durable entre

de 3:3V et 3:6V. L’alimentation des circuits numériques sous 1:2V voire moins, nécessite la fonc-

tion "abaisseur de tension". Cette fonction est critique puisqu’elle est sujette aux contraintes les plus

fortes. La fonction "élévateur de tension" est destinée à alimenter des circuits d’éclairage, où la préci-

sion n’est pas une contrainte [152]. Enfin il existe un défi avec l’alimentation des circuits nécessitant

3.3V. La fonction combinant "élévateur" et "abaisseur" est requise. Un article récent [151] reprend des

considérations identiques à [157] pour justifier l’architecture de la fonctionbuck-boost. Les auteurs

notent que la littérature est pauvre concernant les convertisseurs monolithiques. Il est vrai que le défi

du "Sub-1V" est mené par la problématique de l’alimentation forte-puissance des processeurs [148],

en technologie discrète. Le rendement affiché par les convertisseurs expérimentaux n’excèdent pas



2 ETAT DE L’ ART

65%. Par ailleurs la stabilité est abordée avec une approche "petits signaux". Il s’avère que les com-

pensateurs présentés sont lents, et les performances dynamiques des convertisseurs limitées.

L’offre commerciale en convertisseurs monolithiques est maintenant pléthorique, là où la littéra-

ture scientifique reste maigre. Cette offre commerciale, en ce qui concerne la fonction "abaisseur de

tension", présente des rendements élevés, entre 85% et 90%, voire 91.5% pour le meilleur chiffre lu

dans les fiches techniques. Les atouts de ces circuits, destinés aux "intégrateurs" de plate-forme por-

table, sont leur rendement associé à un encombrement25 réduit. Avec des fréquences de découpage

entre 150kHz et 4MHz26, le filtre L-C est externe. Comme le rendement est élevé, ces circuits ont été

conçus avec un budget serré en terme de courant de polarisation. Cette contrainte, qui agit en terme

de bande passante des amplificateurs, est donc celle à laquelle nous faisons face. D’où la question

légitime sur des comportements chaotiques des circuits, comportements que les fiches techniques

ne décrivent évidemment pas. De même les fiches techniques ne font pas état d’efforts et de soins

particuliers apportés à la stabilité des convertisseurs. Nous décrivons trois exemples représentatif de

l’offre.

1. MAX856x par MAXIM (www.maximic.com , figure 2.13). La fiche technique comporte des os-

cillogrammes de réponses transitoires, dont aucune ne révèle de possible instabilité. En fait, une

partie de la compensation est à la charge de l’ingénieur, qui peut donc en réduire la bande pas-

sante en cas de problème. Par ailleurs la fiche technique ne propose que des tests de transitoires

lents (40µs, figure 2.14) comparés à la fréquence de découpage (4MHz).

FIG. 2.13: Circuit typique autour du MAX856x

25Le fameuxfootprint : surface de circuit imprimé nécessaire.26fréquence fixe pour faciliter les aspects CEM (Compatibilité Electromagnétique).



2 ETAT DE L’ ART

FIG. 2.14: Exemple de réponses transitoires typique avec le MAX856x

2. LM367x par National Semiconductor (www.national.com ). Le circuit comporte une compen-

sation interne qui doit être renforcée au moins d’un zéro supplémentaire pour assurer la stabilité.

La fiche technique livre une formule indicative pour le calcul de ce zéro, dont la fréquence reste

basse (45kHz). La fiche technique préconise aussi l’apport d’un pôle supplémentaire, à la même

fréquence (45kHz) (figure 2.15). Sans doute, la conception du circuit interne de compensation

tient compte du pôle supplémentaire à très haute-fréquence introduit par le jeu des deux résis-

tances et condensateurs externes (Fp =1

2π(R1kR2):(C1+C2)) ? Au demeurant, les tests de réponses

transitoires proposés dans la fiche technique sont lents, voire très lents (100µs). Notons enfin

le choix particulier de la gestion du démarrage, qui sans doute se fait par une succession de

charges de condensateur de tailles variables (figure 2.16).



2 ETAT DE L’ ART

FIG. 2.15: Application typique du circuit LM367x

FIG. 2.16: Exemple de démarrage doux avec le circuit LM3671

3. TPS6230x par Texas Instruments (www.ti.com ). La fiche technique de ce composant récent est

plus intéressante. Elle contient le schéma fonctionnel du circuit (fig. 2.17), qui autorise quelques

commentaires. L’avantage de ce circuit sur ceux qui ont été conçus durant ces travaux de thèse,

est la gestion automatique du passage entre les modesPWMetPFM27 (fig. 2.18). Le rendement

maximum correspond aux performances de nos circuits. La forme de cette courbe de rendement

(2.18) montre que ce circuit ne recèle pas d’autres nouveautés comme, par exemple, la gestion

automatique de la taille des transistors Mosfet, ce qui devrait élargir le plateau à fort rendement,

en fonction du courant de charge.

La fiche technique présente des applications et des résultats de transitoires. Plusieurs de ces

27Pulse Frequency Modulation : l’impulsion de commande présente une durée fixe, mais sa récurrence est modifiée.



2 ETAT DE L’ ART

FIG. 2.17: Schéma fonctionnel du circuit TPS6230x

FIG. 2.18: Courbe de rendement du TPS6230x montrant la supériorité de la gestion automatique des modesPWM et PFM.



2 ETAT DE L’ ART

transitoires montrent clairement (fig. 2.19) un comportement chaotique du convertisseur, avec

un sous-harmonique d’ordre élevé très prononcé. Ceci est en quelque sorte rassurant vis-à-vis

de notre problématique. Dans le cas de nos applications sur plate-forme de téléphone portable,

ce comportement est inacceptable, en terme d’ondulation de tension, et de bruit généré par les

sous-harmoniques. Par contre, dès lors que l’ondulation de tension est acceptable, ce compor-

tement chaotique n’est pas gênant électriquement, sauf que le rendement en pâtit ! Néanmoins

l’utilisateur possède une patte (FB) pour altérer la réponse du compensateur interne et atténuer

les "oscillations possibles sur le courant de sortie" comme précise la fiche technique.

La figure 2.19 comme la figure 2.20 montrent que la tension de sortie est frappée d’une erreur

statique, liée à la valeur du courant de sortie et au gain de boucle (load régulation). Puisque

le compensateur comporte une action intégrale (certes de bande passante limitée d’où des

exemples de transitoires lents), notre analyse nous a conduit à suspecter une tension de dé-

callage (offset) en entrée de l’amplificateur d’erreur (fig. 2.17). Le comparateur travaille avec

une rampe de très faible amplitude (10% de la tension d’entrée), et sans doute l’amplificateur

est-il dessiné avec un seul transistor de type PMOS28 en sortie, là où un étagerail-to-rail 29

serait de rigueur pour récupérer de la dynamique. L’intérêt est de réduire le budget de courant

de polarisation afin d’augmenter le rendement. Par contre cette solution est susceptible d’avoir

un fort offset30 en sortie.

Bien que le travail de thèse rapporté ici ne concerne pas explicitement la conception, au sens du

dessin des masques du circuit31, il nous a été utile de comparer quelques performances de nos circuits

avec ceux du commerce. Certes ces produits représentent une concurrence, mais les performances

des compensateurs que nous avons testés, n’ont pas été retrouvés en terme de bande passante mais au

prix de quelques points de rendement. Notre souci lié à la stabilité semble avoir également préoccupé

les autres fabricants de convertisseurs monolithiques. Par contre, les moyens mis en oeuvre pour y

remédier sont simples : le défaut de stabilité n’est pas analysé. La solution préconisée est la modifi-

cation de la réponse du compensateur. Ceci exige une intervention de l’utilisateur, un test fouillé de

toutes les conditions d’utilisation, et des composants externes supplémentaires. L’intégration totale du

compensateur pose par contre la problématique de sa stabilité, et des moyens de prévoir ses contours.

Notre objectif répond bien à une vraie question, et l’outil que nous visons pourrait également rendre

service pour mieux corriger la compensation des circuits qui le permettent. Il est surprenant que les

fabricants ne proposent pas une telle approche . . .

Terminons ce paragraphe en indiquant que la littérature se fait l’écho des efforts de recherche que

28Transistor de type Métal Oxyde Semi-conducteur de type P.29Etage capable de fonctionner sur toute la dynamique de la tension d’alimentation.30Tension de décalage.31Beaucoup ont néanmoins été dessinés durant cette thèse



2 ETAT DE L’ ART

FIG. 2.19: Résultat expérimental d’un transitoire de charge

FIG. 2.20: Une réponse indicielle de la tension de sortie vis-à-vis du courant de charge



2 ETAT DE L’ ART

nécessitent les architecture et la méthodologie de conception des convertisseurs monolithiques utilisés

en asservissement de tension, et non plus en régulation de tension [153, 154]. En effet, la possibilité

de concevoir rapidement et efficacement des micro-convertisseurs intégrés ouvre la voie à la gestion

d’énergie "active" au sein des Systèmes-sur-Puces et autres systèmes embarqués.

Cette problématique est à la jonction entre le logiciel et le matériel. L’idée est de maîtriser, en

temps réel, la tension d’alimentation de chaque sous-système pour le rendre optimal du point de vue

de sa consommation. Cette idée va de l’ajustement de la tension grille-source des transistors Mosfets

au repos (que la technologie très fine rend responsables d’importants courants de fuite) au contrôle de

l’activité d’un sous-système pour l’endormir ou le réveiller en fonction de son activité nécessaire au

sein du système global.

Cette tendance touche les sous-systèmes numériques (processeurs) comme les sous-systèmes ana-

logiques (amplificateur de puissance RF).

2.5 Flot de conception d’un régulateur à découpage monolithique

Le flot de conception est très bien établi en ce qui concerne lesASICs32 numériques. Le point de

départ est un langage de haut niveau comme le Verilog ou le VHDL. Des systèmes complets peuvent

être décrits, simulés et synthétisés au niveau de la porte logique à l’aide de modèles comportementaux.

Dès que des composants analogiques doivent être intégrés, le schéma doit être subdivisé. Souvent,

la première vérification complète a lieu au laboratoire quand la première version du circuit sur silicium

sort de fabrication. Si des erreurs sont découvertes, il faut retravailler le prototype et retarder la date

de sortie de la version finale du circuit.

Des langages propriétaires existent et permettent d’effectuer des simulations mixtes (compo-

sants analogiques et digitaux). Cependant, ils ne répondent pas aux standards industriels. L’extension

AMS33 du langage normalisé VHDL34 a permis de combler ce manque : la possibilité de faire une

simulationsystèmetemporelle.

Ce paragraphe rappelle succinctement ce qu’est leVHDL-AMS, ensuite comment ce langage s’in-

sère dans le flot de conception d’un SMPS monolithique. Enfin, nous indiquons comment l’outil, objet

de cette thèse, doit compléter le flot de conception.

32Application Specific Integrated Circuit : circuits spécialement conçus pour un usage bien particulier33Analog and Mixed Signalboite à outils permettant de décrire des phénomènes analogiques34Verilog Hardware Description Languageun langage de description matérielle



2 ETAT DE L’ ART

2.5.1 Le langage VHDL-AMS

Le standardVHDL-AMS1076.1 a été approuvé par l’IEEE (AMS : Analog and Mixed-Signal). La

syntaxe est basée sur le standard très utilisé pour les circuits digitaux : le VHDL-1076. De nouveaux

concepts ont du être introduits pour tenir compte des contraintes du monde analogique. LeVHDL-

AMSn’a pas été conçu pour un simulateur spécifique et ne précise pas la manière de résoudre les

équations des modèles. Le concepteur doit s’assurer qu’une solution existe.

En théorie, les modèles peuvent fonctionner sur tous les simulateurs. Mais des résultats identiques

d’un simulateur à l’autre ne sont pas garantis. Parfois même, le simple fait de changer la résolution

du simulateur conduit à des écarts importants entre les différentes simulations.

VHDL-AMSautorise les différentes parties d’un même circuit à être décrites à différents niveaux.

Par exemple, une partie peut être comportementale ou mathématique, alors qu’une autre peut être au

niveau du composant. Ce mélange de modèles est très pratique dans le cas d’un flot de conception de

type "top-down"35.

La norme IEEE 1076.1 est sujette à un très gros effort de recherche, donc de publication. Cette

littérature couvre par exemple :

– l’amélioration de la norme, notamment pour faciliter la modélisation, ou aider les aspects nu-

mériques (www.vhdl.org/analog ) ;

– l’application à divers dispositifs, comme les composants électroniques [158,159] ;

– l’application à divers systèmes multiphysiques [160].

Y. Hervé, dans [161], couvre ces champs et va plus loin avec des problématiques de cahier des charges

simulables, ou de description de systèmes auto-identifiants.

2.5.2 Partitionnement du développement avant et après VHDL-AMS

Le développement de circuits intégrés commence par la définition des spécifications. Déjà à ce

niveau d’abstraction, les concepteurs peuvent simuler le comportement du circuit intégré. En l’ab-

sence de langage tel que leVHDL-AMS, le circuit doit être divisé en plusieurs modules fonctionnels

pour être simulés séparément à l’aide de moteurs spécifiques (analogiques ou digitaux). Un scénario

typique est donné par la figure 2.21.

Cette approche traditionnelle impose de faire des choix a priori sur l’assemblage final des parties

analogiques et numériques du modèle. Elles sont dues aux limitations du simulateur ou du langage.

Généralement, il n’y pas de séparation nette entre les parties digitales et numériques, particulièrement

dans le cas de boucles de régulation fermées. L’utilisation d’un langage de typeVHDL-AMSavec un

simulateur mono-noyau permet au concepteur d’avoir plus de liberté (fig. 2.22).35Terme anglo-saxon imagé pour dire que les contraintes du circuit sont spécifiées au niveau de la cellule. Les blocs

internes sont automatiquement dimensionnés pour pouvoir répondre à ces spécifications



2 ETAT DE L’ ART

SCHEMA

NETLISTER

DIGITALENETLIST NETLIST

ANALOGIQUE

MODELESPICE

MODELEVHDL

SIMULATEUR SIMULATEURNUMERIQUE ANALOGIQUE

AFFICHAGERESULTATS

FIG. 2.21: Approche traditionnelle

SCHEMA VHDL /VHDL−AMS

SIMULATEUR

AFFICHAGERESULTATS

FIG. 2.22: ApprocheVHDL-AMS

Dans ce flot de dessin, il n’existe pas de partitions artificielles entre les parties digitales et analo-

giques. Les entités numériques peuvent être directement écrites en VHDL pur (i.e.VHDL 1076) pour

être compatibles avec les outils de synthèse matérielle.

2.5.3 Flot de conception

Le but final du concepteur est d’obtenir les masques d’un circuit complet au niveau transistor.

Bien-entendu, il est impossible de dessiner de gros circuits d’un seul coup. Un partitionnement en

blocs élémentaires est obligatoire.

Ces blocs élémentaires (appelésentités) peuvent être décrits à l’aide duVHDL-AMSdans un pre-

mier temps. Un même modèle peut comporter plusieurs descriptions (appeléesarchitectures). Ces



2 ETAT DE L’ ART

Spécifications

Synthèse

Fonctionnelle

Conception

Dessin des masques

Fabrication

Test

Outil

Matriciel

Simulation

Electrique

Vérification

FIG. 2.23: Insertion du travail de thèse dans le flot de dessin

architectures peuvent prendre en compte différents aspects. Le bon sens est de commencer avec une

architecture grossière (comportementale, idéale) pour arriver à une architecture plus précise (élé-

ments parasites). Avec cette façon de procéder, le dessinateur a une idée concrète des performances

électriques, nécessaires pour répondre au cahier des charges global de l’application. Petit à petit, les

architectures cèdent leurs places à de réels blocs de transistors (dessinés). La co-simulation ne pose

aucun problème enVHDL-AMS, où peuvent cohabiter des architectures comportementales et desnet-

lists36 de circuits électroniques.

L’apport de la thèse au flot de conception (figure 2.23) se situe au niveau du bloc "Outil Matriciel".

Un outil a été développé et est en cours d’intégration dans l’environnementCAD chez STMicroelec-

tronics. Le développement logiciel utilise l’outil Scilab37 et permet :

– de vérifier la stabilité d’un régulateur à découpage donné,

– d’aider le concepteur à trouver les bonnes constantes de temps du compensateur pour rendre

son système stable, en respectant au mieux le cahier des charges.

36Liste de composants avec une syntaxe particulière compréhensible par les outils de simulation37Un équivalent gratuit de Matlab sous licence GPL maintenu par l’INRIA (www.scilab.org ). Scilab est disponible

sur les systèmes classiques Linux/Unix/Windows. De plus le code écrit est indépendant de la plate-forme. Une parfaiteportabilité est assurée.



2 ETAT DE L’ ART

2.6 Conclusion

Ce chapitre a recherché plusieurs objectifs :

– montrer qu’un effort de recherche actuel est dépensé pour affiner la connaissance des phéno-

mènes non-linéaires du convertisseur à découpage, et que ce travail n’est pas achevé ;

– montrer que des résultats en terme d’analyse de stabilité sont disponibles dans la littérature ;

– montrer que de nombreux articles se battent autour du vocabulaire, introduisent des analyses

dont la pertinence est souvent peu visible derrière la complexité mathématique de l’exposé ;

– dégager les philosophies les plus importantes pour accéder à l’estimation de la stabilité du

convertisseur à découpage ;

– introduire une tentative d’explication (graphique) autour du mot clefbifurcation;

– situer l’objet de notre travail dans le flot de conception chez STMicroelectronics ;

– justifier l’architecture du convertisseur à découpagestep-down38 qui nous sert de support d’étude,

et qui subit les contraintes de l’application "téléphonie mobile".

A l’issue de cette analyse de l’état de l’art, nous avons pris conscience que notre apport, sur le

fond, se situe sur l’application et l’adaptation d’une philosophie connue au cas plus complexe du

convertisseur qui nous intéresse. L’exercice est autant une contribution de recherche qu’un apprentis-

sage de méthodes complexes, dont la transposition, depuis l’exposé théorique vers une forme pratique

informatique, n’est pas immédiate.

L’environnement de l’électronique intégrée, associée à des fréquences élevées de travail des conver-

tisseurs, est difficile , en ce sens que l’approche expérimentale des choses est délicate.

Le chapitre suivant décrit la méthode de calcul que nous avons retenue, puis implémentée en outil

informatique. Son application est ensuite présentée. Enfin un chapitre est consacré à plusieurs formes

de validation.

38Abaisseur de tension



2 ETAT DE L’ ART



3 APPROCHE LINÉAIRE

3 Approche linéaire

Sommaire

3.1 Marges . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44

3.2 Mise en œuvre pratique et utilisation . .. . . . . . . . . . . . . . . . . . . . . . 46

3.3 Méthode dite dupremier harmonique . . . . . . . . . . . . . . . . . . . . . . . 57

3.4 Limite et conclusion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63

Dans une boucle de régulation, il faut s’assurer que le système soit stable, et que soumis à des

perturbations, il ne tardera pas trop à se rétablir (suffisamment vite par rapport à la vitesse d’évolution

du système), ou même ne divergera pas.

−+ H(p)

E S

FIG. 3.1: Système bouclé

Pour le système considéré (fig.3.1), la fonction de transfert en boucle fermée (FTBF) et la fonction

de transfert en boucle ouverte (FTBO) sont :

FTBF =H(p)

1+H(p)et FTBO= H(p)

Pour ce système bouclé, l’équation caractéristique est∆ = 1+H(p). Pour∆ = 0 (toute cette étude

se faisant autour du point critique1, i.e. H(p) = 1), le système diverge (instabilité). Du fait de

limitations physiques telles que la saturation des composants, le système ne diverge pas à l’infini. Ce-

pendant il peut très bien rester bloqué dans un mode de fonctionnement totalement incontrôlable. Le

système est corrigé et le travail de l’ingénieur consiste à choisir et optimiser cette partie de correction,

ou compensation. Pour ce faire, il utilise des grandeurs (marges), dont il doit respecter des valeurs, à

minima et/ou à maxima.

Ce chapitre rappelle ces notions de marges et comment nous les appliquons au cas de notre conver-

tisseur. Des fonctions de sensibilités sont ensuite utilisées pour finalement calculer le compensateur en

petits-signaux. Cette méthode est améliorée dans un premier temps avec une formulation dite dupre-




mier harmonique. Un exemple pratique est décrit. Le chapitre se termine en indiquant les limitations

de cette approche linéaire.

3.1 Marges

3.1.1 Marge de gain

La marge de gain (fig. 3.2) est la distance du lieu de la FTBO au point critique quand la phase est

de180˚. On note :

MG= 1GΦ=180 Æ une autre définition couranteMG=GdBΦ=180 Æ

En pratique, on choisit souventMG=6 dB.

MG

Gain

Phase

−1

100

101

102

103

104

105

106

107

108

109

10

−400

−300

−200

−100

0

100

200

f(Hz)

G(dB) & Phi(deg)

−180

(a) Marge de gain finie

MG infinie

Phase

Gain

7

106

105

104

10 1032

101

100 8

G(dB) & Phi(deg)

f(Hz)

120

80

40

0

−40

−80

−120

−160

−200

−240

109

101010−1

(b) Marge de gain infinie

FIG. 3.2: Marge de gain

3.1.2 Marge de phase

La marge de phase (fig. 3.3) est la distance angulaire du lieu au point critique quand le gain est

unitaire. On note :

MP= 180Æ+ΦG=0 dB

Généralement, on utiliseMP= 45˚.




MP

Gain

Phase

−1

100

101

102

103

104

105

106

107

108

109

10

−240

−200

−160

−120

−80

−40

0

40

80

120

f(Hz)

G(dB) & Phi(deg)

FIG. 3.3: Marge de phase

3.1.3 Marge de module

La marge de module (fig. 3.4.a) est la distance minimale entre le lieu de la FTBO et le point1.

Elle s’étudie dans la plan de Nyquist. On note :

MM = minω jH +1j

3.1.4 Marge de retard

La marge de retard (fig. 3.4.b) est le plus grand retard pur tolérable par la boucle. Pour un retard

plus grand, la boucle serait instable. On note :

MR=MP Æ

360 fG=0 dBou MR=

∆ ΦωΦ

3.1.5 Gain à la fréquence d’échantillonnage

Les régulateurs à découpage sont des systèmes discrets. La tension de sortie fournie n’est pas

idéale et les perturbations à la fréquence d’échantillonnage (dues au découpage) sont présentes sur la

tension de sortie. Du fait du rebouclage, ces perturbations sont réinjectées dans la boucle de contrôle.

Pour éviter de perturber le signal de commande, la boucle doit minimiser cette influence. L’atténuation

de la boucle complète est fixée arbitrairement (d’après l’expérience) à12 dB à la fréquence de

découpage.




MM

−1

Im(h

(2i*

pi*f

))

Re(h(2i*pi*f))

(a) Marge de module

Im(h

(2i*

pi*f

))

Re(h(2i*pi*f))

-1

!

(b) Marge de retard

FIG. 3.4: Marge de module et marge de retard

3.2 Mise en œuvre pratique et utilisation

La mise en oeuvre se fera autour du hacheur série. Il est aussi couramment appelérégulateur

Buckou step-downdans la littérature et est utilisé pour fournir une tension fixe (égale à la tension de

référence) pour un courant de sortie variant dans une plage déterminée.

3.2.1 Schéma du régulateur

La figure 3.5 détaille le fonctionnement du régulateur Buck. Deux grandes parties se distinguent :

un étage de puissance ainsi qu’un étage de contrôle.

3.2.1.1 Etage de puissance

L’étage de puissance regroupe le filtre de sortie ainsi que les transistors de puissance et leurs

commandes associées. Cet étage a pour but de découper la tension d’entrée notéeVbatpour assurer

une tension de sortie notéeVs. La commande des interrupteursPMOSet NMOSest bien sûr com-

plémentaire afin de ne pas court-circuiterVbat. Cette particularité fait que l’étage de puissance est

non-linéaire. La couche logique ainsi que lesbuffersassurent un pilotage correct des interrupteurs.

3.2.1.2 Etage de contrôle

L’étage de contrôle regroupe le modulateur PWM ainsi que l’amplificateur d’erreur. Le modula-

teur PWM compare le signal d’erreur issu de l’amplificateur d’erreur à une dent de scie. Le signal




PWM

Vramp

Verr

Vbat

NMOS

PMOS

Vs

Inte

rrup

teur

s

+

−−

+

C11

R21

Etage de contrôle

RL L

Amplificateur d’erreur

C21

C

Rc

Buffer

Buffer

R12

R11

Filtre de sortie

Etage de puissance

Logique

Synchronisateur

Vref

Modulateur PWM

R

FIG. 3.5: Schéma de principe d’un régulateur Buck

résultant de cette comparaison est une impulsion de rapport cyclique variable directement proportion-

nel au signal d’erreur. Ce signal PWM commande directement les interrupteurs de puissance via le

synchronisateur de l’étage de puissance.

3.2.2 Modèle en petits signaux

Pour construire le modèle enpetits signaux, plusieurs simplifications doivent être introduites :

1. linéarisation du modulateur PWM

2. linéarisation de l’étage de puissance

3. calcul de la fonction de transfert de l’amplificateur d’erreur

La méthode décrite ici n’est pas généralisable à tous les types de convertisseurs. Ceci dit, elle fonc-

tionne dans le cas du régulateurBucksupport de l’étude puisque les matrices A du système d’état

sont identiques pour chaque topologie. Une méthode plus générale aurait été de construire le modèle

moyen du convertisseur.




3.2.2.1 Linéarisation du modulateur PWM

Le modulateur PWM est une partie hautement non-linéaire. Toutefois, il existe un moyen de linéa-

riser ce composant. Dans unstep-down(fig.3.5), le rapport cycliqueα = T1=T est créé à l’aide d’une

rampe en tension et d’un comparateur. Par construction, il vient la relation suivante :Vout= α Vbat

T

Vm

Verr

T1

FIG. 3.6: Modulateur PWM

(fig. 3.6), avec 0 α 1. Orα = T1=T, et donc le modulateur peut être modélisé simplement par un

gain : 1=Vm. Par conséquent, le bloc équivalent au modulateur PWM est donné figure 3.7.

αVerr1 / Vm

FIG. 3.7: Modulateur PWM linéarisé

3.2.2.2 Linéarisation de l’étage de puissance

L’étage de puissance est constitué de trois parties : le synchronisateur, les interrupteurs et le filtre

de sortie. Ces trois parties ne vont former plus qu’une et ainsi être modélisées sous forme de fonc-

tion de transfert. Le synchronisateur garantit que le l’interrupteurPMOSet l’interrupteurNMOSne

conduisent pas en même temps. Les interrupteurs conduisent chacun leur tour en fonction du rap-

port cycliqueα délivré par le modulateur PWM. Ils sont considérés comme idéaux. Introduire une

résistance série pour caractériser leur état statique en conduction n’apporte rien puisque d’autres ré-

sistances parasites sont déjà présentes en série avec les interrupteurs. En entrée du filtre, on obtient

donc un signal égal àαVbat (fig. 3.8). Le filtre de sortie est remplacé par sa fonction transfert notée

H(p).

H(p)Vsα

FIG. 3.8: Étage de puissance linéarisé




H(p) =R

R+RL

1+RC C p

1+ p

C

RC+

R RL

R+RL

+

LR+RL

+ p2 L C

R+RC

R+RL

La figure 3.9 montre le résultat de cette fonction de transfert dans le plan de Bode. La résistance

Phase

Gain

Rc

7

106

105

103 4

10102

101 8

10 109

10

−200

−160

−120

−80

−40

0

40

f(Hz)

G(dB) & Phi(deg)

100

10−1

FIG. 3.9: Diagramme de Bode de l’étage de puissance linéarisé

sérieRC de la capacité introduit unzérodans la fonction de transfert. Les capacités utilisées en sortie

présentent de très faibles valeurs deRC. Par conséquent, cezéroest repoussé en haute fréquence et ne

peut être utilisé pour aider à stabiliser la boucle.

3.2.2.3 Fonction de transfert de l’amplificateur d’erreur

Dans le système considéré (fig.3.5), l’amplificateur d’erreur possède deux pôles et deux zéros (fig.

3.10).

R12

R11

Z2

C21R21

VrefVsVe

Z1

A

C11

+

−

FIG. 3.10: 2 pôles - 2 zéros dont 1 pôle à l’origine

Sa fonction de transfert est notéeC(p)et son calcul est donné à l’annexe D.5.2. L’opération réalisée

ici est une comparaison entre la tension de sortie et la tension de référence. Le bloc équivalent de




l’amplificateur est donné figure 3.11. L’amplificateur d’erreur proprement dit est composé de deux

parties :

1. l’amplificateur opérationnel

2. le réseau de compensation

Vref VsC(p)− +

Verr

FIG. 3.11: Amplificateur linéarisé

Phase

Gain

7

106

105

104

103

102

101

108

G(dB) & Phi(deg)

f(Hz)

100

60

20

−20

−60

−100

−140

−180

109

10100

10−1

(a) Amplificateur idéal

Phase

Gain

107

106

105

104

103

102

101

100 8

G(dB) & Phi(deg)

f(Hz)

120

80

40

0

−40

−80

−120

−160

−200

−240

109

1010−1

(b) Amplificateur réel

FIG. 3.12: Diagrammes de Bode de l’amplificateur d’erreur

Si l’amplificateur est considéré comme idéal, seuls les pôles et les zéros introduits par la compen-

sation sont à prendre en compte. Sinon, il faut tenir compte des pôles introduits par l’amplificateur

lui-même. La figure 3.12 montre l’influence de la bande passante et du gain fini de l’amplificateur.

La sous-figure 3.12.b exhibe très clairement une caractéristique non-idéale comparée à la sous-figure

3.12.a. Le dernier pôle n’est pas maintenu, et le gain chute pour les fréquences élevées. Cet effet est

dû à la bande passante limitée de l’amplificateur d’erreur. Ses pôles internes interagissent avec les

constantes de temps du réseau de compensation. Par la suite, l’amplificateur sera considéré comme

idéal si la fonction de transfert donnée par le réseau de compensation n’est pas perturbée par la fonc-

tion de transfert de l’amplificateur. Ceci implique pour l’amplificateur une bande passante infinie et

un gain fini ou non, mais suffisamment grand pour ne pas intervenir dans la boucle.




3.2.3 Etude de stabilité

Tous les blocs du modèlepetit signalont été détaillés. L’étude de stabilité se réalise en deux

parties :

– calcul de la fonction de transfert ;

– calcul des différentes marges.

Le régulateur peut maintenant être décrit à l’aide des transmittances (fig.3.13) en rassemblant tous les

blocs précédemment décrits : l’étage de puissance, le comparateur PWM et l’amplificateur d’erreur.

C(p)

H(p)1 / Vmα VsVerrVref

−

FIG. 3.13: Modèle petits signaux du régulateur

3.2.3.1 Fonction de transfert

La fonction de transfert de la figure 3.13 est :

FTBF =

1Vm

H(p) C(p)

1+1

VmH(p) C(p)

avec FTBO=1

VmH(p) C(p) et ∆ = 1+

1Vm

H(p) C(p)

En remplaçant les différents éléments par leur valeur, on obtient :

∆ = 1+1

Vm:

RR+RL

:1+RC C p

1+ p

C

RC+

R RL

R+RL

+

LR+RL

+ p2 L C

R+RC

R+RL

:

(1+R21 C21 p)(1+(R11+R12)C11 p)1

Gampli+R12 C21 p (1+R11 C11 p)

Pour avoir une idée plus réaliste des marges, il faut tenir compte du gain fini de l’amplificateur.

Un gain infini en basse fréquence est impossible car on se rapproche de la caractéristique idéale. Un

termeGampli est donc introduit.

Si l’amplificateur d’erreur n’est pas considéré comme idéal, il faut non seulement tenir compte de




son gain fini, mais aussi de ses pôles intrinsèques. On noteG(p) sa fonction de transfert :

G(p) =Gampli

1+a1p+ :::+anpn2 IN

Lors de l’ajout de la fonction de transfert de l’amplificateur d’erreur, l’équation caractéristique

devient :

∆ = 1+1

Vm:

RR+RL

:1+RC C p

1+ p

C

RC+

R RL

R+RL

+

LR+RL

+ p2 L C

R+RC

R+RL

:

(1+R21 C21 p)(1+(R11+R12)C11 p)

R12 C21 p (1+R11 C11 p)+

R12 C21 p (1+R11 C11 p)+(1+R21 C21 p)(1+(R11+R12)C11 p)

G(p)

Phase

Gain

7

106

105

104

10 1032

101

100

10

G(dB) & Phi(deg)

f(Hz)

120

80

40

0

−40

−80

−120

−160

−200

−240

109

108−1

10

(a) Amplificateur idéal

Phase

Gain

7

106

105

103 4

10102

101

10

−180

G(dB) & Phi(deg)

f(Hz)

200

100

0

−100

−200

−300

−400

109

1080

1010−1

(b) Amplificateur non idéal

FIG. 3.14: Diagramme de Bode de la boucle ouverte

L’amplificateur d’erreur n’a pas besoin d’être intrinsèquement stable. En revanche, la boucle ou-

verte du système complet doit répondre aux différents critères des marges. Les valeurs numériques

pour obtenir la figure 3.14 sont données dans la table 3.1.

Quand l’amplificateur est considéré comme non-idéal, sa fonction de transfert est :

G(p) =numzdenp

numzet denpsont respectivement les polynômes du numérateur et dénominateur de la fonction de




Vm : 0.75R : 6 ΩRL : 100 mΩRC : 5 mΩC : 22µFL : 10 µHR11 : 13459.447ΩR12 : 908295.11ΩC11 : 2.000D-11 FR21 : 6089209ΩC21 : 2.983D-12 FGampli : 80 dBFs : 600 KHz

TAB. 3.1: Liste des paramètres du régulateur

transfert dont les coefficients sont :

numz = [29980:00837;0:00316267251289;6:94539890297e11; ::

1:2329982865e19;7:04586812566e29;3:05486990229e38; ::

2:36448781061e47;7:73478154119e58;3:01664879519e69]

denp = [1;2:6267491463e05;4:43107683717e12;2:4317556408e19; ::

4:38427553272e27;1:66558364066e35;2:17419987269e44; ::

1:19579463925e55]

3.2.3.2 Etude des marges

Pour étudier les marges de stabilité, il faut donc maintenant tracer la fonction de transfert en

boucle ouverte complète de la boucle puis étudier son comportement autour du point1 (fig. 3.15.a).

Le tracé de la boucle ouverte considère l’amplificateur non idéal. Seule reste à déterminer la marge

de gain à la fréquence d’échantillonnage. Pour cela, il suffit de lire sur le diagramme de Bode (fig.

3.15.b), la valeur du gain du système en boucle ouverte à la fréquence de découpage du régulateur.

Cette méthode reste toutefois peu précise mais très employée car facile à mettre en oeuvre. Elle

ne donne toutefois pas d’informations sur la propagation et l’atténuation d’une perturbation au tra-

vers du système. Pour compléter cette méthode, l’investigation des sensibilités est nécessaire. Cette

approche est plus précise que la seule étude en boucle ouverte menée précédemment. En effet, tous

les signaux du système peuvent être perturbés, mais les répercussions dans chaque cas n’ont pas les

mêmes conséquences.




MM

−1

∆Φ

ωΦ

−2.8

0.1−0.1−0.3−0.5−0.7−0.9−1.1−1.3

−2.4

5.1E+051.0E+09

8.1E+04

5.7E+04

4.6E+04

4.0E+04

3.5E+04

Im

Re

0.4

0.0

−0.4

−0.8

−1.2

−1.6

−2.0

(a) Marge de Module (MM) et Marge de retard (MR)

5

104

1032

100

101

10

Phase

4

105

106

107

108

109

10

−400

−300

−200

−100

0

100

200

f(Hz)

G(dB) & Phi(deg)

−180

MP

MG

Gain

10 106

107

108

109

10

−400

−300

−200

−100

0

100

200

−1

100

101

102

103−1

10

(b) Marge de Gain (MG) et Marge de Phase (MP)

FIG. 3.15: Tracé des marges

3.2.4 Etude des sensibilités

En considérant une structure de commande faisant intervenir différents bruits, on obtient le schéma

classique donné à la figure 3.16.

+e

K(s)u

Wu

P(s)

Wy

b

Wb

YW

−+

+ ++

++

FIG. 3.16: Système rebouclé comportant des perturbations

Nous notons :

– Wu, le bruit sur l’entrée,

– Wy, le bruit sur la sortie,

– Wb, le bruit introduit.

Une sensibilité s’exprime pour un signal donné (la sortie) en fonction d’un autre (l’entrée). Calculons

l’expression de la sortie :

Y =K P

1+K PW+

P1+K P

Wu+1

1+K PWy K P

1+K PWb




Le premier transfert correspond à la dynamique d’asservissement, les trois autres représentent la

contribution des bruits qui altèrent la sortie. Nous définissons ainsi les fonctions de sensibilité :

– Sensibilité de la sortie au bruit de sortie :

SYY =P

1+K P

– Sensibilité de la sortie au bruit de mesure :

SYb= K P1+K P

– Sensibilité de la sortie à un bruit sur la comande :

SYu=P

1+K P

Les fonctions de sensibilités du système complet (figure 3.13) sont données à la figure 3.17.

Syb

Syu

Syy

1

2

3 4

−90

−110

108

107

106

105

104

103

10

−70

0

10

G (dB)

f (Hz)

10

−10

−30

−50

2

101

FIG. 3.17: Fonctions de sensibilités

Plusieurs points représentatifs sont notés sur cette figure :

– le point1 donne la précision statique,

– le point2 donne la précision dynamique,

– le point3 représente la bande passante,

– le point4 représente la marge de module.




3.2.5 Application et limites

Un outil basé sur cette approche a été écrit à l’aide du logicielScilab1. Même si l’approche li-

néaire n’est pas représentative de la stabilité du système, elle reste néanmoins un excellent point de

départ pour le concepteur d’alimentations à découpage. Elle permet à partir des conditions et compo-

sants externes de donner une idée grossière des constantes de temps à implémenter dans le réseau de

compensation.

Plant phase (deg)

Output to output (Syy)Measure to output (Syb)

−25

Command to ouput (Syu)

Controller gain (dB)

Loop gain (dB)

10

G (dB)

f (Hz)

Open loop transfer

Loop phase (deg)

0

Plant gain (dB)

Sensitivity functions

1

10

3 2

103

104

10

G (dB) / phi (deg)

f (Hz) 5

106

107

108

10

−400

−300

Plant and controller

90

−200

−100

0

100

10

−9−13 −5 −1 3

−13

−11

−9

−7

−17−21

−5

−3

−1

1

3

5

Open loop Nyquist diagram

Re (L)

Im (L)

0

10

Controller phase (deg)

1

Open loop

−310

10

108

107

106

10

8

5

104

10

10

−110

−90

−70

−50

10

−30

−10

2

10

−270

f (Hz)

G (dB) / phi (deg)

0

10

50

10

1

102

103

10

−30

−70

4

105

106

107

−110

−150

−190

−230

FIG. 3.18: Compensation trouvée par l’outil

L’outil reçoit les paramètres descriptifs de la partie puissance du convertisseur (Vm; R; RL; RC; C; L; Fs)

et les containtes de bande passante et fréquence de coupure. Il fournit les figures 3.18 ainsi que les

valeurs deR11; R12; C11; R21 et C21. La méthode utilisée pour calculer les constantes de temps de

l’amplificateur d’erreur (deux pôles, deux zéros) est rudimentaire. L’outil évalue un point de départ :

– deux zéros placés à la féquence de coupure du circuit R L C ;

– un premier pôle pour garantir l’atténuation à la féquence déchantillonnage ;

– un deuxième pôle pour annuler l’effet du zéro produit par la résistance série de la capacité de

sortie.

La position du premier pôle et des zéros sont ensuite retouchées à l’intérieur d’un intervalle pour

tenter de satisfaire le critère de bande passante du système.

1Un clone libre et gratuit de MATLAB distribué par l’INRIAwww.scilab.org




Toutefois, cette façon de faire ne tient pas compte des effets de la commutation des interrupteurs

ainsi que des saturations électriques. L’hypothèse forte de linéarité n’est pas vérifiée. Le modulateur

PWM ainsi que l’étage de puissance ne sont pas des organes linéaires et confèrent au système total

une caractéristique non-linéaire.

La méthode ne donne pas non-plus la limite de stabilité du système. Le concepteur est obligé de

prendre des marges supplémentaires pour être sûr d’obtenir un système stable. Cependant, des marges

trop importantes pénalisent le temps de réponse du système. Après une perturbation, le système re-

tournera dans une position d’équilibre mais peut-être trop lentement. La méthode ne donne aucune

indication sur le compromis à faire entretemps de réponseet stabilité. Aucune optimisation du

temps de réponse n’est possible.

L’ondulation de tension en sortie de régulateur n’est pas non-plus prise en compte. Or cette ondu-

lation est réinjectée avec du gain dans la boucle puisque le correcteur a encore du gain à la fréquence

de découpage (voir fig.3.18, gain du correcteur à 600 kHz).

3.3 Méthode dite du premier harmonique

3.3.1 Description

Les méthodes linéaires étudiées précédemment sont trop limitées pour pouvoir effectuer une étude

de stabilité complète. Les effets de l’échantillonnage ainsi que les saturations de la boucle ne sont pas

pris en compte. La méthode dite dupremier harmoniquepropose de prendre en compte une partie des

effets parasites.

3.3.2 Aspects théoriques

Cette méthode reprend l’analyse linéaire mais inclue les effets de saturation introduite par le

modulateur PWM. Il faut donc insérer dans la boucle de régulation cette non-linéarité. La boucle

donnée à la figure 3.13 peut maintenant être écrite comme sur la figure 3.19.

−

C(p)

Vref VsH(p)1 / Vm

VsatVerrΝ(ε)

α

FIG. 3.19: Modèle premier harmonique du régulateur




Par rapport à la figure 3.13, apparaît le blocN(ε) introduisant une non-linéarité : la saturation

du signal d’erreur. C’est précisément cet ajout qui va nous permettre de prendre en compte les effets

de saturation de la boucle de régulation. En effet, les amplificateurs servant à construire le schéma

de compensation sont alimentés par la tension d’entrée (i.e. la batterie dans le cas d’un téléphone

portable). Par conséquent, la tension d’erreur ne peut excéder la tension d’alimentation. De plus, le

signal rectangulaire issu du comparateur PWM ne peut avoir un rapport cyclique supérieur à 100%.

Ceci constitue une saturation supplémentaire du point de vue de l’automatique.

3.3.2.1 Fonctions de transfert

Une nouvelle fonction de transfertN(ε) est introduite. SiN(ε) était linéaire, les écritures suivantes

auraient un sens :

FTBF =

N(ε)Vm

H(p) C(p)

1+N(ε)Vm

H(p) C(p)avec FTBO=

N(ε)Vm

H(p) C(p) et ∆ = 1+N(ε)Vm

H(p) C(p)

Pour rendre cette fonction de transfert cohérente, l’évaluation de la fonctionN(ε) est nécessaire. Il faut

donc linéariserN(ε) en calculant la valeur du premier harmonique du signal d’erreur (potentiellement

saturé) en utilisant le schéma de saturation figure 3.20.

0 Vm

Vm

u(t)

ε

(a) Saturation du signald’erreur à travers le modu-lateur PWM

t

T/4 T/2t1

Vm

0

(b) Saturation au sens dupremier harmonique

FIG. 3.20: Saturation du premier harmonique du signal d’erreur

L’amplitude deε (premier harmonique) peut être décrite de la manière suivante :

Si 0< ε <Vm u(t) = ε sin(ω t)

Si ε >Vm u(t) = Vm

Si ε < 0 u(t) = 0




Calcul de la valeur de l’instantt1 (voir fig. 3.20) :

ε sin(ω t1) =Vm donc t1 =1ω

arcsin

Vm

ε

Développement en série de Fourier du signal saturé au sens du premier harmonique :

A1 =2T

Z T

0u(t) sin(ω t) dt B1 =

2T

Z T

0u(t) cos(ω t) dt

Pour des raisons de symétrie évidentes,B1 = 0 donc :

A1 =4T

Z T4

0u(t) sin(ω t) dt

En remplaçant u(t) par sa valeur, on a :

A1 =4T

Z t1

0ε sin2(ω t) dt+

Z T4

t1Vm sin(ω t) dt

!

En intégrant, on arrive à :

A1 =επ

arcsin

Vm

ε

+

Vmπ

s1

Vmε

2

Or N(ε) s’écrit sous la forme :

N(ε) =A1

ε+ j

B1

εCommeB1 = 0, on a :

N(ε) =1π

0@arcsin

Vm

ε

+

Vmε

s1

Vmε

21A

Si on poseλ =Vm

ε, il vient finalement :

N(λ) =1π

arcsin(λ)+λ

p1λ2

et si

λ > 1 N(λ) = 1

λ < 0 N(λ) = 0

λ 2 [0;1] N(λ) =1π

arcsin(λ)+λ

p1λ2




Le lieu critique est alors donné par :

C(ε) = 1N(ε)

3.3.2.2 Etude dans le plan de Nyquist

Etudier le lieu critiqueC(ε) revient à étudier le déplacement du point -1 dans le plan de Nyquist.

Si la saturation du rapport cyclique intervient, le point -1 n’est plus le point critique à considérer, il

faut alors se référer au lieu critiqueC(ε). Son évolution peut être tracée dans le plan complexe et les

quatre topologies de la figure 3.21 sont envisageables.

−1 / N(ε)

F(jω )

Im

Re

(a) une oscillation stable, une os-cillation instable, stabilité locale

F(jω )

−1 / N(ε)

Im

Re

(b) pas d’oscillation, stabilitélocale

−1 / N(ε)

F(jω )

Im

Re

(c) une oscillation limite stable,instabilité locale

F(jω )

−1 / N(ε)

Im

Re

(d) oscillation instable, stabilitélocale

FIG. 3.21: Etude dans le plan de Nyquist




3.3.3 Mise en œuvre pratique et utilisation

Le but est de vérifier si les phénomènes de saturation à l’intérieur de l’amplificateur d’erreur ainsi

que du modulateur PWM sont la cause des instabilités observées (décrites au chapitre 5). Nous al-

lons développer maintenant la méthodologie décrite précédemment. En ce qui concerne l’application

numérique, la tension de batterie est fixée à 3V et l’amplitude maximum de la rampe est fixée à

Vm= 0:75Vbat= 2:25V. Les paramètres manquants du régulateur sont ceux déjà fournis au para-

graphe 3.2.3. Le but est d’évaluer le déplacement du point critique sur le diagramme de Nyquist pour

voir s’il coupe la trajectoire du système. Son évolution se fait de la manière suivante :

ε 2.25 3.375 4.5 5.625 6.75 7.875 9 10.125 11.25

λ 1 0.666 0.5 0.4 0.333 0.286 0.25 0.222 0.2

C(ε) -2 -2.5612 -3.2841 -4.0374 -4.8029 -5.5746 -6.35 -7.1277 -7.90

0

Im

−4 −3 −2 −1 Re

> Vmε < Vmε

FIG. 3.22: Évolution deC(ε)

Nous traçons sur le même diagramme de Nyquist le lieu critique et la fonction de transfert pour le

cas de la variation du courant de sortie (i.e. variation de charge). La méthode s’applique de la même

manière pour la variation des autres paramètres du système.

Charge = 1000ΩCharge = 100Ω

Charge = 10Ω

Charhe = 1Ω

0

−20

−40

−60

−80

−100

−120

−140

−160

10−10−30−50−70−90−110−130

20Im(h(2i*pi*f))

Re(h(2i*pi*f))

1.0E+09

1.0E+04

1.0E+09

1.0E+04

1.0E+09

1.0E+04

1.0E+09

1.0E+04

FIG. 3.23: Fonction de transfert du régulateur complet pour différentes charges




> Vmε ε = Vm

−1

ΩCharge = 1000

ΩCharge = 100

ΩCharge = 10

ΩCharge = 1

N( )ε

5

4

3

2

1

0

−1

−2

−4

−3

−5

1−1−3−5−7

1.0E+09

Re(h(2i*pi*f))

Im(h(2i*pi*f))

1.0E+091.0E+091.0E+09

−9−11−13

FIG. 3.24: Agrandissement de la figure 3.23 autour du point -1

L’influence de la charge n’est pas négligeable (fig.3.23) puisque la fonction de transfert passe du

cas (b) de la figure 3.21 au cas (d), c’est à dire d’une situation de stabilité locale sans oscillation à une

situation de stabilité locale avec possibilité d’oscillations. Si le signal d’erreur sort de la dynamique

de la rampe, on peut être en présence d’une instabilité du régulateur.

Ce résultat confirme que dès que le signal d’erreur sort de la dynamique de la rampe, le régulateur

est en boucle ouverte. Aucun contrôle ne peut être appliqué. L’interrupteur PMOS est fermé, injectant

un courant dans l’inductance. Si la tension de sortie parvient à rejoindre la tension de consigne, deux

constatations peuvent être faites :

1. le régulateur est capable de fournir le courant,

2. le niveau du signal d’erreur revient dans la dynamique de la rampe.

C’est précisément ce que l’on observe avec la figure K.1. En revanche, si la consigne n’est pas rejointe,

cela veut dire que le régulateur n’est plus capable de fournir le courant et le niveau du signal d’erreur

demeure en dehors de la dynamique de la rampe. La tension de sortie devient tout simplement :

Vs=VbatRmos IL avecRmosla résistance équivalente aux résistances cumulées suivantes :

– résistance de canal du Pmos

– résistance de métallisation

– résistance desbondings

Le régulateur est en boucle ouverte, le système n’est plus contre-réactionné et la stabilité n’est plus

assurée.




3.3.4 Exemple sur un transitoire

Les paramètres du système sont ceux de la table 3.1. La valeur de la charge indique que le système

est stable mais avec des possibilités d’oscillations (cas d de la figure 3.21). La figure K.1 donnée en

annexe, montre un transitoire qui sature la tension d’erreur, mais dont le système revient bien.

3.4 Limite et conclusion

La méthode du premier harmonique prend donc bien en compte les effets de saturation du mo-

dulateur PWM mais ne tient pas compte des effets de l’échantillonnage. Les effets de doublement de

période où la dynamique du signal d’erreur reste comprise dans la dynamique de la rampe, ne peuvent

pas être expliqués puisque les effets de saturation n’interviennent pas.

Il arrive parfois, que le courant d’inductance soit affecté de motifs qui se répètent toutes lesn pé-

riodes,n2 IN+. Ces modes de fonctionnement sontstables. Ils forment en quelque sorte un deuxième

ensemble de points de fonctionnement. Toutefois ces modes restent indésirables du fait des appels de

courant plus fort qu’en régulation dite normale et entraînent un rendement du convertisseur inférieur

au mode de régulation standard.

Une figure représentant une simulation du phénomène est donnée page 219. Ce mode de fonction-

nement ne peut pas être expliqué à l’aide de la méthode du premier harmonique puisque celle-ci ne

prend en compte que les effets de saturation de la boucle. Or d’après la figure K.2, le signal d’erreur

et le rapport cyclique ne sont pas saturés. Cette constatation est immédiate puisque la dynamique du

signal d’erreur reste inscrite dans la dynamique de la rampe en tension.

Le chapitre suivant décrit une méthode d’analyse de la stabilité qui prend en compte les effets de

l’échantillonnage.



4 MÉTHODE DITE "ÉCHANTILLONNÉ, LINÉARISÉ TANGENT"

4Méthode dite "échantillonné, linéarisé

tangent"

Sommaire

4.1 Philosophie . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65

4.2 Mise en œuvre . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66

4.3 Etude de la stabilité . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76

4.4 Sensibilité des valeurs propres aux différents paramètres .. . . . . . . . . . . 77

4.5 Observation de bifurcations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95

4.6 Critère de stabilité en grands signaux .. . . . . . . . . . . . . . . . . . . . . . 96

Les convertisseurs à découpage sont des systèmes échantillonnés. En modulation de type PWM,

le rapport cyclique est un indicateur infaillible de la stabilité. Un rapport cyclique constant d’un cycle

à l’autre est un gage de stabilité lorsque le régulateur n’est pas soumis à différentes perturbations. On

peut donc baser l’étude de la stabilité sur la répétition des cycles de conduction, c’est à dire la régula-

rité du rapport cyclique. Ce chapitre explique un moyen d’exprimer de manière récurrente l’évolution

des cycles de découpage. Cette technique est appelée de manière généralelinearized sampled-data

dynamic analysis.

4.1 Philosophie

Cette méthode est capable de prendre en compte les effets dus à l’échantillonnage ainsi qu’aux

saturations des organes de commande. Aucune linéarisation n’est faite. Toute la méthode est basée

sur la représentation par matrices d’état des différentes topologies du système ainsi que de leurs en-

chaînements. La méthode est appliquée ici sur un convertisseur Buck avec un réseau de compensation

de type 2 pôles et 2 zéros, mais elle est applicable à tous les autres types de convertisseur DC/DC.




4.2 Mise en œuvre

4.2.1 Construction du modèle pour le mode de conduction continue en cou-

rant

4.2.1.1 Représentation du modèle

Le modèle à construire est nécessairement non-linéaire. Le diagramme figure 4.1 propose le mo-

dèle pour un convertisseur PWM en mode de conduction continue en courant. L’étage de contrôle et

l’étage de puissance sont rassemblés dans la même matrice d’état pour avoir un vecteur d’état unique

représentatif du système. Les transitions qui commandent les changements de topologies (instants de

commutation) sont gérées via le générateur PWM. Le rôle de l’étage PWM se limite à comparer le

signal d’erreur par rapport à la rampe.

Conditions Externes

Topologies [S1, S2]=

+Etage de Contrôle

Etage de Puissance

commutationInstants de Signal d’erreur

Rampe

[Vbat, Vref]

PWM

Vs

Horloge

FIG. 4.1: Schéma bloc d’un convertisseur PWM en CCM

Pour le mode continu, seulement deux topologies sont à considérer :

1. PMOSOn1. NMOSOff2 (topologie S1) ;

2. PMOSOff, NMOSOn (topologie S2).

Le signal d’erreur ainsi que la tension de sortie sont considérés comme étant les sorties du système

(i.e. vecteurY). La tension d’entréeVbat et la tension de référenceVre f représentent les conditions

externes du système (i.e. le vecteurU ).




t

Plan d’état

(n+dn)T (n+1)TnT

ContrainteVerr(t) = Vr(t)

S1 S2

Xn Xn+1

FIG. 4.2: Illustration de la dynamique d’un convertisseur PWM en mode continu

4.2.1.2 Modèle non-linéaire échantillonné

On note S1 et S2 les deux topologies considérées.X représente le vecteur d’état du système et

Y les sorties du système. Pour le cas considéré,X recouvre le courant de l’inductance du filtre de

sortie, la tension aux bornes de la capacité du filtre de sortie ainsi que les tensions aux bornes des

condensateurs du compensateur et la tension aux bornes d’un condensateur représentatif d’un pôle lié

à l’amplificateur.

Topologie S1

S1 :

(X = A1 X + B1 U

Y = C1 X + D1 Upour t 2 [nT;(n+dn)T[

En résolvant les matrices d’état, on obtient :

X1(t) = eA1(tn T) x(n T)+Z (n+dn)T

nTeA1((n+dn)Tτ) B1 u(τ) dτ pour nT t < (n+dn)T

Topologie S2

S2 :

(X = A2 X + B2 U

Y = C2 X + D2 Upour t 2 [(n+dn)T;(n+1)T[


X2(t)= eA2(t(n+dn)T) x((n+dn)T)+Z (n+1)T

(n+dn)TeA2((n+1)Tτ) B2 u(τ) dτ pour (n+dn)T t < (n+1)T

1Transistor PMOS passant.2Transistor NMOS bloqué




Expression de la relation de récurrence Le but est d’obtenir une relation du type :Xn+1 = f (Xn).

On noteXn le vecteur d’état pour l’instantt = n T etXn+1 le vecteur d’état pour l’instantt = (n+1)T.

En mode de conduction continue en courant, nous avons la relation suivante :

Xn+1 = X2((n+1)T)

Donc :

Xn+1 = eA2(1dn)T x((n+dn)T)+Z (n+1)T

(n+dn)TeA2((n+1)Tτ) B2 u(τ) dτ (4.1)

Or x((n+dn)T) = X1((n+dn)T) et

X1((n+dn)T) = eA1(dn T)x(n T)+Z (n+dn)T

nTeA1((n+dn)Tτ) B1 u(τ) dτ (4.2)

Finalement, en rassemblant les équations (4.1) et (4.2), on obtient la relation de récurrence finale :

Xn+1 = eA2((1dn)T)

eA1(dn T) Xn+

Z (n+dn)T

nTeA1((n+dn)Tτ) B1 u(τ) dτ

+Z (n+1)T

(n+dn)TeA2((n+1)Tτ) B2 u(τ) dτ

(4.3)

Il faut maintenant exprimer le rapport cycliquedn au cours de la période de découpagen. L’instant

de commutation a lieu quand le signal d’erreur rejoint la rampe au tempst = (n+dn)T. On noteVr(t)

l’équation de la rampe en tension etVerr(t) = Ce X(t)+De U la tension d’erreur qui est en fait une

des sorties du système d’état.Ceet De sont les matrices permettant l’extraction des variables d’état

nécessaires à l’obtention du signal d’erreur.8><>:

Vr((n+dn)T) = Vo f f+(VmVo f f)(tn T)

Verr((n+dn)T) = Ce

eA1(dn T) x(n T)+

Z (n+dn)T

nTeA1((n+dn)Tτ) B1 u(τ) dτ

+De u(t)

(4.4)

avecn2 IN et dn 2 [0;1]. dn est solution de l’équationVr((n+dn)T) =Verr((n+dn)T).

En reprenant l’équation 4.3, en ne considérant que le cycle présent et en choisissant de poser

nT = 0 etdnT = dn, nous obtenons :8><>:

Xn+1 = f (Xn; Un; dn)

= eA2(Tdn)

eA1 dn Xn+

Z dn

0eA1(dnσ) dσ B1 Un

+Z T

dn

eA2(tσ) dσ B2 Un(4.5)




Ce qui donne, une fois les intégrales résolues :

8<: Xn+1 = f (Xn; Un; dn)

= eA2(Tdn)heA1 dn Xn+

eA1 dn I

A1

1 B1 Un

i+

eA2(Tdn) I

A12 B2 Un

(4.6)

Nous procédons de la même manière pour écrire l’équation 4.4 avec les notations déjà employées

pour 4.3. La rampe en tension est notéeh(t). g(Xn; Un; dn) représente la condition de commutation

(S1 ! S2).

g(Xn; Un; dn) =C

eA1 dn Xn+

Z dn

0eA1(dnσ) dσ B1 Un

+D Unh(dn) (4.7)

Ce qui donne, une fois les intégrales résolues :

g(Xn; Un; dn) =CheA1 dn Xn+

eA1 dn I

A1

1 B1 Un

i+D Unh(dn) (4.8)

g(X0; U; d) donne accès à l’état d’équilibre :X0 (encore appelé point fixe dans la littérature). La

résolution nécessite une équation de plus que le nombre de variables d’état, avec l’égalitéX0 =

f (X0; U; d). En effectuant un développement en série de Taylor limité au premier ordre des fonctions

vectoriellesf et g, nous obtenons :

(Xn+1 = f (Xn; Un; dn)

g(Xn; Un; dn) = 0)

8><>:

Xn+1 ∂ f∂Xn

Xn+∂ f∂dn

dn+∂g∂u

u

0 ∂g∂Xn

Xn+∂g∂dn

dn+∂g∂u

u

On peut donc extraire l’expression dedn :

dn

∂g∂dn

1 ∂g∂Xn

Xn+∂g∂u

u

En remplaçantdn par son expression dans l’équation de récurrence l’équation devient :

Xn+1 ∂ f∂Xn

Xn ∂ f∂dn

(∂g∂dn

1 ∂g∂Xn

Xn+∂g∂u

u

)+

∂ f∂u

u

Xn+1(

∂ f∂Xn

∂ f∂dn

∂g∂dn

1 ∂g∂Xn

)Xn+

(∂ f∂u ∂ f

∂dn

∂g∂dn

1 ∂g∂u

)u




Les matrices Jacobiennes du système formé parf et g sont :

Xn+1 ΦXn+Γu

avec

Φ =

(∂ f∂Xn

∂ f∂dn

∂g∂dn

1 ∂g∂Xn

)et Γ =

(∂ f∂u ∂ f

∂dn

∂g∂dn

1 ∂g∂u

)

Il reste encore a obtenir l’expression de la matriceΦ en procédant au calcul de toutes les dérivées

partielles.

Rappel 2 L’exponentielle est une somme de puissances, une matrice quelconque commute toujours

avec son exponentielle. C’est aussi vrai pour son inverse si elle est inversible.

A1 (edA I) = A1+∞

∑n=1

(d A)n

n!= d

+∞

∑n=1

(d A)n1

n!=

+∞

∑n=1

(d A)n

n!A1 = (edA I)A1

donc

A1 (edA I) = (edA I)A1

Cette propriété est largement utilisée dans les calculs suivants.

Dérivée partielle∂ f∂Xn

De manière évidente :

∂ f∂Xn

= eA2(Tdn) eA1 dn (4.9)

Dérivée partielle∂ f∂dn

∂ f∂dn

= A2 eA2(Tdn)heA1 dn Xn+

eA1 dn I

A1

1 B1 Un

i+eA2(Tdn)

hA1 eA1 dn Xn+A1 eA1 dn A1

1 B1 Un

iA2 eA2(Tdn) A1

2 B2 Un

en factorisant pareA2(Tdn), on obtient :

∂ f∂dn

= eA2(Tdn)hA2 eA1 dn XnA2

eA1 dn I

A1

1 B1 Un+A1 eA1 dn Xn+eA1 dn B1 UnB2 Un

i70 Document confidentiel, propriété de STMicroelectronicsc 2005, reproduction interdite



et en factorisant encore :

∂ f∂dn

= eA2(Tdn)

(A1A2)eA1 dn XnA2

Z dn

0eA1(dnσ)dσ B1 Un+eA1 dn B1 UnB2 Un

Si on noteX0(d), la valeur du vecteur d’état à l’instant du changement de topologie, on a :

eA1 dn Xn+Z dn

0eA1(dnσ)dσ B1 Un = X0(d)

En se servant de l’équation précédente, on a :

∂ f∂dn

= eA2(Tdn)h(A1A2)X0(d)A1

eA1 dn I

A1

1 B1 Un+eA1 dn B1 UnB2 Un

iOn obtient finalement :

∂ f∂dn

= eA2(Tdn)(A1A2)X0(d)+(B1B2)Un

(4.10)

Dérivée partielle∂g∂dn

∂g∂dn

=C

A1 eA1 dn Xn+A1 eA1 dn A11 B1 Un

∂h

∂t(dn)

et∂g∂dn

=C

A1

eA1 dn Xn+

Z dn

0eA1(dnσ)dσ B1 Un

B1 Un

∂h

∂t(dn)

or

eA1 dn Xn+Z dn

0eA1(dnσ)dσ B1 Un = X0(d)

et X0(d) ne représente rien d’autre que les conditions initiales pour la deuxième topologie.

∂g∂dn

=CA1 X0(d)B1 Un

∂h∂t

(dn) (4.11)

Dérivée partielle∂g

∂XnDe manière évidente :

∂g∂Xn

=C eA1 dn (4.12)




Matrice jacobienne En rassemblant les équations 4.9, 4.10, 4.11 et 4.12, nous obtenons :

Φ= eA2(Td) eA1 deA2(Td) (A1A2)X0(d)+(B1B2)U

C(A1 X0(d)+B1 U) ∂h

∂t(d)

1

C eA1 d

d’où finalement :

8>>>>>><>>>>>>:

Φ =

"∂ f∂Xn

∂ f∂dn

∂g∂dn

1 ∂g∂Xn

#

= eA2(Td)

264I

(A2A1) X0(d)+(B1B2)U

C

C(A1 X0(d)+B1 U) ∂h∂t

(d)

375eA1 d

(4.13)

4.2.2 Construction du modèle pour le mode de conduction discontinue en

courant

En mode de conduction discontinue en courant, les trois topologies du système vont intervenir.

L’équation de récurrence doit prendre en compte deux instants de commutation.

Plan d’état

nT

ContrainteVerr(t) = Vr(t)

S1 S2

(n+d1n)T

t

(n+1)T(n+d2n)T

Il = 0Contrainte

S3

Xn Xn+1

FIG. 4.3: Illustration de la dynamique d’un convertisseur PWM en mode de conduction discontinue en courant

Topologie S1

S1 :

(X = A1 X + B1 U

Y = C1 X + D1 Upour t 2 [nT;(n+d1n)T[

En résolvant les matrices d’état, nous obtenons :

X1(t) = eA1(tn T) x(n T)+Z (n+d1n)T

nTeA1(tτ) B1 u(τ) dτ pour nT t < (n+d1n)T




Topologie S2

S2 :

(X = A2 X + B2 U

Y = C2 X + D2 Upour t 2 [(n+d1n)T;(n+d2n)T[


X2(t)= eA2(t(n+d1n)T) x((n+d1n)T)+Z (n+d2n)T

(n+d1n)TeA2(tτ) B2 u(τ) dτ pour (n+d1n)T t < (n+d2n)T

Topologie S3

S3 :

(X = A3 X + B3 U

Y = C3 X + D3 Upour t 2 [(n+d2n)T;(n+1)T[


X3(t)= eA3(t(n+d2n)T) x((n+d2n)T)+Z (n+1)T

(n+d2n)TeA3(tτ) B3 u(τ) dτ pour (n+d2n)T t < (n+1)T

Relation de récurrence Le but est encore une fois de trouver une relation de récurrence pour le

vecteur d’étatXn+1 soit exprimé en fonction deXn. La valeur du vecteur d’état pour le cycle suivant

est donnée par la relation suivante :

Xn+1 = X3 [(n+1)T]

donc

Xn+1 = eA3[(n+1)T(n+d2n)T] x[(n+d2n)T]+Z (n+1)T

(n+d2n)TeA3[(n+1)Tτ] B3 u(τ) dτ (4.14)

or

x[(n+d2n)T] = X2 [(n+d2n)T]

et

X2 [(n+d2n)T] = eA2[(n+d2n)T(n+d1n)T] x[(n+d1n)T]+Z (n+d2n)T

(n+d1n)TeA2[(n+d2n)Tτ] B2 u(τ) dτ

(4.15)

de plus

X [(n+d1n)T] = X1 [(n+d1n)T]




et

X1 [(n+d1n)T] = eA1[(n+d1n)TnT] x(nT)+Z (n+d1n)T

nTeA1[(n+d1n)Tτ] B1 u(τ) dτ (4.16)

En regroupant les équations 4.14, 4.15, 4.16 on obtient :

Xn+1 = eA3(1d2n)TeA2(d2nd1n)T

eA1 d1n TXn+

Z (n+d1n)T

nTeA1[(n+d1n)Tτ] B1 u(τ) dτ

+

Z (n+d2n)T

(n+d1n)TeA2[(n+d2n)Tτ] B2 u(τ) dτ

+Z (n+1)T

(n+d2n)TeA3[(n+1)Tτ] B3 u(τ)dτ

(4.17)

En ne considérant que le cycle présent (n T = 0, dn T = dn), le résultat devient :

Xn+1 = eA3(Td2n)eA2(d2nd1n)

eA1 d1n xn+

Z d1n

0eA1(d1nτ) dτ B1 Un

+Z d2n

d1n

eA2(d2nτ) dτ B2 Un

+Z T

d2n

eA3(Tτ) dτ B3 Un

= f (Xn; Un; d1n; d2n)

(4.18)

L’instant de commutation deS1 à S2 a lieu quandt = d1n où d1n est déterminé par la condition

Vr(t) = Verr(t) (intersection de la rampe en tension et du signal d’erreur). De même, l’instant de

commutation deS2 à S3 a lieu quandt = d2n où d2n est déterminé par la conditioniL(d2n) = 0. Il

reste maintenant à évaluerX(d2n). Soit F 2 IR1N tel queF:X = IL. La condition pour accéder à la

deuxième topologie est :

g(Xn; Un; d1n; d2n) = 0

= F:X2(d2n)

= F

eA2(d2nd1n)X(d1n)+

Z d2n

d1n


Puis finalement :

F:X2(d2n) = 0

= F

eA2(d2nd1n)

eA1 d1n xn+

Z d1n

0eA1(d1nτ) dτ B1 Un

+Z d2n

d1n


= g(Xn; Un; d1n; d2n)

(4.19)

Si l’on trace l’évolution du courant dans l’inductance pendant un cycle complet, on obtient la

figure 4.4.




Xn+1d2nd1nXn

X2(d2n) = X3(0)X1(d1n) = X2(0)

S3

S2S1

IL

t

FIG. 4.4: Evolution du courant dans l’inductance en mode de conduction discontinue

Il faut maintenant écrire l’état à l’équilibre,X0, qui nécessite 2 équations de plus que le nombre

de variables d’état puisqued10 et d20 sont également des inconnues. Soit :8>><>>:

X0 = f (X0; U; d10; d20)

C1 X+D1 Uh(d10) = 0

IL = 0

X0(0) = f (X0(0); U; d10; d20)

=

I eA3(Td2)eA2(d2d1)eA1 d11h

eA3(Td2)eA2(d2d1)eA1 d1 I

A1

1 B1 Un+eA3(Td2)

eA2(d2d1) I

A12 B2 Un

+

eA3(Td2) I

A13 B3 Un

i(4.20)

Une solution périodique est :

X0(t) =

8>>>>><>>>>>:

eA1 t X0(0)+Z t

0eA1(tτ) dτ B1 U pour t 2 [0;d10[

eA2(td10)X0(d10)+Z t

d1eA2(tτ) dτ B2 U pour t 2 [d10;d20[

eA3(td20) X0(d20)+Z t

d2eA3(tτ) dτ B3 U pour t 2 [d20;T[

(4.21)

Nous notons :

X0(d2) = eA2(td10)X0(d10)+Z t

d1eA2(tτ) dτ B2 U

et

X0(d2+) = eA3(td20)X0(d20)+Z t

d2eA3(tτ) dτ B3 U

La matrice Jacobienne du système est exprimée de la même manière que précédemment, pour




finalement devenir :

Φ =∂ f∂xn

∂ f∂d2n

∂g

∂d2n

1 ∂g∂xn

= eA3(Td2)

I x0(d2) x0(d2+)

F x0(d2)

!eA2d2d1eA1 d1

(4.22)

Ce résultat correspond à celui établi par étapes dans [162–172] par une méthode de calcul légère-

ment différente.

Cette méthode n’a pas de limite théorique en terme de nombre de topologies. Plus il y a d’états in-

termédiaires, plus les calculs sont longs et fastidieux. En particulier, l’effort le plus important concerne

le calcul de la solution établie (point fixe)X0. Pratiquement, ce point fixe est évalué de manière nu-

mérique par dichotomie.

La méthode a été développée et appliquée pour une commande de type tension. L’adaptation de la

méthode pour une commande de type courant3 est quasiment immédiate. Il ne faut plus écrire l’équa-

tion de l’intersection du signal d’erreur avec une rampe en tension mais l’équation de l’intersection

du courant dans l’inductance avec une rampe en tension4. Les matrices d’état relatives à la partie de

puissance restent identiques. En revanche, il faut réécrire celles relatives à la compensation.

4.3 Etude de la stabilité

L’étude de la stabilité se résume maintenant à l’étude des valeurs propres de la matrices jaco-

bienne. Plusieurs cas sont envisageables :

1. Toutes les valeurs propres sont comprises à l’intérieur du cercle unité (module strictement infé-

rieur à 1), le régime permanent est stable.

2. Une des valeurs propres est à l’extérieur du cercle unité (au moins une des valeurs propres à un

module strictement supérieur à 1), le régime permanent est instable.

3. La plus grande valeur propre en module est sur le cercle unité (module égal à 1), on ne peut pas

conclure.

On constate que plus les valeurs propres se rapprochent en module du cercle unité, moins robuste

est le système face aux perturbations. Avec des modules de valeurs propres proche de 1, la moindre

perturbation suffit à faire décrocher le système et à le rendre instable.

3Le terme correspondant dans la littérature estcurrent-mode4Pour une commande de type courant, la littérature anglo-saxonne emploie le terme deslope-compensationpour

désigner cette rampe en tension




4.4 Sensibilité des valeurs propres aux différents paramètres

Cette section a pour but d’étudier l’influence de différents paramètres sur les valeurs propres et

donc sur la stabilité du régulateur. Le système en question comporte un filtre de sortie ainsi qu’un

contrôleur de type deux pôles - deux zéros. La matrice de contrôle du système est de dimension cinq

(cinq valeurs propres sont donc à observer). Aucune publication ne s’est intéressée à un système

d’ordre aussi élevé. La lourdeur du calcul ne change néanmoins rien à la philosophie de l’approche.

Par contre, il serait intéressant de savoir si, avec la croissance de l’ordre, le système est, ou n’est pas,

plus sensible aux phénomènes debifurcation. Nous n’avons pas fait cette analyse.

Le régulateur de référence est donné ici. Ces paramètres sont donnés dans la table 4.1.

Vbat : 3 V Vref : 1.8 VFs : 600 kHz L : 10 µHRl : 0.2 Ω C : 22 µFRc : 5 mΩ R : 5 ΩRonN : 0.1 Ω RoffN : 10 MΩRonP : 0.1 Ω Ilim : 0.8 AR11 : 15.58 kΩ R12 : 227.8 kΩC11 : 20.0 pF R21 : 5.613 MΩC21 : 1.9 pF gain : 10e3gbw : 30.0 MHz Vm : 0.75Voff : 0.150 V PWMOffset : 0 V

TAB. 4.1: Paramètres du régulateur de référence

Avec :

Vbat : la tension d’alimentation du régulateur ;

Vref : la tension de référence ;

Fs : la fréquence de découpage ;

L, C : l’inductance et la capacité du filtre de sortie ;

Rc : la résistance parasite de la capacité du filtre de sortie ;

R : la charge du régulateur ;

RonN, RonP: la résistance des interrupteurs Nmos et Pmos quand ils sont à l’état passant ;

RoffN : la résistance de l’interrupteur Nmos à l’état bloqué ;

Ilim : la valeur maximum du courant dans l’inductance ;

R11, R12, R21: la valeur des résistances du compensateur ;

C11, C21 : la valeur des capacités du compensateur ;

gain, gbw : le gain et la bande passante de l’amplificateur d’erreur ;

Vm : l’amplitude maximale de la rampe (VmVbat) ;

Voff : le pied de la rampe ;




PWMOffset: la tension de décalage du comparateur ;

Les parties suivantes détaillent l’influence d’une variation de 30% d’un paramètre sur les valeurs

propres. Pour chaque jeu de valeurs propres calculées, le point fixe est systmatiquement réévalué pour

satisfaire l’expression des matrices jacobiennes données précédemment. Le but est d’appréhender les

paramètres critiques du régulateur pour ensuite être capable de faire les bons compromis lors des

étapes de conception.

4.4.1 Influence du filtre de sortie : inductance

L’inductance du filtre de sortie varie de +/- 30%

−1.6 −1.2 −0.8 −0.4 0.0 0.4 0.8 1.2 1.6

−1.2

−0.8

−0.4

0.0

0.4

0.8

1.2

++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++

++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++

++++++++++

++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++

++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++

++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++

FIG. 4.5: Influence de la variation de l’inductance du filtre de sortie

Une variation de 30% de l’inductance entraîne les variations suivantes des valeurs propres de la

matrice jacobienne :

Valeur Propre Déviation Maximum Minimum Statut

VP 1 0.247411 1.13908 0.857262 INSTABLE

VP 2 0.247411 1.13908 0.857262 INSTABLE

VP 3 0.221877 0.617979 0.480863 stable

VP 4 0.401482 0.617979 0.369871 stable

VP 5 0.00448312 0.869054 0.865158 stable

Le tableau ci-dessus est fourni par l’outil en même temps que la figure. L’identification de chaque

valeur propre avec la figure n’a pas d’intérêt.

Le système serait stable pour une valeur de d’inductance comprise entre 9:4µH et 13µH. Agir

sur la valeur de l’inductance revient à agir sur la fréquence de résonance du filtre de sortie. Le ré-




seau de compensation est censé annuler l’effet du double pôle complexe conjugué du filtre. Si la

valeur de l’inductance diminue trop, la stratégie de compensation n’est plus alignée sur la fréquence

de résonance du filtre. La phase du système tourne plus tard (Fc =1

2πp

L C). La pente du courant

dans l’inductance augmente aussi si L diminue. Ceci contraint encore plus le système en augmentant

l’ondulation de tension en sortie du régulateur.

Pour le diagramme de la figure 4.5 et les suivants, les valeurs propres à l’extérieur du cercle unité

ne devraient pas être tracées. Si le module de la valeur propre est supérieur à 1, cela veut dire que

le système est instable (chaotique ou régime sous-harmonique). Il n’est pas possible de calculer son

point de repos :X0(0) et X0(d). S’il y a bifurcation (i.e. valeur(s) propre(s) à l’extérieur du cercle

unité), il y a automatiquement changement de régime de fonctionnement et le point de repos n’est

plus unique. Suivant le type de régime, il faudra calculer un couple ou triplet et peut-être même un

ensemble plus important de points de repos. Beaucoup de publications se sont intéressées à trouver

le nouveau régime de fonctionnement après la bifurcation, en étudiant la stabilité de tous les (autres)

régimes possibles. C’est un tâche fastidieuse qui n’apporte pas d’information capitale au concepteur.

4.4.2 Influence du filtre de sortie : capacité

La capacité du filtre de sortie varie de +/- 30%

−1.6 −1.2 −0.8 −0.4 0.0 0.4 0.8 1.2 1.6

−1.2

−0.8

−0.4

0.0

0.4

0.8

1.2

++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++

+++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++

+++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++

+++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++

+++++++++++++

++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++

++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++

FIG. 4.6: Influence de la variation de la capacité du filtre de sortie

Une variation de 30% de l’inductance entraîne les variations suivantes des valeurs propres de la

matrice jacobienne :





VP 1 0.268001 1.1615 0.850215 INSTABLE

VP 2 0.268001 1.1615 0.850215 INSTABLE

VP 3 0.233211 0.620713 0.475956 stable

VP 4 0.413045 0.620713 0.36433 stable

VP 5 0.00325196 0.868571 0.865746 stable

Le système serait stable pour une valeur de capacité comprise entre 20:08µFet 28:6µF. Là encore,

agir sur la capacité du filtre revient à agir sur la fréquence de résonance du filtre de sortie et cela

produit les mêmes effets que ceux expliqués au paragraphe précédent.

4.4.3 Influence du filtre de sortie : courant de sortie

Le courant de sortie du régulateur varie de +/- 30%

−1.6 −1.2 −0.8 −0.4 0.0 0.4 0.8 1.2 1.6

−1.2

−0.8

−0.4

0.0

0.4

0.8

1.2

++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++

++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++

++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++

++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++

++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++

FIG. 4.7: Influence de la variation du courant de sortie

Une variation de 30% du courant de sortie entraîne les variations suivantes des valeurs propres de

la matrice jacobienne :


VP 1 0.00288276 0.971007 0.968207 stable

VP 2 0.00288276 0.971007 0.968207 stable

VP 3 0.00190314 0.543889 0.542854 stable

VP 4 0.00190314 0.543889 0.542854 stable

VP 5 0.000383703 0.867316 0.866984 stable




Malgré la variation de la charge du régulateur, toutes les valeurs propres restent à l’intérieur du

cercle unité. Tant que le régulateur est capable de fournir la puissance réclamée par la charge, il n’y a

aucune raison pour qu’il devienne instable.

4.4.4 Influence de la bande passante de l’amplificateur d’erreur

La bande passante de l’amplificateur d’erreur varie de +/- 30%

−1.6 −1.2 −0.8 −0.4 0.0 0.4 0.8 1.2 1.6

−1.2

−0.8

−0.4

0.0

0.4

0.8

1.2++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++

+++++++++++++++++++++++++++++++++++++++++++

+++++++++++++++++++++++++++++++++++++++

++++++++++++++++++++++++++++++++++++++

++++++++++++++++++++++++++++++++++++++

++++++++++++++++++++++++++++++++++++++

++++

++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++

++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++

++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++

FIG. 4.8: Influence de la variation de la bande passante de l’amplificateur d’erreur

Une variation de 30% de la bande passante de l’amplificateur d’erreur entraîne les variations

suivantes des valeurs propres de la matrice jacobienne :


VP 1 0.226117 1.09843 0.85006 INSTABLE

VP 2 0.226117 1.09843 0.85006 INSTABLE

VP 3 0.00534111 0.546305 0.543388 stable

VP 4 0.00534111 0.546305 0.543388 stable

VP 5 0.000353399 0.867358 0.867052 stable

Le système serait stable pour une valeur de bande passante comprise entre 27:8MHz et 39MHz.

La bande passante de l’amplificateur d’erreur doit être assez grande pour ne pas interférer avec les

constantes de temps implémentées dans le schéma de compensation. Si la bande passante est trop

faible, les différentspôleset zérosne sont pas maintenus assez longtemps et la stratégie de compen-

sation n’est plus alignée avec la résonance du filtre de sortie. D’une manière générale, le concepteur

cherchera plutôt à maximiser ce paramètre, quitte à consommer plus de courant de polarisation au

dépens du rendement.




Nous pouvons dire que rendement et stabilité varient de manière contradictoire à travers la bande

passante de l’amplificateur d’erreur. Ceci est notamment vrai pour les faibles niveaux de courant.

S’il faut absolument atteindre une spécification particulière de stabilité, le concepteur devra jouer sur

le compensateur et l’amplificateur. Connaissant la relation empirique entre courant de polarisation

et bande-passante de l’amplificateur, le concepteur pourra traduire immédiatement l’accroissement

de bande-passante pour assurer la stabilité en éventuels points de rendement perdus à faible niveau

de courant. A fort niveau de courant, les pertes par effet joules dominent (résistances des transistors

MOS, résistances debonding, résistance de l’inductance) et l’éventuelle surconsommation en courant

de l’amplificateur devient très vite négligeable.

4.4.5 Influence de la rampe en tension

La pente de la rampe en tension varie de +/- 30%.

−1.6 −1.2 −0.8 −0.4 0.0 0.4 0.8 1.2 1.6

−1.2

−0.8

−0.4

0.0

0.4

0.8

1.2

++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++

++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++

++++++++++++++++++++++++++

++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++

++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++

++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++

FIG. 4.9: Influence de la variation de la rampe en tension

Une variation de 30% de la valeur maximum de la rampe en tension entraîne les variations sui-

vantes des valeurs propres de la matrice jacobienne :


VP 1 0.267385 1.16042 0.85014 INSTABLE

VP 2 0.267385 1.16042 0.85014 INSTABLE

VP 3 0.225544 0.619216 0.479556 stable

VP 4 0.413376 0.619216 0.363247 stable

VP 5 0.00655589 0.869883 0.86418 stable




Le système serait stable pour une valeur de rampe comprise entre 0:707Vbat et 0:975Vbat.

Ceci n’est pas surprenant puisque la rampe en tension agit directement sur le gain de boucle du

système. Plus l’amplitude de la rampe est faible, plus le gain est élevé. Quand on augmente le gain

dans un système bouclé, on déstabilise le système. Dans notre cas, le système devient aussi plus

sensible à l’ondulation de tension en sortie.

4.4.6 Influence de la tension d’alimentation

La tension d’alimentation varie de +/- 30%

−1.6 −1.2 −0.8 −0.4 0.0 0.4 0.8 1.2 1.6

−1.2

−0.8

−0.4

0.0

0.4

0.8

1.2

++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++

++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++

++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++

++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++

++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++

FIG. 4.10: Influence de la tension d’alimentation

Une variation de 30% de la tension d’alimentation entraîne les variations suivantes des valeurs

propres de la matrice jacobienne :


VP 1 0.0345729 1.00465 0.969913 INSTABLE

VP 2 0.0345729 1.00465 0.969913 INSTABLE

VP 3 0.0342156 0.543589 0.524989 stable

VP 4 0.0342156 0.543589 0.524989 stable

VP 5 0.000739752 0.867203 0.866561 stable

Le système serait stable pour une valeur d’alimentation comprise entre 2:13V et 3:9V. Si la tension

d’alimentation est trop basse, le régulateur ne peut fournir le courant de sortie. En revanche, si la

tension d’alimentation est trop haute, les pentes du courant dans l’inductance augmentent et peuvent

générer du bruit de façon non négligeable à l’intérieur du régulateur.




On notera au passage que l’influence deVbat5 sur la stabilité est moins violente qu’avec les

paramètres précédents. Les valeurs propres évoluent peu sur la gamme de variation deVbat.

4.4.7 Influence de la tension de référence

La tension de référence varie de +/- 30%

−1.6 −1.2 −0.8 −0.4 0.0 0.4 0.8 1.2 1.6

−1.2

−0.8

−0.4

0.0

0.4

0.8

1.2

++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++

++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++

++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++

++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++

++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++

FIG. 4.11: Influence de la tension de référence

Une variation de 30% de la tension de référence entraîne les variations suivantes des valeurs



VP 1 0.0192572 0.987718 0.968697 stable

VP 2 0.0192572 0.987718 0.968697 stable

VP 3 0.0190545 0.544263 0.533892 stable

VP 4 0.0190545 0.544263 0.533892 stable

VP 5 0.000413133 0.867226 0.866868 stable

La tension de référence n’a ici aucune influence notable. Tant que le régulateur est capable de

fournir la puissance réclamée par la charge, tout se passe bien. La variation de 30% ne suffit pas à

déstabiliser le système.

4.4.8 Influence de la fréquence de découpage

La fréquence de découpage varie de +/- 30%5Tension d’alimentation.




−1.6 −1.2 −0.8 −0.4 0.0 0.4 0.8 1.2 1.6

−1.2

−0.8

−0.4

0.0

0.4

0.8

1.2

+++++++++++++++++ +++

+++++++++++++++++++++++++++++++++++++++

+++++++++++++

++++++++++++++++++

+++++++++++++++++++++++++++

+++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++

++++++++++

++++++++++++++++++++

++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++

++++++++++++++++++++

++++++++++++++

++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++

++++++++++++++ +++ ++++++ +++++++++++

++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++

+++++++ ++++++++ +++ ++++++++ + + ++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++

FIG. 4.12: Influence de la fréquence de découpage

Une variation de 30% de la fréquence de découpage entraîne les variations suivantes des valeurs



VP 1 0.702163 1.61433 0.480806 INSTABLE

VP 2 0.527764 0.992834 0.468852 stable

VP 3 0.488074 0.91586 0.468852 stable

VP 4 0.620942 1.29499 0.490876 stable

VP 5 0.657282 1.31829 0.4518 stable

Le système serait stable pour une fréquence de découpage :Fs2 [469KHz;780KHz]. Si la fré-

quence de découpage diminue, on agit là encore sur le fameux triplet (L, C, Fs) en changeant les

pentes du courant dans l’inductance.

Cettebifurcationest différente desbifurcationsprécédemment observées. Deux valeurs propres se

rejoignent et sortent du cercle unité par le point -1. Elle fera l’objet d’une discussion plus approfondie

au chapitre suivant, notamment en comparant les comportements temporels du convertisseur.

Si la fréquence varie au delà de +30%, on vérifie que la stabilité est maintenue mais fragile. Le

compensateur impose une atténuation plus grande à la fréquence de découpage, à mesure que celle-

ci s’éloigne. Par contre, le système devient plus apte à réagir à des perturbations rapides puisqu’il

échantillonneplus vite.

Enfin, physiquement, il est plus difficile de commander les transistors et le rendement diminue.




4.4.9 Influence de la résistance R11

La résistance R11 varie de +/- 30%

−1.6 −1.2 −0.8 −0.4 0.0 0.4 0.8 1.2 1.6

−1.2

−0.8

−0.4

0.0

0.4

0.8

1.2

++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++

++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++

++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++

++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++

++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++

FIG. 4.13: Influence de la variation de R11 (résistance du compensateur)

Une variation de 30% de la résistance R11 entraîne les variations suivantes des valeurs propres de



VP 1 0.135279 1.04832 0.9065 INSTABLE

VP 2 0.135279 1.04832 0.9065 INSTABLE

VP 3 0.072807 0.562917 0.521933 stable

VP 4 0.072807 0.562917 0.521933 stable

VP 5 0.000109135 0.867249 0.867154 stable

Le système serait stable pour une valeur de R11 comprise entre 13:676KΩ et 20:254KΩ. R11

faisant partie du réseau de compensation, cela revient à changer une partie des constantes de temps et

à désaligner le réseau de la résonance du filtre du filtre de sortie.






−1.6 −1.2 −0.8 −0.4 0.0 0.4 0.8 1.2 1.6

−1.2

−0.8

−0.4

0.0

0.4

0.8

1.2

++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++

++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++

++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++

++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++

++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++



la matrice jacobienne.


VP 1 0.00415298 0.973368 0.969325 stable

VP 2 0.00415298 0.973368 0.969325 stable

VP 3 0.0766916 0.557251 0.514515 stable

VP 4 0.0766916 0.557251 0.514515 stable

VP 5 0.0106548 0.872201 0.862908 stable

Une variation de R12 seule a relativement peu d’importance puisqu’elle ne déstabilise pas le

système. R12 agit juste sur le deuxièmezéro de la fonction de transfert. Si ce dernier est un peu

décalé, son effet sera amoindri puisqu’il est coupé par le deuxième pôle.




4.4.11 Influence de la capacité C11

La résistance C11 varie de +/- 30%

−1.6 −1.2 −0.8 −0.4 0.0 0.4 0.8 1.2 1.6

−1.2

−0.8

−0.4

0.0

0.4

0.8

1.2

++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++

++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++

+++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++ ++++++++++ +++++ ++++++++++++++++

++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++ ++++++ ++++ ++++ ++++++++++++++++++ +++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++ +++++++++++++++++++++++++

FIG. 4.15: Influence de la variation de C11 (capacité du compensateur)

Une variation de 30% de la capacité C11 entraîne les variations suivantes des valeurs propres de



VP 1 0.337984 1.13024 0.748239 INSTABLE

VP 2 0.337984 1.13024 0.748239 INSTABLE

VP 3 0.417366 0.664008 0.386873 stable

VP 4 0.591601 0.868792 0.354814 stable

VP 5 0.546244 0.869413 0.394502 stable

Le système serait stable pour une valeur de C11 comprise entre 14pF et 20:08pF. C11 sert à

casser le gain de la boucle en haute fréquence. Si la capacité C11 est trop petite, l’ondulation en sortie

du filtre n’est pas assez atténuée. Cette ondulation est ensuite réinjectée dans la boucle.






−1.6 −1.2 −0.8 −0.4 0.0 0.4 0.8 1.2 1.6

−1.2

−0.8

−0.4

0.0

0.4

0.8

1.2

++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++

++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++

+++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++ ++ +++++++++

++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++

++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++ ++ ++++++++++ ++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++





VP 1 0.451744 1.19918 0.657458 INSTABLE

VP 2 0.451744 1.19918 0.657458 INSTABLE

VP 3 0.254036 0.662532 0.494225 stable

VP 4 0.365935 0.662532 0.420088 stable

VP 5 0.0637669 0.891912 0.835038 stable

Le système serait stable pour une valeur de R21 comprise entre 3:929MΩ et 5:79MΩ. La résis-

tance R21 est très importante. C’est elle qui fixe le gain du réseau de compensation et par la même

occasion la bande passante du régulateur.




4.4.13 Influence de la capacité C21

La capacité C21 varie de +/- 30%

−1.6 −1.2 −0.8 −0.4 0.0 0.4 0.8 1.2 1.6

−1.2

−0.8

−0.4

0.0

0.4

0.8

1.2

++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++

++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++

++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++

++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++

++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++

FIG. 4.17: Influence de la variation de C21 (capacité du compensateur)

Une variation de 30% de la capacité C21 entraîne les variations suivantes des valeurs propres de



VP 1 0.0248839 0.978844 0.954487 stable

VP 2 0.0248839 0.978844 0.954487 stable

VP 3 0.0113537 0.54655 0.540345 stable

VP 4 0.0113537 0.54655 0.540345 stable

VP 5 0.0724548 0.893263 0.828542 stable

Le système n’est pas déstabilisé par une variation de C21. L’impact de C21 est relativement faible.

C21 fixe l’action intégrale du compensateur, mais introduit également unzéro. Cette annulationrela-

tivedupôleet duzéropeut expliquer autrement le peu d’influence deC11 sur la stabilité du convertis-

seur.




4.4.14 Influence des paramètres jumelés

En électronique intégrée, certains paramètres varient en même temps et dans le même sens (tem-

pérature, décalages des masques, dispersions de fabrication). Les paramètres concernés ici sont les

résistances et les capacités du réseau de compensation.

4.4.14.1 Influence d’une variation conjointe sur R11, R12 et R21

Les résistances varient de +/- 30%

−1.6 −1.2 −0.8 −0.4 0.0 0.4 0.8 1.2 1.6

−1.2

−0.8

−0.4

0.0

0.4

0.8

1.2

++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++

++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++

++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++ ++++ ++++++++++++++++++++++++++++++++++++++++++++++++++++

+++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++ ++++++++++++ ++++++++++++++++++++ +++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++

FIG. 4.18: Influence de la variation conjointe des résistances du compensateur

Une variation de 30% conjointe des résistances entraîne les variations suivantes des valeurs propres

de la matrice jacobienne :


VP 1 0.361426 1.13511 0.72485 INSTABLE

VP 2 0.361426 1.13511 0.72485 INSTABLE

VP 3 0.487624 0.66899 0.342774 stable

VP 4 0.536846 0.894158 0.414133 stable

VP 5 0.260081 0.889381 0.65807 stable

D’après les figures 4.18 et 4.19, il y a un réel intérêt à avoir des constantes de temps centrées

et les plus proches possibles de celles que l’on a voulu implanter. Ceci a fait l’objet d’un brevet

déposé pendant les travaux de thèse. Il s’agit d’un procédé actif qui permet derecentrerune constante

de temps (produitR C) sur sa valeur dessinée [173]. L’idée consiste à s’affranchir des dérives de

composants passifs (Résistances et Capacités) lors de l’étape de fabrication.




4.4.14.2 Influence d’une variation conjointe sur C11 et C21

Les capacités varient de +/- 30%

−1.6 −1.2 −0.8 −0.4 0.0 0.4 0.8 1.2 1.6

−1.2

−0.8

−0.4

0.0

0.4

0.8

1.2

++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++

++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++

++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++ ++++ ++++++++++++++++++++++++++++++++++++++++++++++++++++

+++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++ +++++++++++++ +++++++++++++++++++ +++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++

FIG. 4.19: Influence de la variation conjointe des capacités du compensateur

Une variation de 30% conjointe des capacités entraîne les variations suivantes des valeurs propres

de la matrice jacobienne :


VP 1 0.361426 1.13511 0.72485 INSTABLE

VP 2 0.361426 1.13511 0.72485 INSTABLE

VP 3 0.487624 0.66899 0.342774 stable

VP 4 0.538011 0.894158 0.413091 stable

VP 5 0.253392 0.889546 0.664142 stable

On retrouve les mêmes commentaires qu’au paragraphe précédent.




4.4.15 Variation du filtre de sortie et des constantes de temps de l’amplifica-

teur d’erreur

−1.6 −1.2 −0.8 −0.4 0.0 0.4 0.8 1.2 1.6

−1.2

−0.8

−0.4

0.0

0.4

0.8

1.2

+

++

+

+

+

+

+

+

+

+

+

+

++

+

+

+++

+

+

++

++

+

+

+

+

+

+

++

+

+

+

++

+

+

+++

+

+

++

++

+

+

+

+

+

+

++

+

+

+

++

+

+

+++

+

+

++

++

+

+

+

++

+

++

+

+

+

++

+

+

+++

+

+

++

++

+

+

+

++

+

++

+

+

+

++

+

+

+++

+

+

++

++

+

+

+

+

+

+

++

+

+

+

++

+

+

++

+

+

+

++

+

+

+

+

+

+

++

+

+

+

++

+

+

++

+

+

+

++

+

+

+

++

+

++

+

+

+

++

+

+

+++

+

+

++

+++

+

+

++

+

++

+

+

+

++

+

+

+++

+

+

++

+++

++

++

+

++

+

+

+++

+

+

+++

+

+

+++

++

+

+

+

+

+

+

++

+

+

+

++

+

+

++

+

+

+

++

+

+

+

+

+

+

++

+

+

+

++

+

+

+++

+

+

++

+++

+

+

++

+

++

+

+

+

++

+

+

+++

+

+

++

+++

++

++

+

++

+

+

+++

+

+

+++

+

+

+++

+++

++

++

+

++

+

+

++

+

+

+

++

+

+

+

++

+

++

+

+

+

+

+

+

++

+

+

+

++

+

+

++

+

+

+

++

+

+

+

++

+

++

+

+

+

++

+

+

+++

+

+

++

+++

++

++

+

++

+

+

+++

+

+

+++

+

+

+++

+++

++

++

+

++

+

+

++

+

+

+

++

+

+

+

++

+

+++

++

++

++

+

+

+

++

+

+

+

++

+

+

+

++

+

++

+

+

+

++

+

++

+

+

+

++

+

+

+++

+

+

++

+++

+

+

++

+

++

+

+

+

++

+

+

+++

+

+

+++

+++

++

++

+

++

+

+

++

+

+

+

++

+

+

+

++

+

+++

++

++

++

+

+

+

++

+

+

+

++

+

+

+

++

+

+++

++

++

++

+

+

+

++

+

+

+

++

+

+

++

++

+

++

+

+

+

+

+

+

+

+

+

+

++

+

+

+++

+

+

++

++

+

+

+

+

+

+

++

+

+

+

++

+

+

+++

+

+

++

++

+

+

+

+

+

+

++

+

+

+

++

+

+

+++

+

+

++

++

+

+

+

++

+

++

+

+

+

++

+

+

+++

+

+

++

++

+

+

+

++

+

++

+

+

+

++

+

+

+++

+

+

++

++

+

+

+

+

+

+

++

+

+

+

++

+

+

++

+

+

+

++

+

+

+

+

+

+

++

+

+

+

++

+

+

++

+

+

+

++

+

+

+

++

+

++

+

+

+

++

+

+

+++

+

+

++

+++

+

+

++

+

++

+

+

+

++

+

+

+++

+

+

++

+++

++

++

+

++

+

+

+++

+

+

+++

+

+

+++

++

+

+

+

+

+

+

++

+

+

+

++

+

+

++

+

+

+

++

+

+

+

+

+

+

++

+

+

+

++

+

+

+++

+

+

++

+++

+

+

++

+

++

+

+

+

++

+

+

+++

+

+

++

+++

++

++

+

++

+

+

+++

+

+

+++

+

+

+++

+++

++

++

+

++

+

+

++

+

+

+

++

+

+

+

++

+

++

+

+

+

+

+

+

++

+

+

+

++

+

+

++

+

+

+

++

+

+

+

++

+

++

+

+

+

++

+

+

+++

+

+

++

+++

++

++

+

++

+

+

+++

+

+

+++

+

+

+++

+++

++

++

+

++

+

+

++

+

+

+

++

+

+

+

++

+

+++

++

++

++

+

+

+

++

+

+

+

++

+

+

+

++

+

++

+

+

+

++

+

++

+

+

+

++

+

+

+++

+

+

++

+++

+

+

++

+

++

+

+

+

++

+

+

+++

+

+

+++

+++

++

++

+

++

+

+

++

+

+

+

++

+

+

+

++

+

+++

++

++

++

+

+

+

++

+

+

+

++

+

+

+

++

+

+++

++

++

++

+

+

+

++

+

+

+

++

+

+

++

++

+ +

+

++ +

+

+++

+

+++++

++++ ++++++

+ ++

+

+ +

+++

+

++++

+

++++ ++++++

+ +++

+ ++

+ +

+

+

+++

+

+++++

++++ +

+ +++

+ ++

++

+

+

+++

+

++++

+

++++ +

+ +++

+ +++

+

++

+

+ +

+

+

+ ++

+

+ ++++

+ ++

+

++

+++

+

++++

+

++ ++ +++++ +

+ +++

+ ++

++

+

+

+++

+

+++ +

+

++ ++ +

+ +++

+ +++

+

+

+

+++

+

+

++ +

+

++ ++ +

++++

+ +++

+

+++

++

+

+

+++

+

++++ +

++

++

++

+++

+++

++

++

+++

+

+

+++ +

+ +++

+++

++

+

+

+++

+

+++++

+++++

+ +++

+ +++

+

+

+

+++

+

+

++ +

+

++ +++

++++

+ +++

+

+++

++

+

+

+++

+

++++ +

++

++++

+++

+++

++

++

+++

+

+

++ ++

++

+++

++

++

++

++

+

+++

++

++

++ ++

+ +++

+ ++

++

+

+

+++

+

+++ +

+

++ ++ +

+ +++

+ +++

+

+++

++

+

+

+++

+

++++ +

++

++

++

+++

+++

++

++

+++

+

+

++ ++

++

+++

++

++

++

++

+

+++

++

++

++ ++

+

++

+++

+++

++

+++

++

+

++

++

+++ +

+ +++

+ +++

+

+

+

+

++

+

+

+++

+

++++ +

++

++

++

+++

+++

++

++

+++

+

+

++ ++

++

+++

++

++

++

++

+

+++

++

+

+

++ ++

+

++

+++

+++

++

+++

++

+

++

++

+++ +

+

++++

++

++

++

+++

++

++

+

++

+

++ ++

+

++

+

+

+ + +

+

+ + + ++

+ + +++ + ++++

+ ++

+

+ +

++ +

+

++ ++

+

+ ++++ +++++

+ +++

+ ++

++

+

+

+ + +

+

+ + + ++

+ + +++

+ +++

+ ++

++

+

+

+++

+

+++ +

+

+ ++++

+ +++

+ +++

+

++

+

++

+

+

++ +

+

++ +++

+ ++

+

++

++ +

+

++++

+

+ ++ ++ + ++ ++

+ +++

+ ++

+ +

+

+

+ + +

+

+ + ++

+

+ ++ ++

+ +++

+ +++

+

+

+

++ +

+

+

+ ++

+

+ ++ ++

++++

+ +++

+

+++

+ +

+

+

+ + +

+

+ + ++

+

++

++

++

+++

+++

++

++

++ +

+

+

+ +++

+ +++

+++

+ +

+

+

+ + +

+

+ + +++

+ ++++

+ +++

+ +++

+

+

+

++ +

+

+

+ ++

+

+ +++

+

++++

+ +++

+

+++

+ +

+

+

+ ++

+

++++

+

++

++++

+++

+++

++

++

++ +

+

+

+ ++

+

++

+++

++

++

++

++

+

+++

+ +

++

+ +++

+ +++

+ ++

++

+

+

++ +

+

++ ++

+

+ ++ +

+

+ +++

+ +++

+

+++

++

+

+

++ +

+

+ + ++

+

++

++

++

+++

+++

++

++

++ +

+

+

+ ++

+

++

+++

++

++

++

++

+

+++

+ +

++

+ ++

+

+

++

+++

+++

++

+++

++

+

++

++

++ +

+

+ +++

+ +++

+

+

+

+

+ +

+

+

+ ++

+

+ + ++

+

++

++

++

+++

+++

++

++

++ +

+

+

+ ++

+

++

+++

++

++

++

++

+

+++

+ +

+

+

+ ++

+

+

++

+++

+++

++

+++

++

+

++

++

++ +

+

+

++++

++

++

++

+++

++

++

+

++

+

+ +++

++++

+++++++++ +++++ ++++++ +++++++++ +++++ +++ ++ ++ ++++ +++++++++++++++++++ ++++++

+++++++++++++ + +++ ++ ++++++

+++++++++++++ ++++ ++ ++++ ++ ++++++++++++ +++++++++++++ +++++++++++++++++++++++++

+++++++++++++++++++++++++

++++++++++++++++++++++++

+

+++++++++++++++++++ ++++ ++ ++++++++++++++ ++++++++ +++++++++++++++++ ++++ ++++ ++

+

++++++++++++++ ++++ ++++ ++

+

++++++++++++++++++++++++

+

+++++++++++++++++++++++++

++++++++++++++++++++++++

+

+++++++++++++ ++++ +++++++

+

+++++++++++++++++++ ++++ +

+

++++++++++++++++++++++++

+

++++++++++++++++++++++++

+

++++++++++++++++++++++++

+

+++++++++++++++++++ +++++

+

++++++++++++++++++++++++

+

++++++++++++++++++++++++

+

++++++++++++++++++++++++

FIG. 4.20: Influence du filtre et du réseau de compensation


VP 1 0.696827 1.6476 0.499508 INSTABLE

VP 2 0.696827 1.6476 0.499508 INSTABLE

VP 3 0.823122 0.821885 0.145374 stable

VP 4 0.778727 0.916346 0.202762 stable

VP 5 0.585195 1.11264 0.461527 INSTABLE

Lorsque l’on couple les variations du filtre de sortie à celles du réseau de compensation, les com-

portements déstabilisants se superposent. L’influence du filtre de sortie tend à faire sortir les valeurs

propres sur la gauche du cercle unité alors que l’influence du réseau de compensation propulse ces

mêmes valeurs propres verticalement. Les variations conjointes ne semblent pas avoir une action plus

violente sur la stabilité que des variations découplées.




4.4.16 Influence d’une variation couplée de deux paramètres

3D view of 2 parameters influence

Eigen Value

0.70.8

0.91

1.11.2

1.3Rcomp

0.70.8

0.91

1.11.2

1.3

Ccomp

0.650.7

0.750.8

0.850.9

0.951

Module

0.7

0.8

0.9

1

1.1

1.2

1.3

0.7 0.8 0.9 1 1.1 1.2 1.3C

com

pRcomp

Forbidden combination

FIG. 4.21: Influence du réseau de compensation : résistances et capacités

Ce type de schéma est vraiment intéressant pour le concepteur. Il permet de voir instantanément

sur quel paramètre agir pour corriger le système. Nous avons choisi de montrer ici l’influence du

réseau de compensation. La partie gauche de la figure 4.21 montre l’évolution en trois dimensions du

module de la plus grande valeur propre (i.e.celle qui sort la première du cercle unité). La partie droite

montre les combinaisons interdites de ces deux paramètres. Pour stabiliser le système (aucune valeur

propre de module supérieur à l’unité pour les combinaisons considérées), on remarque immédiatement

qu’il faut diminuer la valeur des deux variables. Pour le cas considéré à la figure 4.21, il s’agit des

résistances et capacités du compensateur.

Les approches citées dans l’état de l’art (chapitre 2) s’arrêtent à la représentation des valeurs

propres indépendamment les unes des autres. La technologie microélectronique exige d’aller plus

loin. La valeur ajoutée par cette thèse se situe probablement au niveau de la figure 4.21. En corri-

geant les paramètres et en réitérant les analyses, le concepteur converge vers une solution stable où

tous les modules des valeurs propres restent inscris à l’intérieur du cercle unité. Le but est d’obtenir

l’équivalent de la figure 4.20 sans aucun point à l’extérieur du cercle.

Cet outil propose une vérification à postériori du système. C’est une aide à la conception. La

méthode consiste à fixer un jeu de paramètre et de vérifier les valeurs propres de la matrice jacobienne.

Si des valeurs propres se trouvent à l’extérieur du cercle unité, la figure 4.21.b indique comment

corriger les paramètres pour rendre le système stable (i.e. tous les points à l’intérieur du cercle unité).




4.5 Observation de bifurcations

Nous reprendrons dans cette partie troisbifurcationstypiques rencontrées au paragraphe 4.4. L’ob-

servation se fera par l’intermédiaire de cartes stromboscopiques. Ces cartes sont construites en échan-

tillonnant la sortie du régulateur à la fréquence d’échantillonnage. Si le régulateur ne bifurque pas,

la tension de sortie est la même à chaque instant d’échantillonnage. En revanche, si le régulateur

bifurque, la sortie du régulateur est différente pour ce mêmes instants.

1. Bifurcation classique où deux valeurs propres quittent le cercle unité en même temps. L’effet sur

la sortie est immédiat, elle passe enperiod-tripling. On a déjà vu précédemment les effets que

pouvait provoquer une inductance trop faible. Concrètement, on obtient un sous-harmonique

d’ordre 3 sur la sortie. La carte stromboscopique de la tension de sortie reprend ce résultat de

manière plus visible (figure 4.22).

6.0e−06 7.0e−06 8.0e−06 9.0e−06 1.0e−05 1.1e−05 1.2e−05 1.3e−05

1.794

1.796

1.798

1.800

1.802

1.804

1.806

L

Vs

++

+

+

+ +

+

+ + + + + + + + + + + + +

+ +

+

+

+ +

++ + + + + + + + + + + + +

++

+

+

+ +

+

+ + + + + + + + + + + + +

+ +

+

+

+ +

+

+ + + + + + + + + + + + +

+ +

+

+

+ +

++ + + + + + + + + + + + +

++

+

+

+ +

+

+ + + + + + + + + + + + +

++

+

+

+ +

+

+ + + + + + + + + + + + +

+ +

+

+

+ +

++ + + + + + + + + + + + +

++

+

+

+ +

+

+ + + + + + + + + + + + +

+ +

+

+

+ +

+

+ + + + + + + + + + + + +

FIG. 4.22: Carte stromboscopique représentant l’influence de l’inductance

2. Bifurcation classique où une valeur propre quitte le cercle unité par le point -1. Ce cas de figure

peut se produire si la fréquence d’échantillonnage diminue. Là encore, l’effet est immédiat :

period-doubling(figure 4.23).




420000 460000 500000 540000 580000 620000 660000 700000 740000 780000

1.7988

1.7990

1.7992

1.7994

1.7996

1.7998

1.8000

1.8002

1.8004

Fs

Vs

+

+

+

+

+

+

+ + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + +

++

+

+

+

+

+ + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + +

+

+

+

+

+

+

+ + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + +

++

+

+

+

+

+ + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + +

+

+

+

+

+

+

+ + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + +

++

+

+

+

+

+ + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + +

+

+

+

+

+

+

+ + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + +

++

+

+

+

+

+ + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + +

+

+

+

+

+

+

+ + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + +

++

+

+

+

+ + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + +

+

FIG. 4.23: Carte stromboscopique représentant l’influence de la fréquence d’échantillonnage

3. Bifurcation où deux valeurs propres quittent "timidement" le cercle unité. Ce cas n’a pas été

étudié formellement dans la littérature, et pour cause, il semble que le type debifurcationsoit

peu prévisible :period-doubling, period-npling, l’un avant l’autre ; ou le contraire, voire le

chaos (fig. 4.24).

2.1e+07 2.3e+07 2.5e+07 2.7e+07 2.9e+07 3.1e+07 3.3e+07 3.5e+07 3.7e+07 3.9e+07

1.786

1.790

1.794

1.798

1.802

1.806

1.810

1.814

gbw

Vs

+

+

+

++

+

+ + + + + + + + + + + + + +

+

+

+

+

+

+

+ + + + + + + + + + + + + +

+

+

+

++

+ + + + + + + + + + + + + + +++

+

+ +

+

+ + + + + + + + + + + + + +

+

+

+

+

+ +

+ + + + + + + + + + + + + ++

+

+

+ ++ + + + + + + + + + + + + + +

+

+

++

+

+

+ + + + + + + + + + + + + +

+

++

+

++

+ + + + + + + + + + + + + ++

+

+

++ + + + + + + + + + + + + + + ++

+

+

+

++

+ + + + + + + + + + + + + +

FIG. 4.24: Carte stromboscopique représentant l’influence de la bande passante de l’amplificateur d’erreur

4.6 Critère de stabilité en grands signaux

Nous pouvons maintenant répondre à la question initiale de cette étude : trouver un moyen d’ana-

lyse de la stabilité et un critère associé applicable en conception. Le critèrepetit signal(marge de




gain, marge de phase, fonctions de sensibilité) ne permet de prédire que de manière approximative la

stabilité du régulateur. Avec l’approche développée dans ce chapitre, le critère est plus réaliste.

En pratique, les perturbations maximales que peut supporter le régulateur sont connues. La mé-

thode décrite ici va permettre de régler les paramètres du régulateur en boucle fermée ainsi que de

vérifier sa stabilité, dans le respect du cahier des charges.



5 VALIDATION ET APPLICATION

5 Validation et application

Sommaire

5.1 Modèle dithybride . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99

5.2 Vérification du critère à l’aide du langageVHDL-AMS . . . . . . . . . . . . . 113

5.3 Vérification du critère à l’aide de modèles auniveau transistors. . . . . . . . . 114

5.4 Vérification du critère à l’aide d’un prototype (expérience) . . . . . . . . . . . 115

5.5 Vérification de systèmes existants . . . . . . . . . . . . . . . . . . . . . . . . . 120

5.6 Conclusion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 122

Le but de cette partie est de vérifier à l’aide de prototypes et de simulations à différents niveaux

les résultats développés précédemment. Le premier paragraphe explique comment est construit le

modèle que nous appelonsmodèle hybride. Ce nom fait référence aux systèmes dynamiques hybrides.

Ce modèle décrit le convertisseur linéaire par morceaux. Nous confrontons les résultats d’analyse de

stabilité à des simulations temporelles.

Nous avons construit un modèle comportemental du convertisseur à l’aide du langageVHDL-

AMS. Nous effectuons aussi des confrontations entre les résultats sur la stabilité et des simulations

temporelles.

Un troisième niveau de modélisation utilise le schéma au "niveau transistor" du convertisseur.

Ce modèle se présente sous la forme d’unenetlistet nous commenterons les comparaisons avec les

résultats de stabilité.

Du point de vue physique, nous avons construit un prototype discret reproduisant le schéma in-

tégré dans le but de tester la sensibilité de la stabilité du système aux différents paramètres. Parallè-

lement, nous avons vérifié a posteriori le critère de stabilité de plusieurs circuits intégrés qui ont été

conçus et fabriqués durant la période de l’étude.

5.1 Modèle dit hybride

Par construction, les modèles dithybridesincluent le caractère échantillonné du convertisseur.

Chaque topologie est décrite par un système d’état. La formulation inclue les effets de saturation du

modulateur PWM qui constituent l’amélioration dans l’approche dite dupremier harmonique.




5.1.1 Création du modèle

La partie puissance et la partie analogique assurant le contrôle du régulateur doivent être prises en

compte et assemblées pour fournir le modèle complet. La construction se fait donc en trois étapes :

1. création du modèle pour l’étage de contrôle,

2. création du modèle pour l’étage de puissance,

3. assemblage des deux étages.

5.1.1.1 Modélisation de l’étage de contrôle

Seul l’amplificateur d’erreur doit être modélisé puisque le signal en sortie du modulateur PWM

sert uniquement au changement de topologie. Les tensions aux bornes des capacités du compensateur

sont prises comme variables d’état. Une variable d’état supplémentaire tient compte du pôle dominant

de l’amplificateur d’erreur. Le calcul du système d’état est donné en annexe D.10. Ce modèle est

indépendant de la topologie du convertisseur.

5.1.1.2 Modélisation de l’étage de puissance

Sans faire d’hypothèse sur le régime de conduction en courant, l’étage de puissance comporte

trois topologies différentes représentant les trois phases de conduction possibles (figure 5.1).

Vbat

Vc Vs

L

C

RcR

Il

RonP+Rl

(a) PMOS ON, NMOS OFF(état S0)

Vc

RonN+Rl

IlR

Rc

C

L

Vs

(b) PMOS OFF, NMOS ON(état S1)

Vc

RoffN+Rl

IlR

Rc

C

L

Vs

(c) PMOS OFF, NMOS OFF(état S2)

FIG. 5.1: Phases de conduction (On remarquera en (c), la résistance RoffN du transistor NMOS)

Les matrices d’état associées à ces trois phases de conduction sont :




Etat S0 :

"IL

VC

#=

264

1L

RL +RonP+

R RC

R+RC

1

LR

R+RC1C

RR+RC

1C

1R+RC

375"

IL

VC

#+

241

L0

35 Vbat

Etat S1 :

"IL

VC

#=

264

1L

RL +RonN+

R RC

R+RC

1

LR

R+RC1C

RR+RC

1C

1R+RC

375"

IL

VC

#+

"0

0

#Vbat

Etat S2 :

"IL

VC

#=

264

1L

RL +Ro f f N+

R RC

R+RC

1

LR

R+RC1C

RR+RC

1C

1R+RC

375"

IL

VC

#+

"0

0

#Vbat

Pour les trois états précédents, la matrice décrivant la sortie s’écrit :

Vs=

R RC

R+RC

RR+RC

"IL

VC

#

La sortie est indépendante de la topologie. Le calcul permettant l’obtention de ces matrices est

donné en annexe page 157.

5.1.1.3 Modélisation complète : assemblage des deux étages

L’assemblage des deux étages précédents (figure 5.2) va produire un système d’état par topologie.

L’assemblage nécessite la prise en compte du signal PWM. Ce signal conditionne en fait les change-

ments de topologie. Il est pris en compte à travers un automate (machine d’état ou réseau de Pétri).

L’association de l’automate et des différents systèmes d’état constitue un automate hybride (figure

5.3).




Vbat

R11

Signal PWML Rl

C

RcR Vs

PMOS

NMOS

AR12

R21

VerrorVs

PWM

C11 C21

Vref

−

+

−

+

Etage de puissanceEtage de contrôle

α t+β

FIG. 5.2: Assemblage des 2 étages de puissance

Il symbolise de manière formelle les états du système ainsi que les liens existants entre ces diffé-

rents états. Par la suite, ces liens seront appelésconditionset seront notésCx, x représentant le numéro

de la condition.

DiscontinueConduction

ContinueConduction

C1

C3

C4

C2S0

S1

S2

FIG. 5.3: Automate hybride

La construction de l’automate hybride est présentée dans les annexes E et F (un exemple pour le

régulateur élévateur est donné en annexe H). Les différents vecteurs sont rappelés ci-dessous.

X =

266666664

IL

VC

VC11

VC21

VCP

377777775

U =

"Vbat

Vref

#Y =

"Vs

Verror

#

Ce modèle a été implémenté avec le logiciel Scilab. Un soin particulier a été apporté au calcul des

instants de commutation.




5.1.2 Vérification du modèle

La vérification du modèle peut s’effectuer à plusieurs niveaux.

1. Le premier niveau est le plus naturel mais aussi le plus calculatoire. Il consiste à redévelop-

per les équations contenues dans les matrices et vérifier que l’on retrouve bien les équations

différentielles de chaque sous-système.

2. Vérification de la continuité des variables d’état. De manière à résoudre correctement les dif-

férents systèmes d’état, les solutions ne doivent pas comporter de discontinuités. Cela entraîne

nécessairement la continuité des variables d’états aux changements de topologie. Les valeurs

du vecteur d’état lors d’un passage de topologie sont reprises comme conditions initiales pour

la topologie suivante.

3. Le dernier niveau consiste à comparer les résultats donnés par l’automate hybride à ceux fournis

par la simulation au niveau transistor.

5.1.3 Simulation en relation avec le critère de stabilité

L’outil que nous avons développé inclut le tracé des cartes de valeurs propres de matrices ja-

cobiennes mais également la simulation temporelle du système à l’aide de l’automate hybride. Le

concepteur saisit les spécifications du convertisseur comme entrée de l’outil (figure 5.4).

Spécification dusystème Outil

pointChoix d’un

Scilab

Comportement temporel

Observation desValeurs Propres

ModèleHybride

FIG. 5.4: Utilisation de l’outil d’analyse de la stabilité




L’outil fournit les cartes des valeurs propres. Le concepteur peut alors sélectionner un jeu de

paramètres système et lancer automatiquement une simulation temporelle avec deux modes :

1. vérification de la stabilité du point de repos : la simulation enchaîne plusieurs cycles de décou-

page en partant d’un état initial qui est le point fixe déterminé pendant le calcul des cartes de

valeurs propres.

2. démarrer le convertisseur depuis n’importe quelle condition initiale (précisée par le concepteur)

puis enchaîner sur un transitoire (tension de référence, tension d’alimentation, charge).

FIG. 5.5: Copie d’écran typique des résultats rendus au concepteur

L’outil fournit l’ensemble des résultats de la figure 5.5 où ont été enchaînés le calcul des valeurs

propres, la simulation du point fixe et la simulation transitoire.

Ainsi le concepteur peut tout de suite vérifier les résultats des cartes de valeurs propres. Nous

avons fait un très grand nombre de simulations pour différentes valeurs des paramètres système, qui

mettaient ou non en péril la stabilité du convertisseur. Il y a toujours eu concordance des résultats.

Nous reviendrons un peu plus loin sur le cas des paramètres pour lesquels les valeurs propres de

la matrice jacobienne présentent un module très proche de l’unité. Nous détaillons ci-dessous deux




exemples relatifs aux deux figures particulières de carte de valeurs propres que nous avons citées au

chapitre précédent.

5.1.3.1 Exemple 1 : influence de l’inductance

Au chapitre précédent nous avons commenté l’influence de l’inductance du filtre de sortie (4.4.1).

Nous reprenons l’exemple pour la valeur critiqueL = 7µH. Les autres paramètres de cet exemple sont

repris de la table 4.1.

−0.4−0.8−1.2−1.6 0.8

+++

+

+

1.2

0.8

0.4

0.0

−0.4

−0.8

−1.2

1.61.20.40.0

FIG. 5.6: Carte des valeurs propres de la matrice jacobienne pourL = 7µH

La première simulation (figure 5.6) confirme que le système ne respecte pas le critère de stabilité.

En effet, deux valeurs propres se situent à l’extérieur du cercle unité. Une multiplication de la période

de découpage est attendue et d’après ce qui a été dit dans la littérature, il devrait s’agir duperiod-

tripling.




La simulation temporelle (figure 5.7) montre bien la dérive du système. Le régulateur part d’une

configuration qui aurait due être la sienne si les valeurs propres étaient à l’intérieur du cercle unité.

Il ne parvient pas à maintenir ce point de fonctionnement. La dérive est progressive puis vers 200µs,

le système se bloque dans un modechaotique. Durant toute la simulation, le système n’a pas subi

d’agressionextérieure. L’instabilité est bien structurelle et inhérente aux paramètres du régulateur.

0.90.50.1

0.00070.00060.00050.00040.00030.00020.00010.0000

Vs

Time

Output voltage1.8161.8121.8081.8041.8001.7961.7921.7881.7841.780

0.0007

1.3

Verror

Time

Error signal3.22.82.42.01.61.20.80.40.0

0.00070.00060.00050.00040.00030.00020.00010.0000

Vramp

Time

Ramp signal & Error signal2.52.11.7

0.0006

Il

Time

Coil current0.70.60.50.40.30.20.10.0

0.00070.00060.00050.00040.00030.00020.00010.0000

0.0000

0.00050.00040.00030.00020.00010.0000

Vc

Time

Capacitor voltage1.8161.8121.8081.8041.8001.7961.7921.7881.7841.780

0.00070.00060.00050.00040.00030.00020.0001

FIG. 5.7: Simulation temporelle de l’automate hybride(L = 7µH)




La figure 5.8 représente un agrandissement de la figure 5.7 et montre clairement que le point de

repos (X0) calculé n’est pas stable ; le système ne peut le maintenir. Le mode dans lequel le régulateur

se verrouille est bien leperiod-tripling (nettement visible si l’on regarde l’allure du courant dans la

inductance et l’allure du signal d’erreur comparée à celle de la rampe en tension).

0.50.40.30.20.10.0

−0.16.6e−046.5e−046.4e−046.3e−046.2e−046.1e−04

0.6

Time

Ramp signal & Error signal2.52.11.71.30.90.50.1

6.6e−046.5e−046.4e−046.3e−046.2e−046.1e−04

Vs

Time

Output voltage

Vramp

Verror

Time

Error signal3.32.92.52.11.71.30.90.50.1

6.6e−046.5e−046.4e−046.3e−046.2e−046.1e−04

1.816

1.8081.8041.8001.7961.7921.7881.7841.780

6.6e−046.5e−046.4e−046.3e−046.2e−046.1e−04

Il

Time

Coil current0.7

1.812

1.8121.8081.8041.8001.7961.7921.7881.7841.780

6.6e−046.5e−046.4e−046.3e−046.2e−046.1e−04

Vc

Time

Capacitor voltage1.816

FIG. 5.8: Agrandissement de la simulation temporelle de l’automate hybride(L = 7µH)

L’analyse des valeurs propres des matricesA1 et A2 qui sont en fait identiques, donne les valeurs

σ+1 etσ

1 évoquées au paragraphe 2.2.4. Le logiciel Scilab donne des résultats qui conduisent àσ+1 = 5

et σ1 = 0. Les règles lues dans la littérature indiquent que siσ+

1 +σ+2 est pair, ce qui sera toujours

notre cas puisque les matrices A sont identiques, le système change de régime ; il y abifurcation. Nous

vérifions bien cette règle. L’indication suivante porte surσ1 +σ

2 qui, s’il est impair, caractérise un

passage enperiod-doubling. Dans notre casσ1 +σ

2 est nul, nous ne pouvons donc pas conclure et

par ailleurs notre exemple conduit à duperiod-tripling.




L’évolution du rapport cyclique (figure 5.9.a) et son agrandissement (figure 5.9.b) montre encore

que l’on a une répétition de trois rapports cycliques successifs (18%, 73% et 100%). Ce glissement

vers un mode stable deperiod-tripling est aussi observable sur la figure 5.9.c. Le cycleIL(VC) n’est

pas unique et quitte une position saine pour évoluer et finalement se stabiliser dans un autre mode de

conduction stable.

1000 200

Duty Cycle

Cycle

1.0

0.9

0.8

0.7

0.6

0.5

0.4

0.3

0.2

0.1

0.0

500400300

(a) Evolution du rapport cyclique

340330 350

Duty Cycle

Cycle

1.1

1.0

0.9

0.8

0.7

0.6

0.5

0.4

0.3

0.2

0.1

400390380370360

(b) Agrandissement du rapport cyclique

1.7841.780 1.788

Il

Vc

0.7

0.6

0.5

0.4

0.3

0.2

0.1

0.0

1.8161.8121.8081.8041.8001.7961.792

(c) Evolution du courant de l’inductance en fonctionde la tension dans la capacité

FIG. 5.9: Rapport cyclique et espace d’état

Nous pouvons avancer qu’il est sans doute possible de déterminer des règles quand à la bifurcation

dans les convertisseurs DC/DC à partir de l’analyse des matrices du système d’état. Cela reste un sujet

de recherche ouvert en l’état de la littérature.




5.1.3.2 Exemple 2 : influence de la fréquence d’échantillonnage

Au chapitre précédent (4.4.8) nous avons commenté l’influence de la fréquence de découpage.

Nous reprenons l’exemple pour la valeur critiqueFs= 420kHz. Les autres paramètres de cet exemple

sont encore repris de la table 4.1.

−0.4−0.8−1.2−1.6 0.8

+

+

+

+ +

1.2

0.8

0.4

0.0

−0.4

−0.8

−1.2

1.61.20.40.0

FIG. 5.10: Carte des valeurs propres de la matrice jacobienne pour Fs =420kHz

La première simulation (figure 5.10) confirme que le système ne respecte pas le critère de stabilité.

En effet, une valeur propre se situe à l’extérieur du cercle unité. Une multiplication de la période

de découpage est attendue et d’après ce qui a été dit dans la littérature, il devrait s’agir duperiod-

doubling.




La simulation temporelle (figure 5.11) montre bien là encore la dérive du système. Le point de

repos qui aurait dû être maintenu (si les valeurs propres étaient toutes à l’intérieur de cercle unité)

ne l’est pas. La dérive est progressive et vers 100µs, le système se retrouve bloqué dans un mode

chaotique. Là encore, nous ne dénotons aucuneagressionextérieure ce qui prouve encore une fois

que l’instabilité est structurelle, inhérente aux paramètres du régulateur.

0.360.320.280.240.20

0.00100.00090.00080.00070.00060.00050.00040.00030.00020.00010.0000

0.40

Vramp

Time


0.00100.00090.00080.00070.00060.00050.00040.00030.00020.00010.0000

Vs

0.0000

Verror

Time

Error signal2.32.11.91.71.51.31.10.90.70.5

0.00100.00090.00080.00070.00060.00050.00040.00030.00020.0001

Time

1.8031.8011.7991.7971.795

0.00100.00090.00080.00070.00060.00050.00040.00030.00020.00010.0000

Il

Time

Coil current0.520.480.44

1.805

Output voltage1.8071.8051.8031.8011.7991.7971.795

0.00100.00090.00080.00070.00060.00050.00040.00030.00020.00010.0000

Vc

Time

Capacitor voltage1.807

FIG. 5.11: Simulation temporelle de l’automate hybride(Fs= 420kHz)




L’agrandissement (figure 5.12) de la figure 5.11 montre clairement que le point de repos (X0)

ne peut être maintenu. Le mode dans lequel le régulateur se verrouille est bien leperiod-doubling

(nettement visible si l’on regarde l’allure du courant dans l’inductance et l’allure du signal d’erreur

comparée à celle de la rampe en tension).

0.410.370.330.290.250.210.17

7.0e−046.9e−046.8e−046.7e−046.6e−046.5e−046.4e−046.3e−046.2e−04

0.45


7.0e−046.9e−046.8e−046.7e−046.6e−046.5e−046.4e−046.3e−046.2e−04

Vs

Time

Output voltage

Time

Verror

Time

Error signal3.22.82.42.01.61.20.80.4

7.0e−046.9e−046.8e−046.7e−046.6e−046.5e−046.4e−046.3e−046.2e−04

Vramp

1.810

1.8051.8031.8011.7991.7971.795

7.0e−046.9e−046.8e−046.7e−046.6e−046.5e−046.4e−046.3e−046.2e−04

Il

Time

Coil current0.530.49

1.807

1.8081.8061.8041.8021.8001.7981.7961.7941.792

7.0e−046.9e−046.8e−046.7e−046.6e−046.5e−046.4e−046.3e−046.2e−04

Vc

Time

Capacitor voltage

FIG. 5.12: Agrandissement de la simulation temporelle de l’automate hybride(Fs= 420kHz)




L’observation du rapport cyclique (figure 5.13.a) et son agrandissement (figure 5.13.b) ôte tout

doute (si toutefois il en persistait encore). Il s’agit bien deperiod-doublingpuisqu’il y a répétition

successive de deux rapports cycliques (39% et 88%). Ce glissement vers un mode stable deperiod-

doublingest aussi observable sur la figure 5.13. Comme dans l’exemple précédent, le cycleIL(VC)

n’est pas unique et quitte une position saine pour évoluer et finalement se stabiliser dans un autre

mode de conduction stable.

0 100 200 300 400 500

0.3

0.4

0.5

0.6

0.7

0.8

0.9

Duty Cycle

Cycle

(a) Evolution du rapport cyclique

280 290 300 310 320 330 340

0.3

0.4

0.5

0.6

0.7

0.8

0.9

Cycle

Duty Cycle

(b) Agrandissement du rapport cyclique

1.7971.795 1.799

Il

Vc

0.52

0.48

0.44

0.40

0.36

0.32

0.28

0.24

0.20

1.8071.8051.8031.801

(c) Evolution du courant de l’inductance en fonctionde la tension dans la capacité

FIG. 5.13: Rapport cyclique et espace d’état

En reprenant les conclusions des articles de S. Mazumder, nous constatons que la fréquence de

découpage produit une valeur propre qui quitte le cercle unité par le point1. Deux cas sont alors

évoqués par l’auteur, mais nous n’observons que le cas de period-doublingsuper-critique. Le conver-

tisseur reste verrouillé dans ce régime de fonctionnement.




5.2 Vérification du critère à l’aide du langage VHDL-AMS

Le langageVHDL-AMSutilise la notion de librairie. Une librairie est un ensemble d’entité. Le

termeentitéa déjà été défini page 39. Certaines librairies sont standards et livrées avec le compilateur

(IEEE, DISCIPLINES . . .). L’utilisateur peut aussi créer ses propres librairies pour les utiliser ensuite

dans les circuits à simuler. Dans le cadre de cette étude, une librairie de référence a été construite de

manière à pouvoir simuler n’importe quel type de régulateur à découpage. C’est une librairie main-

tenant devenue incontournable, contenant tous les composants nécessaires à la réalisation ou l’étude

d’architecture de régulateurs à découpage intégrés. Tous les modèles nécessaires pour la modélisa-

tion de l’étage de contrôle sont présents (générateur de rampe, amplificateur, comparateur) ainsi que

tous les éléments indispensables à la création de l’étage de contrôle (interrupteur, diode, capacité,

inductance et résistance). Pour chaque entité présente dans la librairie, plusieurs architectures sont

disponibles. Les architectures seront spécifiées lors de l’instanciation des différents composants de la

bibliothèque.

Si les modèles comportementaux sont idéaux, la simulation conduit à des résultats d’une précision

comparable à ceux de l’automate hybride. L’intérêt duVHDL-AMSest de permettre des simulations

avec des modèles d’une complexité et d’une précision différentes suivant la nature des phénomènes

que l’on veut observer. Notamment, il serait possible de prendre en compte les parasites d’intercon-

nexion pour analyser leurs effets. Malheureusement, les outils d’extraction de ces parasites (certes

matures pour des technologies discrètes : circuits imprimés, boîtiers de composants . . .) restent limi-

tés dans le cadre de la microélectronique (extraction de capacités ou capacités et résistances parasites).

Dans le cadre des convertisseurs intégrés, l’influence des inductances parasites et mutuelles mériterait

d’être prise en compte.

Pour les simulations comportementales (i.e. basées sur architectures comportementales) données

en annexe K.3 et K.4, le critère de stabilité est respecté. Sur la figure 5.14, nous retrouvons bien toutes

les valeurs propres à l’intérieur du cercle unité.

Les simulations K.3 et K.4 montrent le résultat d’un démarrage ainsi que l’influence d’une varia-

tion de charge. Les paramètres du régulateur sont encore ceux donnés dans la table 4.1.




−0.4−0.8−1.2−1.6 0.8

+

+

+

+

+

1.2

0.8

0.4

0.0

−0.4

−0.8

−1.2

1.61.20.40.0

FIG. 5.14: Position des valeurs propres de la matrice jacobienne

5.3 Vérification du critère à l’aide de modèles au niveau transis-

tors

Pour éprouver le critère de stabilité, un convertisseur complet au niveau transistor a été créé. Il

respecte là aussi les paramètres de la table 4.1 pour faciliter la comparaison. En ce qui concerne

les paramètresgbw (bande-passante de l’amplificateur d’erreur) etgain (gain en boucle ouverte de

l’amplificateur d’erreur), l’amplificateur a été dessiné pour qu’en condition de fonctionnement dite

pire-cas1, la valeur minimum de ces deux paramètres soit assurée. Pour les simulations électriques

"typiques" des figures K.5 et figure K.6, le gain et la bande passante ont une valeur supérieure à celle

de la table 4.1. Il est difficile de dire exactement combien valent ces deux paramètres car ils dépendent

en partie du niveau de la tension d’entrée (mode commun).

Pour les simulations données en annexe K.5 et K.6, le critère de stabilité est respecté. La carte des

valeurs propres est donnée au paragraphe précédent, figure 5.14.

Un indice nous permet de confirmer que la bande passante de l’amplificateur d’erreur est plus

élevée que le paramètregbwde la table 4.1. La perturbation sur la sortie du régulateur est strictement

identique. La charge absorbe 5mApuis au tempst = 1s, elle change en 0:1µspour absorber 400mA.

Sur la figure K.6, la réponse du convertisseur est plus virulente que celle donnée à la figure K.4

évoquée précédemment. En effet, si l’on regarde le signal d’erreur, le rapport cyclique est de 100%

pendant deux cycles sur la figure K.4 alors qu’il reste à 100% pendant trois cycles sur la figure K.6.

De plus, la pente du signal d’erreur en réaction à la perturbation est beaucoup plus importante sur la

1conditions qui donnent le gain minimum et la bande passante minimum




figure K.6.

Le schéma du convertisseur a été créé à l’aide d’une plate-forme de conception basée sur une

technologie STMicroelectronics (longueur de grille de 0:25µm). Toutes les simulations ont été faites

à l’aide deEldo, un simulateur électrique qualifié pour la technologie en question. Ces simulations

sont très longues (près de cinquante heures) puisque le schéma total comporte plus de 3500 tran-

sistors. Pour des raisons de coût, ce convertisseur n’a pas été produit puisqu’il ne répond à aucune

spécification client. Le jeu de masque nécessaire pour sa fabrication avoisine le million de dollars.

5.4 Vérification du critère à l’aide d’un prototype (expérience)

Toujours pour éprouver le critère de stabilité, un prototype à base de composants discrets a été

réalisé. Le but est de pouvoir modifier physiquement certains paramètres et de vérifier si le compor-

tement du régulateur est en accord avec ce que donne le critère de stabilité.

FIG. 5.15: Prototype discret de régulateur à découpage

Les paramètres du régulateur sont donnés dans la table 5.1 et une photographie du montage est

donnée figure 5.15. Le schéma électrique se trouve en annexe I, figure I.1.

Nous retrouvons sur ce prototype les différentes parties composant un convertisseur à découpage.




– Le bloc supérieur droit notéGENERATEUR PWMest l’étage de puissance contenant le pilote

des transistors, les transistors de puissance et l’inductance. La capacité du filtre de sortie a été

soudée sur l’autre face de la carte.

– La partie inférieure notéeDIGITAL contient toutes les portes logiques.

– le bloc supérieur gauche notéANALOGcontient tout l’étage de contrôle (générateur de rampe,

amplificateur d’erreur et comparateur).

Vbat : 5 V Vref : 1.8 VFs : 782 kHz L : 10 µHRl : 0.2 Ω C : 22 µFRc : 5 mΩ R : @ ΩRonN : 0.02 Ω RoffN : 10 MΩRonP : 0.07 Ω Ilim : 0.8 AR11 : 17.69 kΩ R12 : 217.75 kΩC11 : 15 pF R21 : 5.53 MΩC21 : 1.5 pF gain : @gbw : @ MHz Vm : 0.75Voff : 0.220 V PWMOffset : 0 V

TAB. 5.1: Paramètres du prototype

Les valeurs notées @ dans la table 5.1 sont des paramètres variables et seront précisées ultérieu-

rement. Ce sont précisément ces paramètres que nous allons tenter de faire varier. La mise en oeuvre

d’un tel prototype est très délicate puisque nous essayons de reproduire au mieux les conditions de

fonctionnement d’un régulateur intégré. Un fonctionnement correct est très difficile à obtenir, les

composants discrets ne se comportant pas exactement de la même manière que leurs homologues

intégrés.

L’amplificateur d’erreur doit obligatoirement être réalisé à partir de transistors de type CMOS2 et

non à partir de transistors de typebipolaire. Un amplificateurbipolaire doit nécessairement prélever

ou fournir un courant de polarisation suivant le type de transistor composant la paire différentielle

d’entrée. Or l’injection ou le prélèvement de ce courant dans le réseau de compensation introduit

systématiquement une dérive de la tension de sortie. Avec un amplificateur de type CMOS, le courant

prélevé dans le réseau est presque nul (suffisamment petit pour pouvoir être négligé).

Le comparateur générant le signal de modulation doit être rapide sans perturber le signal d’erreur.

Or les comparateurs rapides du commerce sont de typebipolaire. Il faut donc choisir ce comparateur

pour qu’il absorbe le courant de polarisation, à l’amplificateur du compensateur de fournir ce courant.

Il est plus facile pour l’amplificateur de fournir un courant en sortie que de l’absorber.

Les portes logiques utilisées sont les plus rapides du commerce (pour les tensions d’alimentation

2CMOS : Complementary Metal Oxyde Semiconductor




considérées). Mais les performances de la logique discrète sont bien loin de valoir celles que l’on ob-

tient avec des portes intégrées. Un retard incompressible dans les signaux de commande est introduit

(48ns), dû au temps de transfert à l’intérieur des portes.

Les transistors de puissance causent aussi énormément de problèmes. Soit ils sont trop fragiles

et ils cassent à l’étape de soudure (ne supportant pas la température du fer à souder manuel), soit ils

n’arrivent pas à résister aux appels en courant. Soit pour finir, ils sont trop résistifs pour une tension

de 5V à leurs bornes et le régulateur n’arrive pas à fournir le courant demandé par la charge.

Le pilotage des transistors de puissance n’est toujours pas résolu à l’heure actuelle. Le meilleur

pilote du commerce possède un temps de transfert de l’ordre de 250ns sous 5V d’alimentation. Ce

temps est déjà supérieur à la marge de retard du système. Il doit en plus être ajouté au délai introduit

par la logique.

Pour finir, les dynamiques d’entrée des composants de l’étage de contrôle ne correspondent pas

complètement aux dynamiques des signaux analogiques nécessaires pour assurer un fonctionnement

correct. L’amplificateur d’erreur en particulier doit pouvoir maintenir un gain et une bande passante

constants sur toute la plage d’entrée. Or ici, ce n’est pas le cas. [174] montre qu’une non-linéarité

dans le gain peut empêcher le système de fonctionner correctement. L’auteur profite de l’article pour

faire la publicité d’amplificateurs, non encore disponibles à l’heure actuelle, ayant une bande passante

de 300MHz et pouvant remplir la fonction d’amplificateur d’erreur. Nous avons donc dû utiliser les

amplificateurs opérationnels classiques du commerce dont certains présentent destrousdans la bande

passante en fonction du mode-commun des signaux (non linéarité très forte).

Toutes ces difficultés viennent du fait que l’on essaie de reproduire à l’aide de composants discrets

un montage dont les contraintes ont été données pour un circuit intégré (fréquence de découpage

très élevée, vitesse importante de commutation des interrupteurs). Pour améliorer ce prototype, une

intégration complète de l’étage de puissance est à envisager (transistors MOS de puissance, pilotes et

logique de contrôle).

Toutefois, nous avons réussi à trouver quelques points stables. Les figures 5.16 représentent un de

ces points. Sur chaque sous-figure, la rampe en tension est représentée. Elle donne la période de dé-

coupage. Sur la figure 5.16.a est représenté le noeud VLX. Sa période est fixe. Quand il se rapproche

de la tension d’alimentation, le transistor PMOS est passant, le régulateur injecte du courant dans l’in-

ductance. Inversement, quand il se rapproche de 0, le transistor NMOS est passant et l’énergie stockée

dans l’inductance est restituée sur la sortie. La tension de sortie est maintenue à 2:2V. Les commandes

des transistors NMOS (vNMOS) et PMOS (vPMOS) sont représentées sur la figure 5.16.b. Ces si-

gnaux sont volontairement décalés pour éviter de relier la batterie directement à la masse. La figure

5.16.c montre l’allure du courant dans l’inductance.




(a) Noeud VLX, rampe en tension, signal d’erreur ettension de sortie

(b) Rampe en tension, signal de modulation, tensionde commande grille-source des transistors NMOS etPMOS

(c) Rampe en tension et courant dans l’inductance

FIG. 5.16: Point de fonctionnement stable

En remplaçant l’amplificateur d’erreur (OPA350PA) qui avait servi pour obtenir le point stable

(fig. 5.16) par un amplificateur (AD744JN) ayant une bande passante inférieure (d’après la note d’ap-

plication), nous obtenons le comportement donné par la figure 5.17.a. Les valeurs propres correspon-

dantes sont données par la figure 5.18. Elles ont été estimées d’après les données de la note d’ap-

plication de l’amplificateur. Deux valeurs propres se situent juste à l’extérieur du cercle unité (loin

de l’axe des abscisses). L’ondulation du signal d’erreur est nettement plus prononcée et le régulateur

est dans un mode deperiod-tripling. Le comportement est donc bien en accord avec ce qui a été dit

auparavant [6].




(a) Exemple deperiod-tripling (b) Développement d’harmoniques d’ordre plusélevé

FIG. 5.17: Points de fonctionnement instables

−0.4−0.8−1.2−1.6 0.8

+

+

+

+

+

1.2

0.8

0.4

0.0

−0.4

−0.8

−1.2

1.61.20.40.0

FIG. 5.18: Position des valeurs propres après changement de l’amplificateur d’erreur

Si la tension de référence augmente (fig. 5.17.b), le régulateur parvient difficilement à fournir le

courant demandé par la charge. Le niveau du signal d’erreur augmente et excède la dynamique de

la rampe pendant quelques périodes. Il retrouve ensuite le sommet de la rampe pour la quitter de

nouveau. Ce comportement n’est pas du uniquement au phénomène de bifurcation. Les mauvaises

performances électriques de l’amplificateur et des transistors de puissance contribuent à rendre le

régulateur instable.

Nous ne tracerons pas la carte des valeurs propres de la matrice jacobienne pour toutes les configu-




rations testées sur le prototype. Il faudrait pour cela connaître l’allure de la bande passante des ampli-

ficateurs pour pouvoir calculer de manière précise le module des valeurs propres. La connaissance des

emplacements detrousde bande-passante (chute brutale de la bande passante) et des non-linéarités

du gain permettrait d’expliquer pourquoi pour certains points de fonctionnement, le régulateur est in-

stable. Nous regrettons de ne pas avoir pu mener l’étude jusqu’au bout. Toutefois, le prototype semble

bien confirmer le critère de stabilité puisqu’en réduisant la bande passante de l’amplificateur d’erreur,

le régulateur passe d’un point de fonctionnement stable vers un mode deperiod-tripling.

5.5 Vérification de systèmes existants

Le critère de stabilité est maintenant appliqué à deux projets qui ont été réalisés dans le cadre

de la thèse. Le premier circuit a été réellement fabriqué, le réseau de compensation a été calculé à

l’aide de méthodes linéaires. Le deuxième circuit est un projet en cours de réalisation dont le réseau

de compensation a été centré grâce au critère de stabilité.

5.5.1 Circuit 1

Ce circuit possède des zones de fonctionnement instable. Les résultats donnés par des simulations

électriques de caractérisation non-exhaustives n’avaient pourtant reporté aucun problème. Ces simu-

lations de vérification durant plus de cinquante heures chacune, il est difficile de réussir à simuler la

totalité des points de fonctionnement du régulateur. Bien souvent, les dernières vérifications se font

au laboratoire, quand le régulateur sort de l’usine.

En appliquant le critère de stabilité sur ce régulateur et en faisant varier les paramètres dans la

gamme de tolérance des composants (L, C, résistances et capacités du compensateur), nous obtenons

la figure 5.19.

Des points se trouvent à l’extérieur du cercle unité, entraînant le non-respect du critère et donc des

instabilités, comme l’expérience l’a prouvé.




−1.6 −1.2 −0.8 −0.4 0.0 0.4 0.8 1.2 1.6

−1.2

−0.8

−0.4

0.0

0.4

0.8

1.2

+

++++

+++++

+++++

+++++

+++++

+

++++

+++++

+++++

+++++

+++++

+

++++

+++++

+++++

+++++

+++++

+

++++

+

++++

+++++

+++++

+++++

+

+

+++

+

++++

+++++

+++++

+++++

+

++++

+++++

+++++

+++++

+++++

+

++++

+++++

+++++

+++++

+++++

+

++++

+

++++

+++++

+++++

+++++

++

+++

+

++++

+++++

+++++

+++++

+

+

+++

+

++++

+++++

+++++

+++++

+

++++

+++++

+++++

+++++

+++++

+

++++

+

++++

+++++

+++++

+++++

++

+++

+

++++

+++++

+++++

+++++

++

+++

+

++++

+

++++

+++++

+++++

++

+++

+

++++

+

++++

+++++

+++++

+

++++

+

++++

+++++

+++++

+++++

++

+++

+

++++

+++++

+++++

+++++

++

+++

+

++++

+

++++

+++++

+++++

++

+++

+

++++

+

++++

+++++

+++++

+++

++

++

+++

+

++++

+++++

+++++

+

+

+++

+

++++

+++++

+++++

+++++

++

+++

+

++++

+++++

+++++

+++++

++

+++

+

++++

+

++++

+++++

+++++

+++

++

++

+++

+

++++

+++++

+++++

+++++

++

+++

+

++++

+

++++

+++++

+

++++

+++++

+++++

+++++

+++++

+

++++

+++++

+++++

+++++

+++++

+

++++

+++++

+++++

+++++

+++++

+

++++

+

++++

+++++

+++++

+++++

+

+

+++

+

++++

+++++

+++++

+++++

+

++++

+++++

+++++

+++++

+++++

+

++++

+++++

+++++

+++++

+++++

+

++++

+

++++

+++++

+++++

+++++

++

+++

+

++++

+++++

+++++

+++++

+

+

+++

+

++++

+++++

+++++

+++++

+

++++

+++++

+++++

+++++

+++++

+

++++

+

++++

+++++

+++++

+++++

++

+++

+

++++

+++++

+++++

+++++

++

+++

+

++++

+

++++

+++++

+++++

++

+++

+

++++

+

++++

+++++

+++++

+

++++

+

++++

+++++

+++++

+++++

++

+++

+

++++

+++++

+++++

+++++

++

+++

+

++++

+

++++

+++++

+++++

++

+++

+

++++

+

++++

+++++

+++++

+++

++

++

+++

+

++++

+++++

+++++

+

+

+++

+

++++

+++++

+++++

+++++

++

+++

+

++++

+++++

+++++

+++++

++

+++

+

++++

+

++++

+++++

+++++

+++

++

++

+++

+

++++

+++++

+++++

+++++

++

+++

+

++++

+

++++

+++++

+ + ++++ +++++ +++++++++++++++ + ++++ +++++ ++++++++++++++

+

+ + +++ + ++++ +++++ +++++++++

+

+ + +++ + ++++ +++++ +++++++++

+

+ + ++ + ++ ++++ ++++ +++++ +++++ + ++++ + ++++ ++++++++++++++

+

+ + +++ + ++++ +++++ +++++++++

+

+ + ++ + ++ ++++ ++++ +++++ ++++

+

+ + ++ + ++ ++++ ++++ +++++ ++++

+ +

+ ++

+

++ ++++ ++++ +++++ ++++

+

+ + +++ + ++++ +++++ +++++++++

+

+ + +++ ++ ++++ ++++ +++++++++

+

+ + ++ + ++ ++++ ++++ +++++ ++++

+ +

+ ++

+

+ ++++ + ++++ +++++ ++++

+ +

+ + +

+

+ + +++ + ++++ +++++ ++++

+

+ + +++ ++ ++++ ++++ +++++++++

+

+ + ++ + +++ +++ +++++ ++++ ++++

+ +

+ ++

+

+ ++++ + ++++ +++++ ++++

+ +

+ + +

+

+ + +++ + ++++ +++++ ++++

+ +

+ + +

+

+ + +++ + ++++ +++++ ++++

+

++ ++ ++++ +++ +++++ ++++ ++++

++

+ ++

+

++ ++++ ++++ +++++ ++++

+ +

+ ++

+

+ + +++ + ++++ +++++ ++++

+ +

+ + +

+

+ + +++ + ++++ +++++ ++++

+ ++

+ +

+

++ ++

+

+ ++++ + ++++ +++++++++++++++++++++++++++++ +++++++++++++++++++++++++

+

++++ ++++++++++++++++++++

+

++++ ++++++++++++++++++++

+

+++ +++ +++ + +++++++++ +++++ +++++++++++++++++++++++++

+

++++ ++++++++++++++++++++

+

+++ +++ ++++ +++++++++ +++++

+

+++ +++ +++ + +++++++++ ++++ +

+ +

++ +

+

+ +++ + +++++++++ +++++

+

++++ ++++++++++++++++++++

+

++++ ++ ++++ ++++++++++++++

+

+++ +++ +++ + +++++++++ +++++

+ +

++ +

+

++++ ++++++++++ +++++

+ +

+++

+

++++ +++++++++++++++

+

++++ ++ ++++ ++++++++++++++

+

+++ +++ +++ + +++++ ++++ +++++

+ +

++ +

+

++++ ++++++++++ +++++

+ +

+++

+

++++ +++++++++++++++

+ +

+++

+

++++ +++++ ++++++++++

+

+ ++ ++ + +++ + +++++ ++++ +++++

++

++ +

+

+ +++ + +++++++++ +++++

+ +

++ +

+

++++ ++++++++++ +++++

+ +

+++

+

++++ +++++ ++++++++++

+ ++

++

+

+++ +

+

++++ ++++++++++ +++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++

FIG. 5.19: Carte des valeurs propres de la matrice jacobienne

5.5.2 Circuit 2

Le dessin des masques est donné à la figure 5.20. Ce régulateur est capable de délivrer 800mA

sous 1:2V pour une surface de Silicium inférieure à 4mm2.

FIG. 5.20: Aperçu du dessin des masques du circuit

Après calcul des constantes de temps du compensateur avec l’approche linéaire et correction de

ces valeurs à l’aide du critère de stabilité, la figure 5.21 montre que les valeurs propres de la matrice

jacobienne sont toutes à l’intérieur du cercle unité.




++

++

++++++ ++++++++++++++++ ++ +++++ ++++

+

++

+++++

+

++++++++++ +++

+++

+

++++++++

+

++++++

+

+++

+

+++

+

++++

+

++++

++

++

++

+

+

+

+++

+

+++

+

++++ +

+++++++++++ + + + +++++ ++++

+

++++++ +++++ +++++ ++++ +++++

+

+++++++++

++++

+

++

+++

++

+++++

++++ ++++ ++++++

+

+++

++

+++

+++++

+

++++ +++++ ++++

+

+++++++++++++

+

++++++++++++++++++++++++++++++++++++++++++

+

++++++

+

++++++++++ ++++++++++++++++++++

+

++++++++++++++++++++++++++++++

+

+++++++++++++++

+

+++

+

++++

+

++++++++++++

+

++++++++++++

+

++++++++++++++++++++++

+

+++++++++++++++

+

+++

+

++++

+

++++++++++++

+

+

+ + +

+

+ + +++

+ +++

++

+

++++

+

+++

++

+ +

++++ ++++

+

++

+++

+

++

++

++

++++

+

+++ + ++ + + ++

+ + ++

+

+ ++

++ +++++ ++++

+

++

++

++

++

++++

++++ +

+

+++ ++++

+

+++

++

+ +

+

++

+

++

+++

+

+

+++

+

+++

+

+++

+

+++ +

+

+

+++++ +++++ ++++ +

++

++

++++++ ++++

+

+++

+

+++

++

++

+++

+

+

+

+++

++++ +++++

+++

+

+

+++

++

++

+

++

+

++++

+

+

+++

+

+++

+

++ + ++ + + + ++ + + +

+

+

++

++++

++++ ++++ + ++

++++ +++++ +++ ++ +++++ ++++

+

++

++ +++++ ++++

+

++

++

+

+

+

++++

++++

++++ +++++

+

+++

++

++

++

+

++

++++

++++ ++++++

++ + +

++

+

+ + + ++ ++

+ +

+++

+

+++++

++++

+

++

+++

++

++++

++ ++ +++++ +++++ ++

+

++

++++ +++++ +++ ++ ++++

+

++

+++

++

++ ++++++ ++++

+

++ +

+

+

+ +

+++

+

++

++

++

+

++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++

+

+++++++++++++++

+

++++++++++++++++++++

+

++++++++++++++++++++++++++++++++++++++++++++++

+

+++++++++++++++++++++++++

+

+++++++++++++++++++++++++++++

+

++++++ +++++++++++++

+

+++++

+

+++++++++++++

+

+++++++++++++++++++++++++ +++++++++++++++ ++++++++++++++

+

++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++ +++++++

+

++++++++++++++++++++++

+

++++++++++++++++++++++++++++++++++++++++++++++++++++++++++ ++++++++++

+

+++++ +++++++++++++

+

+++++ +++++ ++++ ++++++++++++++

++++++++++

++++++++++++++++++++

+

+

+++++

+++++

+++

+ +++

+ + ++++++

+++

+++++++++++++++

++ +++

+ + +

++++++

+

++++ +++++ ++++++++++++++

+++++ +++++++++++++++++++++

+++++++++

+++++

++++++++++

+++++++++++++++

+

+++++++++++++++

++++++++++++++

++++

++++++++++

+++++++++++++++++

++++ +

++++ +

++++

+++++++++++

+++

+

++++++++++++

++

+

++++

+

++++

+++++

++++++

+++++

++++ ++++++++++++++++

++

+++++

+++++ +++++

+ + ++++++++++

++

++++

+

++++

+

++

++ +++

+ + +++++++++

+

++++ +

++++ +

++++

++++++

++++

+

+++

+

+++++++++++

+++

+

++++ + +

+++ +++++

++++++ +++++ ++++

++++++ + +

+++ +++

+

+++++++++

+++++++++ ++++ + ++++++

+++++++

+++++

+++

++++++++++++

+++

+++

++++ +++++ +++

++++++++

+++++

+

+

−1.6 −1.2 −0.8 −0.4 0.0 0.4 0.8 1.2 1.6

−1.2

−0.8

+++ ++++ + +

1.2

0.8

0.4

0.0

−0.4

+

++++

+++++

++++++

+++ ++++ + ++++++

+++++

+++++

+++++

+

+++ ++++ + ++++++

++++ ++++++++++

+++++++++++++++++++++++++++++++

+++++++++++

++++

++++++++++

+++++

+++++++++++++++++++++++++++++

+

++++++++++++++

+++++++

+

+++++ +++++++++++++++++ ++

++++ ++++++++

+++++++++++++++++

++++++++++++++

++++++

++++++++

++

+++++++++++++

++

+++++

++++++++

+

+

+ + + ++ + + + ++ + +

+++

+++

+++

+

++

++

+

+

++++ ++++

++

++++

+

++

++

++

+++

+

+++++ ++ + + + ++ + + +

++ + +

++ +++++ ++++

++

+

++++

+++++ +++++ +

++++ ++++

+++

+++

++

+ + ++

+ + +++

+ +++

+

++++ ++++

++++

++

+

++

+++

++

+++

+

+++++

+++

+++++

+

+++

++

+++

+++

+++

++

++++ ++++ +++++ ++++++

+

+++

+

++++

+++++

+

++++ +++++ ++++

+

++ +

+

+ ++

++

+ ++

++ +

+++++ +++++ ++++ ++ +++++ +++++ +++ +++++++ ++++

+

++++ +++++ ++++

++

++++

+

++++++

+++ ++++ +++++

+++

+++

++

++++

++++ +++++ +++++

++

++

++ + +

+++ ++ + +

++

++++

++++ +++

+

+

+

++++++++++ +++

++

++

++++

++++ +++

+ +++++ +++++ +++ ++ ++++

+

+++++++++ + +++++ ++++

+++

+

+

++

++++

++++++++

+

+++++ +++++ ++++ +++

+++++

++++++

+

+++++++++

++++

++

++++

+++++

+++++++ +++++ +++++ +++

++++++++++++

++ ++++++++++++++++ ++++++++++

++++

+

++++ ++++++++++

+++++++++

+++++ +

+++++

+++++++++++++++

++++

+++++

+

++++++

++++++++

+++

++++

++++++++

++++++++++++++++

++++++++++++++

+

++

+

++

++ +

+

++ + + ++

++++

+

+

+++

+

+++ ++

+++ +

+

++ +

++

+ +++

+

+

+

+++

+

+++

++++

+

+

++++ ++++

++ +

++

+

++

+++

++

++++

+

++ +

+

+++

++++

++

++

+++

+

+

+

+++

++++ +++++

+++++++

+++++ +++++++++++++++++ ++

++++

++++++

+++++

++++++++++++++++++++++++++++

+

++

++

+

++++++++ ++++++++++++++

++ +

+++++++++++++

FIG. 5.21: Valeurs propres de la matrice jacobienne à l’intérieur du cercle unité

Ce régulateur a déjà passé avec succès toutes les simulations de validation. Aucune bifurcation

ni autre instabilité n’a été décelée. La confiance est de mise quant aux mesures électriques qui vont

suivre, une fois le circuit sorti de l’usine.

5.6 Conclusion

Une fois le critère de stabilité trouvé, nous avons tenté de faire autant de vérifications matérielles

(prototype) et logicielles (simulation temporelle des matrices d’état, simulation avecVHDL-AMS,

simulations électriquesniveau transistors) que possible. La mise au point d’un prototype réaliste a

demandé énormément de temps et en demandera encore. Ce sont des manipulations très délicates.

Aux problèmes de stabilité s’ajoutent des problèmes liés aux composants discrets eux-mêmes. Il

faudra sûrement refaire le circuit imprimé pour optimiser encore certains chemins conducteurs trop

longs ou trop bruités. En revanche, les vérifications logicielles n’ont jamais été mises en défaut. Ce

point nous donne confiance quant à la précision et à la robustesse du critère d’analyse de stabilité. Les

points instables ducircuit 1 observés au laboratoire se sont bien révélés être instables par la suite en

simulation. Le comportement ducircuit 1 valide en quelque sorte le verdict rendu par le critère.



6 CONCLUSION

6 Conclusion

Le point de départ de cette étude est le constat expérimental du comportement instable des conver-

tisseurs synchrones monolithiques, avec le schéma électrique qui a été décrit pour la structureBuck.

En faisant la part des choses entre les problèmes liés à l’intégration du schéma électrique, les effets

de la dispersion de fabrication et ce qui est connu communément dans le domaine de l’électronique

de puissance, force est de constater que l’optimisation du compensateur au moyen d’une représen-

tation linéaire du circuit (modèle petit signal et autres marges) n’est pas suffisante. En explorant les

divers raffinements proposés pour améliorer la prise en compte de défauts non-linéaires, au sein de

l’approche linéaire, nous en sommes arrivés à aborder les comportements qualifiés de chaotiques du

convertisseurBucksynchrone.

L’objectif principal de la conception est avant tout de produire un système qui respecte le ca-

hier des charges du client, c’est-à-dire qui se comporte comme un abaisseur de tension pour toutes

les conditions d’utilisation spécifiées. Le savoir-faire transmis dans la littérature concerne surtout

l’analyse du comportement, et notre contribution a été de porter cette analyse dans le contexte de la

conception de circuits intégrés CMOS.

Nous avons décrit, dans ce manuscrit, les deux outils qui ont été portés dans le flot de conception

de circuits intégrés CMOS chez STMicroelectronics.

– Les fonctions de sensibilité se sont révélées des grandeurs plus pratiques pour écrire le pro-

blème du calcul des constantes de temps du compensateur, sous la forme d’un problème d’opti-

misation. Ceci constitue un premier outil, utilisé en amont de la conception : l’étape d’analyse

fonctionnelle. Dans cette étape, le convertisseur est représenté par une description comporte-

mentale, à l’aide du langageVHDL-AMSnotamment.

– A posteriori nous conservons ce calcul d’optimisation comme la solution initiale pour une

deuxième phase d’optimisation, à l’aide d’un second outil d’analyse, basé sur un modèle échan-

tillonné, linéarisé tangent du convertisseur.

Finalement notre démarche a suivi la méthodologie que pratiquent les automaticiens, à savoir

débuter l’analyse d’un problème par la méthode la plus simple, et explorer successivement les mé-

thodes plus lourdes tant qu’un point de satisfaction n’est pas atteint. Nous n’avons pas été jusqu’à

écrire le deuxième problème d’optimisation, celui qui ajusterait les constantes de temps du com-

pensateur à partir d’une fonction coût basée sur les performances dynamiques du convertisseur, son

rendement et sa surface silicium notamment. Cette fonction coût n’est pas difficile à exprimer, mais il



6 CONCLUSION

manque la procédure d’optimisation, à savoir quel algorithme1 utiliser pour faire évoluer les valeurs

des constantes de temps, voire les valeurs de la fréquence de découpage et des éléments du filtre de

sortie, et enfin le budget en courant de polarisation. Il ne reste qu’à donner les moyens de mener cette

optimisation manuellement : des graphes et un critère pour apprécier la stabilité du convertisseur dans

l’état des choix à un instant donné. Connaissant la sensibilité de la stabilité aux différents paramètres,

le concepteur peut rapidement ajuster ces paramètres, en tenant compte des autres compromis connus.

Le verdict de l’optimisation passe par la simulation au niveauVHDL-AMS, puis au niveau transistors,

en fin de dessin. Cette simulation est évidemment très coûteuse.

Notre tâche a consisté à comprendre des exposés mathématiques complexes, en ce sens que l’ob-

jectif physique qui les sous-tend, est difficilement perceptible. La formation classique d’un ingénieur

en électronique ne prépare pas à ces concepts. Par ailleurs, nous avons eu la chance de rencontrer

une communauté en Automatique qui s’intéresse aux convertisseurs de puissance, sous la forme de

systèmes hybrides dynamiques. Cette approche privilégie la vision du caractère discret de l’évolution

du convertisseur, c’est-à-dire celle qui vient naturellement quand le convertisseur est étudié idéale-

ment. Les idées développées par cette communauté vont plus loin que celles développées dans notre

travail : elles visent la synthèse du correcteur pour assurer des performances aux convertisseurs, tout

en garantissant sa stabilité. Dans notre cas, le compensateur a une structure figée, établie à partir de

considérations électroniques. Les systèmes dynamiques hybrides font plutôt appel à des correcteurs

numériques qu’aux correcteurs analogiques que nous utilisons. La piste des systèmes dynamiques

hybrides reste à poursuivre, car une évolution possible des convertisseurs concerne les correcteurs

numériques.

Nous avons cherché à vérifier les résultats prédits par notre outil. La simulation temporelle, à des

degrés divers de précision, permet de constater le caractère instable révélé par les cartes de valeurs

propres. Les convertisseurs monolithiques qui ont été dessinés, fabriqués et testés durant cette étude,

ont été analysés a posteriori, et une très bonne concordance a été constatée entre les prédictions de

l’outil et la réalité du fonctionnement de ces convertisseurs. Comme il n’est pas possible de réaliser un

convertisseur monolithique dont les paramètres systèmes soient réglables, nous avons tenté de conce-

voir un prototype à base de composants discrets. Cette voie est délicate, car elle introduit nombre de

problèmes secondaires que la démarche néglige. Notamment l’influence de la connectique est très

importante vis-à-vis de la commutation de la cellule synchrone, et donc dans l’apparition de phéno-

mènes bifurquants. Or ce modèle des éléments parasites n’est pas pris en compte dans la description

du convertisseur, d’où une première difficulté de comparaison. En ralentissant les commutations, nous

avons stabilisé notre convertisseur, et des comparaisons se sont révélées satisfaisantes. Néanmoins

nous n’avons pas atteint les comparaisons que nous souhaitions, faute de temps pour améliorer notre

1Cet algorithme doit utiliser le module des valeurs propres de la matrice jacobienne du système comme élémentd’appréciation de la stabilité.



6 CONCLUSION

prototype.

Finalement, notre travail ouvre des perspectives intéressantes.

– L’outil qui a été développé gardera son intérêt vis-à-vis de tous les convertisseurs monolithiques

où le compensateur est analogique. La méthode de calcul de la matrice jacobienne n’a pas de

limitation intrinsèque, si ce n’est la lourdeur des calculs. En effet, des calculs supplémentaires

sont nécessaires dès qu’une modification d’architecture change le système d’état. L’approche

peut être notamment appliquée au cas des convertisseurs plus complexes associant plusieurs

convertisseurs élémentaires. La principale difficulté sera d’exprimer élégamment les conditions

de saut entre les topologies.

– Pour augmenter le rendement, il existe des techniques supplémentaires qui malheureusement

ajoutent des non-linéarités comme l’adaptation en temps-réel de la surface des transistors (MOS

sizing) en fonction du courant de charge.

– Les deux tendances actuelles concernant les convertisseurs à découpage monolithiques concernent

la montée en fréquence de découpage d’une part, et la compensation par correcteur numérique

d’autre part. La montée en fréquence permet d’accéder à un niveau d’intégration supplémentaire

par la réduction de la taille des éléments passifs. Mais augmenter la fréquence de découpage

implique d’étendre la bande passante du compensateur. Ceci risque de rendre encore plus cri-

tique le compromis entre le budget en courant de polarisation et le rendement du convertisseur

à faible puissance. Par ailleurs, la montée en fréquence va exacerber les couplages au sein du

circuit, négligés pour l’instant. Ce sont autant de phénomènes à introduire dans la démarche

d’analyse de la stabilité.

– Enfin, l’évolution vers la compensation digitale [175–177] est une réalité, renforcée par le ca-

ractère des nouvelles plates-formes de téléphones portables, à savoir l’augmentation de la puis-

sance de calcul. La littérature explore pour l’instant la faisabilité de tels compensateurs numé-

riques, ainsi que les premières idées de réalisation. Mais la question de l’analyse de stabilité

se posera, et nécessitera de reprendre le travail. Sans doute la mouvance des systèmes hybrides

dynamiques trouvera-t-elle un terrain plus propice comme alternative à l’approche que nous

avons adoptée.



6 CONCLUSION



7 BIBLIOGRAPHIE

7 Bibliographie

[1] B. Allard, Contribution à l’intégration des systèmes de puissance. Habilitation à Diriger des

Recherches en Sciences, INSA-Lyon, 2000.

[2] S. Mazumder, M. Alfayyoummi, A. H. Nayfeh, and D. Borojevic, “A theoretical and experi-

mental investigation of the nonlinear dynamics of DC-DC converters,” inProc. of the IEEE

Power Electronics Specialist’s Conference, vol. 2, Galway, Irelande, 2000, pp. 729–734.

[3] M. D. Bernardo, “Controlling switching systems : a bifurcation approach,” inProc. of the IEEE

International Symposium on Circuits and Systems, vol. 2, Genève, Suisse, 2000, pp. 377–380.

[4] M. D. Bernardo, F. Garefalo, L. Glielmo, and F. Vasca, “Switchings, bifurcations, and chaos in

DC/DC converters,”IEEE Transactions on Circuits and Systems I : Fundamental Theory and

Applications, vol. 45, no. 2, pp. 133–141, 1998.

[5] G. Papafotiou and N. Margaris, “Calculation and stability investigation of periodic steady states

of the voltage controlled BUCKDC-DC converter,”IEEE Transactions on Power Electronics,

vol. 19, no. 4, pp. 959–970, 2004.

[6] S. K. Mazumder, A. H. Nayfeh, and D. Boroyevich, “Theoretical and experimental investi-

gation of the fast- and slow-scale instabilities of a DC-DC converter,”IEEE Transactions on

Power Electronics, vol. 16, no. 2, pp. 201–216, 2001.

[7] R. D. Middlebrook and S. Cuk, “A general unified approach to modeling switching-converter

power stages,” inProc. of the IEEE Power Electronics Specialist’s Conference, Cleveland,

Ohio, Juin 1976, pp. 63–79.

[8] J.-P. Ferrieux and F. Forest,Alimentations à découpage convertisseurs à résonance - principes

- composants - modélisation, 2nd ed. Paris : Masson, 1994.

[9] N. Mohan, T. Undeland, and R. Robbins,Power electronics converters, applications and de-

sign, 3rd ed., Robbins, Ed. New-York, USA : Wiley Inter-Science, 2003.

[10] P. T. Krein,Elements of power electronics. Cambridge : Oxford University Press, 1998.

[11] R. W. Erickson and D. Maksimovic,Fundamentals of Power Electronics, 2nd ed. Norwell,

Massachusetts, USA : Kluwer Academic Publishers, 2001.

[12] J. Arnould and P. Merle,Dispositifs de l’électronique de puissance. Paris : Hermès, 1992.



7 BIBLIOGRAPHIE

[13] D. M. Sable, B. H. Cho, and R. B. Ridley, “Use of leading-edge modulation to transform

BOOST and FLYBACK converters into minimum-phase-zero systems,”IEEE Transactions

on Power Electronics, vol. 6, no. 4, pp. 704–711, 1991.

[14] A. H. Nayfeh and B. Balachandran,Applied Nonlinear Dynamics. New-York : Wiley, 1995.

[15] J. A. Sanders and F. Verhulst,Averaging methods in non-linear dynamical systems. Berlin :

Springer-Verlag, 1985.

[16] S. R. Sanders, J. M. Noworolski, X. Z. Liu, and G. C. Verghese, “Generalized averaging method

for power conversion circuits,”IEEE Transactions on Power Electronics, vol. 6, no. 2, pp. 251–

259, 1991.

[17] R. Tymerski, “Volterra series modeling of power conversion systems,”IEEE Transactions on


[18] B. Allard, H. Morel, S. Ghedira, and A. Ammous, “Building advanced averaged models of

power converters from switched bond graph representation,”Society for Computer Simulation,

vol. 31, no. 1, pp. 331–338, 1999.

[19] R. M. M. Chen, Y. M. Lai, and Y. S. Lee, “A cad technique for tolerance design and yield

maximization of feedback loops in switching regulators,” inProc. of the IEEE International

Symposium on Circuits and Systems, vol. 2, San Diego, California USA, 1992, pp. 1492–1495.

[20] S. R. Sanders and G. C. Verghese, “Lyapunov-based control for switched power converters,”

IEEE Transactions on Power Electronics, vol. 7, no. 1, pp. 17–24, 1992.

[21] N. Kawasaki, H. Nomura, and M. Masuhiro, “A new control law of bilinear DC-DC converters

developed by direct application of lyapunov,”IEEE Transactions on Power Electronics, vol. 10,

no. 3, pp. 318–325, 1995.

[22] A. Luchetta, S. Manetti, M. C. Piccirilli, and A. Reatti, “Frequency domain analysis of DC-

DC converters using a symbolic approach,” inProc. of the IEEE International Symposium on

Circuits and Systems, vol. 3, Seattle, WA, 1995, pp. 2043–2046.

[23] B. Arbetter and D. Maksimovic, “Control method for low-voltage DC power supply in battery-

powered systems with power management,” inProc. of the IEEE Power Electronics Specialist’s

Conference, vol. 2, St Louis, USA, 1997, pp. 1198–1204.

[24] C. Gezgin, B. S. Heck, and R. M. Bass, “Simultaneous design of power stage and controller

for switching power supplies,”IEEE Transactions on Power Electronics, vol. 12, no. 3, pp.

558–566, 1997.

[25] C. Gezgin, B. S. Heck, and R. M. Bass, “Control structure optimization of a BOOST conver-

ter : an lqr approach,” inProc. of the IEEE Power Electronics Specialist’s Conference, vol. 2,

St Louis, USA, 1997, pp. 901–907.



7 BIBLIOGRAPHIE

[26] P. Chhawchharia, D. K. W. Cheng, and Y. S. Lee, “On the performance improvement for design

optimization of BUCK convertors,” inProc. of the IEEE International Conference on Power

Electronics and Drive Systems, vol. 2, Singapour, 1997, pp. 570–575.

[27] R. Redl, B. P. Erisman, and Z. Zansky, “Optimizing the load transient response of the BUCK

converter,” inProc. of the IEEE Applied Power Electronics Conference and Exposition, vol. 1,

Anaheim, California, USA, 1998, pp. 170–176.

[28] S. Buso, “Design of a robust voltage controller for a BUCK-BOOST converter using /spl

mu/-synthesis,”IEEE Transactions on Control Systems Technology, vol. 7, no. 2, pp. 222–229,

1999.

[29] R. W. Ashton, J. G. Ciezki, and M. G. Badorf, “The synthesis and hardware validation of

DC-to-DC converter feedback controls,” inProc. of the IEEE Power Electronics Specialist’s

Conference, vol. 1, Fukuoka, Japon, 1998, pp. 65–71.

[30] Y. Berkovich and A. Ioinovici, “Large-signal stability-oriented design of BOOST regulators

based on a lyapunov criterion with nonlinear integral,”IEEE Transactions on Circuits and

Systems I : Fundamental Theory and Applications, vol. 49, no. 1, pp. 1610–1619, 2002.

[31] B. Choi, J. Kim, B. H. Cho, S. Choi, and C. M. Wildrick, “Designing control loop for DC-to-

DC converters loaded with unknown ac dynamics,”IEEE Transactions on Industrial Electro-

nics, vol. 17, no. 1, pp. 925–932, 2002.

[32] D. C. Hamill and D. J. Jeffries, “Subharmonics and chaos in a controlled switched-mode power

converter,”IEEE Transactions on Circuits and Systems, vol. 35, no. 8, pp. 1054–1061, 1988.

[33] J. H. B. Deane and D. C. Hamill, “Instability, subharmonics and chaos in power electronic sys-

tems,” inProc. of the IEEE Power Electronics Specialist’s Conference, Milwaukee, Wisconsin,

USA, 1989, pp. 260–268.

[34] F. D. Tan and R. S. Ramshaw, “Instabilities of a BOOST converter system under large pa-

rameter variations,” inProc. of the IEEE Power Electronics Specialist’s Conference, vol. 4,

Milwaukee, Wisconsin, USA, 1989, pp. 442–449.

[35] J. R. Wood, “Chaos : a real phenomenon in power electronics,” inProc. of the IEEE Applied

Power Electronics Conference and Exposition, Baltimore, Maryland, USA, 1989, pp. 115–124.

[36] D. Borojevic, “Future converters, circuits and system integration,”Proceedings of International

Workshop on the Future of Electronic Power Processing and Conversion, pp. 327–333, 1998.

[37] J. A. Ferreira, “Engineering science considerations for integration and packaging,” inProc. of

the IEEE Power Electronics Specialist’s Conference, Galway, Irelande, 2000, pp. 12–16.

[38] K. Shenai, “Made-to-order power electronics,”IEEE Spectrum, vol. 37, no. 7, pp. 50–55, 2000.



7 BIBLIOGRAPHIE

[39] T. Sakurai, “Perspectives on power-aware electronics,” inProc. of the IEEE International Solid-

State Circuits Conference, vol. 1, San Francisco, USA, 2003, pp. 26–29.

[40] MARLOW. (2002) A comprehensive bibliography on low-power design. Consulté le 14 mai

2003. [en ligne]. Disponible : www.lowpower.org

[41] Y. Nakagome, M. Horiguchi, T. Kawahara, and K. Itoh, “Review and prospects of low-voltage

RAM circuits,” IBM Journal of R&D, vol. 47, no. 5/6, pp. 525–552, Sept/Nov 2003.

[42] P. T. Krein and R. M. Bass, “Types of instabilities encountered in simple power electronic

systems,” inProc. of the IEEE Power Electronics Specialist’s Conference, San Antonio, Texas,

USA, Juin 1990, pp. 191–194.

[43] R. N. Madan,Chua’s circuit : a paradigm of chaos. New-York : World Scientific Publishing,

1993.

[44] J. H. B. Deane and D. C. Hamill, “Analysis, simulation and experimental study of chaos in the

buck converter,” inProc. of the IEEE Power Electronics Specialist’s Conference, San Antonio,

Texas USA, 1990, pp. 491–498.

[45] Y. H. Lim and D. C. Hamill, “Problems of computing lyapunov exponents in power electro-

nics,” in Proc. of the IEEE International Symposium on Circuits and Systems, vol. 5, Orlando,

Florida, USA, 1999, pp. 297–301.

[46] D. Kimhi and S. Ben-Yaakov, “A spice model for current mode PWM converters operating

under continuous inductor current conditions,”IEEE Transactions on Power Electronics, vol. 6,

no. 2, pp. 281–286, 1991.

[47] R. B. Ridley, “A new, continuous-time model for current-mode control power convertors,”


[48] D. Maksimovic and S. Cuk, “A unified analysis of PWM converters in discontinuous modes,”


[49] F. Huliehel and S. Ben-Yaakov, “Low-frequency sampled-data models of switched mode DC-

DC converters,”IEEE Transactions on Power Electronics, vol. 6, no. 1, pp. 55–61, 1991.

[50] J. White and S. B. Leeb, “An envelope-following approach to switching power converter simu-

lation,” IEEE Transactions on Power Electronics, vol. 6, no. 2, pp. 303–307, 1991.

[51] S. B. Leeb, J. L. Kirtley, and G. C. Verghese, “Recognition of dynamic patterns in DC-DC

switching converters,”IEEE Transactions on Power Electronics, vol. 6, no. 2, pp. 296–302,

1991.

[52] S. Pavljasevic and D. Maksimovic, “Using a discrete-time model for large-signal analysis of a

current-programmed BOOST converter,” inProc. of the IEEE Power Electronics Specialist’s

Conference, Boston, Ma., USA, 1991, pp. 715–720.



7 BIBLIOGRAPHIE

[53] D. C. Hamill, J. H. B. Deane, and D. J. Jefferies, “Modeling of chaotic DC-DC converters

by iterated nonlinear mappings,”IEEE Transactions on Power Electronics, vol. 7, no. 1, pp.

25–36, 1992.

[54] C. C. Chan and K. T. Chau, “A fast and exact time-domain simulation of switched-mode power

regulators,”IEEE Transactions on Industrial Electronics, vol. 39, no. 4, pp. 341–350, 1992.

[55] D. G. Bedrosian and J. Vlach, “Time-domain analysis of networks with internally controlled

switches,”IEEE Transactions on Circuits and Systems I : Fundamental Theory and Applica-

tions, vol. 39, no. 3, pp. 199–212, 1992.

[56] J. H. B. Deane, “Chaos in a current-mode controlled BOOST DC-DC converter,”IEEE Tran-

sactions on Circuits and Systems I : Fundamental Theory and Applications, vol. 39, no. 8, pp.

680–683, 1992.

[57] D. C. Hamill, “Learning about chaotic circuits with spice,”IEEE Transactions on Education,

vol. 36, no. 1, pp. 28–35, 1993.

[58] W. K. Tam, K. W. Siu, and Y. S. Lee, “A computer-aided design environment for switch-mode

power supplies,” inIEEE Conference Record of the Power Conversion Conference, Yokohama,

Japon, Avril. 1993, pp. 496–501.

[59] C. C. Chan and K. T. Chau, “A fast large-signal simulation of pulse width-modulated power

converters,” inProc. of the IEEE Power Electronics Specialist’s Conference, vol. 4, Seattle,

1993, pp. 373–379.

[60] A. Brambilla and E. Dallago, “A method for simulation of switching DC-DC power supplies,”

in Proc. of the IEEE International Symposium on Circuits and Systems, vol. 4, Chicago, Il.,

USA, 1993, pp. 2664–2667.

[61] P. Pejovic and D. Maksimovic, “A method for fast time-domain simulation of networks with

switches,”IEEE Transactions on Power Electronics, vol. 9, no. 4, pp. 449–456, 1994.

[62] K. M. Smedley and S. Cuk, “Switching flow-graph nonlinear modeling technique,”IEEE Tran-

sactions on Power Electronics, vol. 9, no. 4, pp. 405–413, 1994.

[63] K. Chakrabarty, G. Poddar, and S. Banerjee, “Bifurcation behavior of the buck converter,”IEEE

Transactions on Power Electronics, vol. 11, no. 3, pp. 439–447, 1996.

[64] Y. H. Lim and D. C. Hamill, “Nonlinear phenomena in a model spacecraft power system,”

Workshop on Computers in Power Electronics, pp. 169–175, 1998.

[65] S. Banerjee and K. Chakrabarty, “Nonlinear modeling and bifurcations in the BOOST conver-

ter,” IEEE Transactions on Power Electronics, vol. 13, no. 2, pp. 252–260, 1998.



7 BIBLIOGRAPHIE

[66] Y. M. Lai, C. K. Tse, and C. H. Szeto, “A computer method for modelling periodically swit-

ched networks,” inProc. of the IEEE Power Electronics Specialist’s Conference, vol. 2, Tapei,

Taiwan, 1994, pp. 1297–1302.

[67] C. K. Tse, “Flip bifurcation and chaos in three-state BOOST switching regulators,”IEEE

Transactions on Circuits and Systems I : Fundamental Theory and Applications, vol. 41, no. 1,

pp. 16–23, 1994.

[68] C. K. Tse, “Chaos from a BUCK switching regulator operating in discontinuous mode,”Inter-

national J. Circuit Theory Appl., vol. 22, no. 4, pp. 263–278, 1994.

[69] C. K. Tse and N. K. Poon, “Nullor-based design of compensators for fast transient recovery of

switching regulators,”IEEE Transactions on Circuits and Systems I : Fundamental Theory and


[70] C. K. Tse, S. C. Fung, and M. W. Kwan, “Experimental confirmation of chaos in a current-

programmed cuk converter,”IEEE Transactions on Circuits and Systems I : Fundamental

Theory and Applications, vol. 43, no. 7, pp. 605–608, 1996.

[71] C. K. Tse, “Zero-order switching networks and their applications to power factor correction

in switching converters,”IEEE Transactions on Circuits and Systems I : Fundamental Theory

and Applications, vol. 44, no. 8, pp. 605–608, 1997.

[72] W. C. Y. Chan and C. K. Tse, “Study of bifurcations in current-programmed DC-DC BOOST

converters : from quasi-periodicity to period-doubling,”IEEE Transactions on Circuits and

Systems I : Fundamental Theory and Applications, vol. 44, no. 12, pp. 1129–1142, 1997.

[73] C. K. Tse, Y. M. Lai, and H. H. C. Iu, “Hopf bifurcation and chaos in a free-running current-

controlled cuk switching regulator,”IEEE Transactions on Circuits and Systems I : Fundamen-

tal Theory and Applications, vol. 47, no. 4, pp. 448–457, 2000.

[74] H. H. C. Iu and C. K. Tse, “Study of low-frequency bifurcation phenomena of a parallel-

connected BOOST converter system via simple averaged models,”IEEE Transactions on Cir-

cuits and Systems I : Fundamental Theory and Applications, vol. 50, no. 5, pp. 679–685, 2003.

[75] M. Yue, H. Kawakami, and C. K. Tse, “Analysis of bifurcation in switched dynamical systems

with periodically moving borders : Application to power converters,” inProc. of the IEEE

International Symposium on Circuits and Systems, vol. 4, Vancouver, Canada, 2004, pp. 701–

704.

[76] M. D. Bernardo, F. Garofalo, L. Glielmo, and F. Vasca, “Quasi-periodic behaviors in DC/DC

converters,” inProc. of the IEEE Power Electronics Specialist’s Conference, vol. 2, Baveno,

Italie, 1996, pp. 1376–1381.



7 BIBLIOGRAPHIE

[77] M. D. Bernardo and F. Vasca, “Discrete-time maps for the analysis of bifurcations and chaos in

DC/DC converters,”IEEE Transactions on Circuits and Systems I : Fundamental Theory and


[78] M. D. Bernardo, C. J. Budd, and A. R. Champneys, “Corner collision implies border collision,”

Physica D, vol. 154, no. 3-4, pp. 171–194, 2001.

[79] M. D. Bernardo, C. J. Budd, and A. R. Champneys, “Grazing and border-collision in piecewise-

smooth systems : a unified analytical framework,”Physical Review Letters, vol. 86, pp. 2553–

2561, 2001.

[80] M. D. Bernardo, K. H. Johansson, and F. Vasca, “Self-oscillations in relay feedback systems :

symmetry and bifurcations,”Int. J. Bifurcations and Chaos, vol. 11, pp. 1121–1140, 2001.

[81] S. K. Mazumder, A. H. Nayfeh, and D. Borojevic, “A novel approach to the stability analysis of

BOOST power-factor-correction circuits,” inProc. of the IEEE Power Electronics Specialist’s

Conference, vol. 3, Vancouver, Canada, 2001, pp. 1719–1724.

[82] K. Chakrabarty, G. Podder, and S. Banerjee, “Bifurcation behavior of BUCK converter,”IEEE

Transactions on Power Electronics, vol. 11, no. 3, pp. 439–447, 1996.

[83] M. D. Bernardo, F. Garofalo, L. Glielmo, and F. Vasca, “Quasi periodic behaviors in DC/DC

converters,”IEEE Transactions on Power Electronics, vol. 2, pp. 1378–1381, 1996.

[84] E. Fossas and G. Olivar, “Study of chaos in the buck converter,”IEEE Transactions on Circuits

and Systems I : Fundamental Theory and Applications, vol. 43, no. 1, pp. 13–25, 1996.

[85] M. Ohnishi and N. Inaba, “A singular bifurcation into instant chaos in a piecewise-linear cir-

cuit,” IEEE Transactions on Circuits and Systems, vol. 41, no. 6, pp. 433–442, 1994.

[86] D. M. Wolf, M. Verghese, and S. R. Sanders, “Bifurcation of power electronic circuits,”Journal

of Franklin Institute, vol. 331, no. 6, pp. 957–999, 1994.

[87] R. D. Middlebrook, “Input filter considerations in design and application of switching regula-

tors,” in Proceedings of IEEE Industry Application Conference, Chicago, Il., USA, 1976, pp.

91–107.

[88] S. Jalali, I. Dobson, R. H. Lasseter, and G. Venkataramanan, “Switching time bifurcation in thy-

ristor controlled reactor,”IEEE Transactions on Circuits and Systems I : Fundamental Theory


[89] A. Sangswang and C. O. Nwankpa, “Effects of switching-time uncertainties on pulsewidth-

modulated power converters : Modeling and analysis,”IEEE Transactions on Circuits and

Systems, vol. 50, no. 8, pp. 1006–1012, 2003.



7 BIBLIOGRAPHIE

[90] Z. Süto, I. Nagy, and E. Massada, “Avoiding chaotic processes in current control ac drive,” in

Proc. of the IEEE Power Electronics Specialist’s Conference, vol. 1, Fukuoka, Japon, 1998, pp.

255–261.

[91] H. H. C. Iu and C. K. Tse, “Instability and bifurcation in parallel-connected BUCK converters

under a master-slave current-sharing scheme,” inProc. of the IEEE Power Electronics Specia-

list’s Conference, vol. 2, Galway, Irelande, 2000, pp. 708–713.

[92] T. Suzuki and T. Saito, “On fundamental bifurcations from a hysteresis hyperchaos generator,”

IEEE Transactions on Circuits and Systems, vol. 41, no. 12, pp. 876–884, 1994.

[93] T. Tsubone and T. Saito, “Hyperchaos from a 4-d manifold piecewise-linear system,”IEEE

Transactions on Circuits and Systems, vol. 45, no. 9, pp. 889–894, 1998.

[94] G. Poddar, K. Chakrabarty, and S. Banerjee, “Experimental control of chaotic behavior of buck

converter,”IEEE Transactions on Circuits and Systems I : Fundamental Theory and Applica-

tions, vol. 42, no. 8, pp. 502–504, 1995.

[95] G. Poddar, K. Chakrabarty, and S. Banerjee, “Control of chaos in DC-DC converters,”IEEE

Transactions on Circuits and Systems I : Fundamental Theory and Applications, vol. 45, no. 6,

pp. 672–676, 1998.

[96] C. Vlad, S. Lungu, D. Petreus, and C. Farcas, “Controlling chaos in buck converters,”Proc. of

the IEEE International Conference on Electronics, Circuits and Systems, vol. 1, pp. 157–160,

1999.

[97] T. Saito, H. Torikai, and W. Schwarz, “Switched dynamical systems with double periodic in-

puts : an analysis tool and its application to the buck-boost converter,”IEEE Transactions on

Circuits and Systems I : Fundamental Theory and Applications, vol. 47, no. 7, pp. 1038–1046,

2000.

[98] T. Saito, H. Torikai, and Y. Nomoto, “A buck-boost converter controlled by periodic inputs,”

in Proc. of the IEEE International Symposium on Circuits and Systems, vol. 1, Genève, Suisse,

2000, pp. 507–510.

[99] C.-C. Fang and E. H. Abed, “Harmonic balance analysis and control of period doubling bi-

furcation in buck converters,” inProc. of the IEEE International Symposium on Circuits and

Systems, vol. 2, Scottsdale, Arizona, USA, 2001, pp. 209–212.

[100] S. Banerjee, “Coexisting attractors, chaotic saddles, and fractal basins in a power electronic

circuit,” IEEE Transactions on Circuits and Systems I : Fundamental Theory and Applications,

vol. 44, no. 9, pp. 847–849, 1997.



7 BIBLIOGRAPHIE

[101] J. Calvente, F. Guinjoan, L. Martinez, and A. Poveda, “Subharmonics, bifurcations and chaos

in a sliding-mode controlled BOOST switching regulator,” inProc. of the IEEE International

Symposium on Circuits and Systems, vol. 1, Atlanta, OR, 1996, pp. 573–576.

[102] G. Yuan, S. Banerjee, E. Ott, and J. A. Yorke, “Border-collision bifurcations in the BUCK

converter,”IEEE Transactions on Circuits and Systems I : Fundamental Theory and Applica-

tions, vol. 45, no. 7, pp. 707–716, 1998.

[103] A. E. Aroudi and R. Leyva, “Quasi-periodic route to chaos in a PWM voltage-controlled DC-

DC BOOST converter,”IEEE Transactions on Circuits and Systems I : Fundamental Theory


[104] O. Woywode, J. Weber, H. Guldner, A. L. Baranovski, and W. Schwarz, “Bifurcation and sta-

tistical analysis of DC-DC converters,”IEEE Transactions on Circuits and Systems I : Funda-

mental Theory and Applications, vol. 50, no. 8, pp. 1072–1080, 2003.

[105] I. Flegar, D. Pelin, and D. Zacek, “Bifurcation diagrams of the BUCK converter,” inProc.

of the IEEE International Conference on Electronics, Circuits and Systems, vol. 3, 2002, pp.

975–978.

[106] A. B. Nordmark, “Non-periodic motion caused by grazing incidence in impact oscillators,”

Journal of Sound and Vibration, vol. 2, no. 175, pp. 279–297, 1991.

[107] M. I. Feigin, “Doubling of the oscillation period with C-bifurcation in piecewise continuous

systems,”Prikladnaya Matematika i Mekhanika, vol. 34, pp. 861–869, 1970, en Russe.

[108] M. I. Feigin, “On the generation of sets of subhaomonic modes in piecewise continuous sys-

tem,” Prikladnaya Matematika i Mekhanika, vol. 38, pp. 810–818, 1974, en Russe.

[109] M. I. Feigin, “On the structure of c-bifurcation boundaries of piecewise continuous systems,”

Prikladnaya Matematika i Mekhanika, vol. 42, pp. 820–829, 1978, en Russe.

[110] L. E. Nusse and J. A. Yorke, “Border-collision bifurcations for piecewise-smooth one-

dimensional maps,”Int. J. of Bifurcation and Chaos, vol. 5, no. 1, pp. 189–207, 1995.

[111] L. E. Nusse and J. A. Yorke, “Border-collision bifurcations including ’period two to period

three’ for picewise smooth systems,”Physica D, vol. 57, pp. 39–57, 1992.

[112] M. di Bernardo, M. I. Feigin, S. J. Hogan, and M. E. Homer, “Local analysis of c-bifurcations

in n-dimensional piecewise smooth dynamical systems,”Chaos, Solitons and Fractals, vol. 10,

no. 11, pp. 1881–1908, 1999.

[113] T. Hikihara, M. Konaka, and Y. Ueda, “Controlling chaotic chattering in discontinuous swit-

ching mode of DC-DC buck converter,” inProc. of the IEEE Industrial Electronics Society

Annual Conference, vol. 4, 2000, pp. 2400–2406.



7 BIBLIOGRAPHIE

[114] A. F. Filippov and F. M. Arscott,Differential equations with discontinuous righthand sides, ser.

Mathematics and Its Application (soviet Series). Amsterdam : Kluwer Academic Publishers,

1988.

[115] D. Liberzon,Switching in Systems and Control, ser. Systems & Control : Foundations and

Applications. Boston, USA : Birkhauser, 2003.

[116] J. Lunze and J. Raisch,Discrete models for hybrid systems, ser. Modelling, Analysis, and De-

sign of Hybrid Systems. Dortmund, Germany : Springer, 2002, pp. 3–14.

[117] T. J. Koo and S. S. Sastry. (1991) EE291E : Hybridsystems. Berkeley, California, USA.

Consulté en Décembre 2002. [en ligne]. Disponible : http://robotics.eecs.berkeley.edu/~koo/

EE291E/

[118] S. Pettersson and B. Lennartson, “Stability and robustness for hybrid systems,” inProc. of the

IEEE Conference on Decision and Control, vol. 2, Kobe, Japan, Décembre 1996, pp. 1202–

1207.

[119] M. S. Branicky, “Multiple lyapunov functions and other analysis tools for switched and hybrid

systems,”IEEE Transactions on Automatic and Control, vol. 43, no. 4, pp. 475–482, 1998.

[120] M. Johansson and A. Rantzer, “Computation of piecewise quadratic lyapunov functions for

hybrid systems,”IEEE Transactions on Automatic and Control, vol. 43, no. 4, pp. 555–559,

1998.

[121] D. Liberzon and A. S. Morse, “Basic problems in stability and design of switched systems,”

IEEE Control Systems Magazine, vol. 19, no. 5, pp. 59–70, 1999.

[122] A. A. Agrachev and D. Liberzon, “Lie-algebraic conditions for exponential stability of swit-

ched systems,” inProc. of the IEEE Conference on Decision and Control, vol. 3, 1999, pp.

2679–2684.

[123] D. Liberzon, S. Morse, and J. Hespanha, “Stability of switched systems : a lie-algebraic condi-

tion,” Systems and Control Letters, vol. 37, no. 3, pp. 117–122, 1999.

[124] B. K. H. Wong, H. S. H. Chung, and S. T. S. Lee, “Computation of the cycle state-variable

sensitivity matrix of PWM DC/DC converters and its applications,”IEEE Transactions on

Circuits and Systems I : Fundamental Theory and Applications, vol. 47, no. 10, pp. 1542–

1548, 2000.

[125] A. Rantzer and M. Johansson, “Piecewise linear quadratic optimal control,”IEEE Transactions

on Automatic and Control, vol. 45, no. 4, pp. 629–637, 2000.

[126] I. A. Hiskens, “Stability of hybrid system limit cycles : application to the compass gait biped

robot,” in Proc. of the IEEE Conference on Decision and Control, vol. 1, Orlando, Florida,

2001, pp. 774–779.



7 BIBLIOGRAPHIE

[127] A. A. Agrachev and D. Liberzon, “Lie-algebraic stability criteria for switched systems,”Siam

J. Control Optim., vol. 40, no. 1, pp. 253–269, 2001.

[128] K. Wong, “Stability study of a voltage-mode BUCK regulator using system poles approach,”

in Proc. of the IEEE International Symposium on Circuits and Systems, vol. 5, Scottsdale,

Arizona, USA, 2002, pp. 817–820.

[129] M. Rubensson,Stability properties of switched dynamical systems, Chalmers University of

Technology, Control and Automation Laboratory, Goteborg, Sweden, 2003.

[130] M. Senesky, G. Eirea, and T. J. Koo, “Hybrid modelling and control of power electronics,”

Hybrid Systems : Computation and Control, pp. 466–481, 2003.

[131] M. Branicky, “Stability of switched and hybrid systems,” inProc. of the IEEE Conference on

Decision and Control, 1994, pp. 3498–3503.

[132] G. N. Davrazos and N. T. Koussoulas, “Stability analysis of networked hybrid systems,” in

International Federation of Automatic and Control, Barcelona, Espagne, 2002, cdrom.

[133] M. Senesky, G. Eirea, and T. J. Koo, “Hybrid modeling and control of power electronics,” in

Proc. of the Hybrid System Control Conference, 2003, pp. 450–465.

[134] A. J. Stratakos, S. R. Sanders, and R. W. Brodersen, “A low-voltage CMOS DC/DC converter

for a portable battery-operated system,” inProc. of the IEEE Power Electronics Specialist’s

Conference, Tapei, Taiwan, 1994, pp. 619–626.

[135] B. Arbetter, R. W. Erickson, and D. Maksimovic, “DC-DC converter design for battery-

operated systems,” inProc. of the IEEE Power Electronics Specialist’s Conference, vol. 1,

Atlanta, USA, 1995, pp. 103–105.

[136] R. W. Erickson and D. Maksimovic, “High efficiency DC-DC converters for battery-operated

systems with energy management,”Worldwide Wireless Communications, Annual Reviews on

Telecommunications, 1995.

[137] R. K. Williams, B. Mohandes, and C. Lee, “High-frequency DC/DC converter for lithium-

ion battery applications utilizes ultra-fast CBiC/D process technology,”Worldwide Wireless

Communications, Annual Reviews on Telecommunications, pp. 322–332, 1995.

[138] A. P. Dancy and A. P. Chandrakasan, “Ultra low power control circuits for PWM converters,”

in Proc. of the IEEE Power Electronics Specialist’s Conference, vol. 1, St Louis, USA, 1997,

pp. 21–27.

[139] Z. Xunwei, T. G. Wang, and F. C. Lee, “Optimizing design for low voltage DC-DC converters,”

in Proc. of the IEEE Applied Power Electronics Conference and Exposition, vol. 2, Atlanta,

Georgia, USA, 1997, pp. 612–616.



7 BIBLIOGRAPHIE

[140] T. G. Wang, Z. Xunwei, and F. C. Lee, “A low voltage high efficiency and high power density

DC/DC converter,” inProc. of the IEEE Power Electronics Specialist’s Conference, vol. 1,

Atlanta, Georgia, USA, 1997, pp. 240–245.

[141] J.Liu, Z.Chen, and Z.Du, “A new design of power supplies for pocket computer systems,”IEEE

Transactions on Industrial Electronics, vol. 45, no. 2, pp. 228–235, 1998.

[142] B. Arbetter and D. Maksimovic, “DC-DC converter with fast transient response and high effi-

ciency for low-voltage microprocessor loads,” inProc. of the IEEE Applied Power Electronics

Conference and Exposition, vol. 1, Anaheim, California, USA, Février 1998, pp. 156–162.

[143] A. Abedinpour and K. Shenai, “DC-DC power converter for monolithic implementation,” in

Proc. of the IEEE Industry Applications Society Annual Meeting, 2000, pp. 2471–2475.

[144] R. Strandberg and J. Yuan, “Analysis and implementation of a semi-integrated buck converter

with static feedback control,” inProc. of IEEE Midwest Symposium on Circuits and Systems,

2000, pp. 934–937.

[145] E. McShane and K. Shenai, “A CMOS monolithic 5MHZ, 5V, 250mA, 56% efficiency switch-

mode BOOST converter with dynamic PWM for embedded power management,” inProc. of

the IEEE Industry Applications Society Annual Meeting, 2001, pp. 653–657.

[146] N. Froehleke, D. Hahm, H. Mundinger, H. Njiende, and P. Wallmeier, “CAE-Tool for opti-

mizing development of swichted mode power supplies,” inProc. of the IEEE Applied Power

Electronics Conference and Exposition, vol. 2, Anaheim, California, USA, March 2001, pp.

752–758.

[147] S. Dhar and D. Maksimovic, “Switching regulator with dynamically adjustable supply voltage

for low power vlsi,” in Proc. of the IEEE Industrial Electronics Society Annual Conference,

vol. 3, Décembre 2001, pp. 1874–1879.

[148] H. Wetzel, N. Froehleke, F. Meier, and P. Ide, “Comparison of low-voltage topologies for vol-

tage regulator modules,” inProc. of the IEEE Industry Applications Society Annual Meeting,

2002, cdrom.

[149] S. Musunuri and P. L. Chapman, “Optimization issues for fully-integrated CMOS DC-DC

converters,” inProc. of the IEEE Industry Applications Society Annual Meeting, 2002, cdrom.

[150] CPES, “Center for power electronic systems : Annual report,”Virginia Tech Bradley Depart-

ment of Electrical & Computer Engineering, 2003.

[151] B. Sahu and G. A. Rincon-Mora, “A low voltage, dynamic, noninverting, synchronous buck-

boost converter for portable applications,”IEEE Transactions on Power Electronics, vol. 19,

no. 2, pp. 443–452, 2004.



7 BIBLIOGRAPHIE

[152] X. Duan, H. Deng, N. X. Sun, A. Q. Huang, and D. Y. Chen, “A high performance integrated

BOOST DC-DC converter for portable power supply,” inProc. of the IEEE Applied Power

Electronics Conference and Exposition, vol. 2, 2004, pp. 1039–1044.

[153] A. Fukui and J. Knight, “Design considerations for a 2 MHz synchronous BUCK converter

in CMOS,” Proc. of the IEEE International Symposium on Power Semiconductor Devices and

ICs, pp. 71–74, Mai 2004.

[154] D. G. Berger and J. Knight, “Integrated DC-DC converter design for improved WCDMA

power amplifier efficiency in SIGE BiCMOS technology,”Proc. of International Symposium

on Low-Power Electronic Devices, pp. 449–454, 2003.

[155] G. Li, L. Qinghua, and S. Zhibiao, “A new design strategy for the monolithic BUCK converter,”

Proc. of the IEEE Power Electronics and Motion Control Conference, vol. 1, pp. 192–196,

2004.

[156] V. Kursun, S. G. Narendra, V. K. De, and E. G. Friedman, “Low-voltage-swing monolithic

DC-DC conversion,”IEEE Transactions on Circuits and Systems II : Analog and Digital Pro-

cessing, vol. 51, no. 5, pp. 241–248, 2004.

[157] C. Hamon, “Etude de régulateurs linéaires et à découpage intégrés : Application à la téléphonie

portable,” Ph.D. dissertation, Université Joseph Fourier, Grenoble, 2001.

[158] V. R. Kasulasrinivas and H. W. Carter, “Modeling and simulating semiconductor devices using

VHDL-AMS,” in Proc. of IEEE International Workshop on Behavioral Modeling and Simu-

lation, 2000, pp. 22–27.

[159] A. S. Kashyap, C. Vemulapally, and H. A. Mantooth, “VHDL-AMS modeling of silicon car-

bide power semiconductor devices,” inProc. of IEEE International Workshop on Computers in

Power Electronics, Août. 2004, pp. 50–54.

[160] P. Desgreys, Y. Hervé, J. Oudinot, S. Snaidero, and M. Karray, “SOC modelling for virtual

prototyping with VHDL-AMS,” in Proc. of Forum on Specifications & Design Languages,

Lille, France, Septembre 2004, cdrom.

[161] Y. Hervé,VHDL-AMS - Applications et enjeux industriels. Paris : Dunod, 2002.

[162] C.-C. Fang and E. H. Abed, “Sampled-data modeling and analysis of closed-loop PWM DC-

DC converters,” inProc. of the IEEE International Symposium on Circuits and Systems, vol. 5,

1999, pp. 110–115.

[163] C.-C. Fang and E. H. Abed, “Analysis and control of period doubling bifurcation in BUCK

converters using harmonic balance,” Institute for Systems Research, University of Maryland,

Tech. Rep. T.R. 98-50, 1998. [en ligne]. Disponible : www.isr.umd.edu



7 BIBLIOGRAPHIE

[164] C.-C. Fang and E. H. Abed, “Feedback dtabilization of PWM DC-DC converters,” Institute

for Systems Research, University of Maryland, Tech. Rep. T.R. 98-51, 1998. [en ligne].

Disponible : www.isr.umd.edu

[165] C.-C. Fang and E. H. Abed, “Sampled-data modeling, analysis and control of load-resonant

DC-DC converters in variable frequency operation,” Institute for Systems Research, University

of Maryland, Tech. Rep. T.R. 98-53, 1998. [en ligne]. Disponible : www.isr.umd.edu

[166] C.-C. Fang and E. H. Abed, “Sampled-data modeling and analysis of PWM DC-DC

converters part I. closed-loop circuits,” Institute for Systems Research, University of

Maryland, Tech. Rep. T.R. 98-54, 1998. [en ligne]. Disponible : www.isr.umd.edu


converters part II. the power stage,” Institute for Systems Research, University of Maryland,



converters under hysteretic control,” Institute for Systems Research, University of Maryland,


[169] C.-C. Fang and E. H. Abed, “Sampled-data modeling and analysis of closed-loop PWM

DC-DC converters,” Institute for Systems Research, University of Maryland, Tech. Rep. T.R.

99-24, 1999. [en ligne]. Disponible : www.isr.umd.edu

[170] C.-C. Fang and E. H. Abed, “Sampled-data modeling and analysis of the power stage of PWM

DC-DC converters,” Institute for Systems Research, University of Maryland, Tech. Rep. T.R.

99-25, 1999. [en ligne]. Disponible : www.isr.umd.edu

[171] C.-C. Fang and E. H. Abed, “Local bifurcations in PWM DC-DC converters,” Institute

for Systems Research, University of Maryland, Tech. Rep. T.R. 99-5, 1999. [en ligne].

Disponible : www.isr.umd.edu

[172] C.-C. Fang and E. H. Abed, “Poles and zeros for sampled-data duty-ratio-to-output dynamics

of buck and BOOST converters,” Institute for Systems Research, University of Maryland,


[173] S. Trochut, “Auto ajustement RC,” en français Brevet 04 13 286, 2004, STMicroelectronics

SA.

[174] H. Verhoven, “Amplificateurs opérationnels : la précision est à l’ordre du jour,”Electronique,

no. 156, pp. 40–43, 2005.

[175] D. Sprock and P. Hsu, “Predictive discrete time control of switch-mode applications,” inProc.

of the IEEE Power Electronics Specialist’s Conference, vol. 1, St Louis, USA, 1997, pp. 175–

181.



7 BIBLIOGRAPHIE

[176] M. M. Islam, D. R. Allee, S. Konasani, and A. A. Rodriguez, “A low-cost digital controller for

a switching DC converter with improved voltage regulation,”IEEE Power Electronics Letters,

vol. 2, no. 4, pp. 121–124, 2004.

[177] S. Saggini, M. Ghioni, and A. Geraci, “An innovative digital control architecture for low-

voltage, high-current DC/DC converters with tight voltage regulation,”IEEE Transactions on


[178] P. Henrici,Applied and Computational Complex Analysis. New-York : Wiley, 1988-1994, 3

tomes.

[179] B. Candelpergher,Fonctions d’une variable complexe. Paris : Armand Colin, 1995.



7 BIBLIOGRAPHIE



Annexes



A SYSTÈMES LINÉAIRES

A Systèmes linéaires

Sommaire

A.1 Rappels d’automatique sur les systèmes linéaires . . . . . . . . . . . . . . . . . 145

A.2 Système linéaire . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 146

A.3 Système continu . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 146

A.4 Système invariant . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 146

A.5 Représentation d’un système linéaire continu et invariant : Notion de fonction

de transfert . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 147

A.1 Rappels d’automatique sur les systèmes linéaires

Un système est un dispositif isolé soumis aux lois de la physique et caractérisé par certaines

grandeurs. Dans les systèmes à une variable, on s’intéresse à la relation entre une grandeur particulière

ou entrée principalee(t), correspondant à une action extérieure s’exerçant sur le système, et une des

grandeurs de de sortie caractérisant son état, que l’on désigne pars(t). L’application au système des

lois de la physique conduit à l’établissement d’une certaine relation entree(t) et s(t).

Les autres grandeurs qui possèdent une action sur le système et qui sont susceptibles par consé-

quent de modifier la relation existant entree(t) et s(t) sont appelées perturbations.

e(t)Système

s(t)

Perturbations

La représentation despetits signauximplique les hypothèses suivantes :

1. le système est linéaire,

2. le système est continu,

3. le système est invariant.




A.2 Système linéaire

A.2.1 Définition

Un système physique est linéaire si la relation entre les grandeurs d’entrée et la ou les grandeurs

de sortie est un système d’équations différentielles linéaires.

A.2.2 Principe de superposition

L’hypothèse de linéarité entraîne le principe de superposition : la grandeur de sortieScorrespon-

dant à la somme de plusieurs entréee1+e2+ ::: est égale à la sommes1+ s2+ ::: des grandeurs de

sorties1, s2, ... correspondant respectivement à chacune des entréese1, e2, ...

A.2.3 Limites de validité de l’hypothèse de linéarité

Bien que les systèmes physiques ne soient pas considérés comme linéaires, si l’amplitude et la

fréquence du signal appliqué à leur entrée sont comprises entre certaines limites qui définissent ce que

l’on appelle leur domaine de linéarité (notion de point de fonctionnement), le système est linéaire.

A.3 Système continu

Un système physique est dit continu si toutes les grandeurs qui le caractérisent sont de nature

continue : l’information que représente ces grandeurs est disponible à chaque instant et peut prendre

toutes les valeurs possibles entre deux limites. Leur évolution dans le temps est un signal continu au

sens mathématique du terme.

A.4 Système invariant

Un système est dit invariant s’il obéit à la loi suivante :

e(t+τ) e(t+τ)e(t) s(t)

FIG. A.1: Système invariant




A.5 Représentation d’un système linéaire continu et invariant :

Notion de fonction de transfert

On représente classiquement l’évolution d’un système dynamique par une équation différentielle

à coefficients constants liant les grandeurs d’entrée-sortie.

andns(t)

dtn+ :::+a0s(t) = bm

dme(t)dtm

+ :::+b0e(t) (A.1)

La réalisabilité physique impose d’avoirm< n. n est appelé l’ordre du système. Partant de conditions

initiales nulles (système au repos à l’origine), par transformation de Laplace, l’équation ci-dessus

devient :

anpnS(p)+ :::+a0S(p) = bmpmE(p)+ :::+b0E(p) soitS(p)E(p)

=

m

∑i=0

bi pi

n

∑j=0

aj pj= H(p)

H(p) s’appelle la fonction de transfert ou la transmittance du système. Elle s’exprime donc simplement

par le rapport de deux polynômes enp construits à partir des cœfficients de l’équation différentielle.

Si à l’instantt = 0, l’entrée et la sortie du système ont des valeurse0 ets0 non nulles, la transformée

de Laplace de la sorties(t) est de la forme :

S(p) =

m

∑i=0

bi pi

n

∑j=0

aj pjE(p)+

P(p)n

∑j=0

aj pj

où P(p) est un polynôme enp dépendant des valeurs dee0, s0 et de leurs dérivées successives à

l’instant t = 0.

Ainsi dans ce cas on ne peut pas définir la fonction de transfert du système. Cependant, si au

moment de l’application du signale(t), les signauxe0(t) et s0(t) à l’entrée et à la sortie du système

(c’est à dire les conditions initiales) sont des fonctions connues du temps, la sortie réelle du système

est d’après le principe de superposition :

s1(t) = s(t)+s0(t)

avecs(t) la réponse à l’entréee(t) pour des conditions initiales nulles. Appliquer à l’équation A.1 la

transformée de Laplace sans se préoccuper des conditions initiales revient donc simplement à prendre




comme variables, non les grandeurs d’entrée et de sortie réellese1(t) ets1(t), mais les variationse(t)

et s(t) de ces grandeurs par rapport aux fonctionse0(t) et s0(t).

Dans une boucle de régulation (fig. A.2), il faut s’assurer que le système soit stable, et que soumis à

des perturbations, il ne tardera trop à se rétablir (suffisamment vite par rapport à la vitesse d’évolution

du système), ou même ne divergera pas.

−+ H(p)

E S

FIG. A.2: Système bouclé

Pour le système considéré, la fonction de transfert en boucle fermée et la fonction de transfert en

boucle ouverte sont :

FTBF =H(p)

1+H(p)et FTBO= H(p)

Pour ce système bouclé, l’équation caractéristique est∆ = 1+H(p). Pour∆ = 0 (toute cette étude

se faisant autour du point critique1, i.e. H(p) = 1), le système diverge (instabilité). Du fait de

limitations physiques telles que la saturation des composants, le système ne diverge pas à l’infini.

Cependant il peut très bien rester bloqué dans un mode de fonctionnement totalement incontrôlable.



B ARCHITECTURES DES RÉGULATEURS À DÉCOUPAGE

BArchitectures des régulateurs à décou-

page

Sommaire

B.1 Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 149

B.2 Convertisseur Buck . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 150

B.3 Convertisseur Boost . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 152

B.4 Convertisseur Buck-Boost . . .. . . . . . . . . . . . . . . . . . . . . . . . . . . 155

B.1 Description

Très généralement, un convertisseur statique est une interface entre deux sources d’énergie élec-

trique. Sa vocation première est de contrôler le transfert d’énergie entre ces deux sources.

Les "SMPS" étudiés font partie des convertisseurs statiques d’énergie employant les principes de

la commutation. Les alimentations, que l’on trouve usuellement à partir de quelques dizaines de Watts

jusqu’à de très fortes puissance (traction ferroviaire), ont montré leur intérêt grâce au principe même

de la commutation qui induit un rendement théorique unitaire. En très faible puissance, cet avantage

se trouve amoindri par la part relative plus importante des pertes par commutation. L’étude est limitée

aux convertisseurs "continu-continu", non isolés galvaniquement.

Les régulateurs à découpage en question, sont des systèmes rebouclés. Comme dans tous systèmes

rebouclés, une analyse de type linéaire (basée sur la transformée de Laplace et les fonctions de trans-

fert) peut être faite autour d’un point de fonctionnement. Ce point donne lieux à des limitations dont

on reparlera plus tard. Un régulateur à découpage est composé de deux étages : un étage de puissance

et un circuit de contrôle. L’étage de puissance réalise la conversion de puissance depuis la source de

tension en entrée vers la sortie. L’étage de contrôle (i.e. circuit de contrôle) reboucle le système en

comparant la tension de sortie à une consigne (la tension de référence).

La figure B.1 montre la structure d’un régulateur à modulation de largeur d’impulsion (modulation

PWM).

– Vi représente la tension d’entrée. Pour notre application, il s’agit de la tension de batterie.

– Vsreprésente la tension de sortie du régulateur.




– Verr représente le signal d’erreur (i.e. le signal de commande).

– Vref représente la tension de consigne. A l’état d’équilibre, on doit avoirVs=Vre f.

Vs

Verr

Vref

Vi

Modulateur

PWM

Etage de

Puissance

Amplificateur

d’ErreurEtage de contrôle

FIG. B.1: Schéma de principe d’un régulateur à découpage

La figure B.2 montre l’équivalent du régulateur de la figure B.1 du point de vue despetits signaux.

La grandeur Vbat disparaît. Elle n’est plus considérée comme une entrée du système. Le synchroni-

sateur disparaît aussi. Il est en fait intégré dans le bloc étage de puissance. Toutes ces modifications

seront expliquées au cours de la partie sur la mise en oeuvre.

α Vs

COMPENSATION

ETAGE deVerr

PUISSANCEPWM

Vref

−

FIG. B.2: Régulateur à découpage intégré du point des petits signaux

B.2 Convertisseur Buck

B.2.1 Architecture du régulateur

Le régulateur (fig. B.3) est composé de deux parties comme précisé sur la figure B.1. Nous retrou-

vons l’étage de puissance composé d’un transistor MOS à canal P (PMOS) et d’un transistor MOS

à canal N (NMOS). L’étage de contrôle est composé d’un amplificateur d’erreur et d’un modulateur

à largeur d’impulsion. l’étage de contrôle regroupe le modulateur PWM et l’amplificateur d’erreur.

L’étage de puissance est composé du filtre de sortie et du synchronisateur.




PWM

Vramp

Verr

Vbat

NMOS

PMOS

Vs

Inte

rrup

teur

s

+

−−

+

C11

R21

Etage de contrôle

RL L

Amplificateur d’erreur

C21

C

Rc

Buffer

Buffer

R12

R11

Filtre de sortie

Etage de puissance

Logique

Synchronisateur

Vref

Modulateur PWM

R

FIG. B.3: Schéma de principe d’un régulateur Buck

B.2.2 Principe de fonctionnement

Un tel régulateur possède deux modes de fonctionnement. On distingue lemode continuet lemode

discontinu. En mode continu, le courant dans l’inductance n’est jamais nul. Par conséquent, en mode

discontinu, le courant est nul pendant une fraction de la période. Le régulateur peut donc effectuer

trois phases de conduction au cours d’une même période s’il est en mode discontinu et seulement

deux phases s’il est en mode continu :

1. Charge de l’inductance (fig. B.4 transfert d’énergie depuis la batterie vers la self). Le PMOS

est fermé. La batterie fournit de l’énergie à la chargeRet à l’inductanceL.

2. Décharge de l’inductance sur la sortie (fig. B.5). Lors du blocage du PMOS, la diode de roue

libre du NMOS assure la continuité du courant et la décharge de l’inductance en attendant la

fermeture NMOS. Une fois le NMOS fermé, la résistance de canal du transistor étant beaucoup

plus faible que celle de la diode, le courant passe donc au travers du NMOS.

3. La diode du NMOS sert de diode de roue libre, et reboucle le chemin du courant (fig. B.6).

Le PMOS et le NMOS sont bloqués. Pour éviter de décharger la capacité de sortie à travers le

NMOS, on bloque ce dernier. La diode de roue libre du NMOS assure la conduction pour un

éventuel courant résiduel.




Vbat

RonP

Rl L

C

RcR

FIG. B.4: Stockage d’énergie dans l’inductance

C

LRl

RonN RRc

FIG. B.5: Restitution de l’énergie stockée dans l’inductance

La figure B.7 récapitule les points précédents.

B.3 Convertisseur Boost


Le schéma de principe du régulateur est donné à la figure B.8. L’étage de puissance peut être

composé de deux manières différentes :

– un transistor NMOS et d’une diode de type Schottky.

Rl L

C

RcR

FIG. B.6: Conduction sur la diode naturelle du NMOS




t

Il

Vbat−Vs

L

αT T

Ilmax

Ilmin

Is

Vbat

t

NMOS

Vbat

t

PMOS

Il

Il

−Vd

(a) Conduction continue

t

PMOS

Vbat

t

NMOS

t

Vbat−Vs

L

αT T

Ilmin

IsIlmax Il

Il

Il

−Vd

Vbat

(b) Conduction discontinue

FIG. B.7: Différents modes de fonctionnement

– un transistor NMOS et un transistor PMOS dans le cadre d’une rectification synchrone.

L’étage de contrôle reste bien évidemment composé d’un amplificateur d’erreur et d’un modulateur à

largeur d’impulsion.

B.3.2 Principe de fonctionnement

On retrouve là encore des modes de fonctionnement : lemode continuet lemode discontinu. Dans

le cas du mode continu, deux phases de conduction sont présentes et trois phases le sont dans le cadre

du mode discontinu :

1. Charge de l’inductance (figure B.9 : transfert d’énergie depuis la batterie vers l’inductance). Le

NMOS est fermé. La self déconnectée de la charge stocke l’énergie.

2. Décharge de self à travers la charge (fig. B.10).

La figure B.11 récapitule les modes de fonctionnement.

3. Le NMOS reste bloqué et la diode empêche la sortie de se décharger.




Vs

Inte

rrup

teur

Verr

NMOS

Vbat

Vramp

PWM −

+

−

+

Synchronisateur

Etage de contrôle

Filtre de sortie

Logique

C21

C11 R11

Rc

C

R

D

Etage de puissance

Vref

Modulateur PWM

Buffer

LRL

FIG. B.8: Schéma de principe d’un régulateur Boost

R

C

RcRon

L Rl

Vs

Vc

Il

Vbat

FIG. B.9: Phase 1 : charge de l’inductance

Vbat

Rc

C

R

VcVs

VdRl RdL

Il

FIG. B.10: Phase 2 : décharge de l’inductance sur la sortie (rectification asynchrone)




t

IlLIlmax

Ilmin

Is

t

Il

t

IlPMOS

NMOS

αT T

Vs

VLX−Vs

(a) Conduction continue

t

L

t

Il

t

IlPMOS

NMOS

αT T

Vs

Ilmax

Is

Il

VLX−Vs

(b) Conduction discontinue

FIG. B.11: Différents modes de fonctionnement (rectification synchrone)

B.4 Convertisseur Buck-Boost

Le convertisseur Buck-Boost, comme son nom l’indique, est capable de travailler soit en élévateur

de tension (Boost), soit en abaisseur de tension (Buck). Son schéma de principe est donné figure B.12.


Le convertisseur comporte un pont en H. Ce type de montage permet d’avoir une tension de sortie

de même signe que la tension d’alimentation. L’usage d’un tel régulateur est recommandé quand

l’amplitude de la variation de la tension d’entrée encadre la tension de sortie :Vemin<Vs<Vemax.

Pour une utilisation de type Buck, les transistors M1 et M2 règlent le rapport cyclique, M3 est

toujours passant et M4 toujours bloqué.

Pour une utilisation de type Boost, les transistors M3 et M4 règlent le rapport cyclique, M1 est

toujours passant et M2 toujours bloqué.

Suivant l’utilisation demandée, les principes de fonctionnement restent identiques à ceux décrits

précédemment.




B1

B2

B3

B4

Vbat

−

+

−

+Err.

Vramp

Logique PWM

Interrupteurs

Vs

Etage de contrôle

Filtre de Sortie

Synchronisateur

M1

M2

M3

M4

Amp.

RRc

C

Vref

FIG. B.12: Schéma de principe d’un régulateur Buck-Boost



C ETUDE DU FILTRE R L C

C Etude du filtre R L C

Sommaire

C.1 Fonction de transfert . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 157

C.2 Matrices d’états . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 158

C.3 Etude fréquentielle . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 159

Le filtre de sortie du convertisseur est une partie essentielle. Les caractéristiques de ce filtre condi-

tionnent l’étude de stabilité et la performance de la boucle de régulation .

I SIU L V C

Z1

Z2

C RVsVe

LR L

C

LI

R C

FIG. C.1: Filtre RLC

C.1 Fonction de transfert

On note Z1 et Z2 deux impédances remarquables.

Z1(p) = RL +L p et Z2(p) =R

RC+

1C p

R+RC+

1C p

=R(1+RC C p)

1+(R+RC)C p

Ce qui donne finalement pour fonction de transfert :

H(p) =Z2(p)

Z1(p)+Z2(p)=

RR+RL

1+RC C p

1+ p

C

RC+

R RL

R+RL

+

LR+RL

+ p2 L C

R+RC

R+RL




C.2 Matrices d’états

Cette partie détaille le calcul qui permet l’obtention des matrices d’état du filtre RLC. Les deux

états choisis pour représenter le système sont : le courant dans l’inductance (IL) et la tension aux

bornes de la capacité (VC).

Expression des courants :

IC =C VC

Vs= R Is=VC+RC C VC d’où Is=VC+RC C VC

R

Si l’on écrit la somme des courants :

IL = IC+ IS on obtient IL =VC+RC C VC

R+C VC

Isolation de la dérivée de la tension aux bornes de la capacité :

VC =R

C(R+RC) IL 1

C(R+RC)VC

Expression de la mailleRL;L;C;RC :

Ve= RL IL +L IL +VC+RC C VC

Si VC est remplacé par sa valeur, on a :

Ve= RL IL +L IL +VC+RC C

R

C(R+RC) IL 1

C(R+RC)VC

Puis finalement :

IL =VeL IL

L

RL +

R RC

R+RC

VC

L

R

R+RC

Il ne reste plus qu’à exprimer la sortie :

Vs=VC+RC C VC

Et en remplaçantVC par sa valeur, on obtient :

Vs=VC+RC

R

R+RC IL 1

R+RCVC




Récapitulation sous forme matricielle :

"IL

VC

#=

2664

1L

RL +

R RC

R+RC

1

L

R

R+RC

1C

R(R+RC)

1C

1(R+RC)

3775"

IL

VC

#+

241

L0

35Ve

Vs=

R RC

R+RC

RR+RC

"IL

VC

#

C.3 Etude fréquentielle

−120

−80

−100

−40

−60

81

102

103

104

105

106

107

10 109

10

−160

deg

−140

1010

−40

−60

−80

−100

−120

−140

−160

−1805

106

107

108

1094

−20

0

20

Hz

db

0

10

Phase

1

Gain

102

Hz

103

0

10

−20

0

10

FIG. C.2: Diagramme de bode du filtre de sortie



D CALCUL DE RÉSEAUX DE COMPENSATION

D Calcul de réseaux de compensation

Sommaire

D.1 Réseau 1 pôle, 1 zéro. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 162

D.2 Réseau 1 pôle, 1 zéro dont 1 pôle à l’origine. . . . . . . . . . . . . . . . . . . . 164

D.3 Réseau 2 pôles, 1 zéro dont 1 pôle à l’origine . . .. . . . . . . . . . . . . . . . 165

D.4 Réseau 2 pôles, 2 zéros. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 166

D.5 Réseau 2 pôles, 2 zéros dont 1 pôle à l’origine . . .. . . . . . . . . . . . . . . . 167

D.6 Réseau 3 pôles, 2 zéros dont 1 pôle à l’origine . . .. . . . . . . . . . . . . . . . 169

D.7 Réseau de compensation réel .. . . . . . . . . . . . . . . . . . . . . . . . . . . 172

D.8 Représentation d’état d’un réseau de compensation 2 pôles 2 zéros . .. . . . . 173

D.9 Représentation d’état d’un réseau de compensation 3 pôles 2 zéros . .. . . . . 175

D.10 Représentation d’état d’un réseau de compensation 2 pôles, 2 zéros avec ampli-

ficateur non-idéal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 179

D.11 Représentation d’état d’un réseau de compensation 3 pôles, 2 zéros avec ampli-

ficateur non-idéal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 182

Le but de cette partie est de présenter les circuits de compensation les plus couramment utilisés

dans le carde des régulateurs à découpage. Il faudra choisir le montage le plus adapté au type de régu-

lateur en terme de performance désirée, stabilité, ... Parmi ceux retenus, il faudra encore sélectionner

celui dont les éléments passifs conduisent à la plus petite surface de Silicium.

Le choix d’un réseau de compensation est sans doute la partie la plus critique lors de la conception

du régulateur.




D.1 Réseau 1 pôle, 1 zéro

D.1.1 Version 1

Vs

Z1

VrefA

Z2

R21 C21

Ve

C11R11

−

+

FIG. D.1: 1 pôle - 1 zéro (version 1)

Z1(p) :

Z1(p) =1+R11 C11 p

C11 p

Z2(p) :

Z2(p) =1+R21 C21 p

C21 p

Fonction de transfert :

H(p) =C11

C21

1+R21 C21 p1+R11 C11 p

Pôle :

fp1 =1

2 π R11 C11

Zéro :

fz1 =1

2 π R21 C21




D.1.2 Version 2

AVref

Z1

VsC11

R11

Ve

C21

R21

Z2

−

+

FIG. D.2: 1 pôle - 1 zéro (version 2)

Z1(p) :

Z1(p) =R11

1+R11 C11 p

Z2(p) :

Z2(p) =R21

1+R21 C21 p


H(p) =R21

R11

1+R11 C11 p1+R21 C21 p

Pôle :

fp1 =1

2 π R21 C21

Zéro :

fz1 =1

2 π R11 C11




D.2 Réseau 1 pôle, 1 zéro dont 1 pôle à l’origine

AVref

Vs

Z2

R11

Ve

Z1 C21R21

−

+

FIG. D.3: 1 pôle - 1 zéro dont 1 pôle à l’origine

Z1(p) :

Z1(p) = R11

Z2(p) :

Z2(p) =1+R21 C21 p

C21 p


H(p) =1+R21 C21 p

R11 C21 p

Pôle :

fp1 = Origine

Zéro :

fz1 =1

2 π R21 C21




D.3 Réseau 2 pôles, 1 zéro dont 1 pôle à l’origine

Z1

Ve

R11

Vs

Z2

Vref

C22

R21 C21

A−

+

FIG. D.4: 2 pôles - 1 zéro dont 1 pôle à l’origine

Z1(p) :

Z1(p) = R11

Z2(p) :

Z2(p) =1+R21 C21 p

(C21+C22) p

1+R21

C21 C22

C21+C22p


H(p) =1+R21 C21 p

R11(C21+C22) p

1+R21

C21 C22

C21+C22p

Pôles :

fp2 = Origine fp1 =1

2 πC21 C22

C21+C21C11

Zéro :

fz1 =1

2 π R21 C21




D.4 Réseau 2 pôles, 2 zéros

VrefR12

R11

VsVe

Z2

Z1

A

R22

R21 C21

C11

+

−

FIG. D.5: 2 pôles - 2 zéros

Z1(p) :

Z1(p) =R11+R12+R11 R12 C11 p

1+R12 C11 p

Z2(p) :

Z2(p) =R22(1+R21 C21 p)

1+(R21+R22) C21 p


H(p) =R22

R11+R12

(1+R21 C21 p)(1+R12 C11 p)

(1+(R21+R22) C21 p)

1+

R11 R12

R11+R12C11 p

Pôles :

fp2 =1

2 π (R21+R22) C21fp1 =

1

2 πR11 R12

R11+R12C11

Zéros :

fz2 =1

2 π R21 C21fz1 =

12 π R12 C11

Gain :R22 limite le gain et conduit à des valeurs de composants non intégrables.




D.5 Réseau 2 pôles, 2 zéros dont 1 pôle à l’origine

D.5.1 Version 1

Z2

C21R21

VrefR12

R11

VsVe

Z1

A

C11

+

−

FIG. D.6: 2 pôles - 2 zéros dont 1 pôle à l’origine (version 1)

Z1(p) :

Z1(p) =R11+R12+R11 R12 C11 p

1+R12 C11 p

Z2(p) :

Z2(p) =1+R21 C21 p

C21 p


H(p) =(1+R21 C21 p)(1+R12 C11 p)

(R11+R12) C21 p

1+

R11 R12

R11+R12C11 p

Pôles :


2 πR11 R12

R11+R12C11

Zéros :

fz2 =1

2 π R21 C21fz1 =

12 π R12 C11

Le gain en haute fréquence est égal àR21

R11. La résistanceR11 limite le gain.




D.5.2 Version 2

R12

R11

Z2

C21R21

VrefVsVe

Z1

A

C11

+

−

FIG. D.7: 2 pôles - 2 zéros dont 1 pôle à l’origine (version 2)

Z1(p) :

Z1(p) =R12(1+R11 C11 p)

1+(R11+R12)C11 p

Z2(p) :

Z2(p) =1+R21 C21 p

C21 p


H(p) =(1+R21 C21 p)(1+(R11+R12)C11 p)

R12 C21 p (1+R11 C11 p)

Pôles :


2 π R11 C11

Zéros :

fz2 =1

2 π R21 C21fz1 =

12 π (R11+R12)C11

Le gain en haute fréquence est égal àR21

R11==R12. Les résistancesR11 et R12 limitent le gain.

Suivant la valeur des pôles et des zéros à créer, ces différentes compensations vont donner des

valeurs de composants différents. Il faudra choisir celle qui donnera le moins de gain en haute fré-

quence.




D.6 Réseau 3 pôles, 2 zéros dont 1 pôle à l’origine

D.6.1 Version 1

Z2

C22

R21

VrefR12

R11

VsVe

Z1

C21

A

C11

−

+

FIG. D.8: 3 pôles - 2 zéros (version 1)

Z1(p) :

Z1(p) =R11+R12+R11 R12 C11 p

1+R12 C11 p

Z2(p) :

Z2(p) =1+R21(C21+C22) pC21 p (1+R21 C22 p)


H(p) =(1+R12 C11 p)(1+R21 (C21+C22) p)

(R11+R12) C21 p (1+R21 C22 p)

1+

R11 R12

R11+R12C11 p

Pôles :


2 πR11 R12

R11+R12C11

fp1 =1

2 π R21 C22

Zéros :

fz2 =1

2 π R21 (C21+C22)fz1 =

12 π R12 C11




D.6.2 Version 2

Z1

A

C11

Ve

R11

Z2

C22

R21 C21

VrefR12Vs

+

−


Z1(p) :

Z1(p) =R12(1+R11 C11 p)

1+(R11+R12)C11 p

Z2(p) :

Z2(p) =1+R21(C21+C22) pC21 p (1+R21 C22 p)


H(p) =(1+R21(C21+C22) p)(1+(R11+R12)C11 p)

R12 C21 p(1+R21 C22 p)(1+R11 C11 p)

Pôles :


2 π R11 C11fp1 =

12 π R21 C22

Zéros :

fz2 =1

2 π R21(C21+C22)fz1 =

12 π(R11+R12) C11




D.6.3 Version 3

C22

Ve

R11

Z2

R21 C21

VrefR12Vs

Z1

A

C11

+

−


Z1(p) :

Z1(p) =R12(1+R11 C11 p)

1+(R11+R12)C11 p

Z2(p) :

Z2(p) =1+R21 C21 p

(C21+C22) p

1+

R21 C21 C22

C21+C22p


H(p) =(1+R21 C21 p)(1+(R11+R12) C11 p)

R12(C21+C22) p (1+R11 C11 p)

1+

R21 C21 C22

C21+C22p

Pôles :


2 πR21 C21 C22

C21+C22

fp1 =1

2 π R11 C11

Zéros :

fz2 =1

2 π(R11+R12) C11fz1 =

12 π R21 C21




D.7 Réseau de compensation réel

Les schémas de compensation précédents ne tiennent pas compte de la fonction de transfert de

l’amplificateur. Or l’amplificateur modifie fortement les caractéristiques de la fonction de transfert

totale.

Le schéma suivant est considéré dans cette étude :

A

VsVe

Z1

Z2

Ve−

Vref

−

+

FIG. D.11: Amplificateur réel

Le calcul s’effectue de la manière suivante. On noteHamp(p) la fonction de transfert de l’ampli-

ficateur. Or :

Hamp=Vs

Ve et Ve=Z2 Ve

Z1+Z2+

Z1 VsZ1+Z2

(théorème de superposition)

Mais :

Ve= VsHamp

donc VsHamp

=Z2 Ve+Z1 Vs

Z1+Z2

On obtient finalement la fonction de transfert réelle totale :

VsVe

= Z2

Z1+Z1+Z2

Hamp

(D.1)

Si l’amplificateur est approximé au premier ordre :Hamp(p) =GDC

1+ τamp(p)et siGDC est très grand,

la fonction de transfert peut être assimilée à la fonction de transfert idéale :VsVe

= Z2(p)Z1(p)

. Mais en

haute fréquence, la contribution de l’amplificateur ne peut être négligée puisque ses pôles intrinsèques

vont faire chuter son gain. Pour obtenir la fonction de transfert réelle des précédents schémas de

compensation, il suffit de reprendre les impédancesZ1 etZ2 données et les remplacer dans la formule

D.1. La fonction de transfert de l’amplificateur peut être :

– approximée au premier ordreHamp(p) =GDC

1+ τamp(p);

– extraite exactement d’une simulation fréquentielle.




D.8 Représentation d’état d’un réseau de compensation 2 pôles

2 zéros

D.8.1 Version 1

x2x1

i1

i2

VsR12

R11 C21R21

VrefVe

A

C11

+

−

FIG. D.12: 2 pôles 2 zéros (version 1)

Expression des courants et tensions :

8<: i1 = C11 x1+

VeVre fR12

i2 = C21 x2

(VsVre f = R21 C21 x2+x2

VeVre f = R11 C11 x1+x1

donc

x1 =VeVre f

R11 C11 x1

R11 C11

or i1+ i2 = 0 :

x2 =x1

R11 C21 1

C21

1

R11+

1R12

(VeVre f)

et

Vs=Vre f+x2+R21

R11x1

R21

R11+

R21

R12

(VeVre f)

finalement on obtient :

"x1

x2

#=

264

1R11 C11

0

1R11 C21

0

375"

x1

x2

#+

264

1R11 C11

1R11 C11

1C21

1

R11+

1R12

1

C21

1

R11+

1R12

375"

Ve

Vref

#

Vs=

R21

R111

"x1

x2

#+

R21

R11+

R21

R12

1+

R21

R11+

R21

R12

"Ve

Vref

#




D.8.2 Version 2

R22

x2x1

i1

i2

VsR12

R11 C21R21

VrefVe

A

C11

+

−



8><>:

i1 = C11 x1+VeVre f

R12

i2 = C21 x2+VsVre f

R22

(VsVre f = R21 C21 x2+x2


donc

x1 =VeVre f

R11 C11 x1

R11 C11

or i1+ i2 = 0 :

x2 =x1

R11 C21

R22

R21+R22 x2

C21(R21+R22) 1

C21

1

R11+

1R12

R22

R21+R22

(VeVre f)

et

Vs =x1

R11

R21 R22

R21+R22+x2

1 R21

R21+R22

Ve

1

R11+

1R12

R21 R22

R21+R22

+Vre f

1+

1

R11+

1R12

R21 R22

R21+R22


"x1

x2

#=

264 1

R11 C110

1R11 C21

R22

R21+R22 1

C21(R21+R22)

375"

x1

x2

#+




264

1R11 C11

1R11 C11

1C21

1

R11+

1R12

R22

R21+R22

1C21

1

R11+

1R12

R22

R21+R22

375"

Ve

Vref

#

Vs=

R21

R11

R22

R21+R221 R21

R21+R22

"x1

x2

#+

R21

R11+

R21

R12

R22

R21+R221+

R21

R11+

R21

R12

R22

R21+R22

"Ve

Vref

#

D.9 Représentation d’état d’un réseau de compensation 3 pôles

2 zéros

D.9.1 Version 1

i3

i4

x2

C21

x3

C22

x1

i1

i2

VsR12

R11 R21

VrefVe

A

C11

−

+



8>>>>>><>>>>>>:

i1 = C11 x1+VeVre f

R12

i2 = C21 x2

i3 =VsVre f

R21 x2

R21

i4 = C22 x3

(VsVre f = x2+x3


donc

x1 =VeVre f

R11 C11 x1

R11 C11




or i2+ i3+ i4 = 0 :

x2 =x1

R11 C21 VeVre f

C21

1

R11+

1R12

et

x3 = x3

R21 C22+

x1

R11 C22VeVre f

C22

1

R11+

1R12

De plus

Vs=Vre f+x2+x3


2664

x1

x2

x3

3775=

2666664 1

R11 C110 0

1R11 C21

0 0

1R11 C22

0 1R21 C22

37777752664

x1

x2

x3

3775+

2666666664

1R11 C11

1R11 C11

1

C21

1

R11+

1R12

1C21

1

R11+

1R12

1C22

1

R11+

1R12

1

C22

1

R11+

1R12

3777777775"

Ve

Vref

#

Vs=h0 1 1

i2664x1

x2

x3

3775+

h0 1

i" Ve

Vref

#




D.9.2 Version 2

x3

i4C22

i3

x2

C21

x1

i1

i2

VsR12

R11 R21

VrefVe

A

C11

+

−



8>>>>>><>>>>>>:

i1 = C11 x1+VeVre f

R12

i2 = C21 x2+C22 x3

i3 =VsVre fx2

R21= C21 x2

i4 = C22 x3

(VsVre f = x3


donc

x1 =VeVre f

R11 C11 x1

R11 C11

et

x2 =VsVre fx2

R21 C21=

x3x2

R21 C21

or i1+ i3+ i4 = 0 :

C11 x1+VeVre f

R12+

x3x2

R21+C22 x3 = 0

et en remplaçant ˙x1 par son expression, on obtient :

x3 =x1

R11 C22+

x2

R21 C22 x3

R21 C22VeVre f

C22

1

R11+

1R12

de plus

Vs= x3+Vre f





2664

x1

x2

x3

3775=

2666664 1

R11 C110 0

0 1R21 C21

1R21 C21

1R11 C22

1R21 C22

1R21 C22

37777752664

x1

x2

x3

3775+

266664

1R11 C11

1R11 C11

0 0

1C22

1

R11+

1R12

1

C22

1

R11+

1R12

377775"

Ve

Vref

#

Vs=h0 0 1

i2664x1

x2

x3

3775+

h0 1

i" Ve

Vref

#




D.10 Représentation d’état d’un réseau de compensation 2 pôles,

2 zéros avec amplificateur non-idéal

εA

x2

Vs

ε

Ve

i2

Rp

Cpxp

Vref

V−

V+

i1

R12

R11

x1

C11

C21R21

+

−

FIG. D.16: 2 pôles, 2 zéros avec amplificateur réel

Le potentielV est considéré comme étant le potentiel de l’entrée négative de l’amplificateur, le

potentielV+ comme étant celui de l’entrée positive.

Expression des courants en fonction des variables d’état et de leur dérivées :

8<: i1 = C11 x1+

VeV

R12

i2 = C21 x2

8>><>>:

i1 =VeV

R12+

Vex1V

R11

i2 =xpVx2

R21

Expression de la somme des courants :

i1+ i2 = 0 doncVeVx1

R11+

VeV

R12+

xpVx2

R21= 0

De l’expression précédente, on exprime le potentielV :

V = x1

α R11 x2

α R21+

xp

α R21+

Veα

1

R11+

1R12

avec

α =1

R11+

1R12

+1

R21




Expression de ˙x1 :

C11 x1 =Vex1V

R11

et en remplaçantV par sa valeur :

x1 = x1

R11 C11

1 1

α R11

+

x2

α R21 R11 C11 xp

α R21 R11 C11+

VeR11 C11

1 1

α

1

R11+

1R12


C21 x2 =xpVx2

R21

et en remplaçantV par sa valeur :

x2 =x1

α R11 R21 C21 x2

R21 C21

1 1

α R21

+

xp

R21 C21

1 1

α R21

Ve

α R21 C21

1

R11+

1R12

Il faut maintenant exprimer la relation donnant l’influence du pôle de l’amplificateur sur le reste des

grandeurs d’état :

ε =Vre fV et A ε = Rp Cp xp+xp

En remplaçantV par sa valeur :

xp =A x1

α R11 Rp Cp+

A x2

α R21 Rp Cp xp

Rp Cp

1+

Aα R21

A Ve

α Rp Cp

1

R11+

1R12

+

A Vre fRp Cp

Expression de la tension de sortie :

Vs= xp

Le modèle d’état peut maintenant être écrit :

(X = A X+B U

Y = C X+D U

avec

X =

2664

x1

x2

xp

3775 X =

2664

x1

x2

xp

3775 U =

"Ve

Vre f

#

Pour faciliter l’écriture des matrices, on définit les constantes de temps suivantes :

τ1 = R11 C11 τ2 = R21 C21 τp = Rp Cp




On obtient finalement :

A=

26666664 1

τ1

1 1

α R11

1

α R21 τ1 1

α R21 τ11

α R11 τ2 1

τ2

1 1

α R21

1τ2

1 1

α R21

A

α R11 τp

Aα R21 τp

1τp

1+

Aα R21

37777775

B=

26666664

1τ1

1 1

α

1

R11+

1R12

0

1α τ2

1

R11+

1R12

0

Aα τp

1

R11+

1R12

Aτp

37777775

C =h0 0 1

iD = 0




D.11 Représentation d’état d’un réseau de compensation 3 pôles,

2 zéros avec amplificateur non-idéal

i3

x2

C21R21

i4

x3

C22

Vs

ε

Ve

i2

Rp

Cpxp

Vref

V−

V+

i1

R12

R11

x1

C11

+

−εA

FIG. D.17: 3 pôles, 2 zéros avec amplificateur réel

Le potentielV est considéré comme étant le potentiel de l’entrée négative de l’amplificateur, le

potentielV+ comme étant celui de l’entrée positive.

Expression des courants en fonction des variables d’état et de leur dérivées :8>>>>>><>>>>>>:

i1 = C11 x1+VeV

R12

i3 = C21 x2

i4 = C22 x3

i2 = i3+ i4

et

8<: i1 =

VeV

R12+

Vex1V

R11

V = xpx3


VeV = R11 C11 x1+x1 donc x1 =Vexp+x3

R11 C11 x1

R11 C11





V+R21 C21 x2+x2 = xp donc x2 =x3

R21 C21 x2

R21 C21


i1+ i2 = 0 donc C11 x1+Vexp+x3

R12+C21 x2+C22 x3 = 0

En remplaçant ˙x1 et x3 par leur valeur :

x3 =x1

R11 C22+

x2

R21 C22 x3

C22

1

R11+

1R12

+1

R21

+

xp

C22

1

R11+

1R12

Ve

C22

1

R11+

1R12

Expression de ˙xp :

A ε = Rp Cp xp+xp et ε =Vre fxp+x3 donc xp =A x3

Rp Cp (A+1) xp

Rp Cp+

A Vre fRp Cp

Pour faciliter l’écriture des matrices, on définit les constantes de temps suivantes :

τ1 = R11 C11 τ2 = R21 C21 τp = Rp Cp

On obtient finalement :

A=

26666666664

1τ1

01τ1

1τ1

0 1τ2

1τ2

0

1R11 C22

1R21 C22

1C22

1

R11+

1R12

+1

R21

1

C22

1

R11+

1R12

0 0

Aτp

A+1τp

37777777775

B=

2666666664

1τ1

0

0 0

1C22

1

R11+

1R12

0

0Aτp

3777777775

C =h0 0 0 1

iet D = 0



E AUTOMATE HYBRIDE DU RÉGULATEUR BUCK

E Automate hybride du régulateur Buck

Sommaire

E.1 Etat S0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 185

E.2 Etat S1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 190

E.3 Etat S2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 190

E.4 Assemblage final : finalisation de l’automate . . .. . . . . . . . . . . . . . . . 191

Le but de cette partie est d’expliquer en détail les calculs à mettre en œuvre pour construire

l’automate hybride du régulateur Buck avec un compensateur de type2 pôles, 2 zéros idéal. Cette

méthode est générale et peut s’appliquer à n’importe quel autre régulateur.

Chaque état rassemble les deux étages : étage de contrôle et étage de puissance. Vs (la tension

de sortie du régulateur) est une sortie du système. Nous considérons aussi que le signal d’erreur issu

de l’amplificateur d’erreur est une sortie du système. Dans la représentation des modèles hybrides, le

changement de topologie est lié aux sorties et aux variables d’états. Dans un régulateur à découpage,

le changement de topologie est dicté par la position du signal d’erreur par rapport à la rampe. C’est la

raison pour laquelle le signal d’erreur doit être considéré comme une sortie.

Le calcul des variables d’état est détaillé pour l’état S0. Cependant, en procédant de manière

identique, on obtient les états S1 et S2.

E.1 Etat S0

Le système d’état complet doit rassembler les éléments nécessaires pour pouvoir exprimer les

sortiesVset Verror en fonction du vecteur d’état et de ses dérivées. En repartant des systèmes d’état

de l’étage de contrôle page 173 et de la topologie S0 de l’étage de puissance page 101, nous recons-

truisons le système d’état complet pour S0. Le système d’état associé à S0 est noté :

(X = A0 X+B0 U

Y =C0 X+D0 U




Construction deA0 :

266664

IL

VC

˙VC11

˙VC12

377775=

"A(0;0) A(0;1)

A(1;0) A(1;1)

#

266664

IL

VC

VC11

VC12

377775+B0

"Vbat

Vref

#

Il apparaît immédiatement que pour respecter les équations de l’étage de contrôle et de l’étage de

puissance les sous-matrices doivent être écrite de la manière suivante :

A(0;0) =

264

1L

RL +RonP+

R RC

R+RC

1

LR

R+RC1C

RR+RC

1C

1R+RC

375 puis A(0;1) =

"0 0

0 0

#

et enfin A(1;1) =

264 1

R11 C110

1R11 C21

R22

R21+R22 1

C21(R21+R22)

375

La construction deA(1;0) est beaucoup moins triviale puisque l’on doit inclure la grandeur de sortie

Vselle-même dépendante du vecteur d’état :

Vs=

R RC

R+RC

RR+RC

"IL

VC

#or ˙VC11 = VC11

R11 C11+

VsR11 C11

VrefR11 C11

Le terme contenantVC11 est déjà compris dans la matriceA0. Au regard de l’égalité précédente et

sachant que le terme enVref sera compris dans la matriceB0, on a :

VsR11 C11

=1

R11 C11

R RC

R+RC IL +

1R11 C11

RR+RC

VC

On procède de manière identique pourVC21 :

˙VC21 =VC11

R11 C21

R22

R21+R22 VC21

C21(R21+R22) Vs

C21

1

R11+

1R12

R22

R21+R22+

VrefC21

1

R11+

1R12

R22

R21+R22




Les termes comprenantVC11 et VC21 sont déjà intégrés dans la matriceA0, le terme en Vref sera

compris dans la matriceB0. Nous obtenons finalement :

VsC21

1

R11+

1R12

R22

R21+R22= 1

C21

1

R11+

1R12

R22

R21+R22

R RC

R+RC IL

1C21

1

R11+

1R12

R22

R21+R22

RR+RC

VC

Puis, en regroupant toutes les sous-matricesA(x;x),

A0 =

2666666664

1L

RL +RonP+

R RC

R+RC

1

LR

R+RC0 0

1C

RR+RC

1C

1R+RC

0 0

1R11 C11

R RC

R+RC

1R11 C11

RR+RC

1R11 C11

0

A04;1 A04;2 A04;3 A04;4

3777777775

Avec :

A04;1 = 1C21

1

R11+

1R12

R RC

R+RC

R22

R21+R22

A04;2 = 1C21

1

R11+

1R12

R

R+RC

R22

R21+R22

A04;3 =1

R11 C21

R22

R21+R22

A04;4 = 1C21(R21+R22)

Construction deB0 :

266664

IL

VC

˙VC11

˙VC12

377775= A0

266664

IL

VC

VC11

VC12

377775+

"B(0;0) B(0;1)

B(1;0) B(1;1)

#"

Vbat

Vref

#

Il apparaît immédiatement que pour respecter les équations des deux étages, il faut :

B(0;0) =

241

L0

35 puis B(0;1) =

"0

0

#ensuite B(1;0) =

"0

0

#




et enfin B(1;1) =

264 1

R11 C111

C21

1

R11+

1R12

R22

R21+R22

375

Ce qui donne finalement :

B0 =

266666664

1L

0

0 0

0 1R11 C11

01

C21

1

R11+

1R12

R22

R21+R22

377777775

Construction deC0 :

"Vs

Verror

#=

"C(0;0) C(0;1)

C(1;0) C(1;1)

#

266664

IL

VC

VC11

VC21

377775+D0

"Vbat

Vref

#

Pour les respecter les équations originales des deux étages, il faut encore décomposer en sous-

matrices :

C(0;0) =

R RC

R+RC

RR+RC

puis C(0;1)=

h0 0

iet C(1;1)=

R21

R11

R22

R21+R221 R21

R21+R22

La construction deC(1;0) est encore une fois beaucoup moins triviale puisqueVerror (le signal d’er-

reur) dépend deVs(Vsétant pris pour une sortie du système) :

Vs=

R RC

R+RC

RR+RC

"IL

VC

#mais

Verror=C(1;1)"VC11

VC21

#

R21

R11+

R21

R12

R22

R21+R22Vs+

1+

R21

R11+

R21

R12

R22

R21+R22

Vref

Le terme comportantC(1;1) est déjà inclus dans la matriceC0 et celui incluantVref fera partie de la

matriceD0. Il ne reste plus qu’à expliciter le terme contenantVs:

R21

R11+

R21

R12

R22

R21+R22Vs=

R21

R11+

R21

R12

R22

R21+R22

R RC

R+RC IL




R21

R11+

R21

R12

R22

R21+R22

RR+RC

VC

En regroupant toutes les sous-matrices, on obtient finalement :

C0 =

24 R RC

R+RC

RR+RC

0 0

C02;1 C02;2 C02;3 C02;4

35

Avec :

C02;1 =

R21

R11+

R21

R12

R RC

R+RC

R22

R21+R22

C02;2 =

R21

R11+

R21

R12

R

R+RC

R22

R21+R22

C02;3 =R21

R11

R22

R21+R22

C02;4 = 1 R21

R21+R22

Construction deD0 :

"Vs

Verror

#=C0

266664

IL

VC

VC11

VC21

377775+

"D(0;0) D(0;1)

D(1;0) D(1;1)

#"

Vbat

Vref

#

Ce qui donne de manière évidente :

D0 =

240 0

0 1+

R21

R11+

R21

R12

R22

R21+R22

35

Tout ce qui a été dit précédemment peut se résumer avec le schéma suivant :

A=

"AEtage de puissance 0

CEtage de puissanceAEtage de contrôle AEtage de contrôle

#

B=

"BEtage de puissance 0

0 BEtage de contrôle

#

C =

"CEtage de puissance 0

CEtage de puissanceCEtage de contrôle CEtage de contrôle

#




D =

"DEtage de puissance 0

0 DEtage de contrôle

#

E.2 Etat S1

(X = A1 X+B1 U

Y =C1 X+D1 U

A1 =

2666666664

1L

RL +RonN+

R RC

R+RC

1

LR

R+RC0 0

1C

RR+RC

1C

1R+RC

0 0

1R11 C11

R RC

R+RC

1R11 C11

RR+RC

1R11 C11

0

A14;1 A14;2 A14;3 A14;4

3777777775

Avec :A14;1 = A04;1; A14;2 = A04;2; A14;3 = A04;3; A14;4 = A04;4

B1 =

266666664

0 0

0 0

0 1R11 C11

01

C21

1

R11+

1R12

R22

R21+R22

377777775

C1 =C0 et D1 = D0

E.3 Etat S2

(X = A2 X+B2 U

Y =C2 X+D2 U

A2 =

2666666664

1L

RL +Ro f f N+

R RC

R+RC

1

LR

R+RC0 0

1C

RR+RC

1C

1R+RC

0 0

1R11 C11

R RC

R+RC

1R11 C11

RR+RC

1R11 C11

0

A24;1 A24;2 A24;3 A24;4

3777777775




Avec :A24;1 = A04;1; A24;2 = A04;2; A24;3 = A04;3; A24;4 = A04;4

B2 = B1 ; C2 =C0 et D2 = D0

E.4 Assemblage final : finalisation de l’automate

L’automate hybride possède trois états. Ces états reflètent les dynamiques continues des trois

topologies discrètes de l’étage de sortie ainsi que la dynamique continue de l’étage de contrôle. Le


ContinueConduction

C1

C3

C4

C2S0

S1

S2

FIG. E.1: Automate hybride

passage d’un état à l’autre est soumis à conditions :

– C1 : a lieu quand le signal d’erreurVerror est inférieur à la valeur de la rampe :Verror< α(tnTs)+β avecn2 IN+, n représentant le numéro du cycle en question en fonctionnement

normal. Mais cette condition est aussi validée si la valeur limite en courant de l’inductance est

atteinte :Il = Ilim. Les paramètresα etβ de la rampe sont connus puisque la rampe est générée

de manière interne.

– C2 : seule la modulation PWM est considérée. La condition est vérifiée quandt = n Ts,

n2 IN+. Si l’automate oscille entre l’état S0 et l’état S1, la conduction est de type continue.

– C3 : a lieu quandIl = 0. Le courant dans l’inductance ne doit pas être inversé sous peine

de décharger la sortie. Le NMOS est déconnecté, la diode du NMOS assure la continuité du

courant.

– C4 : Encore une fois, seule la modulation PWM est considérée. La condition est vérifiée quand

t = nTs, n2 IN+. Si l’automate passe successivement dans les trois états, la conduction est

de type discontinue.

Une fois les conditions de transition vérifiées, la continuité des variables d’état lors du passage d’une

topologie à l’autre est à assurer. Pour cela, il suffit de mémoriser les valeurs des variables d’état

données par l’ancienne topologie au moment de la transition et d’utiliser ensuite ces valeurs comme

conditions initiales pour la nouvelle topologie.



F AUTOMATE HYBRIDE DU RÉGULATEUR BUCK AVEC CORRECTEUR(2 PÔLES, 2 ZÉROS)NON-IDÉAL

F

Automate hybride du régulateur Buck

avec correcteur (2 pôles, 2 zéros) non-

idéal

Sommaire

F.1 Etat S0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 193

F.2 Etat S1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 195

F.3 Etat S2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 196

F.4 Saturation électrique de l’amplificateur . . . . . . . . . . . . . . . . . . . . . . 196

Le but de cette partie n’est pas de ré-expliquer l’assemblage de l’étage de contrôle et de l’étage

de puissance. Ce sujet a déjà été traité au cours du chapitre E. L’objectif ici est de donner un modèle

complet intégrant les défauts d’un étage de compensation réel (défauts liés à l’amplificateur) :

1. gain fini

2. bande passante limitée

3. saturation électrique

Pour construire ce nouveau modèle, il va falloir s’appuyer sur le schéma de compensation donné au

paragraphe D.10. L’étage de puissance reste naturellement identique. Pour les calculs suivants, nous

utilisons les quantités déjà définies au même paragraphe D.10 :

8>>>>><>>>>>:

α =1

R11+

1R12

+1

R21

τ1 = R11 C11

τ2 = R21 C21

τp = Rp Cp

F.1 Etat S0

(X = A0 X+B0 U

Y =C0 X+D0 U




Construction deA0 : 266666664

IL

VC

˙VC11

˙VC12

˙VCP

377777775=

"A(0;0) A(0;1)

A(1;0) A(1;1)

#

266666664

IL

VC

VC11

VC12

VCP

377777775+B0

"Vbat

Vref

#

avec :

A(0;0) =

264

1L

RL +RonP+

R RC

R+RC

1

LR

R+RC1C

RR+RC

1C

1R+RC

375 A(0;1) =

"0 0 0

0 0 0

#

A(1:0) =

26666664

1τ1

1 1

α

1

R11+

1R12

R RC

R+RC

1τ1

1 1

α

1

R11+

1R12

R

R+RC

1α τ2

1

R11+

1R12

R RC

R+RC 1

α τ2

1

R11+

1R12

R

R+RC

Aα τp

1

R11+

1R12

R RC

R+RC A

α τp

1

R11+

1R12

R

R+RC

37777775

A(1;1) =

26666664 1

τ1

1 1

α R11

1

α R21 τ1 1

α R21 τ11

α R11 τ2 1

τ2

1 1

α R21

1τ2

1 1

α R21

A

α R11 τp

Aα R21 τp

1τp

1+

Aα R21

37777775

Construction deB0 : 266666664

IL

VC

˙VC11

˙VC12

˙VCP

377777775= A0

266666664

IL

VC

VC11

VC12

VCP

377777775+

"B(0;0) B(0;1)

B(1;0) B(1;1)

#"

Vbat

Vref

#

B(0;0) =

241

L0

35 B(0;1) =

"0

0

#

B(1;0) =

2664

0

0

0

3775 B(1;1) =

26664

0

0Aτp

37775




Construction deC0 :

"Vs

Verror

#=

"C(0;0) C(0;1)

C(1;0) C(1;1)

#

266666664

IL

VC

VC11

VC21

VCP

377777775+D0

"Vbat

Vref

#

C(0;0) =

R RC

R+RC

RR+RC

C(0;1) =

h0 0 0

iC(1;0) =

h0 0

iC(1;1) =

h0 0 1

iConstruction deD0 :

"Vs

Verror

#=C0

266666664

IL

VC

VC11

VC21

VCP

377777775+

"D(0;0) D(0;1)

D(1;0) D(1;1)

#"

Vbat

Vref

#

D(0;0) = 0 D(0;1) =h0 0

iD(1;0) = 0 D(1;1) =

h0 0

i

F.2 Etat S1

(X = A1 X+B1 U

Y =C1 X+D1 U

La matriceA1 est identique à la matriceA0 sauf en ce qui concerne la sous-matriceA(0;0) :

A(0;0) =

264

1L

RL +RonN+

R RC

R+RC

1

LR

R+RC1C

RR+RC

1C

1R+RC

375

Etant donné que la fermeture de la boucle de courant s’effectue au travers du NMOS, il faut considérer

la résistance de canal du NMOS.




La matriceB1 est identique à la matriceB0 sauf en ce qui concerne la sous-matriceB(0;0) :

B(0;0) =

"0

0

#

La batterie n’est plus connectée au filtre de sortie.

Les matrices décrivant la sortie du système restent identiques. Elles ne sont pas affectées par le

changement de topologie de l’étage de puissance :C1 =C0 et D1 = D0.

F.3 Etat S2

(X = A2 X+B2 U

Y =C2 X+D2 U

Pour le mode discontinu, on considère maintenant la résistance du canal du NMOS bloqué. La

sous-matriceA(0;0) deA0 devient :

A(0;0) =

264

1L

RL +Ro f f N+

R RC

R+RC

1

LR

R+RC1C

RR+RC

1C

1R+RC

375

La matriceB2, ainsi que celles décrivant la sortie (C2 etD2) restent identiques à celles de l’état S1

(B2 = B1, C2 =C1 et D2 = D1).

F.4 Saturation électrique de l’amplificateur

Seule une partie des défauts électriques liés à l’amplificateur a été prise en compte par le modèle

décrit précédemment :

1. le gain fini est donné par le termeA,

2. le pôle (RP, CP) limite la bande passante de l’amplificateur.

La saturation électrique, intervenant à un autre niveau, sera intgrée plus tard dans le modèle. Il faut

garantir que la sortie de l’amplificateur ne dépasse pas la tension d’alimentationVbat. Pour cela, l’am-

plitude de la variable d’étatxp doit être restreinte à l’intérieur de l’intervalle[0Vbat]. Cette restriction

sera intégrée au niveau de l’automate hybride puisque ce phénomène est non-linéaire (Rappel : les

matrices d’état ne prennent en compte que les dynamiques linéaires continues).



G AUTOMATE HYBRIDE DU RÉGULATEUR BUCK AVEC BONDINGS ET CORRECTEUR(2 PÔLES, 2ZÉROS) NON-IDÉAL

G

Automate hybride du régulateur Buck

avec bondings et correcteur (2 pôles, 2

zéros) non-idéal

Sommaire

G.1 Schéma de l’étage de puissance incorporant les bondings . . . . . . . . . . . . 197

G.2 Extraction de la matrice d’état de l’étage de puissance . . . . . . . . . . . . . . 198

G.3 Construction du modèle complet . . . . . . . . . . . . . . . . . . . . . . . . . . 199

G.1 Schéma de l’étage de puissance incorporant les bondings

Vbat

Vs

L

C

R

R L

R CNmos

Pmos

Lb2

Lb1

VLX

I L

I Lb1

I Lb2

FIG. G.1: Etage de puissance intégrant les bondings

Les bondings sont des fils de cuivre qui servent à relier la plaquette de silicium aux différents

plots du boîtier. Comme tous fils, ils présentent une résistance ainsi qu’une inductance parasite. Dans

le schéma ci-dessus, les résistances parasites sont intégrées dans la résistance du canal des transistors.




L’inductance est bien représentée. Généralement, les valeurs parasites des bondings sont très faibles

(quelquesmΩ etnH). Mais les effets dus à ces parasites se manifestent par des fortes surtensions lors

des commutations.

G.2 Extraction de la matrice d’état de l’étage de puissance

Nous prenons comme variable d’état le courant dans les inductances et la tension aux bornes des

capités. CommeILb1 = ILb2 + IL, le nombre de variables d’état est donc de trois puisqu’une combinai-

son linéaire de variables d’état n’est pas une variable d’état. La dimension de la matrice A du système

d’état est trois.

Pour ne pas changer radicalement des représentations qui ont déjà été faites, le vecteur d’état est

présenté sous la forme :

X =

2664

IL

VC

ILb2

3775 et X =

2664

IL

VC

˙ILb2

3775

On obtient donc :

IL = IL Lb2 RmosP(R+Rc)+(Lb1+Lb2)(Rl(R+Rc)+R Rc)(Lb1 Lb2+L Lb1+L Lb2)(R+Rc)

VC R(Lb1+Lb2)

(Lb1 Lb2+L Lb1+L Lb2)(R+Rc)

ILb2 (RmosP Lb2RmosN Lb1)(R+Rc)(Lb1 Lb2+L Lb1+L Lb2)(R+Rc)

+Vbat Lb2(R+Rc)(Lb1 Lb2+L Lb1+L Lb2)(R+Rc)

VC = IL R(R+Rc) C

VC 1(R+Rc) C

˙ILb2 = IL (R+Rc)(L RmosPLb1 Rl)Lb1 R Rc(Lb1 Lb2+L Lb1+L Lb2)(R+Rc)

+VC Lb1 R(Lb1 Lb2+L Lb1+L Lb2)(R+Rc)

ILb2 (R+Rc) [L RmosP+RmosN(L+Lb1)](Lb1 Lb2+L Lb1+L Lb2)(R+Rc)

+Vbat L(R+RC)


Equations de sortie :




– Tension de sortie du régulateur :

Vs = IL R RcR+Rc

VC RR+Rc

– Noeud VLX :

VLX = IL Lb2Lb1(Rl R+Rl Rc+R Rc)+L RmosP(R+Rc)


+VC Lb1 Lb2 R(Lb1 Lb2+L Lb1+L Lb2)(R+Rc)

ILb2 L(R+Rc)(Lb2 RmosPLb1 RmosN)(Lb1 Lb2+L Lb1+L Lb2)(R+Rc)

Vbat L Lb2(R+Rc)(Lb1 Lb2+L Lb1+L Lb2)(R+Rc)

G.3 Construction du modèle complet

Pour construire complètement la matrice d’état du système, il faut calculer la matrice du correc-

teur. Celle du correcteur 2 pôles, 2 zéros avec amplificateur non-ideal est considérée ici. Le vecteur

d’état est donc maintenant de dimension six :

X =

266666666664

IL

VC

˙ILb2

˙VC11

˙VC12

˙VCP

377777777775

et X =

266666666664

IL

VC

ILb2

VC11

VC12

VCP

377777777775

En utilisant les méthodes expliquées précédemment, le modèle se construit assez facilement. Nous

ne détaillerons pas plus cette partie.



H APPLICATION : LE RÉGULATEUR BOOST EN COMMANDE EN TENSION

HApplication : le régulateur Boost en

commande en tension

Sommaire

H.1 Principe de fonctionnement . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 201

H.2 Topologies de l’étage de puissance . . . . . . . . . . . . . . . . . . . . . . . . . 201

H.3 Amplificateur d’erreur . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 203

H.4 Construction du système complet . . . . . . . . . . . . . . . . . . . . . . . . . . 204

H.1 Principe de fonctionnement

CR

(Rd,Vd)

C

VsR

LLRVbat

FIG. H.1: Schéma de principe

Le but ici est d’élever la tension de sortie par rapport à la tension d’entrée. Sur la phase 1, l’induc-

tance est court-circuitée (i.e. le transistor est fermé). Sur la phase 2, l’énergie stockée dans la self est

restituée sur la sortie. Le principe de régulation est identique au type de montage précédent.

H.2 Topologies de l’étage de puissance

Au cours d’un cycle d’horloge, le système passe par deux états successifs en mode continu et trois

états successifs en mode discontinu. Lorsque le signal d’erreur (Fig 1.1) est au dessus de la dent de

scie, le comparateur PWM est à l’état haut (phase 1). Lorsque le signal d’erreur est en dessous de la




dent de scie, le comparateur est à l’état bas (phase 2). Quand l’inductance est totalement déchargée,

le courant s’annule et le prochain cycle d’horloge est attendu.

H.2.1 Phase 1 : Stockage d’énergie dans la self

R

C

RcRon

L Rl

Vs

Vc

Il

Vbat

FIG. H.2: Phase 1

La matrice d’état associée à la figure H.2 est :

"IL

VC

#=

264

RL +RonL

0

0 1C

1R+RC

375"

IL

VC

#+

241

L0

35Vbat

VS=

0

RR+RC

"IL

VC

#

H.2.2 Phase 2 : Restitution de l’énergie sur la sortie

Vbat

Rc

C

R

VcVs

VdRl RdL

Il

FIG. H.3: Phase 2





"IL

VC

#=

264

1L

RL +Rd +

R RC

R+RC

1

LR

R+Rc1C

RR+Rc

1C

1R+RC

375"

IL

VC

#+

241

L0

35VbatVd

VS=

R RC

R+RC

RR+RC

"IL

VC

#

H.2.3 phase 3 : Mode discontinu

IlR

C

Rc

L Rl

Roff

Vs

Vc

Vbat

FIG. H.4: Phase 3


"IL

VC

#=

264

RL +Ro f fL

0

0 1C

1R+RC

375"

IL

VC

#+

241

L0

35Vbat

VS=

0

RR+RC

"IL

VC

#

H.3 Amplificateur d’erreur

Pour cet exemple, un simple intégrateur est considéré. Cependant, la simplicité relative de ce type

de correcteur n’altère en aucune mesure la généricité de la méthode.

La matrice d’état associée est :

"X2

Xp

#=

264

1R11 C21

1R11 C21

ARp Cp

A+1Rp Cp

375

"X2

Xp

#+

264

1R11 C21

0

0A

Rp Cp

375

"Ve

Vref

#




Vs

Ve

R11

x2

C21

ε

i2

Rp

Cpxp

Vref

V−

V+

i1

+A ε

−

FIG. H.5: Amplificateur d’erreur

H.4 Construction du système complet

Une fois les topologies déterminées et le réseau de compensation ajusté, les matrices d’état du

système complet doivent être écrites.

H.4.1 Phase 1

266664

IL

VC

X2

Xp

377775=

26666666664

RL +RonL

0 0 0

0 1(R+RC)C

0 0

0 1R11 C21

R

R+RC

1

R11 C21

1R11 C21

0 0A

Rp Cp A+1

Rp Cp

37777777775

266664

IL

VC

X2

Xp

377775+

26666664

1L

0

0 0

0 0

0A

Rp Cp

37777775

"Vbat

Vre f

#

"Vs

Verror

#=

240

RR+RC

0 0

0 0 0 1

35

266664

IL

VC

X2

Xp

377775




H.4.2 Phase 2

266664

IL

VC

X2

Xp

377775=

266666666664

1L

RL +Rd +

R RC

R+RC

1

L

1 RC

R+RC

0 0

R(R+RC) C

1(R+RC) C

0 0

1R11 C21

R RC

R+RC

1

R11 C21

R

R+RC

1

R11 C21

1R11 C21

0 0A

Rp Cp A+1

Rp Cp

377777777775

266664

IL

VC

X2

Xp

377775

+

26666664

1L

0

0 0

0 0

0A

Rp Cp

37777775

"VbatVd

Vre f

#

"Vs

Verror

#=

24 R RC

R+RC

RR+RC

0 0

0 0 0 1

35

266664

IL

VC

X2

Xp

377775

H.4.3 Phase 3

266664

IL

VC

X2

Xp

377775=

26666666664

RL +Ro f fL

0 0 0

0 1(R+RC)C

0 0

0 1R11 C21

R

R+RC

1

R11 C21

1R11 C21

0 0A

Rp Cp A+1

Rp Cp

37777777775

266664

IL

VC

X2

Xp

377775+

26666664

1L

0

0 0

0 0

0A

Rp Cp

37777775

"Vbat

Vre f

#

"Vs

Verror

#=

240

RR+RC

0 0

0 0 0 1

35

266664

IL

VC

X2

Xp

377775




H.4.4 Représentation du système sous forme d’un automate

Deux parties distinctes forment le système :

– Une partie logique discrète (automate ou machine d’état).

– Une partie analogique continue (filtre de sortie + réseau de correction).

La partie logique représente les transitions entre les différentes topologies du système qui elles-mêmes

représentent les états du système (partie analogique). L’automate est donné figure H.6.

Phase 3

Phase 2

Phase 1


ContinueConduction

C1

C3

C4

C2

FIG. H.6: Automate du régulateur Boost

Descriptions des transitions :

C1 : Intersection du signal d’erreur et de la rampe en tension (Verror < Vramp) où le courant dans

l’inductance a atteint sa valeur maximum autorisée (Il = Ilim).

C2 : En conduction continue, le temps alloué pour le cycle de conduction est terminé, la condi-

tion : t = Ts a été atteinte.

C3 : En conduction discontinue, le courant dans l’inductance s’annule (Il = 0).

C4 : Le temps alloué pour le cycle de conduction est terminé : t = Ts.



I PROTOTYPE

I Prototype

De manière à vérifier l’adéquation entre le critère de stabilité et un véritable système, un conver-

tisseur abaisseur a été réalisé avec des composants discrets.



I PROTOTYPE

Gnd_DigVdd_Dig

PDNVana

Q4 Q5

−Vana

Vana

Vref_SFST

Decoupling

For each plane :

Subclic

Fiche Banane 4mm

Legende :

Digital Part : Latching Comparator Output

PDN

PDN : initialize FLOP

CMD_RAMP

PDN

^

^

^

^

^ : composants non−CMS^

^

EL7202 + STS8C5H30L

Self

Via

Vs

Q1

Gnd_Ana

Vana

−Vana

Vana

Tre

s se

nsib

le, l

e pl

us c

ourt

pos

sibl

e

Ver

ror

Q3Q212

3

5

6

4 7

9

12 15

Gnd_Ana

2

3 7

4

6

1

Gnd_Ana

4

8

=

Analog plane

Pas besoin de Coax.L’etage de sortie estindependant de celuien entree. L’adaptationse fait de maniereautomatique

Digital Part : Non−Overlap

PWM

PMOS_G

NMOS_G

PWM_LATCH

Ceramic

10u

Ceramic

100n *

Close to devices

Vdd

Gnd

100K

1uF

^

^

Vdd_Power

Gnd_Power

Power plane

CMD_RAMP

Obl

igat

oire

Gnd_Dig

CMD_RAMP

CLK

CLK

CMD_RAMP

Suivant les besoins

^ 330R

^ 100pF

HCT : mandatory for

Timing reasons

Gnd_Dig

Portes logiquesVdd_Dig

Gnd_Dig

6

EL7202

1

3

5 6

7 8

PMOS_G

NMOS_G

Vdd_Power

Gnd_Power

Power Part

10 13

14

11

8

Gnd_Dig HCT74

Utiliser les portes

restantes pour mettre

en forme les signaux

Reste disponible

Common

Possible LayoutGnd

PWM_LATCH

Le plus court possible

Souder laself enpremier

Mettre le driver et lesMOS le plus prochepossible

DIP8

SO8

DIP8

U1 : 74HC08U2 : 74HC00U3 : 74HC32U4 : 74HC00

U6 : 74HCT74

CompleteU2_D

6

3

* *

Vramp

Analog Part

+

−

NC : 5,7

DIP8

NC : 1,5,8

NC : 1,8

Pour les portes non−utilisees: laisser la sortie deconnectee, mais figer les entreesPour la bascule, connecter le reset a gnd_dig, le set a vdd_dig et laisser les sorties non−connectees

^ : composants non−CMS

PWMPWM =

U5 : 74HC04

VLX

ST

S8C

5H30

L

10uH

Empreinte

Vs

Goute de soudurepour CC anneau

22uFAnneau demesure ducourant Gnd_Power

Vs

Le plus court possible

Potentiometre ^

Gnd_Ana

Digital plane

^ 1K

^ 20K

Q1,Q2,Q3,Q4,Q5 : CA3096 *DIP16

CMD_NMOS = CNCMD_PMOS = CP

CP

CN

CN

Decouplage local de tous les boitiers de la partie digitale

CP

2

44

72

5

2

3

^ 4.7K

LT1016

S

R Q

QD

+

− *

*

U2_A

U2_B

U1_A

U1_B

U1_

C

U1_D

U2_C

U3_A

U3_B

U3_C

U4_A

U4_B

U4_C

U5_A

U5_BU5_C

U5_D

U6_A

U3_DU4_DU5_E U5_FU6_B

FIG. I.1: Schéma du prototype



J EXPONENTIELLE D’ UNE MATRICE 55 À BLOC SUPÉRIEUR DROIT23 NUL

JExponentielle d’une matrice 55 à bloc

supérieur droit 23 nul

Sommaire

J.1 Rappels . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 209

J.2 Proposition de calcul. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 210

J.3 Calcul du coefficient supérieur gauche . . . . . . . . . . . . . . . . . . . . . . . 214

J.4 Généralisation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 215

J.1 Rappels

Rappelons d’abord trois résultats :

1) e P D P1= P eD P1 que l’on prouve en revenant à la définition de l’exponentielle matricielle

e M = ∑∞k=0

1k! M

k.

2) Formule de l’inverse d’une matrice triangulaire-par-blocs 22 :

"A 0

B C

#1

=

"A1 0

C1BA1 C1

#

(sous réserve queA1 etC1 existent).

3) Une matriceM estdiagonalisablesi et seulement si ses différentssous-espaces propressont

de même dimension qu’indiqué par l’ordre de multiplicité de la valeur propre correspondante dans

le polynôme caractéristique. Si tel n’est pas le cas, on pourra écrire quand même une égalité de

diagonalisation, mais par blocs ; prenons l’exemple d’une matrice 55, de polynôme caractéristique

(λ9)(λ7)(λ6)3

ayant donc pour valeurs propres 9, 7 et 6.

La valeur propre 6 a pour ordre de multiplicité 3 ; le sous-espace propre associé, selon qu’il est de

dimension maximum 3, ou seulement 2 ou même 1, conduira aux "réduites de Jordan" respectives

pourM (matrices équivalentes àM) :




266666664

9

7

6

6

6

377777775

ou

266666664

9

7

6

6 1

6

377777775

ou

266666664

9

7

6 1

6 1

6

377777775

.

A vrai dire, on ne réserve ce terme de matrices réduites de Jordan qu’aux deux dernières qui sont

"les plus simples possibles" au sens des plus proches de matrices diagonales. Les 1 rangés sur la sur-

diagonale (le nombre de ces "1" est égal à l’écart entre l’ordre de multiplicité de la valeur propre dans

son polynôme caractéristique et la dimension de son sous-espace propre).

J.2 Proposition de calcul

Compte tenu de la remarque 3, nous allons établir un résultat dont le degré de généralité est lié au

fait queA et C sont diagonalisables (voir Proposition ci-dessous) ; nous reviendrons ultérieurement

sur le cas de non-diagonalisabilité.

PosonsA=

"a 0

0 b

#, B=

2664

p q

r s

t u

3775, C =

2664

f

g

h

3775

Le but est de déterminer une formule "fermée" (c’est-à-dire explicite) pour l’exponentielle d’une

matrice de la forme

M =

"A 0

B C

#=

266666664

a

b

p q f

r s g

t u h

377777775

Voila le résultat très simple que nous allons établir :

Proposition : Si A etC sont diagonales, alors,

exp

"A 0

B C

#=

"exp(A) 0

V exp(C)

#avecV =

26666664

ef ea

f ap

ef eb

f bq

egea

gar

egeb

gbs

ehea

hat

eheb

hbu

37777775.




Preuve : Elle utilise un résultat peu connu, lareprésentation de Dunford [178] d’un opérateur

matricielϕ(A) (ici ϕ = exp) sous la forme d’une intégrale de la variable complexe de fonctions ma-

tricielles (voir plus loin pour le sens à donner à cette intégration). Le résultat est le suivant : siM est

une matricenn :

ϕ(M) =1

2iπ

Zγϕ(λ)(λInM)1dλ ici : exp(M) =

12iπ

Zγeλ(λInM)1dλ

où γ est un circuit du plan complexe entourant toutes les valeurs propres deM (ceci généralise la

"formule intégrale de Cauchy" [179]).

Comment allons-nous procéder ?

Puisque

λInM =

"λI2A 0

B λI3C

#(où In est la matrice identiténn) est encore triangulaire, on

peut appliquer le résultat 2) du début :

(λInM)1 =

"(λI2A)1 0

(λI3C)1B(λI2A)1 (λI3C)1

#

Portons notre attention sur le bloc inférieur gauche (les autres sont sans intérêt : on sait à l’avance

qu’ils vont générer respectivement exp(A) et exp(C)) :

(λI3C)1B(λI2A)1 =

2664

λ f

λg

λh

377512664

p q

r s

t u

3775"

λa

λb

#1

(J.1)

=

2664

1=(λ f )

1=(λg)

1=(λh)

37752664

p q

r s

t u

3775"

1=(λa)

1=(λb)

#

=

2664

p(λ f )(λa)

3775 où les étoiles sont mises pour des termes qui ont tous le même genre

que le coefficient supérieur gauche.

Il nous faut donc intégrer cette matrice préalablement multipliée pareλ :




12iπ

Zγ

26664

peλ

(λ f )(λa)

37775dλ (voir formule de Dunford ci-dessus),

ce qui revient à intégrer terme à terme ; nous allons détailler le calcul pour le coefficient supérieur

gauche, les cinq autres calculs étant complètement semblables. Lethéorème des résidusdonne, du

fait que les seuls pôles sonta et f :

12iπ

Zγ

pez

(za)(z f )dz=

12iπ

2iπ[Res(a)+Res( f )]

=pea

(a f )+

pef

( f a)= p

ef ea

f a:

Ce qu’il fallait trouver ! En effet le résidu d’une fonction de la formeN(z)D(z)

en un pôlesimple z0

est :N(z0)

D0(z0)soit ici

pez0

2z0a f

Fin de la preuve.

Note : On a supposé implicitement quefa;bg\f f ;g;hg= /0, aussi bien dans l’énoncé de la pro-

position principale que dans sa démonstration (on dit par exemple quea et f sont des pôles simples...

sauf sia= f ). Il faudrait donc considérer à part les différents cas du typea= f , etc... qui peuvent se

présenter.

Remarques:

1) Montrons tout d’abord que si les matricesA et C sont diagonalisables (ce qui représente un

cas très largement majoritaire dans la pratique), alors, on peut faire comme si elles étaient réellement

diagonales. En effet, posonsM =

"A 0

B C

#oùB est un bloc à trois lignes et deux colonnes.

Si A et B sont diagonalisables (ce qui est le cas en général, et sinon, on travaillera avec la décom-

position en blocs de Jordan), on peut écrireA= PDP1 etC = Q∆Q1 pourD et ∆ diagonales,P et

Q étant les classiques matrices de passage.

On peut donc écrire :

"A 0

B C

#=

"P 0

0 Q

#"D 0

B ∆

#"P1 0

B Q1

#

d’où

exp

"A 0

B C

#=

"P 0

0 Q

#exp

"D 0

B ∆

#"P 0

0 Q

#1




2) Si l’une au moins des deux matrices n’est pas diagonalisable, elle est équivalente à un de ses

réduites de Jordan (voir ce qui a été dit en Remarque 3 tout au début).

Exemple :

Si la matriceA a pour réduite de Jordan

"a

1 a

#(on remarquera que la position du 1 est sur une

sous-diagonale ; ceci revient au même puisque tout ce que l’on a dit vaut dans ce sens par transposi-

tion), alors :

M =

"A

B C

#=

266666664

a

1 a

p q f

r s g

t u h

377777775

a pour exponentielle

exp(M) =

"exp(A)

V exp(C)

#avec exp(A) =

"ea

ea ea

#

exp(C) =

2664

ef

eg

eh

3775 etV =

26666664

ef ea

f ap+

β1

( f a)2qef ea

f aq

egea

gar +

β2

(ga)2segea

gas

ehea

hat +

β3

(ha)2uehea

hau

37777775 (J.2)

où lesβk sont des expressions simples en les variablesa; f ;g; et h ; exempleβ1 = ea +aea +

ef ea f , tous ces calculs sont susceptibles d’être faits via la représentation intégrale de Dunford (voir

le paragraphe J.3).

b) Tous les autres cas, à savoir :

M =

266666664

a

b

p q f

r s 1 f

t u h

377777775

ou M =

266666664

a

b

p q f

r s 1 f

t u 1 f

377777775

ouM =

266666664

a

1 a

p q f

r s 1 f

t u h

377777775

ou encoreM =

266666664

a

1 a

p q f

r s 1 f

t u 1 f

377777775:

donnent des expressions explicites (vérifiables par des logiciels de calcul formel, type Maple ou Ma-




thematica).

J.3 Calcul du coefficient supérieur gauche

Aperçu du calcul par l’intégrale de Dunford du coefficient supérieur gauche de J.2. Le résultat à

trouver est redonné ici :ef ea

f ap+

β1

( f a)2q

L’équivalent de (J.1) est donné ici :

(λI3C)1B(λI2A)1 =

2664

λ f

λg

λh

377512664

p q

r s

t u

3775"

λa

1 λa

#1

=

2664

1=(λ f )

1=(λg)

1=(λh)

37752664

p q

r s

t u

3775"

1=(λa)

1=(λa)2 1=(λa)

#

Ce produit, donne lieu à l’intégrale :

12iπ

Zγ

26664

eλ

(λ f )(λa)p+

eλ

(λ f )(λa)2q

37775dλ

Si nous restreignons notre attention au coefficient supérieur gauche : l’intégrale de la première

partie :1

2iπ

Zγ

eλ

(λ f )(λa)pdλ a déjà été calculée auparavant, à savoirp

ef ea

f a.

Quant à la deuxième partie,1

2iπ

Zγ

eλ

(λ f )(λa)2qdλ, elle va s’obtenir par le théorème des ré-

sidus ; le résidu en le pôle simplef ne pose pas de problème : on trouve facilement queRes( f ) =qef

(a f )2 ; en ce qui concerne le pôle doublea, nous allons l’obtenir en revenant à la définition : on va

tout simplement mettre en évidence le coefficient de1z

après avoir poséλa= z; en effet, suite à ce

changement de variables :qeλ

(λ f )(λa)2 =qea+z

(a f +z)z2 = qea 1z2(a f )

1(1+ z

a f )ez soit :

qea 1z2(a f )

(1 za f + :::)(1+z+

12

z2+ :::) dont le coefficient en1z

est, comme dit ci-dessus :

Res(a) = qea 1(a f )

(1 1a f ) =

qea

(a f )2(a f 1), si bien que l’intégrale cherchée est :

pef ea

f a+

12iπ

2iπ[Res( f )+Res(a)] = pef ea

f a+

qef

(a f )2 +qea

(a f )2(a f 1)




qui coïncide bien avec l’expression donnée ci-dessus, à savoir :

ef ea

f ap+

β1

( f a)2q avec β1 =ea+aea+ef ea f

J.4 Généralisation

Développons de manière plus claire comment on obtient quasiment la solution générale, au prix de

quelques calculs (à sous-traiter à Maple ou Mathematica). Développons ci-dessous l’idée et rappelons

au passage pour l’avoir sous les yeux :

La représentation de Dunford

exp(M) =1

2iπ

Zγeλ(λInM)1dλ

où γ est un circuit du plan complexe entourant toutes les valeurs propres deM.

Convenons ici de noter avec des indicesai j , bi j , ci j δi j et εi j les coefficients respectifs deA, B, C,

D = com(λI3C) et E = com(λI2A) (com(N) = det(N):N1 désigne la comatrice d’une matrice

N).

Les coefficients deD (respE) sont des polynômes enλde degré deux (resp. un) au plus.

Proposition : Si M =

"A 0

B C

#

expM =

"exp(A) 0

V exp(C)

#avecV =

12iπ

Zγeλ(λI3C)1B(λI2A)1dλ:

ce qui entraîne que les coefficients deV sont donnés par :

vi j =1

2iπ

Zγeλ

(∑3

k=1 ∑2p=1δikbkpεp j

det(λI3C)det(λI2A)

)dλ

Or, ce qui est entre accolades représente une fonction rationnelle de degré 3 au plus au numéra-

teur (rappelons qu’un produit tel queδikεp j constitue un polynôme enλ) et de degré au plus 5 au

dénominateur. Et le dénominateur est constitué, au signe près, des polynômes caractéristiques deC

et A ; l’intégrale ci dessus peut donc s’obtenir par calcul des résidus (et être la somme de cinq termes

obtenus aux 5 pôles que sont les valeurs propres deA et C ; le seul problème pratique est que les

racines de ces polynômes, surtout celles deC, sont compliquées à donner de façon formelle ; mais

on peut espérer obtenir des simplifications en cours de route qui fassent intervenir des relations entre

coefficients et racines.

On peut aussi espérer trouver cela dans des articles scientifiques (notamment en automatique) à




rechercher avec des mots-clés de type "exponential block triangular".

Preuve : (donnée de manière implicite précédemment).

λInM =

"λI2A 0

B λI3C

#d’où :

(λInM)1 =

"(λI2A)1 0

(λI3C)1B(λI2A)1 (λI3C)1

#

Et il reste à appliquer l’intégrale de Dunford au bloc en bas à gauche. Ce qui revient à intégrer terme

à terme.

Remarque: ce que nous venons de faire généralise clairement ce que nous avons fait dans le petit

calcul donné au paragraphe J.3.



K FIGURES SUPPLÉMENTAIRES

K Figures supplémentaires

L’objectif de cette section est de donner les figures qui n’ont pas pu être insérées dans le texte

pour des raisons de taille.




K.1 Saturation sur stimulation transitoire violente

FIG. K.1: Saturation du rapport cyclique




K.2 Période multiple

FIG. K.2: Dédoublement de la période




K.3 Simulation d’un modèle VHDL-AMS

FIG. K.3: Démarrage et variation de charge




K.4 Simulation d’un modèle VHDL-AMS, grossissement

FIG. K.4: Grossissement sur la variation de charge




K.5 Simulation d’un régulateur au niveau transistors

FIG. K.5: Démarrage et variation de charge




K.6 Simulation d’un régulateur au niveau transistors, grossisse-

ment

FIG. K.6: Grossissement sur la variation de charge



contribution à l’étude de stabilité des convertisseurs à...

Documents