convertitore a/d ad integrazione a doppia rampa. algoritmo di conversione a/d ad approssimazioni...
TRANSCRIPT
![Page 1: Convertitore A/D ad integrazione a doppia rampa. Algoritmo di conversione A/D ad approssimazioni successive](https://reader036.vdocuments.net/reader036/viewer/2022062319/5542eb5a497959361e8c7259/html5/thumbnails/1.jpg)
Convertitore A/D ad integrazione a doppia rampa
![Page 2: Convertitore A/D ad integrazione a doppia rampa. Algoritmo di conversione A/D ad approssimazioni successive](https://reader036.vdocuments.net/reader036/viewer/2022062319/5542eb5a497959361e8c7259/html5/thumbnails/2.jpg)
Algoritmo di conversione A/D ad approssimazioni successive
![Page 3: Convertitore A/D ad integrazione a doppia rampa. Algoritmo di conversione A/D ad approssimazioni successive](https://reader036.vdocuments.net/reader036/viewer/2022062319/5542eb5a497959361e8c7259/html5/thumbnails/3.jpg)
Convertitore A/D ad approssimazioni successive basato su DAC
![Page 4: Convertitore A/D ad integrazione a doppia rampa. Algoritmo di conversione A/D ad approssimazioni successive](https://reader036.vdocuments.net/reader036/viewer/2022062319/5542eb5a497959361e8c7259/html5/thumbnails/4.jpg)
Algoritmo di conversione A/D ad approssimazioni successive:
versione a divisione di resto
![Page 5: Convertitore A/D ad integrazione a doppia rampa. Algoritmo di conversione A/D ad approssimazioni successive](https://reader036.vdocuments.net/reader036/viewer/2022062319/5542eb5a497959361e8c7259/html5/thumbnails/5.jpg)
Convertitore A/D a 5 bit unipolare a ridistribuzione di
carica
![Page 6: Convertitore A/D ad integrazione a doppia rampa. Algoritmo di conversione A/D ad approssimazioni successive](https://reader036.vdocuments.net/reader036/viewer/2022062319/5542eb5a497959361e8c7259/html5/thumbnails/6.jpg)
Convertitore A/D a 5 bit con segno a ridistribuzione di
carica
![Page 7: Convertitore A/D ad integrazione a doppia rampa. Algoritmo di conversione A/D ad approssimazioni successive](https://reader036.vdocuments.net/reader036/viewer/2022062319/5542eb5a497959361e8c7259/html5/thumbnails/7.jpg)
Convertitore A/D ibrido a resistenze e capacità
![Page 8: Convertitore A/D ad integrazione a doppia rampa. Algoritmo di conversione A/D ad approssimazioni successive](https://reader036.vdocuments.net/reader036/viewer/2022062319/5542eb5a497959361e8c7259/html5/thumbnails/8.jpg)
Convertitore A/D a ridistribuzione di carica con correzione di errore
![Page 9: Convertitore A/D ad integrazione a doppia rampa. Algoritmo di conversione A/D ad approssimazioni successive](https://reader036.vdocuments.net/reader036/viewer/2022062319/5542eb5a497959361e8c7259/html5/thumbnails/9.jpg)
Diagramma di flusso di conversione A/D di tipo algoritmico
![Page 10: Convertitore A/D ad integrazione a doppia rampa. Algoritmo di conversione A/D ad approssimazioni successive](https://reader036.vdocuments.net/reader036/viewer/2022062319/5542eb5a497959361e8c7259/html5/thumbnails/10.jpg)
Diagramma a blocchi di un convertitore A/D algoritmico
![Page 11: Convertitore A/D ad integrazione a doppia rampa. Algoritmo di conversione A/D ad approssimazioni successive](https://reader036.vdocuments.net/reader036/viewer/2022062319/5542eb5a497959361e8c7259/html5/thumbnails/11.jpg)
Moltiplicatore per 2 per convertitore A/D algoritmico
![Page 12: Convertitore A/D ad integrazione a doppia rampa. Algoritmo di conversione A/D ad approssimazioni successive](https://reader036.vdocuments.net/reader036/viewer/2022062319/5542eb5a497959361e8c7259/html5/thumbnails/12.jpg)
Convertitore A/D flash a 3 bit
![Page 13: Convertitore A/D ad integrazione a doppia rampa. Algoritmo di conversione A/D ad approssimazioni successive](https://reader036.vdocuments.net/reader036/viewer/2022062319/5542eb5a497959361e8c7259/html5/thumbnails/13.jpg)
Comparatore “clocked” CMOS per convertitore A/D flash
![Page 14: Convertitore A/D ad integrazione a doppia rampa. Algoritmo di conversione A/D ad approssimazioni successive](https://reader036.vdocuments.net/reader036/viewer/2022062319/5542eb5a497959361e8c7259/html5/thumbnails/14.jpg)
Uso di porte NAND a 3 input per rimuovere singoli errori di “bubble”
![Page 15: Convertitore A/D ad integrazione a doppia rampa. Algoritmo di conversione A/D ad approssimazioni successive](https://reader036.vdocuments.net/reader036/viewer/2022062319/5542eb5a497959361e8c7259/html5/thumbnails/15.jpg)
Esempio di circuito “voting” per la rimozione degli errori di “bubble”
![Page 16: Convertitore A/D ad integrazione a doppia rampa. Algoritmo di conversione A/D ad approssimazioni successive](https://reader036.vdocuments.net/reader036/viewer/2022062319/5542eb5a497959361e8c7259/html5/thumbnails/16.jpg)
Comparatore “clocked” con preamplificatore per ridurre il flashback
![Page 17: Convertitore A/D ad integrazione a doppia rampa. Algoritmo di conversione A/D ad approssimazioni successive](https://reader036.vdocuments.net/reader036/viewer/2022062319/5542eb5a497959361e8c7259/html5/thumbnails/17.jpg)
Convertitore A/D a 8 bit a 2 passi
![Page 18: Convertitore A/D ad integrazione a doppia rampa. Algoritmo di conversione A/D ad approssimazioni successive](https://reader036.vdocuments.net/reader036/viewer/2022062319/5542eb5a497959361e8c7259/html5/thumbnails/18.jpg)
Convertitore A/D a 8 bit a 2 passi con correzione digitale dell’errore
![Page 19: Convertitore A/D ad integrazione a doppia rampa. Algoritmo di conversione A/D ad approssimazioni successive](https://reader036.vdocuments.net/reader036/viewer/2022062319/5542eb5a497959361e8c7259/html5/thumbnails/19.jpg)
Convertitore A/D a 4 bit ad interpolazione
![Page 20: Convertitore A/D ad integrazione a doppia rampa. Algoritmo di conversione A/D ad approssimazioni successive](https://reader036.vdocuments.net/reader036/viewer/2022062319/5542eb5a497959361e8c7259/html5/thumbnails/20.jpg)
Metodo per l’equalizzazione dei ritardi nei convertitori ad interpolazione
![Page 21: Convertitore A/D ad integrazione a doppia rampa. Algoritmo di conversione A/D ad approssimazioni successive](https://reader036.vdocuments.net/reader036/viewer/2022062319/5542eb5a497959361e8c7259/html5/thumbnails/21.jpg)
Convertitore A/D “folding” a 4 bit
![Page 22: Convertitore A/D ad integrazione a doppia rampa. Algoritmo di conversione A/D ad approssimazioni successive](https://reader036.vdocuments.net/reader036/viewer/2022062319/5542eb5a497959361e8c7259/html5/thumbnails/22.jpg)
Blocco circuitale “4-folding”
![Page 23: Convertitore A/D ad integrazione a doppia rampa. Algoritmo di conversione A/D ad approssimazioni successive](https://reader036.vdocuments.net/reader036/viewer/2022062319/5542eb5a497959361e8c7259/html5/thumbnails/23.jpg)
Convertitore A/D a 4 bit “folding” e “interpolating”: 4-folding, interpolate-by-2
![Page 24: Convertitore A/D ad integrazione a doppia rampa. Algoritmo di conversione A/D ad approssimazioni successive](https://reader036.vdocuments.net/reader036/viewer/2022062319/5542eb5a497959361e8c7259/html5/thumbnails/24.jpg)
Generazione dei 2 MSB per il convertitore A/D folding già mostrato
![Page 25: Convertitore A/D ad integrazione a doppia rampa. Algoritmo di conversione A/D ad approssimazioni successive](https://reader036.vdocuments.net/reader036/viewer/2022062319/5542eb5a497959361e8c7259/html5/thumbnails/25.jpg)
Convertitore A/D in pipeline
![Page 26: Convertitore A/D ad integrazione a doppia rampa. Algoritmo di conversione A/D ad approssimazioni successive](https://reader036.vdocuments.net/reader036/viewer/2022062319/5542eb5a497959361e8c7259/html5/thumbnails/26.jpg)
Approssimatore digitale (blocco DAPRX del convertitore A/D in pipeline precedente) ad 1 bit …
… e multi-bit
![Page 27: Convertitore A/D ad integrazione a doppia rampa. Algoritmo di conversione A/D ad approssimazioni successive](https://reader036.vdocuments.net/reader036/viewer/2022062319/5542eb5a497959361e8c7259/html5/thumbnails/27.jpg)
Convertitore A/D time-interleaved a 4 canali