daniel arumí delgado departamento de enginyeria electrónica universitat politècnica de catalunya
TRANSCRIPT
Daniel Arumí Delgado
Departamento de Enginyeria Electrónica
Universitat Politècnica de Catalunya
2
Índice• Introducción
• Test estructurales vs test funcionales
• Test de circuitos de RF y mixed-signal
• Problemas
• Tendencias
• Conclusiones
3
Índice• Introducción
• Test estructurales vs test funcionales
• Test de circuitos de RF y mixed-signal
• Problemas
• Tendencias
• Conclusiones
4
Introducción
• Test– Etapa dentro proceso de fabricación– Verificar ICs– Factores
• Coste• Tiempo• Calidad• Momento
Relación de compromiso óptima
5
Introducción• Test
– Tendencia: Coste relativo – Circuitos de RF y mixed-signal
• Nuevas metodologías• Coste alto
“ITRS 1999”
6
Índice• Introducción
• Test estructurales vs test funcionales
• Test de circuitos de RF y mixed-signal
• Problemas
• Tendencias
• Conclusiones
7
• Test funcionales– Orientado a las especificaciones– Verificar especificaciones de diseño– Circuitos de RF/mixed-signal
• Test estructurales – Orientado a defectos– Modelado de fallos– Circuitos digitales
Test estructurales vs test funcionales
8
Índice• Introducción
• Test estructurales vs test funcionales
• Test de circuitos de RF y mixed-signal
• Problemas
• Tendencias
• Conclusiones
9
• Circuitos digitales– Evolución: Complejidad y tamaño– Test
• Desarrollo de nuevas metodologías• Modelo de fallos
Test de circuitos de RF y mixed-signal
Test estructurales
Stuck-at
BridgingIddq
Stuck-open
10
• Circuitos de RF y mixed-signal– Evolución: Prestaciones– Test
• Metodologías invariantes• Mejora de las prestaciones de los equipos
Test de circuitos de RF y mixed-signal
Test funcionalesResolución
BW
Ruido
Distorsión no lineal
11
• Mixed-signal– Autocalibración de los equipos
• Calibración necesaria antes de cada medida
– DSP• Mejorar test
– Plan test• Más fácil
• RF– Analizador de espectros basado en DSP
Test de circuitos de RF y mixed-signal
12
Índice• Introducción
• Test estructurales vs test funcionales
• Test de circuitos de RF y mixed-signal
• Problemas
• Tendencias
• Conclusiones
13
• Coste– Problema más importante– ATEs (Automatic Test Equipment) caros– Tiempo– Inexistencia de metodologías estructurales
Problemas
14
• Coste de los ATEs coste = b+Σ(m∙x)b=Coste inicial x=número de pins m =coste por pin
Problemas
Tester Segment b(k$) m(k$) x
High Performance ASIC/MPU 250-400 2.7-6 512
Mixed-Signal 250-350 3-18 128-192
DFT tester 100-350 0.15-0.65 512-2500
Low-end ucontroller/ASIC 200-350 1.2-2.5 256-1024
Commodity Memory 200+ 0.8-1 1024
RF 200+ 50 32
“The International Technology Roadmap for semiconductors 2001”
15
• Coste de los ATEsProblemas
Mixed-signal/RF/SOC x por site
m(k$)
Functional (high-end) 5 2.5-7.5
Funciontal (low-end) 50 0.5-2.5
Structural 50 0.5-1
Analog/RF 60 8-30
Memory 50 0.9-1
b=140-400k$
0
2
4
6
8
10
12
14
16
18
2002 2004 2006 2008 2010 2012 2014 2016 2018 2020
Año
Nú
me
ro d
e s
ite
s
Wafer test
Package test
“The International Technology Roadmap for semiconductors 2003”
16
• Tecnológicos– Accesibilidad limitada
• Test más difícil
– Interacción entre los subsistemas analógicos/digitales
• Conmutaciones de la parte digital
– Variaciones de los procesos• ↓ covertura del test
Problemas
17
• TecnológicosProblemas
E. Morifuji, “Future perspective and scaling down roadmap for RF CMOS”
18
Índice• Introducción
• Test estructurales vs test funcionales
• Test de circuitos de RF y mixed-signal
• Problemas
• Tendencias
• Conclusiones
19
Tendencias
• ATEs– Plataforma única integrada
• Mezclar partes analógicas/digitales/RF/mixed-signal (SoCs)
– Especialización de las aplicaciones
• Metodologías de test estructural– Modelos para fallos catastróficos y
paramétricos
• Test paralelos– Reducir tiempo
20
Tendencias
• DfT (Design for Testability)– Adición de pines extra– Analog scan path techniques– Reconfiguración del circuito en modo test– BIST (Build in Self Test)• Ventajas
– Observabilidad– Controlabilidad– Detección fallos– Monitorización y
diagnosis
• Desventajas– Prestaciones– Tamaño– Coste– Probabilidad fallos
21
Tendencias
• RF– Reducir número de test
• Interacción entre subsistemas analógicas/digitales– Simular los subsistemas simultáneamente
• Software– ATPG (Automatic Test Pattern Generation)– Test Waveform Generation
22
Índice• Introducción
• Test estructurales vs test funcionales
• Test de circuitos de RF y mixed-signal
• Problemas
• Tendencias
• Conclusiones
23
Conclusiones
• Circuitos RF y mixed-signal– Gran importancia– Problema: Test
• Coste
• Tendencias– Técnicas de test de circuitos digitales
• Test estructurales, DfT, BIST...
– ATEs: Plataforma integrada• Capaz de verificar cualquier subsistema
24
Bibliografia
[1] G. Gielen and R. Rutenbar, “Computer-aided design of analog and mixed-signal integrated circuits,” Proc. IEEE, vol. 88, pp. 1825-1854, Dec. 2000.
[2] A. Grochowski et al, “Integrated circuit testing for quality assurance in manufacturing: history, current status, and future trends” IEEE Transactions on Circuits and Systems II: Analog and Digital Signal Processing, vol. 44, pp. 610-633, Aug 1997.
[3] The International Technology Roadmap for semiconductors, 1999.
[4] The International Technology Roadmap for semiconductors, 2003.
[5] J.S. Kasten, B. Kaminska, “An introduction to RF testing: device, method and system”; 16th IEEE VLSI Test Symposium,pp. 462-468, April 1998.
[6] The International Technology Roadmap for semiconductors, 2001.
[7] W.R. Ortner, “How real is the new SIA roadmap for mixed-signal test equipment?”; International Test Conference, pp. 1153, Oct. 1998.
[8] E. Morifuji, et alt, “Future perspective and scaling down roadmap for RF CMOS”, Symposium on VLSI Circuits Digest of Technical Papers, pp. 165-166, June 1999.
25
Bibliografia[9] Soma, M.; “Challenges and approaches in mixed signal RF testing”, Tenth Annual IEEE
International ASIC Conference and Exhibit, pp. 33-37, Sept. 1997.
[10] J.C.H. Lin, et al “State-of-the-art RF/analog foundry technology”; Bipolar/BiCMOS Circuits and Technology Meeting, pp. 73-79, Sept-Oct 2002.
[11] Soma, M, “An experimental approach to analog fault models”, Custom integrated Circuits Conference, pp 13.6.1-13.6.4, 1991.
[12] M. Sachdev, “A realistic defect oriented testability methodology for analog circuits”, Journal of Electronic Testing, Theory and Applications, pp. 265-276, 1995.
[13] Strid, E, “Roadmapping RFIC test”, Gallium Arsenide Integrated Circuit (GaAs IC) Symposium, pp 3-5, Nov 1998
[14] I. Hamadi, I.; K. Newman, K , “Mixed signal design and test education for high quality packaging development”. Electronic Components and Technology Conference, pp. 1524 - 1527 , May 2002
Daniel Arumí Delgado
Departamento de Enginyeria Electrónica
Universitat Politécnica de Catalunya