design-for-testability to achieve complete coverage of delay faults in standard full scan circuits

17
Design-for-testability to achieve complete coverage of delay faults in standard full scan circuits Irith Pomeranz a, * , Sudhakar M. Reddy b a School of Electrical and Computer Engineering, Purdue University, 1285 EE Building, West Lafayette, IN 47907, USA b Department of Electrical and Computer Engineering, University of Iowa, 4400 Engineering Building, Iowa City, IA 52242, USA Abstract We propose a testability enhancement technique for delay faults in standard scan circuits that does not involve modi®cations to the scan chain. Extra logic is placed on next-state variables, and if necessary, on primary inputs, and can be resynthesized with the circuit to minimize its hardware and performance overheads. The proposed technique allows us to achieve complete coverage of detectable delay faults by allowing any two-pattern test to be applied to the circuit through its functional path. In addition to the basic approach, we study the proposed procedure in the presence of a constraint that requires that extra logic would not be placed on the critical paths of the circuit. Ó 2001 Elsevier Science B.V. All rights reserved. Keywords: Design-for-testability; Delay faults; Full-scan circuits 1. Introduction Testing of delay faults [1±3] requires two-pat- tern tests where the ®rst pattern is an initialization pattern, and the second pattern activates and propagates delay faults. The second pattern must be applied at-speed, i.e., the circuit response must be captured following a delay which equals the normal circuit delay. In standard full scan circuits [4], delay faults may be tested in one of two ways, considered in [5±10]. Under both approaches, an arbitrary ®rst pattern is shifted-in through the scan chain. The second pattern must then be applied such that no intermediate pattern is applied be- tween the ®rst and second patterns. Under the ®rst approach, referred to as shift-based testing, the second pattern is obtained by shifting the scan chain once more. This results in a restricted class of two-pattern tests where the second pattern is a shifted version of the ®rst one, with a shift by one position between the two patterns. Under the second approach, referred to as testing through the functional path, the next-state obtained under the ®rst pattern is fed back and used as the present- state for the second pattern. Thus, the second pattern is restricted by the next-state produced by the combinational logic of the circuit in response to the ®rst pattern. Test generation under both approaches was considered in [5,7,9,10]. Due to the restrictions imposed on the two- pattern tests obtained under both approaches, it is typically impossible to achieve complete fault coverage of delay faults under standard full scan, unless design-for-testability DFT) is used. The existing DFT techniques for improving the delay www.elsevier.com/locate/sysarc Journal of Systems Architecture 47 2001) 357±373 * Corresponding author. Tel.: +1-765-494-3357; fax: +1-765- 494-3371. E-mail address: [email protected] I. Pomeranz). 1383-7621/01/$ - see front matter Ó 2001 Elsevier Science B.V. All rights reserved. PII: S 1 3 8 3 - 7 6 2 1 0 0 ) 0 0 0 5 4 - 0

Upload: irith-pomeranz

Post on 05-Jul-2016

214 views

Category:

Documents


0 download

TRANSCRIPT

Page 1: Design-for-testability to achieve complete coverage of delay faults in standard full scan circuits

�������������� ����� � ������� ������� ������ � ����������� �� ������� ���� ���� �������

���� ������ ���� ������� �� ����

� ������ �� �������� � � ������ � �� ��� �� ����� � ������� ���� �� ������ �� ��� ������� !" #$%&$� ��' (����� �� �������� � � ������ � �� ��� �� � ������ �� !�)�� ##&& � �� ��� � ������ �� !�)� ���� !' ���#�� ��'

��������

!� ���� � ����� ����� ����������� ������"�� � ����� ������ �� ������� ���� ������� ���� ��� �� ������

���#������ � ��� ���� ������ $%�� ���� �� ������ � ��%������� ���� ���� ��� �� ��������� � ����� ������� ���

��� � ������������ &��� ��� ������ � �������� ��� ���&�� ��� �������� �������� '�� ����� ������"��

���&� �� � ������� ������� ������ � ������� �� ����� ������ � ���&��� ��� �&������� ���� � � ������� � ���

������ ����� ��� ��������� ����� �� ������� � ��� ���� ������� &� ����� ��� ����� ������ �� ��� �������

� � �������� ���� �"���� ���� �%�� ���� &��� �� � ������ � ��� ������� ����� � ��� ������� � ())* $������

������� +�,� -�� ����� �������

*��)���+ �������������� �����. ����� ������. /�������� �������

� ���� ������

'������ � ����� ������ 0*123 �"���� �&�������� ����� &��� ��� #�� ������ �� �� �������������������� ��� ��� ����� ������ ��������� ����������� ����� ������� '�� ����� ������ ���� � ������� ��������� ����� ��� ������ ������ ���� � ������� ���&��� � ����� &���� �"���� ������� ������ ������ �� ������� ���� ���� �������043� ����� ������ ��� � ������ �� �� � �& &������������ �� 051*)3� 6��� �� ��������� ��� ���� #�� ������ �� ���������� ����� ��� ���������� '�� ����� ������ ���� ���� � ����������� ���� � ����������� ������ �� ������� ���&��� ��� #�� ��� ����� �������� 6��� ��� #��

������� ����� � �� ����,-���� ��� �� �������� ������ �� ������ � �������� ��� ��������� ��� ��� '��� ������ �� � �������� ������ �&������� ����� &��� ��� ����� ������ �� �������� ����� � ��� #�� ��� &��� � ����� � �������� ��&��� ��� �& �������� 6��� �������� ������� ����� � �� ��� � ����� ���� ��� �� ���� ��� ��%������� ������ ���� ���#�� ������ �� ��� ��� ��� ���� �� ��� ������������ � ��� ����� ������� '���� ��� ����������� �� �������� � ��� ��%������� ������ ���� �� �������� ���� � ��� ������ �� ������� ��� #�� ������� '��� �������� ���� ���������� &�� �������� �� 05�7�8�*)3���� � ��� ��������� ������ � ��� �&�

������ ����� ������ ���� �� ��������� �� ����������� ������ �� � ������� ������� ����������� � ����� ������ ���� ������� ���� ����������� �������������� ����� 9�/': �� ����� '���%������ �/' ������"��� � ������� ��� �����

&&&�����������;�����;�����

<���� � ������� -��������� 47 9())*: 2571272

�=�������� ����� '���> ?*�7@5�484�2257. ��%> ?*�7@5�

484�227*�

�,���� ������+ ������A������������� 9�� ������:�

*2B2�7@(*;)*;C � ��� ��� ����� � ())* $������ ������� +�,� -�� ����� �������

���> � * 2 B 2 � 7 @ ( * 9 ) ) : ) ) ) 5 4 � )

Page 2: Design-for-testability to achieve complete coverage of delay faults in standard full scan circuits

����� ������ �� ����� ���� ������� �"������#������ � ��� ���� ������ '�� ������"�� �0**3 �� ���� � � ���������� ���� ������ &������� ���� D���D� �� � �� � ��� �& ������� �� ������� � ��� #�� ������ � � �&������� �������� �� ������� � ��� ����� ������ � �������� �� ���� &��� �� � ���� ����� ������ ��� � ������� ����������� ���� ��� #�� ������� '��������"�� � 0*(3 �� ���� � ������ ����� D���D�� � ��� ���� ������ '�� ����� D���D�� ������ � ������ ��� ������ � ��� ����� ������� ��� �&������� ����� ������ � ��� ��������� &�� �������� �� 0*23 �� � &�� � ���������� ����� ������ ���� ��� � ������ � � ������� ����� ������ ���� ���� ������� ���� &�� &� ���� � ����� ����� ��������

���� ������"�� � ����� ������ �� ������� ����������� ���� ��� �� ����� ��� ���� ������ $%������ �� ������� � ������ ������ ��� �������� �������� ��� ����� ������ ���� ��� � �������� �������� ��� ������ ����� ��� ��������� ����� -�&� ��& ��&� ��� ����� ������"�� ���&� ��� ������� ������� ������ � ������� �� ����������� � ������� ��� ������ ����� ��� �������������� '��� ������ ��� � ������ �� ������� ��������� ������ ��� ������ � �������� ��� ���������� &��� ������� ����� ��� ��������� ������ ����������� 9������� ����� ��� ������������� ����� ��� ������ �� ��� ���� ��� � �������� ��� ����� �� ��� � ������ �� ����� ���� ������� ���� ���&� ������� � � ����������� ����� � ������ ����� ���� ������:�'�� ��� ��� �������� ������� ��� � ����/' ���� ������� � ��� ����� ����� ��� ������� � ������������� ��� �������'�� ���������� � ��� ����� �/' ������"��

� � ����� ������ �� ��� �� ���� &� ����� ��������� ������ 0*3 �� ��� ����� ����� ����� '�� �/'������� ������ ������ �� ���&�� +����������� ��� �/' ����� &� �������� ��� ���������� � ������ ���� ���� ��� �* ��� ���� � ���� ����( ������� ����� ��� ��������� ����� !� ����� �������� ������ �������� � �* ��� �( ������� ����������� �� ��� ������ � �������������� ��� � � ������� �� �������� ������ ������ ���������� ���� �������� �* ��� �(� '������� &� ��� ����� � ��������� � �/' ���� ����� ���������� ����� ���������� '�� �/' ����

� �� ���������� ����� � ������ ���� � ��� ��������� �� ��� ��������� ������� -��� ��������� ��/' ��������� � ���� ���������� ����� ����������� &� ��� � ������ ������ � ������ �������� ��� � � �/' ���������� ���� &��� ����& �� � ������ ��� ��� �������'�� �������� � ���� ������� �� ��������

����� �� ��������� � ��� ����� �/' �������"�� �� ���&�� '�� �/' ���� ������� � � �������&� �� � ��������� ��� ����� � ��� ����� /���� ������� �� ������ �� �� ���� �� � ����� ������� ��� ���� ����� ��� #�� ������ � � � �&������� ���� ��� �� ���� ������� ��� ������ E�� ��������� �� � ������ ���&��� � � ����� ������������ ���� � ��� ������� +� ������� �/'���� � ���� ����� ���� �� ��� ����� �����&��� �� �� ��F���� �� �� �� �� ���� �� � ����� ����� � ���� ���� ��� �&������� ���� ��� �� &��� �������� � ������ ��� ������'�� ��� ��� �������� ������� ��� � ���

�/' ���� ������� ��� � ������ � �������������� ��� ������ ���� �/' �������� G&�������������� �� �� ��&��� ���� ��� =���"�������&� ����������� ��� ���� ����� � ������� ��� ��,���� �� ������ ��� � �/' �������� '��� ������������� � ������� ��� ������� � �/'���� � ������� ����� � ��� ������� '�� �������������� � ������� ������� ��& ���� �� ������ �� � ������� ������� ������������������� ������ &����� ������� ��� �/' ���� �������� ������-���� ����� &� ����������� �� ������ � ���

���� ���������� ����� �� ��� ���� ���� &� ��������� ����� ������ � � ������ ���� ���� ��������� � � ������ ����� ��� ���� ����� ��&���� '��� ���� �� �������� &��� ��� ���������� ���� �� �� ����� �� � ���� ������� ��� ��������� �� �� ������� ������� ��� �� ���� ����� �/'���� �� �������� �"���� � ����� ������ ���� ������ ���� ����� !� ����������� ��� �F���� ����&��� ����� ����� ������ � � ���������� ������� $%��������� ������ �� �������� ���& ��� �F���� � ���� ���%���� � ��� ���������� ������ � ��� ����� � �/' ���� �"����� ������� ������� ����� �������'�� ���� �� ������� �� ���&�� �� ������ (�

&� ����� � ��� �/' ���� � � ������� ��� ���������� �� ������ 2� &� ����� � ��� ���� ��������

25B !. ����� /� �.0. 1���� 2 3�� �� �� ������ '������� #$ 4�&&�5 6�$76$6

Page 3: Design-for-testability to achieve complete coverage of delay faults in standard full scan circuits

��� ������ &� ���� !� ����� � �& ��� ��������� ���� 9������ ���� ��� ��������� ���� ���� ����:�� ������� !� ��� ��������� ����� �%���������� ������ ���� ��� ���� ���� �� �F������ ����������� ���� 9����� ���������: ������������� ������� � ������� ������� ��� �/'�������� �� ������ 4� &� ����� � ��� �������� ������ ���� ��� ��� ����� ������ � &���� �/'���� &��� � ������� �� �� � ������� ������������� � �������� ������� ������ 5 ���������%��������� ������ � �/' �������� �� ������ @&� ����� � �& � ���� ������� �/' ���� �������� ������ ��� ������ �%��������� ������ ���� �F���� � ���� �������� � ��� ����� ��������� ��� ����� � �/' ���� �"���� � ���������� �� ������ 7 &� ������ ��� ���� ��������������� ������ ��� ������ �%��������� ������ ���� �F���� � ���&��� � ���� ����� ������������� ������ B �������� ��� �����

� ��� ��� �����

'�� ����� ������"�� ������ �/' ���� �������&� �� � ��������� �� �� � ��� ��%������� ���� ��� � ��� ������ ��� �� �� ����� ���� ��� ������������ ���� ���� '��� ���&� ���������� ��%�������� � � ������ ����� ������������ ��� ��������� ���� � ��� ������� /�%������ �� ��� #�� ������ � � �&������� ���������� ��� ��%������� 9))):� ���� &����� �/'� �������� ������ � ������� ����� ��� ������������� ���� ������ 9))): � ��� ������������ ����� ���� +� ������������ ��� #�� ��%������� ����� ��� ��� ����� ������ ��� ������ 9*)): � ��������������� ���� ����'�� ���� ��� ���� � ������������ � ��%��

����� ���� �� �� ������ � D���D� ��� �� ��&� ��/��� *� �� ������� � �� ������ ��� � ��������%������ � � ���� ����� �� 9������������� ��HI ���� &��� ������ �� ��� �� ��� � ����:�!��� �� � )� ��� ����� � �� ������ � ��� ������ ��� �� �"���� � ���� ������ � ���������� !��� �� � *� ��� ������ � ��� ����� ����� '�� ��%������� ���� ��� � ������������ ������%������ ���� ��������� ��� � � � ��� ���������%� &����� ��������� ��� ��� � � ���������� � ��� �������

�� �� ��������� ������� ���� ��� ������ � ������ ������ ��� � ��������� � ������� ������� ��� ������ � ������������ ���� ��� �� ������� ����� ��� ���� ������ �� ���� &�� &���������� ������ ���� ����� ����� ������ �� ������� ����� ��� ���� ����� �� &���� '��� ������� �� � ��� ���� &��� ��� ������ �� �� ������� � ���� ������� ��� ���������� ��� ���� � ��� ���F���� ���� � ���� ������� � ��� ����������� � ��� ������ ���� �����'�� ��������� ���� ��� ����� ����� ������

�� ������� ������� ���� �� � �&������� ����� �������� ����� ������ ���� ��� ����� ������ �� ������ � �������� ��� 9 � �� ������: �������� ����� ������ ���� ��� #�� ������� '���������� ��� ����� ����� ������ ���� ��� � ��������� ���� ��� ����� ������� I� �%���������� ������ ��& ���� ���� &��� ���� ��������� �� ������ �� � ������� ���� ����� ������� � ������������ / ������� ���� �"��� �/' � �������� ����� ������� �� �� � ������� ������������ ������� &� ��� ��� ���� ��� ��&� ��/��� * � ��������� �� �� � ��� ���������� ������� /��� ( ��&� � ����� ����� ����#�� � �������� ��� ���� ��� � /��� *�'�� ��������%� ��� � � � �� �� ��� �� ��������� ���� � ��� ������ � ������� ������������/ � ����� ��������� � �/' ����� &�

������ ��� ��� �/' ���� ������ � ��%����������� ��� � ��� ���� ���� ����� �� � ��� ��� ����/' ���� ������ � ����� ������ � ��� �������� ����� � � '�� ���� ������ ����� �� ����&�� ��� � ����� ����� ��� ���� ����� � ����

/��� *� ���#����� � ��� ��%������� ���� � ���

!. ����� /� �.0. 1���� 2 3�� �� �� ������ '������� #$ 4�&&�5 6�$76$6 258

Page 4: Design-for-testability to achieve complete coverage of delay faults in standard full scan circuits

��� ���� � ��������� ��������� ����� �������� �� � �������������� &� ��� �� ��� � ������ ��� ��� ����� ������ � ���� �&�������� ����� '��� ������� ���� �� �� ��������� ������� ��� ��%������� &��� ��� #�� ������ �� ��������� &����� � �� ��������� � ������ ��� ������ ����� ������ &��� ��� ����� ������ ���������� -������������ �� �� ���� �� � ����� �/' ���� � ������������ ���� ��� ������� � ��%������� ���� ���� ��� ������ �� ��� � � ��� ��������� �� ��������� &��� ��� ����� ������ � ��&������� ���� �� �������� /������� �� ��� �������������� ������ ���&� ����� ����� ������ � � ��������� � ������� � ��� � �������������������- ��� � ���� ������ �� ��� � �������� �

�/' ���� � ����� ������ ��� ��%����������� ���� ������������ ��� � ���� � ����� �������� ������ � � �&������� ���� �� � �����#�&��� �� ������� &� ��� ��� ��F���� ���� ����� ������ ��� � �� � ���� ��� ����� ������������� � ������ ����� ������� =���"������� ����� � �������� � ���� ��� ���� ����� ������ ��%������� ���� �� �� �& �� ��������� ���� ������� ' ����� � �/' ��� &����& ���� ������ �* ��� �( � � ����� ������� &� ��� ��� ������� ��&� �� /��� 2� '���������� ����� ��������� � ��� ���� ���� �* ����( �� ���� * ������� '���� &��� �* � �( � )���� ����� � � ������ � ��� ����� � ��� �/' ��� � /��� 2� ��� �� �* � * �( � *� ��� ������ �� ������ � ��� ����� � ��� �/' ����$��� ��������� ���� ����� ���� ����� � �� �� � ��������� � ���� �� ����� � ��� I ���� ������ ��� ��������%� �� /��� 2� '�� ����������� �� ���� � �������� � �/' ���

������ � � ��%������� ���� �� �� �& ������ �������

� ���� �����������

'�� ���� ���������� ����� &� ��� �� ���� &�� � ������ ���� �/' ������� ��� ���� �������'�� #�� �& ������ � �� ����� ��� �/' ���� ������ �� ��� ������� ��� �� ������� �� ��� �/' ������� �� &���� '�� #�� ������������ � ������ ���� ������� ����� � ���� ��� �*�'�� ����� ����� ������� � ������� ����� ������������ ���� ����� � ���� ��� �(� ����� ������������� � �* ��� �(� ��� ������ � ��� �������������� ��� �/' ���� 9�� ������ �� ��� �������: �� ��� � ) ��� ��� �/' ���� �� �� ����������� '�� ���� ����� �� ������� ��� ���� �/'�������� ��� �� ���� ��� �/' ���� � ���& ������������� � ����� ���� ������ ������ ���� &�� ���������� �� ��� #�� �& ������� '�� ���� ������������ � ������� ����� ��� ��������� ��������� � ���� ��� �2� '�� ���� ��� �2 �� ��� ���� �� �(��%���� ���� ��� ���� ������ �� ��������� �� ����� ��� � ���& ��� �/' ���� �������� � ����� ��������� ��� ����� ���� �� ������ ��!� ������� �*� �( ��� �2 �� � ����� ���� ��� 8

���� ������� ���� �������� ����� �� ��� ������� ���� ��� ���������� ��&��� �������� ���� ���� ����������� ����� ���� ���� 0*43� 8 &���� �� � ������������ ��� ������ � �� ������� ���� � �������� � �������� ����� ���� ���� ����� ��� ���������� � �*� �( ��� �2� &� ������� � ����������� � � �� � #�� ������ � � �&������� �������� �� � ����� ������ � � 9��F����: �&������������ -� � #�� ������� �� &��� ���������� ��� ���

/��� 2� =������� � �/' ��� �� �������� �������/��� (� ���#����� � ����� ����� ��

2@) !. ����� /� �.0. 1���� 2 3�� �� �� ������ '������� #$ 4�&&�5 6�$76$6

Page 5: Design-for-testability to achieve complete coverage of delay faults in standard full scan circuits

�������� ������ ��������� � ��� �������������� �� �������� -� � ����� ������� �� &��� ��������� ��� ������� ��� �������� ������ ���������� � ��� �������� ������ �� ��������������� � ��� �������� � �* ��� �( ��� �

���� �� 0*53� J�%�� &� ����� �%��������� ������� � ��������� ��� ����� ������ �������� ��* ��� �(� '���� ������� ��� ���������� ��� ���� �� � ������ ���� ����� ����������� &��� �F���� ������ � �/' ��������'�� ������ � ��������� �* ��� �( �� ��&� ��

'� �� *� '� �� * �� ������� �� ���&�� -��� ��������� ����� &� ��& ��� ��� � � �������������� �� ��� ������� ��� ��� ��� � � ����� �� ����������� ���� ��� 8 �� &���� �* ��� �( &����������� !� ���� ��& ��� ��� � � ����� �� ��������� ���� ���� ��� �*� ��� ��� � � �������������� �������� ���� �� �� �������� ��� ��� ����������� �� ��������� !� ��& ��� ���� ��������� ���� �������� ��� ���� ��� �( ����� ������������ ����� '�� ��� � � �������� ������ ������ ����� ������ ���� ����� 9� ��� �� ���������� �� ��� ������ ���� ��� ��� ������������� ���� �����/� '� �� * �� ��� � ���� ���� �� �� ���� �� �

������� ����� ����� ���������� ������� ��������� ������ ��� �/' �������� �� ������

4� &� ��& �& ��� �������� ������ ���� ��������������� �� ������� �� �� ������� � ��� ��������� ���� �������� �� �� 05�7�8�*)3 ��� ���& ��� ������� ����� ����� ������ ���� ����� ��'� �� *� ������� ��&� ������ � � ������ � �/'���� �"����� �&� ������� � �/'�-� ������ � ��� ��� ���� ��� �2 ���� ������ ���

�/' ���� �� ������� ���� � �( � �������������� ��� � ���� ������� � ��� �� � ����������' ��������� ��� ��������� � �2� &� ������� � ������ &��� �� ����� ������� �������������� ���� ��� �& ���� � ���� ������ ��* ��*��� ��( ��( � ������ ���� ���������� ��� ��������� ��* ������ ��� ������ � ��� #�� ��� �������%������� ���� ��� � � ������������ ��� �������������� ��� ���� ����� �* ������ ��� ����� ���� #�� ����� ����� � � ������������ ������� �� ������� ���� ���������� ��� ���� �������( ������ ��� ����� � ��� ���� ��%������� ���� ��� � ������������ ��� ���� ���������� ��� ����� ����� �( ������ ��� ����� � ��� ���� ������ ����� � � ������������ �� ��� ���������� � '� �� (� &� ��& ��� ���� ��� �(� $��������� �� ��&� � � ������� ���� �� '� �� (� ���� �&������� ���� �� �������� �� ��� ��%� �� � � ����� $��� ������ �� ������� ���� ���� ��� #���� ��� ���� ��� ����� ����� �� ������� ���

'� �� *

������ &����� �/'

=����� '������� ������ �������� ����� ����� ���� /�������� ����

'���� �������� /���� ������ '���� �������� /���� ������

�(8B 58@ (55 *)() 5)( B4�(2 *)() 5@@ 84�87

�244 @BB *48 58@ @45 82�75 58@ @@4 8@�5*

�2B( 7@4 (7@ **)4 @82 8)�7* **)4 7)8 8(�B)

�4)) B)) (@5 *)@) 7*@ B8�5) *)@) 722 8*�@(

�5*) *)() 4@7 *B@B 8)@ BB�B( *B@B 8B4 8@�47

�5(@ *)5( 542 (*7( 8*7 B7�*7 (*7( 87( 8(�4)

�@4* *(B) (24 82@ *(44 87�*8 82@ *(5@ 8B�*(

�B() *@4) 82B 275( *(4B 7@�*) 275( *254 B(�5@

�852 *8)@ B47 22BB *72* 8)�B( 22BB *B(B 85�8*

�**8@ (28( *))) 4))) *8B7 B2�)7 4))) ())) B2�@*

�*4(2 (B4@ (58 *)2@ (724 8@�)@ *)2@ (782 8B�*4

�527B *)58) *))) 4))) 87() 8*�7B 4))) *))77 85�*@

�8(24 *B4@B *))) 4))) *587B B@�5( 4))) *@@B@ 8)�25

�*2()7 (@25B *))) 4))) (2422 BB�8) 4))) (42@7 8(�45

�*5B5) 2*@84 *))) 4))) (8(8) 8(�4* 4))) (8B27 84�*4

�2582( 7*B@4 ()4 B*@ @2@8* BB�@2 B*@ @27)( BB�@4

�2B4*7 7@@7B 8*8 2@7@ 74B72 87�@5 2@7@ 7@**) 88�(@

!. ����� /� �.0. 1���� 2 3�� �� �� ������ '������� #$ 4�&&�5 6�$76$6 2@*

Page 6: Design-for-testability to achieve complete coverage of delay faults in standard full scan circuits

��� ��%� ���� ��� ���� ��� ������ � ��� ������������ ���� ���� '�� #�� ��� � ��� ���� ��� �2 �� ������ � �������� ��* � * &��� ��� #�� ������� ���� ����� ��� �* � * &��� ��� ����� ������� ���� ����� -��������� ��� ������ ��* ��� �* ����� �F��� ��� #�� ������ � � �&������� �����6��� ��� ����� ������� ��� #�� ����� �������� ��� #�� ��� ����� ������������ ���� ��� �������������� / �%������ �* � �)*)) *))� ��������� ��� 9**)) )*):� '�� #�� ��� � ��� ������� �2 �� ��&� ���� ����� �2� �� ����� ��*�*� '� �� (� '�� ����� ��� � ��� ���� ��� �2 �� ������ � �������� ��( � * &��� ��� #�� ������� ���� ����� ��� �( � * &��� ��� ����� ������� ���� ����� '�� ����� ��� � ��� ���� ��� �2 ����&� ���� ����� �2� �� ����� ��(�( �'� �� (�

� ��� ������� ��� ��������� ����� ���

�� ���� ������� &� ����� � ��� �������� � ��%������� ���� ��� ��� ����� ������ � &���� �/' ���� &��� � �������� +��� ������� �/'�������� &� �������� ��� ���� ���� �* ��� �(� ����� ��� �������� ������ ���� ������� !� �������� ��� � �������� ������ ���� ���������� � �� �J�%�� &� �������� �������� ������ �������� �� ������ ����� � �������� � � ���� ��� �2 ���� � �(������������ � ��� �/' ���� ������� ��� ���������� '�� �������� ������ &� �������� �� ���������� �� ���� ��� �/' ������ 0**1*23� �%����� � � ������� ���� ����� �� ��&� '��� ������� � ������ ������ � ������ � 8 ������� ����

�������� ��������� �� �������� ������ ���� ��� ����������� !� �� �� �� ��� ������ ������#�� ����������� �� � ���� � ��� 9 � ������� �� ���������� &�� �� �������� � �* �(� ����� ������������ � ��� ��� 9� &� ��� ������ ��������� ���� &��� ��� �� ��� ��������� � �/' ���� � ��� ������ �� 9� !� ���� ������ ������ � ��� ������ �� 9 ���������� ��� ��#�� ���������� � �/' ���� ���� &��� ����� ��� ��������� � ��� ���� ��� �2� I� ��� ��� �/' ����������� ������ �� ���� &��� &� ������ � ��������� ��� ���� ������ ��� �������� � ��� ��� ������������ !� ����� � ��� ������#����� � ������� �������� ��� ��� ��������� � �/' ���� �� ������&��� �� ��������

#.�. ��������� � � � ��� �:���� �� �����-�������

+���� � ��� ��������� �� 0*43� �� �� ���� �� ���� ���� ������� � �������� ������ �� �� ������� �������� ������� '��� �� ��� �� ���&�� E���� ������ � �������� ����� � � ���� � &��� ���������� �������� �� ��� �� �� � � ��� �� � �)� *�� !� ����� ���� ����� � �> � ��� '������ ���� ������ &� ���� � �&������� ����� � ��� ��� '�� ������� � ��� � ���� ������� ������&��� ���������'�� ������ ����� ��� � � �� - ���� � ��� �����

� �������� �� &��� ������� ���� K������� �� �� �� ������� �� � ��� � ������ ���� ���� � � � &�������������� ��� ����� � �������� ���'�� ������ � ���� ��� � � ��� �� ��� ����� ��

������� ���� � &��� ���� �� � &��� � �� ������� �������� ������ � ��� ������ �� �������. ���&���� �&��� ������ � �� �� ���� � ��� ����� ������� ���� ��� ��� ����� ������ �� �������� '������� ��� �F���� � ��� ����� � �� ������ ����� � � ���� � ��� ����� � �������� ��!� ���� ���� ��� ���� ��� 8 �� &���� &�

������� �( ������� ���� ������� �� �������� �������� �������� ���� ������ �� 8 �� �������� �� �(�� ��� #�� ������ � � �&������� ����� '������&� ��� ��� 8 ���; �( � ������ ��������� �� ������� �� �������� ������� !� ������������� �� ���&��/ ���� �&������� ���� � � ��� �� � �(� &�

#�� ��� ����� ��� ���� ������ ������ ���� �� -

'� �� (

$%����� ���� ��� �2

�2

�( ��*�* ��(�(

* *))* *)) *))* *)) *))* *))

)*)) *)) **)) )*) )*)* *)*

( *))* *)* *))* *)* *))* *)*

)*)) *)* **)) )** )*)* *))

2 )*)) **) )*)) **) )*)) **)

))*) ))* *)*) *** ))** )))

4 )*)) **) )*)) **) )*)) **)

*)*) ))* ))*) *** *)** )))

2@( !. ����� /� �.0. 1���� 2 3�� �� �� ������ '������� #$ 4�&&�5 6�$76$6

Page 7: Design-for-testability to achieve complete coverage of delay faults in standard full scan circuits

����� � � � �� � �� ���� ���� ��� ����� � � ���� ��� � �� ���� � � � �����/�� � �� !� ��� ��� ��������� �� �� ���� �� ����������� � � �� � ��� !",!84�5� !� ����� ��� ���� 8 ������� ���� �������� �� �������� ������ ��� ���� ���� ���� ������ � 8�� �������� �� � #�� ������ � � �&������� ���� ���(� =���"������� &� ���� ��� ���&��� ������ ����� ����� � �������� �� �� ������� ��� ���� 8 &��� �������� � ���� ������ � ��� =���"������� ���� &��� � � #�� ������ � �� �( ���� ������� � �������� ������ ������ ���� � � �� �� ���� ����� � � � �� ��� � ������������ ��� �� &��� � �������� �� ��� ���!"!84�5 � �� ����� �� ������ � �� �(� �� ��������� &� ��� #�� ��������� ������������� �������� � � � �� ���� �� �� �������� �� 8� �� ��� ������ �������� �� �� ��������� ��� �� �� ����� ���� �� ������ � ��� #�� ������� � � ���� �� �( &��� ���� � �� ��� ������� � � � �� &��� � ����������� � �(� �� ��� ���� &� &��� ������� ����������� � � � �� �� ������������ ��� G&���� ������� ��� �& �������� � ���� ������ &� ��������� ������������� ������� ���� �� �������� �� �(���� &� � �� ����� � ��������� ��������/ ���� ������ � � ��� ���� �����

� � � �� � �� � &� �������� ��� ����� � �������� ����� )� �� � �������� � �� �������� � )� &� ������ ����� � � � �� �� ��� ��� (�8��84)5� ����� 8������� ���� ������� �� �������� ������ &� &��� #���������� ������� � ���� � � � �� &���� ��������� ���' �������� ������ ���� ��� � �������� � ���

������� �������� �� 8 ��� �(� &� ����� � ���� � �� &����� ���� �%���� � �&������� ����� � ��� �� � �( ���� ���� � �� ���� !� �������� &����� ���� �%���� � ������ � � �������� � ������ ��� I��� ������ � &���� �������� ����� � ������� ���&� �� �������� �� 9�/ ��� �������� ������� ����� ��� #�� �������� ������ � � �&������� ���� �� �������� ������ ����� &��� ����� �����������'�� ������ �� 9 ���� ��� � ����������� � �( ���

�������� � 8 �� �������� � �/' ������� ������� �� �� ��� ���&��� �� �������

#.�. (98 � ����

�� ��� #�� ����� � ��� �/' ������� �������� &� ������ ���� ����� �� 9 ���������� L����

� ����� � � � � &� �������� � �/' ��������� � � �� ���&�� !� ������ ���� �&������� ����� � ��� �� � �(� I� ��� �� � ������ ��� ����� � � � �������� �/' ����� ����� �������� � � ����� ��� �/' ���� ��� �F��� ��� � �� �� �� &� �"��� ���� � &��� ���������� ��'���� &� ������ ����� ��� �� � � �� ����/ � � ��� �� � �( ���� ���� � � �� ���� &� ������������� ��� � � ����� &� ���� � ������ )���� ���� ���� �� � ���� � �� '�� ������ ) ����������� � � ������ ��� '������ ����� &��� � � �� ���� &� ������ ���� ������ � � �������� � � ������ ��� +���� � � ��� )� &������� � ��������� � �/' ���� ���� &������& �� � ������ � ��� )� �� ���&��!� ������� ��� �/' ��������� ���� � �

��� ) � ����� � ����� ��� � ������� '��������� ����� ��� ��������� � �/' ���� ������ ������ ��� ��%������� ���� ���� ������������� ' ����� � � ����� ��� � ������� &�������� ��� ������ � ��� � &���� �� ��� �� ������� � � ������� � ��� ����� ������ � ���������� ��� �� &���� �� ��� �� ������ � � �������� ��� ������������ ���� ��� � ��� ������� ���������� � ��� ) �� ��������� ��� � ��� &������ ������� � ��� ����� ������� ��� �� ��� �

&���� �� ������� � ��� ������������ ���� ����'�� ��� �� � � ����� �� ��� � * �� ��� ��� �� ������ ��� � � ��� ��D���� �� ���� ����� � �/' ��� �� �"���� � ����� � �� �� � ������� ��� � ��������� ��� ��� �� � � ������ �� ��� �* �� ��� ��� �� ��� ��� ��� � �� ��� � ��D���� ������ ����� � �/' ��� �� �"���� � ��%����������� �� �� �� �� � ������ �� ��� � � /�%������ ������ � ������ &��� � ������ ���������� ��� ���������� ���� ���� E�� � � ��� �� ���))))�� �****��� -� ���� �� ���� ������� &�#�� ��& ��� ����� ����� ������ ��� ���� �������� ���� �� ������� ������ ���� � � �))))���������� � ����� �� ��� ������ ���� � �**))�������� �� !� ������ � ��� ����� � �* ***�� ��� &������� ) ��� ��� � �* *))�� =������ � ��*� &��� � �*�� &� ��#�� � ����� � �)�. ���������� �� � �***� &��� � � �*))�� &� ��#��� ������ � �)**����F���� ����� �� 8 ��� �( ��� ����� ��F����

�/' ���������� &��� ��F���� ��� �� � �����-��� �������� � ����� ��� � ������ � ����

!. ����� /� �.0. 1���� 2 3�� �� �� ������ '������� #$ 4�&&�5 6�$76$6 2@2

Page 8: Design-for-testability to achieve complete coverage of delay faults in standard full scan circuits

���� �� �( ���� ����������� � ��� ���� ������ ) ��8 ���� ������� �� &� ������ ��� ��������� ���� ��"���� ��� ������� ��� � � �/' ����� '����� ��� ��������� &��� � ����� ��� � ������������ ���� ��� �������� ��� � � *M� 9���� *������ � � �/' ���:� !� ��� ���� ����������� � ���� ��� � ������-��� �������� ��� ������ � �� � ����

����� � � � � &� ���� � �/' ��������� � �������� ������ J�%�� &� ������ � �� ��� � ��������������� &���� �� ��N����� � ������ ��� ��������� �� 9� '��� �� ��� ����� � ������ ������&��� ��� �� � ������ �� ����� �� �/' ������������� ���&� � ����� ����� � � � � ��������� ����� � � � / �%������ ������ � ������ &���9 ������� ���� ������� / ����� � � � 9;� *�(�2:���� �/' ��������� ������� �� � �� ������� �� ����� ��� � ����� E�� ��� ���� ��� �2 ������� ���� � ��� �/' ��������� � � ������ ��� ��� ������� ��� ������ ���� �* � � *� (�� �( � � (� ����2 � � (� 2� 9����� �� &� ��� ��� �/' ��������� � * ��� ����� �2� &� &��� ������ * ��� (� ��� ��:� �� ���� ����� ��� �/' ���������� � * ��� 2�� ��N����� � ��������� ��� ��� ������ �� 9�'�� ������ ������ &� ��� � ������ � �� ���

� �/' ���������� #�� ����� ��� �/' ���������� � � ����� � �� ��� ���� ��������� &�� ������� � ����� ����� �� ��� � � �� '�������� ���� ������� ������� ����������� '����������� ������ � ����� � �� �������� �� �� ����� ��� �� ���� ������� � ����� �� �� ��� �%������ ��� ��� ��������� ������ � * �� ������������� �� �� ��� ��� �� ���� ������� *� !� ���� ���� ����� ������ � ������ �/' ���������� ���� �������� ������� '�� ����� �������� &� ��� �� ���� � ��� ��� � � ������ �� 9 &���� �� ���������� � ��� �/' ��������� �������� � ���'�� �/' ��������� ���� ������ �� ��� �������� ���� ������ ��� � � ���������� ������ �� ���������� ���� �������� '�� ������ ��������� &������� ����� �� 9 �� �������� � �� ����� �� ���������/' ����������'�� ������ � �� ��� ������ �� ���� ��

�/' ��������� ���� ������ � �/' ��� � ������ ����� ����� ��%������� ���� ��� �� ��������� &� ��� ��� ������� ��&� �� /��� 2 � ��������� ���� � � �������� � �� ���� �� ����� ������

+���� � ��� ��������� � �� ��� ��� �������� /��� 2� &� ������ ��� ���� � ��� �/' ����������� � � ����� ������ � ��� ���&��� ���������� '�� #�� ������� �� ��� ��� � ������������ ������ � 0� '�� ��� �& ��������� ������ ��� ���� � ��� ���� ���� ��"���� � ���� �/' ���� ' ��#�� ��� ������������ ������ ���� ��� ����� ������������� �/' ���������� � ���� ��� � ����� �*� ��� � E�� ���� � ��� ��� � � *M� �� � �������� ��� ����� � ��� ��� � � *M� �� � ����� 9������� ��� ��� �� � �/' ���� ���� ���� � ���������� � ��������� ;:� !� ��#�� ����� ���

��* ������ � &��� � �� ��� ��� � � ������������ '��� ��� � ��� ��� ���&��� �����#������� �� &� �������� &��� ���� ����� ����� ��I ���� ����� � ���� ������ �� ��&� ��/��� 2� ����� �� ��� ������ ��� � � I �������� ������� &��� ��� ������ �� ����� �� ������ ����� ������� / �%������ ������ � ����&��� � ��*� � �**))� ��� � ��(� � �***)�� ������ ����� ��*� � (� ��(� � 2 ��� ����� �5�4 � *�(5� / ��� #�� ��� ����� ����� ������� ��� I ���� ��� �& ���� ������� � ������� ����� ����� ��� I ���� ��� � ���������� ������ ��� � ��� ���� ����� ����� ���I ���� ��� �� ���� ������� '�� ��������� � � I ���� ���� ������ ���( ( * )��4 � *�(5 � ����� � ��������� &���#�� ������ �

����* �������� � &��� �� �� ���

��� � � ����� ���� ���� �� &� �������� �� I ���� �� ��&� �� /��� 2 &��� ���� ����� ���� ��������� �� ��� ������ ��� � � I ���� ����������� &��� ��� ������ �� ����� �� ��� ��� ��������� ����

� ������������ ������� �� ��� ���������

�� ���� ������� &� ��� � ��� ������ � �/'������� � ��� ������ ����� �� �� ������ 4�!� ������ ��� ������� � '� �� *��� '� �� 2� &� ��� ��� ������ � �����������

������� �� ������� -��� ��� ������ ����� &� ��&��� ��� � � ������ ���� ���������� ���� ���������* ��� �(� !� ���� ��& ��� ��� � � ������� �������� �� � ����� ������� '�� ������� �� ������ ����� ��� ������� � �/' ��������

2@4 !. ����� /� �.0. 1���� 2 3�� �� �� ������ '������� #$ 4�&&�5 6�$76$6

Page 9: Design-for-testability to achieve complete coverage of delay faults in standard full scan circuits

�� '� �� 4� &� ��� ��� ������ � �/' ��������� �� '� �� 49�:� ���� ��� ������ ����� &���& ��� ��� � � ����� ������ ��� ������ � � ����� ���� ���� !� ���� ��& ������ � � ������� �� ����� ������ �� '� �� 2� -�/' ��������� �� ������� � ���� �� � ������������ 6��� ����� � ��� &� ��& ��� ��� �� �������� �/' ���������� ������� � ������������ 6��� ����� ��� ���� &� ��& ��� ��� �� �/' ���������� �������� � ��� ����� ������� ������� '���� �� ��� �/' �������������� &��� � ���� �� ��� ������ � ���� ������������ ������� 6��� ����� ��� � &� ��� ��������� ��� � � I ���� ���� ������ ���������� &��� ��� �/' ���� ������ � ��� ������������ ����� � 6��� ����� ��� �� &� ��� ��������� ��� � � I ���� ���� ������ ���������� &��� ��� ��%������� ���� ���� ������ � / �%������� � �(8B� � ���� � *7 ��F���� ������������ ������� � 2) ����� ������� '& ������������ �������� � ������ ��� ��� ������� '���� ����������� � �� �"��� ��� �/' ���� � ������������ - ����� ���� �� �� �������� �� �� ������ �)�42 ����������� �������� ���� �� I ���� ������ � ����� ���� �� ��� �� ������ � )�42 ���������� 9I ����� &��� ���� ���� �& ������ � ������ � � ������ ��� �� � ���� ������ �������� � � ����� � �/' ��� �� ������ � �������:�

��������� � ��� ������ ����� ������� �� ��� � ���� �� � ������ ��� ��� � � ���������� ����� ��� � � ������ ����� ������� J�%�� &� ���� � ��� ��� � � ������ �������� �� ��� ��� �� ���������� �� ������� � �� ��� ���� '�� ����&��� ���� ����� � � ��������� '�� ������&� ��� � ������ �/' ���������� #�� ������� ��������� ����������� ��� ���� ������� ������������������� � �� � ��%����� ��� ��� � � �������������� � ���� ��������� ���������� !��� ������ � � ���������� �� ������� � ���� �� �� ���� ��� ��� �������� ���������� �� ���� � �� ���������� ��� �� � ������� / ������ ������� ��������� �� '� �� 4� ��� �������� ���������� �%����� / ���� ������� ���� �"��� �� ���� �������������� &� ����� ��� �/' ��������� ������� &����� ������� ��� ���� &��� ������������������ �� ��������� '�� ��� �� � �������������� � ��� #�� ��� ���������� �������� �� ����&�� �� ��&� �� '� �� 49 : ���� ����� ��,����� '�� ��� �� �������� � ����� �� ������ �� � ��������� ������ �� � 9 �������� ����� �/' ��������� �� � �� ��� *) ������������� ����������� &� ��& ��� ���� ��� � � �������������� � ��� ��� ���������� ������ / �%������� � �(8B� ��� #�� ��������� ����� ������ (*� ��� 2) ����� ������� ��� ��� ����� �������������� ������ �� ��������� 8 ������� I��� �&���������� �� ���� �� ���� ����� / �B()� ��� #��*) � *5 ���������� ������ (7B � (B@ ����� ��������� ��� � ���� ���� ��� ��� � ����� ������ �� ����� ����� �& �� ��� ��� ���������� �� �����'� �� 49 : ��&� ���� ��� ��� � � �/'

���������� ���� ��� � ��K����� ������� � ��������� ����� ������ ��� ��� ������� �� ����&�� ������� �� ��� ���&�� ������ �� ������ ����� ���� ��� �������� ������� ������&��� ���� ��� � ��������� �� ��� ������� &� ����� �� � ��� &� �������� � ��������� ��� �/' ��������� ���� ������� �� ����������� ��� � � �/' ����� +� ���&��� ����� ��� � � �/' ����� �� ��� � ���� ��� ���� �/' ���������� ���� ����� �/' ����� ����� ������ ��� ��%������� ���� ��� ���� ��� ������� ����� � ��� ������� �� ���� &��� ��������� &��� �� ���� � ��� � ���������� ������ ��� �������� ������ ���� �/'�������� !� ������ ���� ����� �� ������ @�

'� �� 2

�������� � �� ������� �� ������

=����� E��� ������� ��

�(8B 2) 2)

�244 (4 (4

�2B( 55 55

�4)) @7 55

�5*) 2@ 2@

�5(@ B) 78

�@4* (4 (4

�B() (B@ (B@

�852 7B 7B

�**8@ 28( 28(

�*4(2 52 (7

�527B 5*2 2@(

�8(24 *7B( @4B

�*2()7 *88* *@7)

�*5B5) *B57 *)*@

�2582( B*@( B*@

�2B4*7 5@B 2)8

!. ����� /� �.0. 1���� 2 3�� �� �� ������ '������� #$ 4�&&�5 6�$76$6 2@5

Page 10: Design-for-testability to achieve complete coverage of delay faults in standard full scan circuits

�!�� ��" ����#����� !�������� �� ������$ ������

�� �������� �����

�� ���� ������� &� ������ �/' ������� �� ���������� � �� ��������� �������� ���� �"����� ���� ������� �/' ���� � ������� ������/ ��������� ������� &� ��#�� ��� ������ �

� ���� ���� � � ������ ���� &��� ��� ����� �� ���� �� ������� � � �� ����� ��� ��� ����� � ����� �� ��� 6��� ���� ����� ��� ������ � � ����

�� �"��� � ��� ��� � � ����� ���� ��� ����� !������� ��� ������ � ��� ������� ����� � ��������� ��� ������ �� ��� ������ � ��� ���������� �������� ��� �������� � ���� ���� �� ��������� �� ��� ������� '�� ������ �� ��#��� � � �� �������� �� �� ����������� '�� ��������� � ����� ���� �� ��� ������ �� �"��� � ����������� � ��� ����� '�� ��������� �� ��� �������� � ���� ����� �� �� �� ���� ��� �������� ���� ���� ����� &���� �� ������� �� ��� ������

'� �� 4

������ � �/' �������

9�: (98 ������� �

=����� ����� ����� ����� ���� �� '���� '� ��� ��� ��� <1�! ��� �

�(8B 2 *4 2) *7 ( )�)) )�42

�244 8 *5 (4 *( 5 *�(( )�@7

�2B( 2 (* 55 (@ 4 )�22 )�85

�4)) 2 (* 55 (2 5 *�)) *�))

�5*) *8 @ 2@ *@ 5 )�(* )�5)

�5(@ 2 (* 78 4* @ )�@7 *�*8

�@4* 25 *8 (4 *7 4 )�@8 )�85

�B() *B 5 (B@ *)2 *5 *�@7 4�))

�852 *@ (8 7B 5* 8 *�75 (�(4

�**8@ *4 *B 28( ((( (* @�)) B�7B

�*4(2 *7 74 (7 ** 5 )�7* *�@(

�527B 25 *78 2@( ()8 *7 4�)) @�5)

�8(24 *8 ((B @4B (8( 42 @�** *5�*7

�*2()7 2* @@8 *@7) 552 2( 7�45 *(�4@

�*5B5) *4 587 *)*@ 2@) 25 *)�@4 **�(8

�2582( 25 *7(B B*@ *@ 4 *�@2 *�4(

�2B4*7 (B *@2@ 2)8 *7( (* 7�(* 7�@8

9 : (����� �����

=����� ��������

�(8B (*�8 92):

�244 (�7�*2�*�* 9(4:

�2B( (B�*5�*)�( 955:

�4)) (7�**�*)�4�2 955:

�5*) *�*8�*�**�4 92@:

�5(@ (*�27�*(�7�*�* 978:

�@4* *@�5�(�* 9(4:

�B() *(4�5(�28�((�*(�B�7�5�5�4 9(7B:

�852 27�*B�**�5�2�*�*�*�* 97B:

�**8@ *@)�7B�55�2(�*7�*(�@�@�5�4 9275:

�*4(2 8�B�5�4�* 9(7:

�527B *@(�77�4)�2)�*8�B�@�4�2�2 925(:

�8(24 *B)�*)7�@2�54�2*�(7�()�*@�*5�*5 95(B:

�*2()7 57@�(BB�*78�*28�B8�78�@)�5)�45�(7 9*52(:

�*5B5) 4)4�(*)�B5�@8�4(�2(�(*�*B�*7�*2 98**:

�2582( *�7B*�(@�B 9B*@:

�2B4*7 *)@�7)�2*�*8�*7�*(�*)�7�@�@ 9(B4:

2@@ !. ����� /� �.0. 1���� 2 3�� �� �� ������ '������� #$ 4�&&�5 6�$76$6

Page 11: Design-for-testability to achieve complete coverage of delay faults in standard full scan circuits

������� '�� ��%���� �������� � ��� ����� ����� ������ �� ��� ������ � ��� ������� ������ /��� 4���������� ���� ������ ��������� �� ����� ������������ ��%� � ���� ��� ��� '�� ��%������������ �� ���� ������ �� @� ��� �� �� ������ ������ ����� (@ ��� ��%������� ���� �� (5�J�%������� ���� �� (5 &��� � ������ ����� �/'��������' #�� ��� ����� ������ ���� �� � �������

������ &� #�� ��� �������� � ���� ���� �� ��������� ������� / ���� ������ &� ����� ��������� ������� �� ��� ������� '�� ������ ����#��� � � �� �������� �� �� ����������� '���������� � � ����� ���� �� ��� ������ �� �"���� ��� �������� � ��� ����� ���� &���� �� ���

����� �� ��� ������� '�� �������� � � ���� ������ �� �� �� ���� ��� �������� � ��� ���������� '�� ��%���� �������� � ��� ����� ����� ������ �� ��� ������ � ��� ������� ������ /��� 5���������� ���� ������ '�� ��%���� ���������� ��� ������ �� @� ��� �� �� ������ � ���������� * 9� ������������ ���� �� �� �� ��� ���� ���� �������� �� ��� ������:� ����� ����� *&��� � ������ ����� �/' ��������!� ��� ��� ��%������� ���� ��� ��� ��� ���

��� ������ ���� ����� � ������ ����� �/'������� �� �& ������ �����O �� ��� �����O���!� ��� ����� ������ � * �� ��%������� ���� �� � �� �� ������� ���� ��� ����� � ������ ����� �/'�������. ���&���� ����� ������ � )� ���������

/��� 4� ��������� �� ��� �������

/��� 5� ��������� �� ��� �������

!. ����� /� �.0. 1���� 2 3�� �� �� ������ '������� #$ 4�&&�5 6�$76$6 2@7

Page 12: Design-for-testability to achieve complete coverage of delay faults in standard full scan circuits

&� ��� ����� ����� � * �� ����� ����� � �� � �������� ���� ��� ����� � ������ ����� �/'�������. ���&���� ����� ����� � )������ ��� #�� ����� � �/' �������� &�

������ � ���� ����� � (98 ���������� ���� ����� � ����� � � ��� �� � �( ��� � � ���� ����

���� ������� �� ������ ���� ��� ) �"��� ��/' ��������� ��������� � � ����� ���� ������� �� � �������� � ����� ����� � * � ��������� � ����� ������ � * � ��� ���������� ��%������� ���� �� �� ���� ��� �/'��������� ���� � ��� ) �� �� ��������

'� �� 5

�/' ������� ������� ������� �����

=����� ����� ����� J�%������� ���� �� /����� ��������� =��� �����

'��� -��� '��� -��� '��� '���� 6��������� '��� ��� <1�! <1�� <1

�(8B 2 ) *4 ) 58@ 2) ) *7 ( )�)) )�42 )�25

) * ) *7 ( )�)) )�42 )�25

�244 8 ) *5 ) @BB (4 ) *( 5 *�(( )�@7 )�BB

) * ) *( 5 *�22 )�@7 )�8(

�2B( 2 ) (* ) 7@4 55 ) (@ 4 )�22 )�85 )�BB

) 4 () *2 2 )�@7 )�57 )�5B

�4)) 2 ) (* ) B)) 55 ) (2 5 *�)) *�)) *�))

) 4 () *2 4 *�)) )�B* )�B2

�5*) *8 ) @ ) *)() 2@ ) *@ 5 )�(* )�5) )�(B

) * ) *@ 5 )�(* )�5) )�(B

�5(@ 2 ) (* ) *)5( 78 ) 4* @ )�@7 *�*8 *�*(

) * ) 4* 5 )�@7 *�)) )�8@

�@4* 25 ) *8 ) *(B) (4 ) *7 4 )�@8 )�85 )�7B

( ) 5 *5 5 )�B@ *�(* )�8B

�B() *B ) 5 ) *@4) (B@ ) *)2 *5 *�@7 4�)) (�*7

@ ( 75 78 *( *�@7 2�@) (�)8

�852 *@ ) (8 ) *8)@ 7B ) 5* 8 *�75 (�(4 (�)7

) ( ) 58 B *�84 *�8) *�8*

�**8@ *4 ) *B ) (28( 28( ) ((( (* @�)) B�7B 7�5@

4 ) **8 *5* *@ 4�*4 7�22 5�84

�*4(2 *7 ) 74 ) (B4@ (7 ) ** 5 )�7* *�@( *�45

* * ) ** 5 )�7* *�@( *�45

�527B 25 ) *78 ) *)�58) 2@( ) ()8 *7 4�)) @�5) @�)8

) ) ) ()8 *7 4�)) @�5) @�)8

�8(24 *8 ) ((B ) *B�4@B @4B ) (8( 42 @�** *5�*7 *4�47

) ( ) (82 4( @�)5 *5�(B *4�57

�*2()7 2* ) @@8 ) (@�25B *@7) ) 552 2( 7�45 *(�4@ *(�(4

) * 5* 5*8 22 B�@B *(�B7 *(�@8

�*5B5) *4 ) 587 ) 2*�@84 *)*@ ) 2@) 25 *)�@4 **�(8 **�(B

) ( ) 27) 27 **�B@ *(�4( *(�4*

�2582( 25 ) *7(B ) 7*�B@4 B*@ ) *@ 4 *�@2 *�4( *�4(

( (BB B*@ ) ) )�)) )�)) )�))

�2B4*7 (B ) *@2@ ) 7@�@7B 2)8 ) *7( (* 7�(* 7�@8 7�@8

) * * 455 75 2(�28 2)�)@ 2)�*)

2@B !. ����� /� �.0. 1���� 2 3�� �� �� ������ '������� #$ 4�&&�5 6�$76$6

Page 13: Design-for-testability to achieve complete coverage of delay faults in standard full scan circuits

'� �� @

�/' ������� ���&��� � ���� ������� � ����� ������

=����� ����� J�%������� ���� �� /����� ��������� =��� �����

����� '��� -����� '��� '���� 6��������� '��� ��� ��� �

�(8B 2 *4 ) 58@ 2) ) *7 ( )�42

) ) *7 2 )�5)

* ) *7 2 )�5)

�244 8 *5 ) @BB (4 ) *( 5 )�@7

) ) ** 5 )�47

* ) *) 4 )�4)

�2B( 2 (* ) 7@4 55 ) (@ 4 )�85

) ) (5 4 )�B*

4 () *4 2 )�57

�4)) 2 (* ) B)) 55 ) (2 5 *�))

) ) (4 4 )�B*

4 () *2 2 )�57

�5*) *8 @ ) *)() 2@ ) *@ 5 )�5)

) ) *7 4 )�5)

* ) *7 4 )�5)

�5(@ 2 (* ) *)5( 78 ) 4* @ *�*8

) ) 4) 5 )�B@

* ) 4) 5 )�B@

�@4* 25 *8 ) *(B) (4 ) *7 4 )�85

) ) *@ 4 )�2(

) ) *@ 4 )�2(

�B() *B 5 ) *@4) (B@ ) *)2 *5 4�))

) ) **2 *7 *�@)

( 2( *)4 *@ (�))

�852 *@ (8 ) *8)@ 7B ) 5* 8 (�(4

) ) 5* @ )�87

( ) 48 @ *�)2

�**8@ *4 *B ) (28( 28( ) ((( (* B�7B

) ) ()5 *5 4�B2

) ) ()5 *5 4�B2

�*4(2 *7 74 ) (B4@ (7 ) ** 5 *�@(

) ) *@ 5 *�48

* ) *@ 5 *�54

�527B 25 *78 ) *)58) 2@( ) ()8 *7 @�5)

) ) *8* *@ 5�B(

) ) *8* *@ 5�B(

�8(24 *8 ((B ) *B4@B @4B ) (8( 42 *5�*7

) ) (82 42 *5�(*

( ) (82 4* *4�B(

�*2()7 2* @@8 ) (@25B *@7) ) 552 2( *(�4@

) ) 544 2* **�84

* 5* 5*) 2( *(�22

�*5B5) *4 587 ) 2*@84 *)*@ ) 2@) 25 **�(8

) ) 257 25 **�2@

( ) 2@B 24 **�4(

!. ����� /� �.0. 1���� 2 3�� �� �� ������ '������� #$ 4�&&�5 6�$76$6 2@8

Page 14: Design-for-testability to achieve complete coverage of delay faults in standard full scan circuits

������ '���� &� ������ � ���� ����� � ����/' ���������� ���� ���� ������� �/' ����� ������� ������ / ������ ������� � �/' ��� ��� � ������ � � ������� ���� � �������� �� �/' ��������� ���� � ��� ��� ��� )� ���� ������ &��� ����� ���������� �����/' ��������!� �%��������� &��� �/' ���������� ����

���� ������� ������ '�� ������ �� ��&� �� '� ��5� '��� �� �& &� � ���� ������ �� '� �� 5�'�� #�� & ������� � ��� ���� �������� ����� ������ ������� &��� �/' ���� ��� ������� � ��� ����� ����� ��%������� ���� ���'�� ����� & ������� � ��� ���� &����/' ���� �� �� ������ � ������� ������ 6���� ����� ����� ������ &� ��& ��� ������� � � ����� ������� ��� ��� ��� � ������ ������ � � ������ ������ ���� �� �������� ������ 6��� ����� ��%������� ���� ���&� ��& ��� ���� ��� � � ��%������� ���� ������� ��� ��� � � ��%������� ���� ��� � ������� ������ ���� �� � ������� ������ �� ���#�� &� ��� ��� �� � ����� ������ ��� ��%������� ���� ��� � � ������ �� ��&��� ���6��� ����� ������ &� ��& ��� ���� ��� � �������� ��� ��� � � ����� ������ ���� �� �������������� � �* ��� �(� ��� ��� ��� � � ����������� ���� ���������� ���� �/' �������� �� ���#�� &� ��� ��� � � ������ ���� ���������� ����&��� ��� ����� ��� ��� ����� ������ ��� � ��������� ���� �/' �������� 6��� ����� ����������� &� ��& ��� ���� ��� � � �/'���������� �������� � ��� ��� ����� ������� ����&�� � ��� ��� � � �/' ���������� �������� � ��� ����� ������ ������� '�� �������� � �� ��� ��� � � �/' ���������� �������� � � ���� � ������ ��� ��� ������� �� �������

6��� ����� ���� ������ &� ��& ��� ��������� � � ���� ������ � �/' ���� � ������ ������ � ������� ��� ������ ��� � � ���������� � ��%������� ���� ��� � �������� ��� ��������� ��� � � ���� ������ � �� ����������� ��� ��%������� ���� ��� � �������� ��� � ���� ���� �� ���� �� � *7 ��������

������� ����� ������ �� ������ ���� �� &����� ������� �/' ���� � ������� ������ �� ��� ����� ������ ��� ����� ������ �� ���������� ����� ��� � �� ������� �� ��� ��� � � �/' ����� ��� � ��� �������� ����� � ��� �/'������� ������� �� ��� ������� �� ���� ������ ����� ���� ��&� �/' ���� �� �"����&��� ������� ����� �� ������� '��� �� ��� �������� � &���� �� �� ������ �� � ������ �������� ����� &���� ������� ������� ������ / ����������� ����� �������� ��&� ���� 5)P � �������� ������ ����� ����������� ��� ��� ���������� �� ���� ������ �� ��� ������

% ����&��" ��������$ �������� �� ������$ ������

�� ��� ���� ���������� ����� &� ���� � �������� ����� ������� &�� ������� � � ������� ����� ��� ���� ������ =���"������� ��&�� �������� �������� � ����� �/' ���� ������ ������ �� �� � ���� ��� �"���������� �� ���� ������� &� ����� � ��� ������ � ���%������� &��� &� ������ ���� ����� ����������� ��� � ��������� � ������� =����"������� � �/' ���� �� �"���� � ������������ !� ���� ��� ���� ��� �( �����#�� �� ��� ���& � ������� &��� ��� ������ �������������� !� ���� �� ���� �� ��� � ���� �� ������ ����� ��� ��� � � �/' ���� �

'� �� @ 9=�������:

=����� ����� J�%������� ���� �� /����� ��������� =��� �����

����� '��� -����� '��� '���� 6��������� '��� ��� ��� �

�2582( 25 *7(B ) 7*B@4 B*@ ) *@ 4 *�4(

) ) *5 2 )�87

(BB B*@ ) ) )�))

�2B4*7 (B *@2@ ) 7@@7B 2)8 ) *7( (* 7�@8

) ) *7) () 7�(7

* * 452 72 (8�(8

27) !. ����� /� �.0. 1���� 2 3�� �� �� ������ '������� #$ 4�&&�5 6�$76$6

Page 15: Design-for-testability to achieve complete coverage of delay faults in standard full scan circuits

���&��� � ���� ����� ����� ������ ����� ������������ �� &����'�� �/' ������� ������ ����� �� ��

������ 4 ������� � �/' ��������� � ��������� � � ������� ��� ������ � � � �&����������� � � ��� �� � �( &��� � ������ � � � +���� �� ��� )� ��� ������ ������� � �/' ������������������ � � ����� ��� � ������� -��� ������ �/' ����������� ��� ������ ������� ��� ��&��� ��� �������� ��� � � �/' ����� &������ ��� � � �/' ���� �� ������ �� ��� ����� ��� � ������� ' ��������� ��� ����&��� � ���� ����� ������� ��� � ��������� &����� � ������ ��� ���� ��� ��� � � �/' ���� ��� �� � ������� '���� � ���� ����� �� &������� ��� �/' ��������� &��� ��� ���������� � � �/' ���� ������� � � ���������� ������ � �������� � ������� �%�������� &� ��� �������

��� �������� � �� ������� ������ ��� ������������� �/' ���������� ���� ����� �/' ����� ��%������� ���� ��� ���� �� � ������� ������!� ���& � ����� � ����� �/' ���� ������ ������ ���� �� � ������� ������ �������� �/' ���� &��� �� � ������ �� ��� ������&��� ��� ����� ����� ������ ��� � ��������� �������'�� ������ � ����� �%�������� �� �����

�� '� �� @� '�� ���� �� ������ � '� �� 5� �%����� ���� ��� �/' ���� � ��%������� ���� ����� ������ '�� #�� & � ���� ������ ��&���� ������ ��������� � ��� ���� &��� ������ ������ �� ������� � �"��� �/' ������ &���� ��� �/' ���� �� ���&�� � ������������� '���� ������ ��� � ������� � ��� ����&��� ��� ����� ����� ������ �� �� ����������� ������ � ����� ��� �/' ���� � �����%������� ���� ���� ��� ������� ��� �/' ����� ��� ����� ������� '�� ����� & � ���������� ��&� ��� ������ ������ &��� �/' �������� �� ��� ������ ��� ������ ���� � ����������� ��� � �������� � ��� ����� ���������� �/' ���� �� ���&�� � ������� ������'�� ���� & � ���� ������ ��&� ��� ������ ������ &��� � ���� ������� ��� � ��������� ��� ����� ������� ��� �/' ���� � ��%������� ���� ��� ���� �� � ������� ����� ���������

�� ��� � ���� ���� �� � ��K��� � ��� ������ ���� ���� �� � ����� ��� ��� � � ���� �������� �/' ��� � ��� ��%������� ���� ��� &������ ����� ����� ������ ��� � ��������� � �������� �� ���� ������ ������� ��� ������� �������� � ��� &����� ��� ������� �� ��� ��� � ����� ������ �� �/' ����� �� ��� ��� � ������ ������� �� ���� ��� ��

' (����� ��" �������

!� ����� � �/' ������"�� � ����� �������� ������� ���� �������� ��� ������� �� � ����������� � �������� ������� '�� ����� �������"�� ��� �� ������ ���#������ � ��� ���������� �������� �� ������ ��� ��� ������ �/' ���� ���� ���� ���& ������������� � ��� ��������� �� ������ �� '�� ����� �/' ���� ��� ������������� &��� ��� ������ � �������� ������&�� ��� �������� ������� ��� ��/'� �/' ���� ���� &�� ������� � ��%������� ���� ��� �� �� � ��������� ���� ����������� ������� ����� ��� ��������� ���� � ���������� �� ��������� ����� ����� ������ &������������� �� &���� =������ ������ ��������� ������ &�� ����������� ��� ���� ����� ������������� ����������

&�� ����� �� � &�� � ���� ��� ������ ��������� ���F����� � �/' �������� ' ������������ ���� � ����������� &� ������������ ��� � ������ ��� ������ � ������� ������� ����� ������� &����� ������� �/' ���� � ��� ������� ������ ��� ������� '�� ������ ��&�� ���� �� ��������� ��� � ���� ������� ��� ������ ��� � ��������� &����� ������� �/' ���� � ������� �������� ��� ���� ���� ���������� ������� �����

����� ������ &�� ��������� � ��� ������������� ����� ����� ������� �� ������ �������� ���� ������ !� ��� �������� ��� ���� &������� ��������� �� ������ ���&��� � ����������� � ��� ����� ������� '�� ������ ��&������ �� �� ���� �� � ����� ��� ����� � �/'���� �� ��� ������ &��� ��� ����� ������ ��������� � ���� ��������� ���� &�� &� ���� � ������ ���� ��������

������ ���� � � �������� ���� ���� �� �� ������� �� � ���� ���� �������� ������� � ���

!. ����� /� �.0. 1���� 2 3�� �� �� ������ '������� #$ 4�&&�5 6�$76$6 27*

Page 16: Design-for-testability to achieve complete coverage of delay faults in standard full scan circuits

������ &��� ��� &����� �/' ����� '��� �������� �� ������ �/' ���&�� ������� '������� �/' ������"�� ��� ��� � ������� ���� ����� ����� ����� ����� �������� ������������ ��������

�����&�� "������

'��� ������ &�� ������� �� ��� � J�/L��� J� ����87(5)52� ��� �� ��� � � =L��� J� 8B�'<�@45� �� �� ���� � QQI� -��������� =������ =����� � ����� /����� �� /������� =������ ����� E����� -����� �� E����MM � �������� ��� ���� ����� &���� ������� �� ������������ � ��� �$$$ *888 ����������� '���=�������� I�� � *888� ��� 8(2�82*�

)���������

0*3 R� +������� +� ���� =������ � -= ������������

�������� ��> ��������� � ��� *8B2 ����������� '���

=�������� ��� B8184�

0(3 <�E� =���� ,��� ������� +�S� ���� $N����� ����

������ ����������� � ����� ������� ��> ���������

� ��� *8B7 ����������� '��� =�������� ������ �

*8B7� ��� 4*B14(7�

023 L�E� ������ ���� � ����� ������ ���� ��� ������ ��>

��������� � ��� *8B5 ����������� '��� =��������

��� 24(1248�

043 $�+� $����� ���� '�!� !�������� - ���� ������ �������

� E�� ����� ������ ��> ��������� � ��� *4�� ������

-������� =�������� *877� ��� 4@(14@B�

053 S��'� =����� �� �������� S� S������ ��� �����������

���� �������� ��� ��������� � ����� ����� ���� �

������� ���� ������ ��������� ��> ��������� � ���

(B�� ������ -������� =�������� <��� *88*� ��� B)1

B@�

0@3 S��'� =����� �� �������� S� S������ - ������ ���������

���� ������ � ��� ����������� ���� �������� �

��"������� �������� ��> ��������� � ��� *88* �������

����� '��� =�������� I�� � *88*� ��� 4)214*)�

073 �� ������ <� ����� ���&�� ��� �������� ����> ��� �

=�������� ��> ��������� � ��� ����������� '��� =��

������� ��� 7)517*2�

0B3 �� ������ <� ����� ���&�� ��� �������� ����> ��� ��

=������ ��> ��������� � ��� ����������� '��� =��

������� *88(� ��� 7*417((�

083 +� 6���&�� !��I� E�&� �� S���� G� S���� /�������>

- ���������� ���� ������ � ������� ���� �������� ��>

��������� � ��� *88* ����������� '��� =��������

I�� � *884� ��� *541*@2�

0*)3 �� ,���� I� ���� ����� ������� �� � ������� ����

���������� ��> ��������� � ��� *884 �����������

'��� =�������� I�� � *884� ��� *@41*72�

0**3 �� ��������� �L� !������ '�!� !�������� $�+� $������

���� -� ����������� � E��� ��� ��� ����������� �

E��� �� ���� ������ ������ ����� ��� ������� ������ ��>

��������� � ��� **�� /�����'����� =������� ����

������ *8B*� ��� BB)1BB5�

0*(3 <� ����� � +��� -������� ���� �� �� ���������� �� -=

����� ��> ��������� � ��� *88* ����������� '��� =��

������� I�� � *88*� ��� 7((17(B�

0*23 !� ��� ���� =������� -�������� � ������� �� �����

���� ������ � ����� ����� ����� ������� ��> ������

���� � ��� *88) ����������� '��� =�������� ������ �

*88)� ��� 2B71282�

0*43 <� !����������� $� E��� ��� +� ���� ,� �������

'������� ����� ���������� �$$$ ������ ��� '��� 9*8B7:

2(12B�

0*53 �� ������� ���� ����� I� ��������� ������� ������

� ����� ������ �� ���� ���� ������� ����� ������ ������ ��

������ ��> ��������� � ��� *888 ����������� '���

=�������� I�� � *888� ��� 8(2182*�

���� *������+ ������� ��� +��� ������ 9����� ��� E����: �� =�����$��������� ��� ��� ���� ����� ����� ��������� � $�������� $���������� �� ��� '������ 1 ����� ���������� � '������� �� *8B5 ��� *8B8������������� /� *8B8 � *88) ���&�� � E����� �� ��� ��������� �=����� ������� �� ��� '�������/� *88) � ())) ��� &�� � ���������� � �� ��� ��������� � $��������� ��� =����� $��������� �� ���6�������� � �&�� �� ())) ��� K����

��� ���� � $�������� ��� =����� $��������� �� �����6��������� &��� ��� �� ������� � ������ G� �������������� ������� ������� � ,E�� �������� ������ � ����� ��������������� ��� ������ ���#������ �� ������ �� � �������� ���� J�/ T��� ���������� -&�� �� *882� ��� � ��� 6��������� � �&� /������ ����� -&�� �� *887� ��� ����� ���������� ���� � ��� -=� '��������� � ������ -��������� ��� ����� �� ����� ���� � ��� �$$$ '��������� �=������ <����� *88B ������� ����� � ������� ����� �=������� �������� ��� �� ���� ������ � ��� *888/�����'����� =������� ��������� �� ������ �� �/���& � �$$$�

,� ����� )� $ ������ ��� ������������ ����� �� $�������� ���=���������� $��������� ��I������ 6��������� ��� ���� ������� ��� ������ ��������� � ����������� ��� ����� ����� �� $��������$��������� �� ��� 6�������� ��&�� �&� =���� �&�� �� ���� ��� ��� ������ �� ��� ���� � ����� ��������� ��� ���� �������� � ����������� ����� *87(� G� ��� ��� ���������� ���� ��� �&��� � ����� ����� � ��� �$$$ '��������� �

=������� G� �� �� �������� ���� � ��� �$$$ '���������

27( !. ����� /� �.0. 1���� 2 3�� �� �� ������ '������� #$ 4�&&�5 6�$76$6

Page 17: Design-for-testability to achieve complete coverage of delay faults in standard full scan circuits

� =������-���� ������� ����� *8@B �� ��� ��� � ��� �� ��� ������� � ��� ��������� � $�������� ��� =�����$���������� 6�������� � �&�� &��� �� �� ������� � ��

����� �� *88) �� &�� ���� � 6�������� � �&� /�������������������� ������ �� ���� �� � /���& � �$$$ ��� ���� � � '�� +��� ��� $�� S���� J�� ��� ����� H��

!. ����� /� �.0. 1���� 2 3�� �� �� ������ '������� #$ 4�&&�5 6�$76$6 272