digitalna elektronika ram memorije 1 - tnt.etf.bg.ac.rstnt.etf.bg.ac.rs/~oe3de/pdf/7. ram...

Digitalna elektronika

RAM memorije 1


RAM memorije

NV RWM = NV RAM

Ne gube sadraj kada se iskljui napajanje

RWM

Read-Write Memory

Non-Volatile Read-Write Memory

ROM

Read-Only Memory

EPROM

E 2 PROM

FLASH

Random

Access

Non-Random

Access

SRAM

DRAM

Mask-Programmed

Programmable (PROM)

FIFO

Shift Register

CAM

LIFO


RAM memorije

Word 0

Word 1

Word 2

Word N-2

Word N-1

Storage cell

M bits M bits

S 0

S 1

S 2

S N-2

A 0

A 1

A K-1

log 2 N

S N-1

Word 0

Word 1

Word 2

Word N-2

Word N-1

Storage cell

S 0

Input-Output ( M bits)

N x M memorija

N rei == N selekcionih signala K = log 2 N Dekoder smanjuje broj selekcionih signala

Input-Output ( M bits)

Decoder


RAM memorije 2


RAM memorije

Problem: broj rei >> broja bita po rei

Amplify swing to rail-to-rail amplitude

Selects appropriate word


RAM memorije

Adresa

Podatak

Kontrolni signali


RAM memorije 3


RAM memorije


RAM memorije

STATIC (SRAM)

DYNAMIC (DRAM)

Podaci se pamte dok postoji napajanje

Velika memorijska elija 6 tranzistora

Brze

Memorijska elija ima diferencijalni izlaz

Da bi podatak ostao sauvan potrebno osveavanje

Mala memorijska elija 1 do 3 tranzistora

Sporije

Memorijska elija ima jednostruki izlaz


RAM memorije 4


RAM memorije - SRAM


RAM memorije 6T SRAM

WL

BL

V DD

M 5 M 6

M 4

M 1

M 2

M 3

BL

Q Q

Da bi ovo radilo moraju biti precizno izabrane veliine tranzistora


RAM memorije 5


RAM memorije 6T SRAM - Read

WL

BL

V DD

M 5

M 6

M 4

M 1 V DD V DD V DD

BL

Q = 1 Q = 0

C bit C bit

Pre aktiviranja itanja, bitske linije na VDD VDS1 ne sme da ukljui M5, VGS5

)1(

)()(

)(2

)(222

22

1

2

11

5

12

1

2

1111

1

2

55

5

CR

VVVVVVV

VVVVB

BVVV

VVVVB

IVVB

I

TnDDTnDDTnDDDS

DSTnDDDSTnDSDD

DSTnGSDSDTnGSD


RAM memorije 6T SRAM - Read

0

0

0.2

0.4

0.6

0.8

1

1.2

0.5 1 1.2 1.5 2

Cell Ratio (CR)

2.5 3

Voltage R

ise (

V)


RAM memorije 6


RAM memorije 6T SRAM - Write

BL = 1 BL = 0

Q = 0

Q = 1

M 1

M 4

M 5

M 6

V DD

V DD

WL

p

n

TpDD

TnDDTnDDDS

DSTnDDDSTpDD

DSTnGSDSDTpGSD

PU

VVVVVVV

VVVVB

BVV

VVVVB

IVVB

I

2

2

6

2

66

4

62

2

6666

6

2

44

4

)()(

)(2

)(222


RAM memorije 6T SRAM - Write

44

66

LW

LWPU


RAM memorije 7


RAM memorije Resistance load SRAM

R L

veliko da bi se smanjila struja u statikom reimu

M 3

R L R L

V DD

WL

Q Q

M 1 M 2

M 4

BL BL

Koliko veliko?


RAM memorije TFT load SRAM

TFT - Thin Film Transistors - kao optereenje


RAM memorije 8


RAM memorije SRAM


RAM memorije SRAM


RAM memorije 9


RAM memorije SRAM - dekoderi

A 2 A 2

A 2 A 3

WL 0

A 2 A 3 A 2 A 3 A 2 A 3

A 3 A 3 A 0 A 0

A 0 A 1 A 0 A 1 A 0 A 1 A 0 A 1

A 1 A 1

WL 1

U vie nivoa



Precharge devices

V DD f

GND

WL 3

WL 2

WL 1

WL 0

A 0 A 0

GND

A 1 A 1 f

WL 3

A 0 A 0 A 1 A 1

WL 2

WL 1

WL 0

V DD

V DD

V DD

V DD

2-input NOR decoder 2-input NAND decoder


RAM memorije 10



Prednost: brzina - samo jedan tranzistor na putanji podatka

Mana: Veliki broj tranzistora

2-input NOR decoder

A 0 S 0

BL 0 BL 1 BL 2 BL 3

A 1

S 1

S 2

S 3

D



BL 0 BL 1 BL 2 BL 3

D

A 0

A 0

A 1

A 1

Broj tranzistora znatno manji, ali raste vreme propagacije

Reenje je kombinacija prethodnih sluajeva, arhitektura memorije, baferi

Stablo

tree


RAM memorije 11


RAM memorije SRAM senzorski pojaavai

t p

C D V

I av ---------------- =

D V to manje

malo veliko

izlaz ulaz

s.p. mala promena



M 4

M 1

M 5

M 3

M 2

V DD

bit bit

SE

Out y


RAM memorije 12



V DD

V DD

V DD

V DD

BL

EQ

Diff. Sense Amp

(a) SRAM sensing scheme (b) two stage differential amplifier

SRAM cell i

WL i

x x

V DD

Output

BL

PC

M 3

M 1

M 5

M 2

M 4

x

SE

SE

SE

Output

SE

x x x

y

y

y


RAM memorije SRAM pre charge


RAM memorije 13


RAM memorije SRAM pre charge

Detekcija promene adrese


RAM memorije SRAM Read


RAM memorije 14


RAM memorije SRAM Write


RAM memorije 1T DRAM

Write: C S se puni i prazni aktiviranjem WL and BL. Read: razmena naelektrisanja Cs i Cbl

Promena napona 250 mV.

D V BL V PRE V BIT V PRE C S

C S C BL + ------------ = = V

Destruktivno!!!


RAM memorije 15


RAM memorije 3T DRAM

NEDestruktivno!!!

WWL

BL 1

M 1 X

M 3

M 2

C S

BL 2

RWL

V DD

V DD 2 V T

D V V DD 2 V T BL 2

BL 1

X

RWL

WWL


RAM memorije DRAM

1T DRAM zahteva senzorski pojaava

DRAM memorijska elija je sa jednostrukim izlazom -

single ended.

SRAM elija je sa diferencijalnim izlazom.

itanje 1T DRAM elije je destruktivno; itanje odnosno

osveavanje je neophodno.

Za razliku od 3T elije, 1T elija zahteva dodatnu

kapacitivnost.

Kada se upisuje 1 u DRAM eliju napona na

kondenzatoru je manji za napon praga MOS tranzistora,

manje naelektrisanja, Vwl >VDD


RAM memorije 16


RAM memorije - DRAM

EQ

V DD

BL BL

SE

SE

D V (1)

V (1)

V (0)

t

V PRE

V BL

Sens pojaava detektuje

Word line aktivirana

Kapacitivnosti linija napunjene preko aktivnih optereenja


RAM memorije - DRAM

Koliko dobro Vref?

Diff. S.A. Cell

x x

Output

WL

V ref

BL

+


RAM memorije 17


RAM memorije DRAM open bitline

C S C S C S C S

BLL

L L 1 L 0 R 0

C S

R 1

C S

L

BLR

V DD

SE

SE

EQ

Dummy cell Dummy cell


RAM memorije DRAM open bitline

3

2

1

0 0 1 2 3

BL

BL

t (ns)

reading 0

3

2

1

0 0 1 2 3

SE

EQ WL

t (ns)

control signals

3

2

1

0 0 1 2 3

BL

BL

t (ns)

reading 1


RAM memorije 18


RAM memorije DRAM charge redistribution

Concept

M 2 M 3

M 1 V L V S

V ref

C small C large

Transient Response

Vdd

Vref - V T


RAM memorije DRAM

Adresa vrste, adresa kolone ali u dva ciklusa

RAS i CAS kontrolni signali


RAM memorije 19


RAM memorije DRAM


RAM memorije DRAM


RAM memorije 20


RAM memorije DRAM

SDRAM


RAM memorije CAM Content Addressable Memories Asocijativne memorije


RAM memorije 21





digitalna elektronika ram memorije 1 - tnt.etf.bg.ac.rstnt.etf.bg.ac.rs/~oe3de/pdf/7. ram...

Documents