diseño de sistemas secuencial
DESCRIPTION
Diseño de Sistemas Secuencial. “El buen juicio nace de la experiencia La experiencia nace del mal juicio “. El examen final es a las 7 a. m. en la sala de informática, el día programado. Metodología de Diseño Sistemas Secuenciales con el uso de HDL y su implementación en un PLD. - PowerPoint PPT PresentationTRANSCRIPT
![Page 1: Diseño de Sistemas Secuencial](https://reader038.vdocuments.net/reader038/viewer/2022102619/568141e9550346895dadcb90/html5/thumbnails/1.jpg)
Mayo de 2013Sistemas DigitalesElectrónica Digital I
Universidad Autónoma de Nuevo LeónFacultad de Ingeniería Mecánica y Eléctrica
Diseño de Sistemas Secuencial
“El buen juicio nace de la experiencia
La experiencia nace del mal juicio “
“El buen juicio nace de la experiencia
La experiencia nace del mal juicio “
![Page 2: Diseño de Sistemas Secuencial](https://reader038.vdocuments.net/reader038/viewer/2022102619/568141e9550346895dadcb90/html5/thumbnails/2.jpg)
Mayo de 2013Sistemas DigitalesElectrónica Digital I
Universidad Autónoma de Nuevo LeónFacultad de Ingeniería Mecánica y Eléctrica
No Proyectos VigentesFecha limite
1 Alarma y Aviones
2 Multiplexor
3 Sumador de 2 números binarios de 8 Bits C/n (2 sn74283)
Comparador de 2 números binarios de 8 Bits C/n (2 sn7485)
4 Decodificador de BCD a 7 Segmentos, (0 a 9 )
y del 10 al 15 palabra de seis letras
5 Convertidores de código Lunes 29
6 Generación de la señal de sincronía Viernes 2
7 Diseño Secuencial
8 Contador
![Page 3: Diseño de Sistemas Secuencial](https://reader038.vdocuments.net/reader038/viewer/2022102619/568141e9550346895dadcb90/html5/thumbnails/3.jpg)
Mayo de 2013Sistemas DigitalesElectrónica Digital I
Universidad Autónoma de Nuevo LeónFacultad de Ingeniería Mecánica y Eléctrica
LUNES MARTES MIÉRCOLES JUEVES VIERNES
6 PA6Diseño
Secuencial
7 8Diseño
Secuencial
9 10Diseño
Secuencial
13 14 PA7 15Día del Maestro
16 17Diseño
Secuencial
20Diseño
Secuencial
21 PA8 22Diseño
Secuencial
23 24Diseño
Secuencial
27 28 29EF M1
30EF M2
31EF M3
3EF M4
4 5 6 7
El examen final es a las 7 a. m. en la sala de informática, el día programado
![Page 4: Diseño de Sistemas Secuencial](https://reader038.vdocuments.net/reader038/viewer/2022102619/568141e9550346895dadcb90/html5/thumbnails/4.jpg)
Mayo de 2013Sistemas DigitalesElectrónica Digital I
Universidad Autónoma de Nuevo LeónFacultad de Ingeniería Mecánica y Eléctrica
Metodología de Diseño Sistemas Secuenciales con el uso de HDL y su implementación en un PLD
1.- Especificar el sistema (Diagrama de transición)
2.- Determinar la cantidad de Flip Flops
3.- Asignar valores a los estados
4.- Diagrama de Bloque (entradas y salidas)
5.- Construir la tabla de estado siguiente
6.- Codificación en ABEL-HDL
a) entradas y salidas
b) Sincronización de los Flip Flops
c) Asignación de valores a los estados
d) definir la secuencia (state_diagram o Truth_table)
e) Simulación
7.- Implementación
![Page 5: Diseño de Sistemas Secuencial](https://reader038.vdocuments.net/reader038/viewer/2022102619/568141e9550346895dadcb90/html5/thumbnails/5.jpg)
Mayo de 2013Sistemas DigitalesElectrónica Digital I
Universidad Autónoma de Nuevo LeónFacultad de Ingeniería Mecánica y Eléctrica
Diseñe un Sistema Secuencial que controle el llenado de un Tanque con las siguientes características:
![Page 6: Diseño de Sistemas Secuencial](https://reader038.vdocuments.net/reader038/viewer/2022102619/568141e9550346895dadcb90/html5/thumbnails/6.jpg)
Mayo de 2013Sistemas DigitalesElectrónica Digital I
Universidad Autónoma de Nuevo LeónFacultad de Ingeniería Mecánica y Eléctrica
Diseñe un Sistema Secuencial que controle el llenado de un Tanque con las siguientes características:
![Page 7: Diseño de Sistemas Secuencial](https://reader038.vdocuments.net/reader038/viewer/2022102619/568141e9550346895dadcb90/html5/thumbnails/7.jpg)
Mayo de 2013Sistemas DigitalesElectrónica Digital I
Universidad Autónoma de Nuevo LeónFacultad de Ingeniería Mecánica y Eléctrica
a) El sistema consta de dos bombas llamadas "A" y "B"
b) Un sensor de nivel "H", H=1 Tanque lleno y H=0 Tanque vacío.
c) Partiendo de que el Tanque se encuentra vacío (H=0), el
llenado deberá iniciarse encendiendo la bomba "A" hasta
llenar el Tanque (H=1), y entonces se apaga.
![Page 8: Diseño de Sistemas Secuencial](https://reader038.vdocuments.net/reader038/viewer/2022102619/568141e9550346895dadcb90/html5/thumbnails/8.jpg)
Mayo de 2013Sistemas DigitalesElectrónica Digital I
Universidad Autónoma de Nuevo LeónFacultad de Ingeniería Mecánica y Eléctrica
d) Si de nuevo se vacía el Tanque (H=0), el llenado deberá
hacerse encendiendo la bomba "B", hasta llenar el Tanque
(H=1), y entonces se apaga.
e) Si se vacía de nuevo el Tanque, el llenado deberá hacerse
con la bomba "A" y así sucesivamente con la finalidad de
que las bombas se alternen en su funcionamiento.
![Page 9: Diseño de Sistemas Secuencial](https://reader038.vdocuments.net/reader038/viewer/2022102619/568141e9550346895dadcb90/html5/thumbnails/9.jpg)
Mayo de 2013Sistemas DigitalesElectrónica Digital I
Universidad Autónoma de Nuevo LeónFacultad de Ingeniería Mecánica y Eléctrica
Diagrama de transición
![Page 10: Diseño de Sistemas Secuencial](https://reader038.vdocuments.net/reader038/viewer/2022102619/568141e9550346895dadcb90/html5/thumbnails/10.jpg)
Mayo de 2013Sistemas DigitalesElectrónica Digital I
Universidad Autónoma de Nuevo LeónFacultad de Ingeniería Mecánica y Eléctrica
Diagrama de transición
![Page 11: Diseño de Sistemas Secuencial](https://reader038.vdocuments.net/reader038/viewer/2022102619/568141e9550346895dadcb90/html5/thumbnails/11.jpg)
Mayo de 2013Sistemas DigitalesElectrónica Digital I
Universidad Autónoma de Nuevo LeónFacultad de Ingeniería Mecánica y Eléctrica
Diagrama de transición
![Page 12: Diseño de Sistemas Secuencial](https://reader038.vdocuments.net/reader038/viewer/2022102619/568141e9550346895dadcb90/html5/thumbnails/12.jpg)
Mayo de 2013Sistemas DigitalesElectrónica Digital I
Universidad Autónoma de Nuevo LeónFacultad de Ingeniería Mecánica y Eléctrica
Diagrama de transición
![Page 13: Diseño de Sistemas Secuencial](https://reader038.vdocuments.net/reader038/viewer/2022102619/568141e9550346895dadcb90/html5/thumbnails/13.jpg)
Mayo de 2013Sistemas DigitalesElectrónica Digital I
Universidad Autónoma de Nuevo LeónFacultad de Ingeniería Mecánica y Eléctrica
Diagrama de transición
![Page 14: Diseño de Sistemas Secuencial](https://reader038.vdocuments.net/reader038/viewer/2022102619/568141e9550346895dadcb90/html5/thumbnails/14.jpg)
Mayo de 2013Sistemas DigitalesElectrónica Digital I
Universidad Autónoma de Nuevo LeónFacultad de Ingeniería Mecánica y Eléctrica
Diagrama de transición
![Page 15: Diseño de Sistemas Secuencial](https://reader038.vdocuments.net/reader038/viewer/2022102619/568141e9550346895dadcb90/html5/thumbnails/15.jpg)
Mayo de 2013Sistemas DigitalesElectrónica Digital I
Universidad Autónoma de Nuevo LeónFacultad de Ingeniería Mecánica y Eléctrica
Diagrama de transición
![Page 16: Diseño de Sistemas Secuencial](https://reader038.vdocuments.net/reader038/viewer/2022102619/568141e9550346895dadcb90/html5/thumbnails/16.jpg)
Mayo de 2013Sistemas DigitalesElectrónica Digital I
Universidad Autónoma de Nuevo LeónFacultad de Ingeniería Mecánica y Eléctrica
Diagrama de transición
![Page 17: Diseño de Sistemas Secuencial](https://reader038.vdocuments.net/reader038/viewer/2022102619/568141e9550346895dadcb90/html5/thumbnails/17.jpg)
Mayo de 2013Sistemas DigitalesElectrónica Digital I
Universidad Autónoma de Nuevo LeónFacultad de Ingeniería Mecánica y Eléctrica
Diagrama de transición
![Page 18: Diseño de Sistemas Secuencial](https://reader038.vdocuments.net/reader038/viewer/2022102619/568141e9550346895dadcb90/html5/thumbnails/18.jpg)
Mayo de 2013Sistemas DigitalesElectrónica Digital I
Universidad Autónoma de Nuevo LeónFacultad de Ingeniería Mecánica y Eléctrica
Diagrama de transición
![Page 19: Diseño de Sistemas Secuencial](https://reader038.vdocuments.net/reader038/viewer/2022102619/568141e9550346895dadcb90/html5/thumbnails/19.jpg)
Mayo de 2013Sistemas DigitalesElectrónica Digital I
Universidad Autónoma de Nuevo LeónFacultad de Ingeniería Mecánica y Eléctrica
Determinar la cantidad de Flip Flops.
EstadosCantidad de Flip Flops
2 1
3 o 4 2
5 a 8 3
![Page 20: Diseño de Sistemas Secuencial](https://reader038.vdocuments.net/reader038/viewer/2022102619/568141e9550346895dadcb90/html5/thumbnails/20.jpg)
Mayo de 2013Sistemas DigitalesElectrónica Digital I
Universidad Autónoma de Nuevo LeónFacultad de Ingeniería Mecánica y Eléctrica
Asignar los valores a los estados
Estados
Asignación de valores a los estados
Q1 Q0
E0 0 0E1 0 1E2 1 0E3 1 1
![Page 21: Diseño de Sistemas Secuencial](https://reader038.vdocuments.net/reader038/viewer/2022102619/568141e9550346895dadcb90/html5/thumbnails/21.jpg)
Mayo de 2013Sistemas DigitalesElectrónica Digital I
Universidad Autónoma de Nuevo LeónFacultad de Ingeniería Mecánica y Eléctrica
Tabla de estados
EstadoPresente
Estado siguiente
H=0 H=1
E0 E0 E1
E1 E2 E1
E2 E2 E3
E3 E0 E3
![Page 22: Diseño de Sistemas Secuencial](https://reader038.vdocuments.net/reader038/viewer/2022102619/568141e9550346895dadcb90/html5/thumbnails/22.jpg)
Mayo de 2013Sistemas DigitalesElectrónica Digital I
Universidad Autónoma de Nuevo LeónFacultad de Ingeniería Mecánica y Eléctrica
Tabla de estados
EstadoPresente
Estado siguiente Salidas
H=0 H=1 BA BB
E0 E0 E1 1 0
E1 E2 E1 0 0
E2 E2 E3 0 1
E3 E0 E3 0 0
![Page 23: Diseño de Sistemas Secuencial](https://reader038.vdocuments.net/reader038/viewer/2022102619/568141e9550346895dadcb90/html5/thumbnails/23.jpg)
Mayo de 2013Sistemas DigitalesElectrónica Digital I
Universidad Autónoma de Nuevo LeónFacultad de Ingeniería Mecánica y Eléctrica
Determinar las entradas y salidas
![Page 24: Diseño de Sistemas Secuencial](https://reader038.vdocuments.net/reader038/viewer/2022102619/568141e9550346895dadcb90/html5/thumbnails/24.jpg)
Mayo de 2013Sistemas DigitalesElectrónica Digital I
Universidad Autónoma de Nuevo LeónFacultad de Ingeniería Mecánica y Eléctrica
Pasos en la programación
1.- Entradas y salidas
2.- Sincronización
3.- asignar valores
4.- State_diagram o Truth_table
5.- Simulación
![Page 25: Diseño de Sistemas Secuencial](https://reader038.vdocuments.net/reader038/viewer/2022102619/568141e9550346895dadcb90/html5/thumbnails/25.jpg)
Mayo de 2013Sistemas DigitalesElectrónica Digital I
Universidad Autónoma de Nuevo LeónFacultad de Ingeniería Mecánica y Eléctrica
Archivo en ABEL-HDL
MODULE DBOMBAS
“Entradas
Clk, H Pin 1,2;
" Salidas Combinacionales
BA,BB Pin 19,18 istype'com';
" Salidas Registradas
Q1,Q0 pin 17,16 istype'reg';
![Page 26: Diseño de Sistemas Secuencial](https://reader038.vdocuments.net/reader038/viewer/2022102619/568141e9550346895dadcb90/html5/thumbnails/26.jpg)
Mayo de 2013Sistemas DigitalesElectrónica Digital I
Universidad Autónoma de Nuevo LeónFacultad de Ingeniería Mecánica y Eléctrica
Archivo en ABEL-HDL
" Conectar el Clk a los dos Flip Flops sincronizar
DECLARATIONS
Sreg=[Q0,Q1];
EQUATIONS
Sreg.clk=Clk;
![Page 27: Diseño de Sistemas Secuencial](https://reader038.vdocuments.net/reader038/viewer/2022102619/568141e9550346895dadcb90/html5/thumbnails/27.jpg)
Mayo de 2013Sistemas DigitalesElectrónica Digital I
Universidad Autónoma de Nuevo LeónFacultad de Ingeniería Mecánica y Eléctrica
Archivo en ABEL-HDL
" Asignar Valores a los estados
DECLARATIONSE0=[0, 0];E1=[0, 1];E2=[1, 1];E3=[1, 0];
Estados
Asignación de valores a los estados
Q1 Q0
E0 0 0E1 0 1E2 1 1E3 1 0
![Page 28: Diseño de Sistemas Secuencial](https://reader038.vdocuments.net/reader038/viewer/2022102619/568141e9550346895dadcb90/html5/thumbnails/28.jpg)
Mayo de 2013Sistemas DigitalesElectrónica Digital I
Universidad Autónoma de Nuevo LeónFacultad de Ingeniería Mecánica y Eléctrica
Archivo en ABEL-HDL
state_diagram Sreg;state E0:
BA=1;BB=0; if H then E1 else E0;state E1:
BA=0;BB=0; if H then E1; if !H then E2;state E2:
BA=0;BB=1; if !H then E2 else E3;
state E3: BA=0; BB=0; if H then E3 else E0;
EstadoPresente
Estado Próximo
H=0 H=1
E0 E0 E1E1 E2 E1E2 E2 E3E3 E0 E3
![Page 29: Diseño de Sistemas Secuencial](https://reader038.vdocuments.net/reader038/viewer/2022102619/568141e9550346895dadcb90/html5/thumbnails/29.jpg)
Mayo de 2013Sistemas DigitalesElectrónica Digital I
Universidad Autónoma de Nuevo LeónFacultad de Ingeniería Mecánica y Eléctrica
Archivo en ABEL-HDL
Test_vectors
([Clk,H]->[BA,BB])
[.c.,1]->[.x.,.x.];
[.c.,0]->[.x.,.x.];
[.c.,1]->[.x.,.x.];
[.c.,0]->[.x.,.x.];
[.c.,1]->[.x.,.x.];
[.c.,0]->[.x.,.x.];
[.c.,1]->[.x.,.x.];
END
![Page 30: Diseño de Sistemas Secuencial](https://reader038.vdocuments.net/reader038/viewer/2022102619/568141e9550346895dadcb90/html5/thumbnails/30.jpg)
Mayo de 2013Sistemas DigitalesElectrónica Digital I
Universidad Autónoma de Nuevo LeónFacultad de Ingeniería Mecánica y Eléctrica
![Page 31: Diseño de Sistemas Secuencial](https://reader038.vdocuments.net/reader038/viewer/2022102619/568141e9550346895dadcb90/html5/thumbnails/31.jpg)
Mayo de 2013Sistemas DigitalesElectrónica Digital I
Universidad Autónoma de Nuevo LeónFacultad de Ingeniería Mecánica y Eléctrica
Programación con Truth_tableen modo secuencial :>
Truth_Table
([Entrada, Estado presente]:>[Estado siguiente])
![Page 32: Diseño de Sistemas Secuencial](https://reader038.vdocuments.net/reader038/viewer/2022102619/568141e9550346895dadcb90/html5/thumbnails/32.jpg)
Mayo de 2013Sistemas DigitalesElectrónica Digital I
Universidad Autónoma de Nuevo LeónFacultad de Ingeniería Mecánica y Eléctrica
MODULE dbn
Clk,H pin 1,2;
BA,BB pin 19,18 istype 'com';
Q1,Q0 PIN 17,16 ISTYPE 'REG';“SincronizaciónUANL=[Q1,Q0];
equationsUANL.Clk=Clk;
![Page 33: Diseño de Sistemas Secuencial](https://reader038.vdocuments.net/reader038/viewer/2022102619/568141e9550346895dadcb90/html5/thumbnails/33.jpg)
Mayo de 2013Sistemas DigitalesElectrónica Digital I
Universidad Autónoma de Nuevo LeónFacultad de Ingeniería Mecánica y Eléctrica
Truth_table
([H, Q1,Q0]:>[Q1,Q0])
[0, 0,0]:>[0,0];
[0, 0,1]:>[1,0];
[0, 1,0]:>[1,0];
[0, 1,1]:>[0,0];
[1, 0,0]:>[0,1];
[1, 0,1]:>[0,1];
[1, 1,0]:>[1,1];
[1, 1,1]:>[1,1];
Estados Q1 Q0
E0 0 0
E1 0 1
E2 1 0
E3 1 1
![Page 34: Diseño de Sistemas Secuencial](https://reader038.vdocuments.net/reader038/viewer/2022102619/568141e9550346895dadcb90/html5/thumbnails/34.jpg)
Mayo de 2013Sistemas DigitalesElectrónica Digital I
Universidad Autónoma de Nuevo LeónFacultad de Ingeniería Mecánica y Eléctrica
Truth_table
([Q1,Q0]->[BA,BB])
[0,0]->[1,0];
[0,1]->[0,0];
[1,0]->[0,1];
[1,1]->[0,0];
Estados Q1 Q0 BA BB
E0 0 0 1 0
E1 0 1 0 0
E2 1 0 0 1
E3 1 1 0 0
![Page 35: Diseño de Sistemas Secuencial](https://reader038.vdocuments.net/reader038/viewer/2022102619/568141e9550346895dadcb90/html5/thumbnails/35.jpg)
Mayo de 2013Sistemas DigitalesElectrónica Digital I
Universidad Autónoma de Nuevo LeónFacultad de Ingeniería Mecánica y Eléctrica
test_vectors
([Clk,H]->[BA,BB])
[.c.,0]->[.x.,.x.];
[.c.,1]->[.x.,.x.];
[.c.,0]->[.x.,.x.];
[.c.,1]->[.x.,.x.];
[.c.,0]->[.x.,.x.];
[.c.,1]->[.x.,.x.];
[.c.,0]->[.x.,.x.];
[.c.,1]->[.x.,.x.];
END
![Page 36: Diseño de Sistemas Secuencial](https://reader038.vdocuments.net/reader038/viewer/2022102619/568141e9550346895dadcb90/html5/thumbnails/36.jpg)
Mayo de 2013Sistemas DigitalesElectrónica Digital I
Universidad Autónoma de Nuevo LeónFacultad de Ingeniería Mecánica y Eléctrica
Diseñe un Sistema Secuencial usando la Máquina de Moore que controle el llenado de un Tanque con las siguientes características:El sistema consta de tres bombas llamadas "A", "B" y “C” y un sensor de
nivel "H" que indica con H=1 Tanque lleno y con H=0 Tanque vacío, el sistema deberá de trabajar bajo la siguiente secuencia:
a) Partiendo de que el Tanque se encuentra vacío, el llenado deberá iniciarse con la bomba "A" hasta llenar el Tanque (H=1) y entonces desconectarlo.
b) Si de nuevo se vacía el Tanque (H=0), el llenado deberá hacerse con la bomba "B" hasta llenar el Tanque y entonces desconectarla.
![Page 37: Diseño de Sistemas Secuencial](https://reader038.vdocuments.net/reader038/viewer/2022102619/568141e9550346895dadcb90/html5/thumbnails/37.jpg)
Mayo de 2013Sistemas DigitalesElectrónica Digital I
Universidad Autónoma de Nuevo LeónFacultad de Ingeniería Mecánica y Eléctrica
c) Si de nuevo se vacía el Tanque (H=0), el llenado deberá hacerse con la bomba "C“ hasta llenar el Tanque y entonces desconectarla.
d) Si de nuevo se vacía el Tanque (H=0), el llenado deberá
hacerse con la bomba "A" y así sucesivamente con la
finalidad de que las tres bombas se alternen en su
funcionamiento.
![Page 38: Diseño de Sistemas Secuencial](https://reader038.vdocuments.net/reader038/viewer/2022102619/568141e9550346895dadcb90/html5/thumbnails/38.jpg)
Mayo de 2013Sistemas DigitalesElectrónica Digital I
Universidad Autónoma de Nuevo LeónFacultad de Ingeniería Mecánica y Eléctrica
Como seria el diagrama de transición ?
![Page 39: Diseño de Sistemas Secuencial](https://reader038.vdocuments.net/reader038/viewer/2022102619/568141e9550346895dadcb90/html5/thumbnails/39.jpg)
Mayo de 2013Sistemas DigitalesElectrónica Digital I
Universidad Autónoma de Nuevo LeónFacultad de Ingeniería Mecánica y Eléctrica
![Page 40: Diseño de Sistemas Secuencial](https://reader038.vdocuments.net/reader038/viewer/2022102619/568141e9550346895dadcb90/html5/thumbnails/40.jpg)
Mayo de 2013Sistemas DigitalesElectrónica Digital I
Universidad Autónoma de Nuevo LeónFacultad de Ingeniería Mecánica y Eléctrica
3 Flip
Flops
Q2 Q1 Q0
E0 0 0 0
E1 0 0 1
E2 0 1 0
E3 0 1 1
E4 1 0 0
E5 1 0 1
![Page 41: Diseño de Sistemas Secuencial](https://reader038.vdocuments.net/reader038/viewer/2022102619/568141e9550346895dadcb90/html5/thumbnails/41.jpg)
Mayo de 2013Sistemas DigitalesElectrónica Digital I
Universidad Autónoma de Nuevo LeónFacultad de Ingeniería Mecánica y Eléctrica
3 Flip FlopsQ2 Q1 Q0
E0 0 0 0
E1 0 0 1
E2 0 1 0
E3 0 1 1
E4 1 0 0
E5 1 0 1
E6 1 1 0
E7 1 1 1
Que Hacer con E6 y E7 ?
![Page 42: Diseño de Sistemas Secuencial](https://reader038.vdocuments.net/reader038/viewer/2022102619/568141e9550346895dadcb90/html5/thumbnails/42.jpg)
Mayo de 2013Sistemas DigitalesElectrónica Digital I
Universidad Autónoma de Nuevo LeónFacultad de Ingeniería Mecánica y Eléctrica
![Page 43: Diseño de Sistemas Secuencial](https://reader038.vdocuments.net/reader038/viewer/2022102619/568141e9550346895dadcb90/html5/thumbnails/43.jpg)
Mayo de 2013Sistemas DigitalesElectrónica Digital I
Universidad Autónoma de Nuevo LeónFacultad de Ingeniería Mecánica y Eléctrica
Estado
Presente
Estado siguiente Salidas
H=0 H=1 BA BB BC
E0 E0 E1 1 0 0
E1 E2 E1 0 0 0
E2 E2 E3 0 1 0
E3 E4 E3 0 0 0
E4 E4 E5 0 0 1
E5 E0 E5 0 0 0
E6 E0 E0 0 0 0
E7 E0 E0 0 0 0
![Page 44: Diseño de Sistemas Secuencial](https://reader038.vdocuments.net/reader038/viewer/2022102619/568141e9550346895dadcb90/html5/thumbnails/44.jpg)
Mayo de 2013Sistemas DigitalesElectrónica Digital I
Universidad Autónoma de Nuevo LeónFacultad de Ingeniería Mecánica y Eléctrica
1 Module tresb“EntrdasClk, H PIN 1,2;“Salidas CombBA,BB,BC pin 19..17 istype ‘com’;“Salidas RegQ2..Q0 Pin 16..14 istype ‘reg’;
2 E=[Q2..Q0];EquationsE.clk=Clk;
3 DeclarationsE0=[0,0,0];E1=[0,0,1];E2=[0,1,0];E3=[0,1,1];E4=[1,0,0];E5=[1,0,1];E6=[1,1,0];E7=[1,1,1];
![Page 45: Diseño de Sistemas Secuencial](https://reader038.vdocuments.net/reader038/viewer/2022102619/568141e9550346895dadcb90/html5/thumbnails/45.jpg)
Mayo de 2013Sistemas DigitalesElectrónica Digital I
Universidad Autónoma de Nuevo LeónFacultad de Ingeniería Mecánica y Eléctrica
State_diagram E
State E0:
BA=1;BB=0;BC=0;
IF H then E1;
IF !H then E0;
State E1:
BA=0;BB=0;BC=0;
IF H then E1;
IF !H then E2;
State E2:
BA=0;BB=1;BC=0;
IF H then E3;
IF !H then E2;
State E3:
BA=0;BB=0;BC=0;
IF H then E3;
IF !H then E4;
E. P
Estado próximo
Salidas
H=0 H=1 BA BB BC
E0 E0 E1 1 0 0
E1 E2 E1 0 0 0
E2 E2 E3 0 1 0
E3 E4 E3 0 0 0
E4 E4 E5 0 0 1
E5 E0 E5 0 0 0
E6 E0 E0 0 0 0
E7 E0 E0 0 0 0
State E4:BA=0;BB=0;BC=1;IF H then E5;IF !H then E4;State E5:BA=0;BB=0;BC=0;IF H then E5;IF !H then E0;State E6:BA=0;BB=0;BC=0;Goto E0;State E7:BA=0;BB=0;BC=0;Goto E0;
![Page 46: Diseño de Sistemas Secuencial](https://reader038.vdocuments.net/reader038/viewer/2022102619/568141e9550346895dadcb90/html5/thumbnails/46.jpg)
Mayo de 2013Sistemas DigitalesElectrónica Digital I
Universidad Autónoma de Nuevo LeónFacultad de Ingeniería Mecánica y Eléctrica
Simulación
![Page 47: Diseño de Sistemas Secuencial](https://reader038.vdocuments.net/reader038/viewer/2022102619/568141e9550346895dadcb90/html5/thumbnails/47.jpg)
Mayo de 2013Sistemas DigitalesElectrónica Digital I
Universidad Autónoma de Nuevo LeónFacultad de Ingeniería Mecánica y Eléctrica
Diseño de sistemas Secuenciales
No nos atrevemos a muchas cosas porque son difíciles,
pero son difíciles porque no nos atrevemos a hacerlas. Lucio Anneo Séneca
![Page 48: Diseño de Sistemas Secuencial](https://reader038.vdocuments.net/reader038/viewer/2022102619/568141e9550346895dadcb90/html5/thumbnails/48.jpg)
Mayo de 2013Sistemas DigitalesElectrónica Digital I
Universidad Autónoma de Nuevo LeónFacultad de Ingeniería Mecánica y Eléctrica
Teorema Fundamental
![Page 49: Diseño de Sistemas Secuencial](https://reader038.vdocuments.net/reader038/viewer/2022102619/568141e9550346895dadcb90/html5/thumbnails/49.jpg)
Mayo de 2013Sistemas DigitalesElectrónica Digital I
Universidad Autónoma de Nuevo LeónFacultad de Ingeniería Mecánica y Eléctrica
Detector de nivel
Diseñe un sistema secuencial
asíncrono para detectar nivel de
un tanque que cuenta con dos
sensores llamados
S1 (Nivel Bajo)
S2 (Nivel Alto)
que contenga una salida H de
modo que:
![Page 50: Diseño de Sistemas Secuencial](https://reader038.vdocuments.net/reader038/viewer/2022102619/568141e9550346895dadcb90/html5/thumbnails/50.jpg)
Mayo de 2013Sistemas DigitalesElectrónica Digital I
Universidad Autónoma de Nuevo LeónFacultad de Ingeniería Mecánica y Eléctrica
H=0 cuando el nivel va de S1 hacia
S2 (subida) hasta que llegue a S2.
H=1 cuando el nivel va de S2 hacia
S1. (bajada) hasta que llegue a S1
como lo indica el siguiente
diagrama de tiempos
![Page 51: Diseño de Sistemas Secuencial](https://reader038.vdocuments.net/reader038/viewer/2022102619/568141e9550346895dadcb90/html5/thumbnails/51.jpg)
Mayo de 2013Sistemas DigitalesElectrónica Digital I
Universidad Autónoma de Nuevo LeónFacultad de Ingeniería Mecánica y Eléctrica
Diagrama de Tiempos
De que depende que H=1 o Hi de S2=1
![Page 52: Diseño de Sistemas Secuencial](https://reader038.vdocuments.net/reader038/viewer/2022102619/568141e9550346895dadcb90/html5/thumbnails/52.jpg)
Mayo de 2013Sistemas DigitalesElectrónica Digital I
Universidad Autónoma de Nuevo LeónFacultad de Ingeniería Mecánica y Eléctrica
Obtención de las Ecuaciones
Hi = S2
Pero cuando S2=0, H=1, como lo mantenemos
![Page 53: Diseño de Sistemas Secuencial](https://reader038.vdocuments.net/reader038/viewer/2022102619/568141e9550346895dadcb90/html5/thumbnails/53.jpg)
Mayo de 2013Sistemas DigitalesElectrónica Digital I
Universidad Autónoma de Nuevo LeónFacultad de Ingeniería Mecánica y Eléctrica
Obtención de las Ecuaciones
Hi = S2 Pero cuando S2=0, H=1
Para sostener el valor de H=1 usaremos una operación OR con retroalimentación
0 01
1
1
![Page 54: Diseño de Sistemas Secuencial](https://reader038.vdocuments.net/reader038/viewer/2022102619/568141e9550346895dadcb90/html5/thumbnails/54.jpg)
Mayo de 2013Sistemas DigitalesElectrónica Digital I
Universidad Autónoma de Nuevo LeónFacultad de Ingeniería Mecánica y Eléctrica
Obtención de las Ecuaciones
Hi= S2 + Hi
![Page 55: Diseño de Sistemas Secuencial](https://reader038.vdocuments.net/reader038/viewer/2022102619/568141e9550346895dadcb90/html5/thumbnails/55.jpg)
Mayo de 2013Sistemas DigitalesElectrónica Digital I
Universidad Autónoma de Nuevo LeónFacultad de Ingeniería Mecánica y Eléctrica
Obtención de las Ecuaciones
Hf= (S1)’
De que depende que H=0 o Hf de S1=0
![Page 56: Diseño de Sistemas Secuencial](https://reader038.vdocuments.net/reader038/viewer/2022102619/568141e9550346895dadcb90/html5/thumbnails/56.jpg)
Mayo de 2013Sistemas DigitalesElectrónica Digital I
Universidad Autónoma de Nuevo LeónFacultad de Ingeniería Mecánica y Eléctrica
Aplicando el teorema fundamental
H = Hi (Hf)’
Dr. Cesar Elizondo Gonzalez
![Page 57: Diseño de Sistemas Secuencial](https://reader038.vdocuments.net/reader038/viewer/2022102619/568141e9550346895dadcb90/html5/thumbnails/57.jpg)
Mayo de 2013Sistemas DigitalesElectrónica Digital I
Universidad Autónoma de Nuevo LeónFacultad de Ingeniería Mecánica y Eléctrica
Aplicando el teorema fundamental
H = Hi (Hf)’
Obtenemos la ecuación para H
H= (S2 + H) S1
![Page 58: Diseño de Sistemas Secuencial](https://reader038.vdocuments.net/reader038/viewer/2022102619/568141e9550346895dadcb90/html5/thumbnails/58.jpg)
Mayo de 2013Sistemas DigitalesElectrónica Digital I
Universidad Autónoma de Nuevo LeónFacultad de Ingeniería Mecánica y Eléctrica
![Page 59: Diseño de Sistemas Secuencial](https://reader038.vdocuments.net/reader038/viewer/2022102619/568141e9550346895dadcb90/html5/thumbnails/59.jpg)
Mayo de 2013Sistemas DigitalesElectrónica Digital I
Universidad Autónoma de Nuevo LeónFacultad de Ingeniería Mecánica y Eléctrica
![Page 60: Diseño de Sistemas Secuencial](https://reader038.vdocuments.net/reader038/viewer/2022102619/568141e9550346895dadcb90/html5/thumbnails/60.jpg)
Mayo de 2013Sistemas DigitalesElectrónica Digital I
Universidad Autónoma de Nuevo LeónFacultad de Ingeniería Mecánica y Eléctrica
![Page 61: Diseño de Sistemas Secuencial](https://reader038.vdocuments.net/reader038/viewer/2022102619/568141e9550346895dadcb90/html5/thumbnails/61.jpg)
Mayo de 2013Sistemas DigitalesElectrónica Digital I
Universidad Autónoma de Nuevo LeónFacultad de Ingeniería Mecánica y Eléctrica
![Page 62: Diseño de Sistemas Secuencial](https://reader038.vdocuments.net/reader038/viewer/2022102619/568141e9550346895dadcb90/html5/thumbnails/62.jpg)
Mayo de 2013Sistemas DigitalesElectrónica Digital I
Universidad Autónoma de Nuevo LeónFacultad de Ingeniería Mecánica y Eléctrica
![Page 63: Diseño de Sistemas Secuencial](https://reader038.vdocuments.net/reader038/viewer/2022102619/568141e9550346895dadcb90/html5/thumbnails/63.jpg)
Mayo de 2013Sistemas DigitalesElectrónica Digital I
Universidad Autónoma de Nuevo LeónFacultad de Ingeniería Mecánica y Eléctrica
![Page 64: Diseño de Sistemas Secuencial](https://reader038.vdocuments.net/reader038/viewer/2022102619/568141e9550346895dadcb90/html5/thumbnails/64.jpg)
Mayo de 2013Sistemas DigitalesElectrónica Digital I
Universidad Autónoma de Nuevo LeónFacultad de Ingeniería Mecánica y Eléctrica
![Page 65: Diseño de Sistemas Secuencial](https://reader038.vdocuments.net/reader038/viewer/2022102619/568141e9550346895dadcb90/html5/thumbnails/65.jpg)
Mayo de 2013Sistemas DigitalesElectrónica Digital I
Universidad Autónoma de Nuevo LeónFacultad de Ingeniería Mecánica y Eléctrica
![Page 66: Diseño de Sistemas Secuencial](https://reader038.vdocuments.net/reader038/viewer/2022102619/568141e9550346895dadcb90/html5/thumbnails/66.jpg)
Mayo de 2013Sistemas DigitalesElectrónica Digital I
Universidad Autónoma de Nuevo LeónFacultad de Ingeniería Mecánica y Eléctrica
![Page 67: Diseño de Sistemas Secuencial](https://reader038.vdocuments.net/reader038/viewer/2022102619/568141e9550346895dadcb90/html5/thumbnails/67.jpg)
Mayo de 2013Sistemas DigitalesElectrónica Digital I
Universidad Autónoma de Nuevo LeónFacultad de Ingeniería Mecánica y Eléctrica
![Page 68: Diseño de Sistemas Secuencial](https://reader038.vdocuments.net/reader038/viewer/2022102619/568141e9550346895dadcb90/html5/thumbnails/68.jpg)
Mayo de 2013Sistemas DigitalesElectrónica Digital I
Universidad Autónoma de Nuevo LeónFacultad de Ingeniería Mecánica y Eléctrica
Archivo en ABEL-HDL
![Page 69: Diseño de Sistemas Secuencial](https://reader038.vdocuments.net/reader038/viewer/2022102619/568141e9550346895dadcb90/html5/thumbnails/69.jpg)
Mayo de 2013Sistemas DigitalesElectrónica Digital I
Universidad Autónoma de Nuevo LeónFacultad de Ingeniería Mecánica y Eléctrica
Simulación
![Page 70: Diseño de Sistemas Secuencial](https://reader038.vdocuments.net/reader038/viewer/2022102619/568141e9550346895dadcb90/html5/thumbnails/70.jpg)
Mayo de 2013Sistemas DigitalesElectrónica Digital I
Universidad Autónoma de Nuevo LeónFacultad de Ingeniería Mecánica y Eléctrica
Si agregáramos el detector de nivel
MODULE tresbomb
"Entradas
Clk,S1,S2 Pin 1..3;
" Salidas Combinacionales
H,BA,BB,BC Pin 19,14..12 istype'com';
" Salidas Registradas
Q2,Q1,Q0 pin 17..15 istype'reg';
DECLARATIONS
FIME=[Q2,Q1,Q0];
EQUATIONS
FIME.clk=Clk;
H =(S2#H)&S1;
![Page 71: Diseño de Sistemas Secuencial](https://reader038.vdocuments.net/reader038/viewer/2022102619/568141e9550346895dadcb90/html5/thumbnails/71.jpg)
Mayo de 2013Sistemas DigitalesElectrónica Digital I
Universidad Autónoma de Nuevo LeónFacultad de Ingeniería Mecánica y Eléctrica
![Page 72: Diseño de Sistemas Secuencial](https://reader038.vdocuments.net/reader038/viewer/2022102619/568141e9550346895dadcb90/html5/thumbnails/72.jpg)
Mayo de 2013Sistemas DigitalesElectrónica Digital I
Universidad Autónoma de Nuevo LeónFacultad de Ingeniería Mecánica y Eléctrica
![Page 73: Diseño de Sistemas Secuencial](https://reader038.vdocuments.net/reader038/viewer/2022102619/568141e9550346895dadcb90/html5/thumbnails/73.jpg)
Mayo de 2013Sistemas DigitalesElectrónica Digital I
Universidad Autónoma de Nuevo LeónFacultad de Ingeniería Mecánica y Eléctrica
Repaso
• Con que se quedan de esta sesión
• Dos entradas
• State_dIagram
• Truth_table :>
• Que hacer con los estados no utilizados (autoreset)
• Teorema del Dr. Elizondo
• Flip Flop retroalimentado una OR
• Cuantos personajes de FIME citamos hoy