Circuits sequentiels Memoire Structure de l’ordi
Architecture des ordinateurs
Cours 3
15 octobre 2012
Archi 1/30
Circuits sequentiels Memoire Structure de l’ordi
Circuits sequentiels
Archi 2/30
Circuits sequentiels Memoire Structure de l’ordi
Circuit a memoire
Comment fabriquer une guirlande cyclique ? Les lampes coloreesdoivent s’allumer, chacune a leur tour, de facon cyclique.
MEM
INC DEC
! ! ! irrealisable avecun circuit combinatoire
Archi 3/30
Circuits sequentiels Memoire Structure de l’ordi
Principe d’un circuit sequentiel
On suppose que le temps est discret : on peut le decoupersuivant les instants 0, 1, 2, ..., n, n+1, ...
Q
0
0
0
1
1
0
1
1
A
A
A
A
0
1
0
0
Q
Q
Q
>1
>1
>1
>1
1
AQ
AQ
AQ
AQ
1
1
0
0
0
0
1
0
0
0
1>1
>1
>1>1
A Q Q′
0 0 10 1 01 0 01 1 0
A Q′
0 Q1 0
Archi 4/30
Circuits sequentiels Memoire Structure de l’ordi
Bascule RS : etats stables
Pour R = S = 0, 2 etats stables possibles :
Q = 0 et Q = 1 (etat 0)
Q = 1 et Q = 0 (etat 1)
R
NON−OUA B
0
10
0
01
1 1
1
0
0
0
0
0
0
0
1
10
0
0
01
1Q
Q
Q
QS
R
S >1>1
>1>1
Archi 5/30
Circuits sequentiels Memoire Structure de l’ordi
Bascule RS : activation
SET : S = 1 et R = 0 ⇒ Q = 1 et Q = 0 (etat 1)
RESET : S = 0 et R = 1 ⇒ Q = 0 et Q = 1 (etat 0)
S = 1 et R = 1 : ambiguıte
>1>1
>1>1R
NON−OUA B
0
10
0
01
1 1
1
0
0
0
0
010
1
0
1
1
0
1
1
0Q
Q
R
S S
Archi 6/30
Circuits sequentiels Memoire Structure de l’ordi
Bascule RS : table de verite
>1
>1
S
Q
Q
R
S R Q Q Q′ Q′
0 0 0 0 X X0 0 0 1 0 10 0 1 0 1 00 0 1 1 X X0 1 0 0 X X0 1 0 1 0 10 1 1 0 0 10 1 1 1 X X1 0 0 0 X X1 0 0 1 1 01 0 1 0 1 01 0 1 1 X X1 1 0 0 X X1 1 0 1 0 01 1 1 0 0 01 1 1 1 X X
Archi 7/30
Circuits sequentiels Memoire Structure de l’ordi
Bascule RS : Resume
S R Q Q
0 0 Q Q Sorties inchangees
0 1 0 1 RESET : remise a 0
1 0 1 0 SET : mise a 1
1 1 0 0 non utilise
La bascule RS memorise la valeur des entrees : sa sortie dependde la derniere entree mise a 1 (R ou S).
tR
S
Q ?
Archi 8/30
Circuits sequentiels Memoire Structure de l’ordi
Horloge
Bascule = composant asynchrone : la sortie change“rapidement” apres modification des entrees
Systeme synchrone : les valeurs sur le circuit ne peuventetre modifiees qu’a certains moments (temps discret),suivant le rythme d’une horloge globale
Horloge = signal periodique
Frequence d’horloge = inverse de la periodegeneralement entre 1 et 500 MHz ⇒ cycle de 1000 a 2 ns
Front montant
tH
Cycle (periode) Front descendantNiveau bas
Niveau haut
Archi 9/30
Circuits sequentiels Memoire Structure de l’ordi
Bascule RS + Horloge = RSH
R
Q
Q
S
Sn Rn Qn+1
0 0 Qn
0 1 0
1 0 1
1 1 ?
Sn et Rn : etats des entrees a l’instant t = n
Qn+1 : sortie au prochain cycle d’horloge (instant t = n + 1)
B Equation : Qn+1 = S + RQn
Archi 10/30
Circuits sequentiels Memoire Structure de l’ordi
Bascule RSH : latch vs. flip-flop
Bascule RSH latch
Activation sur niveauhaut d’horloge
t
S
R
H
Q
Bascule RSH flip-flop
Activation sur frontmontant d’horloge
t
S
R
H
Q
Archi 11/30
Circuits sequentiels Memoire Structure de l’ordi
Bascule JK
R
Q
Q
Q
J
K
Q
S
Jn Kn Qn Qn S R Qn+1
0 0 0 1 0 0 0
0 0 1 0 0 0 1
0 1 0 1 0 0 0
0 1 1 0 0 1 0
1 0 0 1 1 0 1
1 0 1 0 0 0 1
1 1 0 1 1 0 1
1 1 1 0 0 1 0
Jn Kn Qn+1
0 0 Qn
0 1 0
1 0 1
1 1 Qn
B Equation : Qn+1 = JnQn + KnQn
Archi 12/30
Circuits sequentiels Memoire Structure de l’ordi
Bascule D (flip-flop)
Dn Qn+1
0 0
1 1
DQ
Q
Q
Q
B Equation : Qn+1 = Dn
Ht
D
Q
Archi 13/30
Circuits sequentiels Memoire Structure de l’ordi
Resume (flip-flop)
Bascule RS
Sn Rn Qn+1
0 0 Qn
0 1 0
1 0 1
1 1 ?
Qn+1 = S + RQn
Ck
R
Q
Q
S
Bascule JK
Jn Kn Qn+1
0 0 Qn
0 1 0
1 0 1
1 1 Qn
Qn+1 = JnQn + KnQn
CkQ
Q
J
K
Bascule D
Dn Qn+1
0 0
1 1
Qn+1 = Dn
Ck
Q
Q
D
latch : sans le B
Archi 14/30
Circuits sequentiels Memoire Structure de l’ordi
Realisation de la guirlande cyclique
DQ
Ck
DQ
Ck
DEC
MEM
H
tH
Raz
INC
Archi 15/30
Circuits sequentiels Memoire Structure de l’ordi
Memoire
Archi 16/30
Circuits sequentiels Memoire Structure de l’ordi
Registres
Registre : emplacement de memoire interne au processeur ;
memoire au temps d’acces tres rapide
mais dont le cout de fabrication est tres eleve car l’espacedans un microprocesseur est limite.
taille variable entre les processeurs,
le plus souvent des registres 32 bits,recemment, apparition de registres 64 bits.
D1 3D2
D
Q
Q D
Q
Q D
Q
Q D
Q
Q
D D
S S SS0 1 2 3
0
Clk
Archi 17/30
Circuits sequentiels Memoire Structure de l’ordi
Diagramme d’une memoire adressable 4× 3
D
Ck
Q D
Ck
Q D
Ck
Q
D
Ck
Q D
Ck
Q D
Ck
Q
D
Ck
Q D
Ck
Q D
Ck
Q
D
Ck
Q D
Ck
Q D
Ck
Q
porte
I
I
I2
1
0
OE
RD
CS
A
A
OOO
210
Activation de la sortie: CS.RD.OE
1
0
d’écriture
sélection
ligne de
du mot 3
ligne de
du mot 1
du mot 0
ligne de
ligne de
du mot 2
sélection
sélection
sélection
interrupteurs
Mot 0, adresse: 00
Mot 1, adresse: 01
Mot 2, adresse: 10
Mot 3, adresse: 11
Archi 18/30
Circuits sequentiels Memoire Structure de l’ordi
Organisation de la memoire
2 exemples d’organisation d’une memoire 26 = 64 octets :
en 2 temps
DEC
sur 6 bits
Adresse
64x6
DMUX
8x3
MUX 8x3
octet lu
octet lusur 4 bitsAdresse
transmise
Archi 19/30
Circuits sequentiels Memoire Structure de l’ordi
Memoires RAM (Random Access Memory)
RAM = memoire vive = memoire systeme = memoire volatile
rapidite d’acces : essentielle pour fournir rapidement lesdonnees au processeur.
volatilite : les donnees sont perdues des que l’ordinateurcesse d’etre alimente en electricite.
SRAM (Static RAM) :
utilise des bascules pour memoriser l’info ;tres rapide mais couteux en composants ;temps d’acces : de l’ordre de 1 ns ;utilisee pour le cache, par exemple.
DRAM (Dynamic RAM) :
utilise des charges de condensateurs (plus economique) ;moins rapide que la SRAM, necessite des rafraıchissements ;temps d’acces : de l’ordre de 10 ns ;utilisee pour la memoire principale.
Archi 20/30
Circuits sequentiels Memoire Structure de l’ordi
Memoires non volatiles
Memoires non volatiles accessibles par adresses :
ROM (Read Only Memory) : ni reinscriptible, ni effacable.donnees enregistrees a la fabrication. moins chere que la RAM.
PROM (Programmable ROM) : inscriptible une seule fois (abase de fusibles).
EPROM (Erasable PROM) : reinscriptible apres effacement UV.
EEPROM (Electrically EPROM) : effacable (par octets) parapplication d’impulsions. plus facile a reprogrammer, mais pluslente et de capacite plus faible que l’EPROM.
Flash : effacable et reinscriptible par blocs, sans demontage.faible temps d’acces (∼ 50 ns) mais degradation rapide (parrapports aux disques).
memoires de masse (disques durs, CDs, DVDs, ...) : grandecapacite mais tres lentes (∼ 10 ms pour les disques durs).
Archi 21/30
Circuits sequentiels Memoire Structure de l’ordi
Resume
Type Volatile ? Inscript. ? Taille Nombre Cout Vitesse
d’effac. d’effac.
SRAM oui oui octet illimite +++ +++
DRAM oui oui octet illimite ++ ++
ROM non non - - + +++
PROM non 1 fois - - ++ +++
EPROM non UV total - ++ +++
EEPROM non oui octet limite +++ +++/+
Fash non oui bloc limite ++ +++/+
Masse non oui/non octet ± limite + +
Archi 22/30
Circuits sequentiels Memoire Structure de l’ordi
Hierarchie des memoires
Cache
Disques optiques
Temps Registres Cout
Mémoire centrale
d’accès
Disques magnétiques (disque dur, ...)
Capacité
Disques magnétiques (disque dur, ...)
Disques optiques
Archi 23/30
Circuits sequentiels Memoire Structure de l’ordi
Structure de l’ordinateur
Archi 24/30
Circuits sequentiels Memoire Structure de l’ordi
Architecture de Von Neumann
Unité de commande
UAL
Registres::
Mémoireprincipale
ROM RAM
ImprimanteMoniteurClavier
Bus
exemples de dispositifs d'entrée/sortie
bus
Von Neumann
Unité Centrale
Archi 25/30
Circuits sequentiels Memoire Structure de l’ordi
Bus
Bus : ensemble de liaisons physiques (cables, pistes de circuitsimprimes, etc.) pouvant etre exploitees en commun par plusieurselements materiels afin de communiquer.
Objectif : reduire le nombre de voies necessaires a lacommunication des differents composants.
Caracteristiques :
Largeur : nombre de lignes physiques sur lesquelles les donneessont envoyees = nombre de bits transmis en parallele.
Frequence (en Hz) : nombre de paquets de donnees envoyes ourecus par seconde.
Debit maximal (ou taux de transfert maximal) : quantite dedonnees transportees par unite de temps (largeur × frequence).
Exemple : largeur 16 bits et frequence 133 MHz ⇒ 266 Mo/s
Archi 26/30
Circuits sequentiels Memoire Structure de l’ordi
Differenciation des bus
Processeur
UALUnité de
commande
RegistresBus
Bus interne du processeur
Contrôleur de bus Mémoire
Disque dur
Souris
Web cam
Bus mémoire
Bus d'E/S ...
Archi 27/30
Circuits sequentiels Memoire Structure de l’ordi
Specialisation des bus
Differents types de bus :
bus d’adresses : transporte les adresses memoire auxquelles leprocesseur souhaite acceder (unidirectionnel).
bus de donnees : vehicule les instructions en provenance ou adestination du processeur (bidirectionnel).
bus de commandes : transporte les ordres et les signaux desynchronisation de l’unite de commande (bidirectionnel).
bus systeme : permet au processeur de communiquer avec lamemoire centrale du systeme (memoire vive ou RAM).
bus d’extension (bus d’entree/sortie) : permet aux diverscomposants de la carte-mere (USB, cartes PCI, disques durs,lecteurs, ...) de communiquer entre eux.
Archi 28/30
Circuits sequentiels Memoire Structure de l’ordi
Specialisation des bus (suite)
ISA (Industry Standard Architecture) : apparaıt en 1981, busstandard des PC jusqu’a la fin des annees 1990.
PCI (Peripheral Component Interconnect) : lance a la fin desannees 90 pour faire face a la demande liees aux applications video.
AGP (Accelerated Graphics Port) :lance en 1997, port internedestine exclusivement aux cartes gra-phiques. Remplace par le PCI-Express.
USB (Universal Serial Bus) : bus atransmission serie, permet de connecterdes peripheriques a chaud (Plug & Play)
SCSI (Small Computer Syst. Interface) :liaison de peripheriques
Norme bits MHz Mo/s.
ISA 8-bit 8 8.3 8ISA 16-bit 16 8.3 16PCI 32-bit 32 33 132PCI-X 2.0 64 533 4264AGP 32 66 264AGP (x8) 32 66x8 2112ATA133 16 66 132USB 1 1.5USB 2.0 1 60SCSI-2 Wide 16 10 20SCSI-3 Ultra 16 80QDR 640
Archi 29/30
Circuits sequentiels Memoire Structure de l’ordi
Structure de bus moderne
USB 2SCSI
Circuit pont
MémoireBus mémoire
Processeur
ClavierSouris
ContrôleurATAPI
LecteurDVD
Disquedur
AdaptateurgraphiqueMoniteur
Bus AGP / PCI Express
Bus local
Bus PCI
nord
sudEthernet
Archi 30/30