Produzido por Esther L. Mizrahi 1 Menu
Arquitetura de ComputadoresArquitetura de Computadores- Revisão -- Revisão -
n Principais funções de um Sistema Operacionaln Componentes básicos da Arquiteturan Barramentosn Registradores da CPUn Ciclo de Instruçõesn Interrupçõesn Técnicas de E/Sn Hierarquia de Memória
MenuProduzido por Esther L. Mizrahi 2
y Processar e controlar a execução de programas
y Gerenciar a memória
y Proteger as informações e oferecer segurança
y Escalonar e gerenciar os recursos
y Explorar os recursos de hardware de um oumais processadores
y Processar e controlar a execução de programas
y Gerenciar a memória
y Proteger as informações e oferecer segurança
y Escalonar e gerenciar os recursos
y Explorar os recursos de hardware de um oumais processadores
MenuProduzido por Esther L. Mizrahi 3
Onde: PC = Program counterIR = Instruction registerMAR = Memory address registerMBR = Memory buffer registerI/O AR = I/O address registerI/O BR = I/O buffer register
IRIR
MARMAR
I/O BRI/O BR
MBRMBR
I/O ARI/O AR
PCPCInstruçãoInstruçãoInstrução
Dado
DadoDadoDado
.
.
....
.
.
.
.
.
.
Buffers
.
.
MenuProduzido por Esther L. Mizrahi 4
y Processador (CPU)Ø controla as operações do computador e executa as
operações de processamento de dados.
Decodificador deInstrução e
Controlador doCiclo de Máquina
Sinais de controle
IR
PC
R1
UC
IRAC
ULA
Barramento interno
I/O AR I/O BR MBR
Barramento de Dados
MAR
Barramento de Endereços
Rn
ww
MenuProduzido por Esther L. Mizrahi 5
y Memória PrincipalØ armazena dados e programasØ também conhecida como memória real ou primáriaØ volátilØ endereçável por célula
UCP MP
MAR
MBR
Address Bus
Data Bus
R/W bit
MREQ bit
Conexão UCP X MP
MenuProduzido por Esther L. Mizrahi 6
Organização Básica da MP
N células
Todas as células têm amesma quantidade M de
bits
M bits
M bits
M bits
~~
~~
Endereço 0
Endereço 1
Endereço 3
Endereço 2
Endereço N - 2
Endereço N - 1
Bit 1 Bit 2 Bit m-1
M bits
MenuProduzido por Esther L. Mizrahi 7
y Dispositivos de I/O (controladores de I/O)Ø transporta dados entre o computador (CPU/memória) e seu
ambiente externo (periféricos) como:F memória secundária (ex. disco rígido)F teclado, monitor, …F dispositivos de comunicação
UCP
barramento
Estrutura de um Sistema de I/O
MP InterfaceSerial
InterfaceSerial
InterfaceParalela
InterfaceParalela
InterfaceDedicada
HD
MenuProduzido por Esther L. Mizrahi 8
Diagrama de Blocos de uma Placa Controladora
Reg. de Dados
Lógicade E/S
Interface com o
Dispositivo
Interface com o
Dispositivo
Reg. de Estado
Vias de Endereço
Vias de Controle
Vias de Dados
Dispositivo
Estado
Controle
MenuProduzido por Esther L. Mizrahi 9
y Interconexão de sistemas (Barramento)ØØ BarramentoBarramento Interno Interno
F É a via de comunicação entre os componentes internos da CPUØØ BarramentoBarramento de Dados de Dados
Ø É a via de comunicação para transferência de dados entre aCPU e os demais componentes.
ØØ BarramentoBarramento de Endereço de EndereçoØ É a via de comunicação para endereçamento de memória e
portas de I/OØØ BarramentoBarramento de Controle de Controle
Ø É a via de comunicação para os sinais de controle
MenuProduzido por Esther L. Mizrahi 10
ü Tem por base um relógio temporizador que define afreqüência de operação do mesmo (ciclo de barramento).
ü Toda operação de transferência é sincronizada com afreqüência do barramento
ü Toda operação consome um número inteiro e conhecido deciclos
T1 T2 T3 T4
Dado
Endereço da Posição de Memória
TempoRD
MREQ
MenuProduzido por Esther L. Mizrahi 11
ü Não existe temporizadorü Os ciclos duram o tempo que for requerido pela operaçãoü Uma mesma operação pode ter ciclos variáveisü Faz uso de um processo de sinalização (handshake)
Endereço da Posição de Memória
Tempo
Dado
MSYN
RD
SSYN
MREQ
MenuProduzido por Esther L. Mizrahi 12
y Assíncronou Maior flexibilidade de usou Oferecem vantagens para atendimento a um conjunto
heterogêneo de dispositivos (lentos e rápidos)
yy AssíncronoAssíncronou Maior flexibilidade de usou Oferecem vantagens para atendimento a um conjunto
heterogêneo de dispositivos (lentos e rápidos)
A maioria dos barramentos é Síncrono
y Síncronou Mais fácil de ser construídou Maior velocidade de operação
yy SíncronoSíncronou Mais fácil de ser construídou Maior velocidade de operação
MenuProduzido por Esther L. Mizrahi 13
n Área de armazenamento mais rápidaporém de menor capacidade que amemória principal
n Área de armazenamento mais rápidaporém de menor capacidade que amemória principal
F Registradores Visíveis :
F Registradores de Controle e Status
ü Registradores de dadosü Registradores de endereçoü Códigos de condição
MenuProduzido por Esther L. Mizrahi 14
RegistradoresVisíveis:
4Armazenamento temporário de dados durante o processamento4Acessíveis via linguagem de máquina.4Armazenamento temporário de dados durante o processamento4Acessíveis via linguagem de máquina.
4Controlam o funcionamento do processador e a execuçãodos programas4Quando acessíveis por software, o são somente por rotinasprivilegiadas.
4Controlam o funcionamento do processador e a execuçãodos programas4Quando acessíveis por software, o são somente por rotinasprivilegiadas.
Registradoresde Controle e Status:
MenuProduzido por Esther L. Mizrahi 15
uu Acumulador (AC)Acumulador (AC)F Registrador que armazena uma das entradas da ULA
uu Registrador Temporário (TR)Registrador Temporário (TR)uu Registradores de uso genéricoRegistradores de uso genérico
y Podem ser usados pelo usuáriopara manipular dados e executarfunçõesy o programador/compiladordetermina a sua função
y Podem ser usados pelo usuáriopara manipular dados e executarfunçõesy o programador/compiladordetermina a sua função
MenuProduzido por Esther L. Mizrahi 16
y Contém endereços de memóriados dados e das instruçõesy Podem conter uma parte de umendereço que será usado paracalcular o endereço completo.
y Contém endereços de memóriados dados e das instruçõesy Podem conter uma parte de umendereço que será usado paracalcular o endereço completo.
uu StackStack Pointer (SP) Pointer (SP)F Endereço do topo da pilha
uu SegmentSegment Pointer (SX) Pointer (SX)F Endereço inicial de um segmento
• Quando a memória é dividida em segmentos, a memoria ésempre referenciada pelo segmento e pelo offset
uu Index RegisterIndex Register / / OffsetOffsetF Indice a ser adicionado a uma base para se obter o
endereço do dado.
MenuProduzido por Esther L. Mizrahi 17
y Bits setados pelo hardware emfunção do resultado de cadaoperação realizaday Pode ser acessado por umprograma, apenas no modo leitura.
y Bits setados pelo hardware emfunção do resultado de cadaoperação realizaday Pode ser acessado por umprograma, apenas no modo leitura.
uu FlagFlag de sinal de sinal ê Resultado positivo / negativouu FlagFlag de zero de zero ê Resultado zerouu FlagFlag de de overflowoverflow ê Resultado com estouro
MenuProduzido por Esther L. Mizrahi 18
n Program Counter (PC)þ Contém o endereço da próxima instrução a ser executada
n Instruction Register (IR)þ Contém a última instrução carregada da memória
n Program Status Word (PSW)þ É um registrador (ou um grupo de registradores) que contém:
F códigos de condição e os bits de informação do statusF bit de interrupção habilitado/desabilitadoF bit de modo supervisor/usuário