12/03/2017
1
UNIVERSIDADE TECNOLÓGICA FEDERAL DO PARANÁ
DEPARTAMENTO ACADÊMICO DE ELETROTÉCNICA
ELETRÔNICA DIGITAL - ET75C
Prof.ª Elisabete Nakoneczny Moraes
Aula 2- ÁLGEBRA DE BOOLE
Curitiba, 10 março de 2017.
Revisão: sist. combinacional x sist. sequencial
10 Mar 17 Aula 02 - Álgebra de Boole 2
•Sistemas Combinacionais as variáveis de saída dependem exclusivamente do valor presente das variáveis de entrada.
•Sistemas Sequenciais o comportamento de sinais variáveis de saída não dependem somente do valor presente das variáveis de entrada mas também do histórico desse subsistema (estado interno).
12/03/2017
2
Revisão: sistemas de numeração
10 Mar 17 Aula 02 - Álgebra de Boole 3
Sistema decimal: 0, 1, 2, 3, 4, 5, 6, 7, 8, 9.
Ex.: 32510 = 3x102 + 2x101 + 5x100
Sistema binário: 0 e 1 base 2
Ex.: 1012= 1x22 + 0x21 + 1x20 =5
Sistema octal: 0, 1, 2, 3, 4, 5, 6, 7 base 8
Ex.: 548 = 5x81 + 4x80 = 4410
Sistema hexadecimal: sistema alfanumérico, ou seja, composto por letras e números. 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E , Fbase 16
Ex.: 3A116= 3x162 + 10x161 + 1x160 = 92910
Principais famílias lógicas
10 Mar 17 Aula 02 - Álgebra de Boole 4
Família TTL (transistor transistor logic):
Desenvolvida pela Texas Instruments, a base do seu funcionamento está no agrupamento de transistores bipolares de junção (TBJ) que operam como chave. São alimentados em 5Vcc e é reconhecida pelos números 54 (uso militar) e 74 (uso comercial) para indicar a série desta família.
Atualmente, as famílias mais empregadas são a TTL e a CMOS, que são usadas em uma grande quantidade de equipamentos digitais.
RTL: resistor transistor logicRCTL: resistor capacitor transistor logic
DTL: diode transistor logicECL: emitter coupled logic
Família CMOS (complementary metal oxide semicondutor FET):
O nível de tensão da alimentação é mais flexível, podendo estar na faixa de 3 a 18Vcc. Devido a sua construção são sensíveis à eletricidade estática, sendo primordial o cuidado com o manuseio do CI.
12/03/2017
3
Noções Família TTL
10 Mar 17 Aula 02 - Álgebra de Boole 5
74xxDD
uso comercial
função lógica: E, OU, ...
TTL transistor transistor logicPrefixo 74 uso comercialPrefixo 54 uso militar
Contagem no
sentido anti-horário
S=>SchottkyLS=>Schottky de baixa potênciaAS=>Schottky avançadaALS=>Schottky avançada de baixa potência
Noções Família CMOS
10 Mar 17 Aula 02 - Álgebra de Boole 6
A família lógica MOS complementar (CMOS) utiliza MOSFETs tanto de canal-P quanto de canal-N para obter diversas vantagens sobre as famílias N-MOS e P-MOS;
De um modo geral, CMOS é mais rápido e consome menos que as outras famílias MOS;
Estas vantagens são contrabalançadas pelo aumento da complexidade para a fabricação do CI e pela menor densidade de integração.
Série 74C
Esta série CMOS é pino a pino compatível e funcionalmente equivalente a componentes TTL com a mesma numeração;
Muitas das funções, mas não todas, que estão disponíveis para TTL também estão disponíveis nesta série CMOS;
É possível substituir alguns circuitos TTL por um equivalente CMOS.
Série 74HC/HCT (High Speed CMOS)
É uma versão aperfeiçoada da série 74C, que tem um aumento na velocidade de operação, agora comparável a componentes 74LS, e uma capacidade de corrente muito mais alto do que a da série 74C;
Nesta série os CIs são compatíveis pino a pino
e funcionalmente equivalentes a CIs TTL com a
mesma numeração.
12/03/2017
4
Nível lógico x nível elétrico
10 Mar 17 Aula 02 - Álgebra de Boole 7
“0”
“1”
<0,3VDD
10%
>0,7VDD
10%
VDD
0V
TTL Vcc=5V CMOS VDD= 3 a 18V
“0”
“1”
<0,8V 0,2V
>2,3V 0,2V
5V
0V
Nomenclatura usual: IN (entrada) i HIGH (alto) hOUT (saída) o LOW (baixo) l
Contextualização: Alimentação CMOS-datasheet
10 Mar 17 Aula 02 - Álgebra de Boole 8
12/03/2017
5
Tabela da verdade (TV): 2n
10 Mar 17 Aula 02 - Álgebra de Boole 9
24 = 16 linhas23 = 8 linhas
A B S
0 0 0
0 1 1
1 0 0
1 1 1
A B C S
0 0 0 0
0 0 1 1
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 0
1 1 1 1
22 = 4 linhas
9
A B C D S
0 0 0 0 0
0 0 0 1 1
0 0 1 0 0
0 0 1 1 1
0 1 0 0 0
0 1 0 1 1
0 1 1 0 0
0 1 1 1 1
1 0 0 0 1
1 0 0 1 1
1 0 1 0 1
1 0 1 1 1
1 1 0 0 1
1 1 0 1 1
1 1 1 0 0
1 1 1 1 0
Diagramas de conexão de CI’s TTL usuais
10 Mar 17 Aula 02 - Álgebra de Boole 10
O sinal * ao lado do símbolo indica configuração coletor aberto.
7408 7432
7404
7402 7400
Consulta às folhas de especificação – datasheets:
12/03/2017
6
Equivalência entre portas lógicas
10 Mar 17 Aula 02 - Álgebra de Boole 11
Em alguns circuitos, determinadas portas lógicas podem ser substituídas por um conjunto de portas que realizem a mesma função lógica. Esta ação auxilia na redução do custo final do circuito eletrônico, do custo ou mesmo o reaproveitamento de estoque.
A porta lógica que possibilita a implementação de qualquer expressão lógica é a porta NAND, pois em combinações apropriadas resulta nas operações lógicas elementares como a NOT, AND e OR.
Idoeta & Capuano: cap 3: Boole, De Morgan e SimplificaçãoTocci: cap 3
Universalidade da porta NAND
10 Mar 17 Aula 02 - Álgebra de Boole 12
12/03/2017
7
Álgebra de BOOLE
10 Mar 17 Aula 02 - Álgebra de Boole 13
George Boole (1819 - 1864) matemático e pensador inglês que em 1854 apresentou o seu trabalho que serviu de base matemática das proposições lógicas.
POSTULADOS entes abstratos que provocam uma definição intuitiva sem que haja a necessidade da demonstração.
1-Complemento 3-Multiplicação
01
10
AASe
AASe
2-Adição
111
101
110
000
11.1
00.1
01.0
00.0
Matemática dos circuitos lógicos
Álgebra de BOOLE
10 Mar 17 Aula 02 - Álgebra de Boole 14
Propriedades:
1-Associativa 2-Comutativa
CBACBA
CBACBA
.... ABBA
ABBA
..
3-Elemento Neutro 4-Distributiva
5-Complemento
AA
AA
0
.1 CABACBA
CABACBA
..
...
1
0.
AA
AA
12/03/2017
8
Teoremas
10 Mar 17 Aula 02 - Álgebra de Boole 15 15
São regras, leis não intuitivas que necessitam ser demonstradas para se tornar evidentes.
1-Teorema da Dualidade 2-Teorema da Convolução
3-Teorema de “De Morgan“
AAA
AAA
.
........
.........
CBACBA
CBACBA
AA
Sequência de solução: • Operação “E (.)” prioridade sobre “OU (+)”
• 1º ( )
• 2º [ ]
• 3º { }
4-Teorema da Adjacência
ABABA ).().(
Identidades
10 Mar 17 Aula 02 - Álgebra de Boole 16
Multiplicação Adição
Porta “E” multiplicador booleano Porta “OU” somador booleano
12/03/2017
9
Conexões de entradas Cis – “na prática”
10 Mar 17 Aula 02 - Álgebra de Boole 17
xxx
xxx
.
Flutuação é uma condição que deve ser evitada, pois o terminal aberto serve como captador de ruídos.
Empregar a condição elétrica que não interfira na condição elétrica sendo isso feito pela propriedade da identidade “3” e “7”:
CI’s da família TTL quando estão com a entrada aberta “1” nível lógico alto
CI’s da família CMOS quando estão com a entrada aberta instabilidade
Identidades auxiliares
10 Mar 17 Aula 02 - Álgebra de Boole 18
1) ABAA .
BABAA .3)
CBACABA .. 5)
BBABA .6)
7) BABABABA ...
2) ABAA
4) BABAA .
8) CABACBCACA .....
9) CABACBCABA ...
12/03/2017
10
Demonstração da identidade 3 (exemplo 1)
10 Mar 17 Aula 02 - Álgebra de Boole 19
BABAA .
BAA .
ZBA .
1) Aplicando convolução para não alterar a expressão e fazendo:
2) Aplicando De Morgan na primeira negação :
ZA
ZA .
3) Retornando o valor de Z:
BAA ..
4) Aplicando De Morgan no termo entre ( ):
BAA .
5) Aplicando a proprie-dade distributiva e desenvolvendo:
BA
BAAA
.0
..
BAA .BA
BA
6) Aplicando novamente De Morgan :
Demonstração da identidade 3 (exemplo 2)
10 Mar 17 Aula 02 - Álgebra de Boole 20
BABAA .
BABA .1
1) Empregando propriedade do elemento neutro para a multiplicação: ,
3) Propriedade distributiva:
BAAAB .
4) Agrupando os termos em B:
AAAB .
AA 1.
BAA .1
2) Na sequência propriedadeidentidade: 11B
AB
AB
1.
12/03/2017
11
Exercícios
10 Mar 17 Aula 02 - Álgebra de Boole 21
Exercícios resolvidos do livro Idoeta & Capuano: item 3.8.1, p.99Exercícios propostos: item 3.10, p. 148
BCAR :
DCABR :
BACR :
ADABDCR :Dica: use a identidade auxiliar 8!!
Exercícios
10 Mar 17 Aula 02 - Álgebra de Boole 22
+ +
12/03/2017
12
Exercícios
10 Mar 17 Aula 02 - Álgebra de Boole 23
7-Obtenha a equação lógica a partir da equivalência entre a associação dos interruptores
8-
Exercícios
10 Mar 17 Aula 02 - Álgebra de Boole 24
9-
12/03/2017
13
Características básicas: TTL & CMOS
10 Mar 17 Aula 02 - Álgebra de Boole 25
Ao longo do desenvolvimento da tecnologia a família TTL foi dominante e ainda prevalece em muitas aplicações. Tal fato decorre de que apresenta maior velocidade de comutação e imunidade a descargas eletrostáticas.
Atualmente CMOS está em vantagem e pode eventualmente substituir CI’s TTL de pequena e média integração. A vantagem desta família é o baixo consumo de potência, por empregar transistores de efeito de campo de metal óxido semicondutor.
Acrescenta-se ainda que a velocidade de comutação da família CMOS está competitiva com a TTL.
BI
CI
EI
N
N
C
B
E
0GI
clockswLddrprocessadodin fNCVP ...2
1 2
Rd
Vdd
Vdd
Tempo (de atraso) de propagação
10 Mar 17 Aula 02 - Álgebra de Boole 26
CONDIÇÃO TEÓRICA
Tempo de PropagaçãoO tempo de propagação de LOW para HIGH (tPLH) e o tempo de propagação de HIGH e LOW (tPHL) são definidos como o tempo que a tensão de saída demora a atingir o valor médio entre os valores máximo e mínimo da tensão de saída, desde o momento em que a entrada comuta. Ou seja, o tempo que decorre entre a definição do nível lógico de entrada e a definição do nível lógico na saída. Naturalmente, é desejável que tPHL e tPHLsejam iguais dado que o pior destes tempos define a velocidade máxima a que a porta lógica pode operar.
12/03/2017
14
Tempo (de atraso) de propagação
10 Mar 17 Aula 02 - Álgebra de Boole 27
tpHL = tempo entre o pulso de entrada e o correspondente pulso na saída de ALTO para BAIXO.
tpLH = tempo entre o pulso de entrada e o correspondente pulso na saída de BAIXO para ALTO.
CONDIÇÃO REAL
50%
50%
Tempo (de atraso) de propagação
10 Mar 17 Aula 02 - Álgebra de Boole 28Sedra, seção 1.7Tocci, cap 8
Avalia o comportamento dinâmico em termos do atraso temporal no chaveamento da tensão de entrada da porta (de baixo para alto e vice-versa) e a mudança correspondente na saída. Motivos:1. Os transistores que implementam as chaves exibem tempos de chaveamento finitos
(diferente de zero).2. Capacitância presente entre a saída e o terra, que necessita ser carregada ou
descarregada antes que a saída atinja os níveis VOH ou VOL.
A camada de depleção, comporta-se essencialmente como uma região sem portadores portanto um isolante entre camadas opostas.Na polarização reversa, essa camada aumenta, ou seja, a distância “d” é maior, o que resulta em uma redução na capacitância nesta região.
TJB como chaveMODO JBE JBC
Corte Reversa Reversa
Saturação Direta Direta
d
AC
Vcc
Saída
R1
Circuito equivalente do inversor
Modelo elétrico do TJB para frequências
12/03/2017
15
Tempo: de subida (rise) - de descida (fall)
10 Mar 17 Aula 02 - Álgebra de Boole 29
Tempos de subida (tr) e descida (tf)O tempo que uma porta lógica demora a comutar está relacionado com os tempos de subida e descida, ou seja, com os tempos de comutação de LOW para HIGH e de HIGH e LOW respectivamente. O tempo de subida (tr) – rise time - é definido como o tempo que a tensão na saída da porta lógica demora a subir entre 10% e 90% do seu valor máximo. De forma complementar, o tempo de descida (tf) – fall time - é definido como o tempo que a tensão na saída demora a descer entre 90% e 10% do seu valor máximo.
Thomas Floyd
Tempo de (atraso) propagação
10 Mar 17 Aula 02 - Álgebra de Boole 30
Inversor TTL
Inversor CMOS
Minha máquina (HP Pavilion x360) 2,16GHz