Download - bai giang ktmt-ch5_.pdf
Bài giảng Kiến trúc máy tính 18 March 2007
Nguyễn Kim Khánh - ĐHBKHN 1
18 March 2007 Bài giảng Kiến trúc Máy tính 1
NKK-HUT
Kiến trúc máy tính
Chương 5BỘ NHỚ MÁY TÍNH
Nguyễn Kim KhánhTrường Đại học Bách khoa Hà Nội
18 March 2007 Bài giảng Kiến trúc Máy tính 2
NKK-HUT
Nội dung giáo trình
Chương 1. Giới thiệu chungChương 2. Hệ thống máy tínhChương 3. Số học máy tínhChương 4. Bộ xử lý trung tâmChương 5. Bộ nhớ máy tínhChương 6. Hệ thống vào-raChương 7. Kiến trúc máy tính tiên tiến
18 March 2007 Bài giảng Kiến trúc Máy tính 3
NKK-HUT
5.1. Tổng quan về hệ thống nhớ5.2. Bộ nhớ bán dẫn5.3. Bộ nhớ chính5.4. Bộ nhớ cache5.5. Bộ nhớ ngoài5.6. Bộ nhớ ảo5.7. Hệ thống nhớ trên máy tính cá nhân
Nội dung của chương 5
18 March 2007 Bài giảng Kiến trúc Máy tính 4
NKK-HUT
5.1. Tổng quan về hệ thống nhớ
Vị tríBên trong CPU:
tập thanh ghi Bộ nhớ trong:
bộ nhớ chínhbộ nhớ cache
Bộ nhớ ngoài: các thiết bị nhớDung lượngĐộ dài từ nhớ (tính bằng bit)Số lượng từ nhớ
1. Các đặc trưng của hệ thống nhớ
Bài giảng Kiến trúc máy tính 18 March 2007
Nguyễn Kim Khánh - ĐHBKHN 2
18 March 2007 Bài giảng Kiến trúc Máy tính 5
NKK-HUT
Các đặc trưng của hệ thống nhớ (tiếp)
Đơn vị truyềnTừ nhớKhối nhớ
Phương pháp truy nhậpTruy nhập tuần tự (băng từ)Truy nhập trực tiếp (các loại đĩa)Truy nhập ngẫu nhiên (bộ nhớ bán dẫn)Truy nhập liên kết (cache)
18 March 2007 Bài giảng Kiến trúc Máy tính 6
NKK-HUT
Các đặc trưng của hệ thống nhớ (tiếp)
Hiệu năng (performance)Thời gian truy nhậpChu kỳ nhớTốc độ truyền
Kiểu vật lýBộ nhớ bán dẫnBộ nhớ từBộ nhớ quang
18 March 2007 Bài giảng Kiến trúc Máy tính 7
NKK-HUT
Các đặc trưng của hệ thống nhớ (tiếp)
Các đặc tính vật lýKhả biến / Không khả biến (volatile / nonvolatile)Xoá được / không xoá được
Tổ chức
18 March 2007 Bài giảng Kiến trúc Máy tính 8
NKK-HUT
2. Phân cấp hệ thống nhớ
Từ trái sang phải:dung lượng tăng dầntốc độ giảm dầngiá thành/1bit giảm dần
Bài giảng Kiến trúc máy tính 18 March 2007
Nguyễn Kim Khánh - ĐHBKHN 3
18 March 2007 Bài giảng Kiến trúc Máy tính 9
NKK-HUT
3. Phát hiện và hiệu chỉnh lỗi trong bộ nhớ
Nguyên tắc chung: cần tạo ra và lưu trữ thêm thông tin dư thừa.Từ dữ liệu cần ghi vào bộ nhớ: m bit Cần tạo ra và lưu trữ từ mã: k bit
Lưu trữ (m+k) bitKhi đọc ra có các khả năng sau:
Không phát hiện thấy dữ liệu lỗiPhát hiện thấy dữ liệu lỗi và có thể hiệu chỉnh dữliệu thành đúng Phát hiện thấy lỗi nhưng không có khả năng hiệu chỉnh cần phát ra tín hiệu báo lỗi.
18 March 2007 Bài giảng Kiến trúc Máy tính 10
NKK-HUT
Sơ đồ phát hiện và hiệu chỉnh lỗi
18 March 2007 Bài giảng Kiến trúc Máy tính 11
NKK-HUT
Ví dụ mã sửa lỗi Hamming (m=4, k=3)
18 March 2007 Bài giảng Kiến trúc Máy tính 12
NKK-HUT
5.2. Bộ nhớ bán dẫn
Khả biếnBằng điệnbằng điện,mức từng byte
Bộ nhớ đọc-ghiRandom Access
Memory (RAM)
bằng điện,từng khối
Flash memory
bằng điện,mức từng byte
Electrically ErasablePROM (EEPROM)
bằng tia cực tím, cả chipBộ nhớ
hầu nhưchỉ đọc
Erasable PROM(EPROM)
Bằng điện
Programmable ROM (PROM)
Không khả biến
Mặt nạKhông xoá
đượcBộ nhớchỉ đọc
Read Only Memory(ROM)
Tính khả biến
Cơ chế ghiKhả năng xoáTiêuchuẩn
Kiểu bộ nhớ
1. Phân loại
Bài giảng Kiến trúc máy tính 18 March 2007
Nguyễn Kim Khánh - ĐHBKHN 4
18 March 2007 Bài giảng Kiến trúc Máy tính 13
NKK-HUT
ROM (Read Only Memory)
Bộ nhớ không khả biến Lưu trữ các thông tin sau:
Thư viện các chương trình conCác chương trình điều khiển hệ thống (BIOS)Các bảng chức năngVi chương trình
18 March 2007 Bài giảng Kiến trúc Máy tính 14
NKK-HUT
Các kiểu ROM
ROM mặt nạ: thông tin được ghi khi sản xuất rất đắt
PROM (Programmable ROM)Cần thiết bị chuyên dụng để ghi bằng chương trình chỉ ghi được một lần
EPROM (Erasable PROM)Cần thiết bị chuyên dụng để ghi bằng chương trình ghi được nhiều lầnTrước khi ghi lại, xóa bằng tia cực tím
18 March 2007 Bài giảng Kiến trúc Máy tính 15
NKK-HUT
Các kiểu ROM (tiếp)
EEPROM (Electrically Erasable PROM)Có thể ghi theo từng byteXóa bằng điện
Flash memory (Bộ nhớ cực nhanh)Ghi theo khốiXóa bằng điện
18 March 2007 Bài giảng Kiến trúc Máy tính 16
NKK-HUT
RAM (Random Access Memory)
Bộ nhớ đọc-ghi (Read/Write Memory)Khả biếnLưu trữ thông tin tạm thờiCó hai loại: SRAM và DRAM
(Static and Dynamic)
Bài giảng Kiến trúc máy tính 18 March 2007
Nguyễn Kim Khánh - ĐHBKHN 5
18 March 2007 Bài giảng Kiến trúc Máy tính 17
NKK-HUT
SRAM (Static) – RAM tĩnh
Các bit được lưu trữ bằng các Flip-Flop thông tin ổn định
Cấu trúc phức tạp Dung lượng chip nhỏTốc độ nhanhĐắt tiền Dùng làm bộ nhớ cache
18 March 2007 Bài giảng Kiến trúc Máy tính 18
NKK-HUT
DRAM (Dynamic) – RAM động
Các bit được lưu trữ trên tụ điện cần phải có mạch làm tươi
Cấu trúc đơn giản Dung lượng lớnTốc độ chậm hơn Rẻ tiền hơnDùng làm bộ nhớ chính
18 March 2007 Bài giảng Kiến trúc Máy tính 19
NKK-HUT
Các DRAM tiên tiến
Enhanced DRAMCache DRAMSynchronous DRAM (SDRAM): làm việc được đồng bộ bởi xung clockDDR-SDRAM (Double Data Rate SDRAM)Rambus DRAM (RDRAM)
18 March 2007 Bài giảng Kiến trúc Máy tính 20
NKK-HUT
2. Tổ chức của chip nhớSơ đồ cơ bản của chip nhớ
Bài giảng Kiến trúc máy tính 18 March 2007
Nguyễn Kim Khánh - ĐHBKHN 6
18 March 2007 Bài giảng Kiến trúc Máy tính 21
NKK-HUT
Các tín hiệu của chip nhớ
Các đường địa chỉ: An-1 ÷ A0 có 2n từ nhớCác đường dữ liệu: Dm-1 ÷ D0 độ dài từnhớ = m bitDung lượng chip nhớ = 2n x m bitCác đường điều khiển:
Tín hiệu chọn chip CS (Chip Select)Tín hiệu điều khiển đọc OE (Output Enable) Tín hiệu điều khiển ghi WE (Write Enable)
(Các tín hiệu điều khiển thường tích cực với mức 0)
18 March 2007 Bài giảng Kiến trúc Máy tính 22
NKK-HUT
Tổ chức bộ nhớ một chiều
18 March 2007 Bài giảng Kiến trúc Máy tính 23
NKK-HUT
Tổ chức bộ nhớ hai chiều
18 March 2007 Bài giảng Kiến trúc Máy tính 24
NKK-HUT
Tổ chức bộ nhớ hai chiều
Có n đường địa chỉ: n = n1 + n2 2n1 hàng, mỗi hàng có 2n2 từ nhớ,
Có m đường dữ liệu: mỗi từ nhớ có độ dài m-bit.
Dung lượng của chip nhớ: [2n1 x (2n2 x m)] bit = (2n1+n2 x m) bit = (2n x m) bit.
Hoạt động giải mã địa chỉ:Bước 1: bộ giải mã hàng chọn 1 trong 2n1 hàng. Bước 2: bộ giải mã cột chọn 1 trong 2n2 từ nhớ(cột) của hàng đã được chọn.
Bài giảng Kiến trúc máy tính 18 March 2007
Nguyễn Kim Khánh - ĐHBKHN 7
18 March 2007 Bài giảng Kiến trúc Máy tính 25
NKK-HUT
Tổ chức của DRAM
18 March 2007 Bài giảng Kiến trúc Máy tính 26
NKK-HUT
Tổ chức của DRAM
Dùng n đường địa chỉ dồn kênh cho phép truyền 2n bit địa chỉTín hiệu chọn địa chỉ hàng RAS (Row Address Select)Tín hiệu chọn địa chỉ cột CAS (Column Address Select)Dung lượng của DRAM= 22n x m bit
18 March 2007 Bài giảng Kiến trúc Máy tính 27
NKK-HUT
Chip nhớ
18 March 2007 Bài giảng Kiến trúc Máy tính 28
NKK-HUT
Ví dụ chip nhớ 16 Mb DRAM (4M x 4)
Bài giảng Kiến trúc máy tính 18 March 2007
Nguyễn Kim Khánh - ĐHBKHN 8
18 March 2007 Bài giảng Kiến trúc Máy tính 29
NKK-HUT
IBM 64Mb SDRAM
18 March 2007 Bài giảng Kiến trúc Máy tính 30
NKK-HUT
3. Thiết kế mô-đun nhớ bán dẫn
Dung lượng chip nhớ 2n x m bitCần thiết kế để tăng dung lượng:
Thiết kế tăng độ dài từ nhớThiết kế tăng số lượng từ nhớThiết kế kết hợp
18 March 2007 Bài giảng Kiến trúc Máy tính 31
NKK-HUT
Tăng độ dài từ nhớ
VD1: Cho chip nhớ SRAM 4K x 4 bitThiết kế mô-đun nhớ 4K x 8 bit
Giải:Dung lượng chip nhớ = 212 x 4 bitchip nhớ có:
12 chân địa chỉ4 chân dữ liệu
mô-đun nhớ cần có:12 chân địa chỉ8 chân dữ liệu
18 March 2007 Bài giảng Kiến trúc Máy tính 32
NKK-HUT
Ví dụ tăng độ dài từ nhớ
Bài giảng Kiến trúc máy tính 18 March 2007
Nguyễn Kim Khánh - ĐHBKHN 9
18 March 2007 Bài giảng Kiến trúc Máy tính 33
NKK-HUT
Bài toán tăng độ dài từ nhớ tổng quát
Cho chip nhớ 2n x mbitThiết kế mô-đun nhớ 2n x (k.m) bitDùng k chip nhớ
18 March 2007 Bài giảng Kiến trúc Máy tính 34
NKK-HUT
Tăng số lượng từ nhớ
VD2:Cho chip nhớ SRAM 4K x 8 bitThiết kế mô-đun nhớ 8K x 8 bit
Giải:Dung lượng chip nhớ = 212 x 8 bitchip nhớ có:
12 chân địa chỉ8 chân dữ liệu
Dung lượng mô-đun nhớ = 213 x 8 bit13 chân địa chỉ8 chân dữ liệu
18 March 2007 Bài giảng Kiến trúc Máy tính 35
NKK-HUT
Tăng số lượng từ nhớ
11x101101000
Y1Y0AG
18 March 2007 Bài giảng Kiến trúc Máy tính 36
NKK-HUT
Bài tập
1. Tăng số lượng từ gấp 4 lần:Cho chip nhớ SRAM 4K x 8 bitThiết kế mô-đun nhớ 16K x 8 bit
2. Tăng số lượng từ gấp 8 lần:Cho chip nhớ SRAM 4K x 8 bitThiết kế mô-đun nhớ 32K x 8 bit
3. Thiết kế kết hợp:Cho chip nhớ SRAM 4K x 4 bitThiết kế mô-đun nhớ 8K x 8 bit
Bài giảng Kiến trúc máy tính 18 March 2007
Nguyễn Kim Khánh - ĐHBKHN 10
18 March 2007 Bài giảng Kiến trúc Máy tính 37
NKK-HUT
Bộ giải mã 2 4
1110000
1101100
1
1
1
Y0
1
1
1
Y1
x
1
1
B
11x1
0110
1000
Y3Y2AG
18 March 2007 Bài giảng Kiến trúc Máy tính 38
NKK-HUT
5.3. Bộ nhớ chính
1. Các đặc trưng cơ bảnChứa các chương trình đang thực hiện và các dữ liệu đang được sử dụngTồn tại trên mọi hệ thống máy tính Bao gồm các ngăn nhớ được đánh địa chỉ trực tiếp bởi CPUDung lượng của bộ nhớ chính nhỏ hơn không gian địa chỉ bộ nhớ mà CPU quản lý.Việc quản lý logic bộ nhớ chính tuỳ thuộc vào hệ điều hành
18 March 2007 Bài giảng Kiến trúc Máy tính 39
NKK-HUT
2. Tổ chức bộ nhớ đan xen (interleaved memory)
Độ rộng của bus dữ liệu để trao đổi với bộ nhớ: m = 8, 16, 32, 64,128 ... bit Các ngăn nhớ được tổ chức theo bytetổ chức bộ nhớ vật lý khác nhau
18 March 2007 Bài giảng Kiến trúc Máy tính 40
NKK-HUT
m=8bit một băng nhớ tuyến tính
Bài giảng Kiến trúc máy tính 18 March 2007
Nguyễn Kim Khánh - ĐHBKHN 11
18 March 2007 Bài giảng Kiến trúc Máy tính 41
NKK-HUT
m = 16bit hai băng nhớ đan xen
18 March 2007 Bài giảng Kiến trúc Máy tính 42
NKK-HUT
m = 32bit bốn băng nhớ đan xen
18 March 2007 Bài giảng Kiến trúc Máy tính 43
NKK-HUT
m = 64bit tám băng nhớ đan xen
18 March 2007 Bài giảng Kiến trúc Máy tính 44
NKK-HUT
5.4. Bộ nhớ đệm nhanh (cache memory)
1. Nguyên tắc chung của cacheNguyên lý cục bộ hoá tham chiếu bộnhớ: Trong một khoảng thời gian đủ nhỏ CPU thường chỉ tham chiếu các thông tin trong một khối nhớ cục bộVí dụ:
Cấu trúc chương trình tuần tựVòng lặp có thân nhỏCấu trúc dữ liệu mảng
Bài giảng Kiến trúc máy tính 18 March 2007
Nguyễn Kim Khánh - ĐHBKHN 12
18 March 2007 Bài giảng Kiến trúc Máy tính 45
NKK-HUT
Nguyên tắc chung của cache (tiếp)
Cache có tốc độ nhanh hơn bộ nhớ chínhCache được đặt giữa CPU và bộ nhớ chính nhằm tăng tốc độ CPU truy cập bộ nhớCache có thể được đặt trên chip CPU
18 March 2007 Bài giảng Kiến trúc Máy tính 46
NKK-HUT
Ví dụ về thao tác của cache
CPU yêu cầu nội dung của ngăn nhớCPU kiểm tra trên cache với dữ liệu nàyNếu có, CPU nhận dữ liệu từ cache(nhanh)Nếu không có, đọc Block nhớ chứa dữliệu từ bộ nhớ chính vào cacheTiếp đó chuyển dữ liệu từ cache vào CPU
18 March 2007 Bài giảng Kiến trúc Máy tính 47
NKK-HUT
Cấu trúc chung của cache / bộ nhớ chính
18 March 2007 Bài giảng Kiến trúc Máy tính 48
NKK-HUT
Cấu trúc chung của cache / bộ nhớ chính (tiếp)
Bộ nhớ chính có 2N byte nhớBộ nhớ chính và cache được chia thành các khối có kích thước bằng nhau
Bộ nhớ chính: B0, B1, B2, ... , Bp-1 (p Blocks)Bộ nhớ cache: L0, L1, L2, ... , Lm-1 (m Lines)Kích thước của Block = 8,16,32,64,128 byte
Bài giảng Kiến trúc máy tính 18 March 2007
Nguyễn Kim Khánh - ĐHBKHN 13
18 March 2007 Bài giảng Kiến trúc Máy tính 49
NKK-HUT
Cấu trúc chung của cache / bộ nhớ chính (tiếp)
Một số Block của bộ nhớ chính được nạp vào các Line của cache. Nội dung Tag (thẻ nhớ) cho biết Block nào của bộ nhớ chính hiện đang được chứa ở Line đó. Khi CPU truy nhập (đọc/ghi) một từ nhớ, có hai khả năng xảy ra:
Từ nhớ đó có trong cache (cache hit)Từ nhớ đó không có trong cache (cache miss).
18 March 2007 Bài giảng Kiến trúc Máy tính 50
NKK-HUT
2. Các phương pháp ánh xạ
(Chính là các phương pháp tổ chức bộnhớ cache)Ánh xạ trực tiếp
(Direct mapping)Ánh xạ liên kết toàn phần
(Fully associative mapping)Ánh xạ liên kết tập hợp
(Set associative mapping)
18 March 2007 Bài giảng Kiến trúc Máy tính 51
NKK-HUT
Ánh xạ trực tiếpMỗi Block của bộ nhớ chính chỉ có thể được nạp vào một Line của cache:
B0 L0
B1 L1
....Bm-1 Lm-1
Bm L0
Bm+1 L1
....Tổng quát
Bj chỉ có thể nạp vào L j mod m
m là số Line của cache. 18 March 2007 Bài giảng Kiến trúc Máy tính 52
NKK-HUT
Minh hoạ ánh xạ trực tiếp
Bài giảng Kiến trúc máy tính 18 March 2007
Nguyễn Kim Khánh - ĐHBKHN 14
18 March 2007 Bài giảng Kiến trúc Máy tính 53
NKK-HUT
Đặc điểm của ánh xạ trực tiếp
Mỗi một địa chỉ N bit của bộ nhớ chính gồm ba trường:
Trường Word gồm W bit xác định một từ nhớtrong Block hay Line:
2W = kích thước của Block hay LineTrường Line gồm L bit xác định một trong số các Line trong cache:
2L = số Line trong cache = mTrường Tag gồm T bit:
T = N - (W+L)Bộ so sánh đơn giảnXác suất cache hit thấp
18 March 2007 Bài giảng Kiến trúc Máy tính 54
NKK-HUT
Ánh xạ liên kết toàn phần
Mỗi Block có thể nạp vào bất kỳ Linenào của cache. Địa chỉ của bộ nhớ chính bao gồm hai trường:
Trường Word giống như trường hợp ở trên.Trường Tag dùng để xác định Block của bộ nhớ chính.
Tag xác định Block đang nằm ở Line đó
18 March 2007 Bài giảng Kiến trúc Máy tính 55
NKK-HUT
Minh hoạ ánh xạ liên kết toàn phần
18 March 2007 Bài giảng Kiến trúc Máy tính 56
NKK-HUT
Đặc điểm của ánh xạ liên kết toàn phần
So sánh đồng thời với tất cả các Tag mất nhiều thời gianXác suất cache hit cao. Bộ so sánh phức tạp.
Bài giảng Kiến trúc máy tính 18 March 2007
Nguyễn Kim Khánh - ĐHBKHN 15
18 March 2007 Bài giảng Kiến trúc Máy tính 57
NKK-HUT
Ánh xạ liên kết tập hợp
Cache đươc chia thành các Tập (Set)Mỗi một Set chứa một số LineVí dụ:
4 Line/Set 4-way associative mappingÁnh xạ theo nguyên tắc sau:
B0 S0
B1 S1
B2 S2.......
18 March 2007 Bài giảng Kiến trúc Máy tính 58
NKK-HUT
Minh hoạ ánh xạ liên kết tập hợp
18 March 2007 Bài giảng Kiến trúc Máy tính 59
NKK-HUT
Đặc điểm của ánh xạ liên kết tập hợp
Kích thước Block = 2W WordTrường Set có S bit dùng để xác định một trong số V = 2S SetTrường Tag có T bit: T = N - (W+S) Tổng quát cho cả hai phương pháp trênThông thường 2,4,8,16Lines/Set
18 March 2007 Bài giảng Kiến trúc Máy tính 60
NKK-HUT
Ví dụ về ánh xạ địa chỉ
Không gian địa chỉ bộ nhớ chính = 4GBDung lượng bộ nhớ cache là 256KBKích thước Line (Block) = 32byte. Xác định số bit của các trường địa chỉ cho ba trường hợp tổ chức:
Ánh xạ trực tiếpÁnh xạ liên kết toàn phầnÁnh xạ liên kết tập hợp 4 đường
Bài giảng Kiến trúc máy tính 18 March 2007
Nguyễn Kim Khánh - ĐHBKHN 16
18 March 2007 Bài giảng Kiến trúc Máy tính 61
NKK-HUT
Với ánh xạ trực tiếp
Bộ nhớ chính = 4GB = 232 byte N = 32 bitCache = 256 KB = 218 byte.Line = 32 byte = 25 byte W = 5 bitSố Line trong cache = 218/ 25 = 213 Line
L = 13 bitT = 32 - (13 + 5) = 14 bit
18 March 2007 Bài giảng Kiến trúc Máy tính 62
NKK-HUT
Với ánh xạ liên kết toàn phần
Bộ nhớ chính = 4GB = 232 byte N = 32 bitLine = 32 byte = 25 byte W = 5 bitSố bit của trường Tag sẽ là: T = 32 - 5 = 27 bit
18 March 2007 Bài giảng Kiến trúc Máy tính 63
NKK-HUT
Với ánh xạ liên kết tập hợp 4 đường
Bộ nhớ chính = 4GB = 232 byte N = 32 bitLine = 32 byte = 25 byte W = 5 bitSố Line trong cache = 218/ 25 = 213 LineMột Set có 4 Line = 22 Linesố Set trong cache = 213/ 22 = 211 Set
S = 11 bitSố bit của trường Tag sẽ là: T = 32 - (11 + 5) = 16 bit
18 March 2007 Bài giảng Kiến trúc Máy tính 64
NKK-HUT
3. Thuật giải thay thế (1): Ánh xạ trực tiếp
Không phải lựa chọnMỗi Block chỉ ánh xạ vào một Line xác địnhThay thế Block ở Line đó
Bài giảng Kiến trúc máy tính 18 March 2007
Nguyễn Kim Khánh - ĐHBKHN 17
18 March 2007 Bài giảng Kiến trúc Máy tính 65
NKK-HUT
Thuật giải thay thế (2): Ánh xạ liên kết
Được thực hiện bằng phần cứng (nhanh) Random: Thay thế ngẫu nhiênFIFO (First In First Out): Thay thế Block nào nằm lâu nhất ở trong Set đóLFU (Least Frequently Used): Thay thế Blocknào trong Set có số lần truy nhập ít nhất trong cùng một khoảng thời gian LRU (Least Recently Used): Thay thế Block ởtrong Set tương ứng có thời gian lâu nhất không được tham chiếu tới. Tối ưu nhất: LRU
18 March 2007 Bài giảng Kiến trúc Máy tính 66
NKK-HUT
4. Phương pháp ghi dữ liệu khi cache hit
Ghi xuyên qua (Write-through): ghi cả cache và cả bộ nhớ chínhtốc độ chậm
Ghi trả sau (Write-back): chỉ ghi ra cachetốc độ nhanhkhi Block trong cache bị thay thế cần phải ghi trả cả Block về bộ nhớ chính
18 March 2007 Bài giảng Kiến trúc Máy tính 67
NKK-HUT
5. Cache trên các bộ xử lý Intel
80486: 8KB cache L1 trên chipPentium: có hai cache L1 trên chip
Cache lệnh = 8KBCache dữ liệu = 8KB
Pentium 4 (2000): hai mức cache L1 và L2 trên chip
Cache L1:mỗi cache 8KBKích thước Line = 64 byteánh xạ liên kết tập hợp 4 đường
cache L2256KBKích thước Line = 128 byte ánh xạ liên kết tập hợp 8 đường
18 March 2007 Bài giảng Kiến trúc Máy tính 68
NKK-HUT
Sơ đồ Pentium 4
Bài giảng Kiến trúc máy tính 18 March 2007
Nguyễn Kim Khánh - ĐHBKHN 18
18 March 2007 Bài giảng Kiến trúc Máy tính 69
NKK-HUT
PowerPC G4 (dùng cho Power Mac)
18 March 2007 Bài giảng Kiến trúc Máy tính 70
NKK-HUT
5.5. Bộ nhớ ngoài
1. Các kiểu bộ nhớ ngoàiBăng từ Đĩa từĐĩa quangFlash Disk
18 March 2007 Bài giảng Kiến trúc Máy tính 71
NKK-HUT
2. Đĩa từ
18 March 2007 Bài giảng Kiến trúc Máy tính 72
NKK-HUT
Các đặc tính đĩa từ
Đầu từ cố định hay đầu từ di độngĐĩa cố định hay thay đổiMột mặt hay hai mặtMột đĩa hay nhiều đĩaCơ chế đầu từ
Tiếp xúc (đĩa mềm)Không tiếp xúc
Bài giảng Kiến trúc máy tính 18 March 2007
Nguyễn Kim Khánh - ĐHBKHN 19
18 March 2007 Bài giảng Kiến trúc Máy tính 73
NKK-HUT
Nhiều đĩa
18 March 2007 Bài giảng Kiến trúc Máy tính 74
NKK-HUT
Cylinders
18 March 2007 Bài giảng Kiến trúc Máy tính 75
NKK-HUT
Đĩa mềm
8”, 5.25”, 3.5”Dung lượng nhỏ: chỉ tới 1.44MbyteTốc độ chậmThông dụngRẻ tiềnTương lai có thể không dùng nữa ?
18 March 2007 Bài giảng Kiến trúc Máy tính 76
NKK-HUT
Đĩa cứng
Một hoặc nhiều đĩaThông dụngDung lượng tăng lên rất nhanh
1993: 200MB2004: 30GB, 40GB
Tốc độ đọc/ghi nhanhRẻ tiền
Bài giảng Kiến trúc máy tính 18 March 2007
Nguyễn Kim Khánh - ĐHBKHN 20
18 March 2007 Bài giảng Kiến trúc Máy tính 77
NKK-HUT
RAID
Redundant Array of Inexpensive DisksRedundant Array of Independent Disks Hệ thống nhớ dung lượng lớn
18 March 2007 Bài giảng Kiến trúc Máy tính 78
NKK-HUT
Đặc điểm của RAID
Tập các đĩa cứng vật lý được OS coi như một ổ logic duy nhất dung lượng lớnDữ liệu được lưu trữ phân tán trên các ổ đĩa vật lý truy cập song song (nhanh)Có thể sử dụng dung lượng dư thừa để lưu trữ các thông tin kiểm tra chẵn lẻ, cho phép khôi phục lại thông tin trong trường hợp đĩa bị hỏng an toàn thông tin7 loại phổ biến (RAID 0 – 6)
18 March 2007 Bài giảng Kiến trúc Máy tính 79
NKK-HUT
RAID 0, 1, 2
18 March 2007 Bài giảng Kiến trúc Máy tính 80
NKK-HUT
RAID 3 & 4
Bài giảng Kiến trúc máy tính 18 March 2007
Nguyễn Kim Khánh - ĐHBKHN 21
18 March 2007 Bài giảng Kiến trúc Máy tính 81
NKK-HUT
RAID 5 & 6
18 March 2007 Bài giảng Kiến trúc Máy tính 82
NKK-HUT
Ánh xạ dữ liệu của RAID 0
18 March 2007 Bài giảng Kiến trúc Máy tính 83
NKK-HUT
3. Đĩa quang CD-ROM (Compact Disk ROM)CD-R (Recordable CD)CD-RW (Rewriteable CD)Dung lượng thông dụng 650MBỔ đĩa CD:
Ổ CD-ROMỔ CD-Writer: Ghi một phiên hoặc ghi nhiều phiênỔ CD-RW
Tốc độ đọc cơ sở 150KByte/s. Tốc độ bội, ví dụ: 48x, 52x,...
18 March 2007 Bài giảng Kiến trúc Máy tính 84
NKK-HUT
3. Đĩa quang (tiếp)
DVD Digital Video Disk: chỉ dùng trên ổ đĩa xem videoDigital Versatile Disk: ổ trên máy tínhGhi một hoặc hai mặtMột hoặc hai lớp trên một mặtThông dụng: 4,7GB/lớp
Bài giảng Kiến trúc máy tính 18 March 2007
Nguyễn Kim Khánh - ĐHBKHN 22
18 March 2007 Bài giảng Kiến trúc Máy tính 85
NKK-HUT
4. Flash Disk
Thường kết nối qua cổng USBKhông phải dạng đĩaBộ nhớ bán dẫn cực nhanh (flash memory)Dung lượng tăng nhanhThuận tiện
18 March 2007 Bài giảng Kiến trúc Máy tính 86
NKK-HUT
5.6. Bộ nhớ ảo (Virtual Memory)
Khái niệm bộ nhớ ảo: gồm bộ nhớchính và bộ nhớ ngoài mà được CPU coi như là một bộ nhớ duy nhất (bộ nhớchính).Các kỹ thuật thực hiện bộ nhớ ảo:
Kỹ thuật phân trang: Chia không gian địa chỉ bộ nhớ thành các trang nhớ có kích thước bằng nhau và nằm liền kề nhauThông dụng: kích thước trang = 4KBytesKỹ thuật phân đoạn: Chia không gian nhớthành các đoạn nhớ có kích thước thay đổi, các đoạn nhớ có thể gối lên nhau.
18 March 2007 Bài giảng Kiến trúc Máy tính 87
NKK-HUT
5.7. Hệ thống nhớ trên PC hiện nay
Bộ nhớ cache: tích hợp trên chip vi xử lýBộ nhớ chính: Tồn tại dưới dạng các mô-đun nhớ RAM
SIMM – Single Inline Memory Module30 chân: 8 đường dữ liệu 72 chân: 32 đường dữ liệu
DIMM – Dual Inline Memory Module64 đường dữ liệu
RIMM – Rambus DRAM
18 March 2007 Bài giảng Kiến trúc Máy tính 88
NKK-HUT
Hệ thống nhớ trên PC (tiếp)
ROM BIOS chứa các chương trình sau:Chương trình POST (Power On Self Test)Chương trình CMOS SetupChương trình Bootstrap loaderCác trình điều khiển vào-ra cơ bản (BIOS)
CMOS RAM:Chứa thông tin cấu hình hệ thống Đồng hồ hệ thống Có pin nuôi riêng
Video RAM: quản lý thông tin của màn hình Các loại bộ nhớ ngoài
Bài giảng Kiến trúc máy tính 18 March 2007
Nguyễn Kim Khánh - ĐHBKHN 23
18 March 2007 Bài giảng Kiến trúc Máy tính 89
NKK-HUT
Hết chương 5