DISEÑO DE UN AMPLIFICADOR DE GANANCIA PROGRAMABLE PARA UN RECEPTOR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 µm
TÍTULACIÓN: GRADO EN INGENIERÍA EN TECNOLOGÍA DE LA TELECOMUNICACIÓNMENCIÓN: SISTEMAS ELECTRÓNICOSAUTOR: ADÁN CRUZ RAMÓN TUTORES: DR. D. FRANCISCO JAVIER DEL PINO SUÁREZ DR. D. SUNIL LALCHAND KHEMCHANDANI
JULIO 2016
ÍNDICE
INTRODUCCIÓN OBJETIVOS
TRANSISTOR MOS Y METODOLOGÍA gm/ID. DISEÑO DE UN AMPLIFICADOR DE GANANCIA
PROGRAMABLE• ASIMÉTRICO• DIFERENCIAL
RECEPTOR COMPLETO Y SIMULACIONES CONCLUSIONES PRESUPUESTO
BLOQUE 1
BLOQUE 2
BLOQUE 3
INTRODUCCIÓN
OBJETIVOS
ÍNDICE
BLOQUE 1
INTRODUCCIÓN
REDES DE SENSORES:• DEMANDA: DISPOSITIVOS DE
BAJO COSTE Y LARGA VIDA ÚTIL.
• BAJO CONSUMO Y LARGA VIDA ÚTIL
• ZIGBEE:
• BAJO CONSUMO
• RED EN MALLA
• FÁCIL INTEGRACIÓN
• PROPÓSITO: MONITORIZAR CONDICIONES FÍSICAS.
4
5 ESTÁNDARES INALÁMBRICOS:
6
7
RF2,4 GHz
Banda Base
TRANSCEPTOR
8
RF2,4 GHz
Banda Base
TRANSCEPTOR
INTRODUCCIÓN
OBJETIVOS
ÍNDICE
BLOQUE 1
OBJETIVOS Implementar un amplificador de ganancia programable para un receptor del estándar IEEE
802.15.4 usando la tecnología CMOS 0.18 μm de UMC.
Diseño de:
• Un amplificador operacional
• Una resistencia variable
• Un varactor
Especificaciones:
• Bajo consumo
• Una linealidad alta a la salida
• Un rango dinámico alto
• Ancho de banda constante
Advanced Design System (Keysight).
10
ÍNDICE
TRANSISTOR MOS Y METODOLOGÍA gm/ID
DISEÑO DE UN AMPLIFICADOR DE GANANCIA PROGRAMABLE
• ASIMÉTRICO
• DIFERENCIAL
BLOQUE 2
12
NMOS
PMOS
TRANSISTOR MOS Y METODOLOGÍA GM/ID
13 CURVA CARACTERÍSTICA ID VS. VGS
14 NIVELES DE INVERSIÓN
15 FLUJO DE TRABAJO
Elección relación Gm/ID:- Rendimiento de los circuitos- Región de operación- Dimensiones de los transistores
16 CURVAS GM/ID VS ID/(W/L) PARA LOS TRANSISTORES NMOS Y PMOS
ÍNDICE
TRANSISTOR MOS Y METODOLOGÍA gm/ID.
DISEÑO DE UN AMPLIFICADOR DE GANANCIA PROGRAMABLE
• ASIMÉTRICO
• DIFERENCIAL
BLOQUE 2
18 DISEÑO DE UN AMPLIFICADOR DE GANANCIA PROGRAMABLE
AV (dB) >50MARGEN DE FASE
(º)60
GBW (MHZ) 10VDD (V) 0.7VSS (V) -0.7IDD (mA) ≤0.5
𝐺𝐵𝑊=𝑔𝑚1
2𝜋 𝐶𝑐→𝑔𝑚1,2=2𝜋 ∙𝐶𝑐 ∙𝐺𝐵𝑊
𝐶𝑐>𝐶𝐿 ∙(𝑔𝑚1,2
𝑔𝑚6)
𝑔𝑚7>10 ∙𝑔𝑚1,2
DISEÑO DE UN AMPLIFICADOR OPERACIONAL ESPECIFICACIONES:
19
TRANSISTOR
GM/ID W/L L (µm)
W (µm)
M1 10 6.63 1 6.63M2 10 6.63 1 6.63M3 10 1.97 1 1.97M4 10 1.97 1 1.97M5 10 13.3 1 13.3M6 10 66.3 1 66.3M7 10 19.8 1 19.8M8 10 13.3 1 13.3
DIMENSIONES OBTENIDAS
20 SIMULACIÓN AC
21
GANANCIA (dB) 55.45ANCHO DE
BANDA A 3 dB (KHZ)
199.5
GANANCIA POR ANCHO DE
BANDA (MHZ)11.06
MARGEN DE FASE (º) 79.23
POTENCIA DISIPADA (mW) 0.25
RESULTADOS DE SIMULACIÓN
22
𝐴𝑣=𝑉 𝑜𝑢𝑡
𝑉 𝑖𝑛=−𝑅𝑓
𝑅 𝑖𝑛
𝑅 𝑓=𝑅𝑖𝑛 ∙10𝐴𝑣
20
DISEÑO DE UNA RESISTENCIA VARIABLE
23 DISEÑO DE UNA RESISTENCIA VARIABLE
24 DISEÑO DE UN CONDENSADOR VARIABLE
25 PGA DE UNA ETAPA
• SIMULACIÓN
26
GANANCIA IDEAL
(dB)
GANANCIA REAL
(dB)
MARGEN DE FASE
(º)
ANCHO DE
BANDA A 3 dB (MHZ)
0 0.23 164.4 25.12
3 3.25 132.5 25.12
6 6.26 121.5 19.95
9 9.25 116.5 15.85
12 12.24 102.7 15.85
15 15.22 89.6 15.85
18 18.19 80.97 12.59
21 21.14 57.21 15.85
PGA DE UNA ETAPA
• RESULTADOS
27 PGA DE DOS ETAPAS
28GANANCIA
IDEAL (dB)
GANANCIA REAL (dB)
MARGEN DE FASE
(º)
ANCHO DE BANDA A
3 dB (MHZ)
0 0.86 59.34 50.123 3.88 114.7 39.816 6.89 157.9 50.129 9.89 168.4 39.8112 12.88 91.1 50.1215 15.86 87.96 39.8118 18.82 85.49 31.6221 21.77 120.1 19.9524 23.84 136 12.5927 26.85 100.3 12.5930 29.85 97.75 12.5933 32.84 56.11 12.5936 35.81 54.85 12.5939 38.78 53.82 12.5942 41.71 60.32 10.00
PGA DE DOS ETAPAS
• RESULTADOS
TRANSISTOR MOS Y METODOLOGÍA gm/ID.
DISEÑO DE UN AMPLIFICADOR DE GANANCIA PROGRAMABLE
• ASIMÉTRICO
• DIFERENCIAL
ÍNDICE
BLOQUE 2
30 AMPLIFICADOR OPERACIONAL DIFERENCIAL
31 AMPLIFICADOR OPERACIONAL DIFERENCIAL
• SIMULACIÓN
32
GANANCIA (dB) 48
ANCHO DE BANDA A 3 dB (KHZ)
315.8
GANANCIA POR ANCHO DE BANDA (MHZ)
15.16
MARGEN DE FASE (º) 73.81POTENCIA DISIPADA (mW)
0.49
OP-AMP DIFERENCIAL
• RESULTADOS
33 PGA DIFERENCIAL
34 PGA DIFERENCIAL
• SIMULACIÓN
35 PGA DIFERENCIAL
• RESULTADOS
36 PGA DIFERENCIAL
• RESULTADOS
GANANCIA IDEAL
(dB)
GANANCIA REAL
(dB)
MARGEN DE FASE
(º)
ANCHO DE
BANDA A 3 dB
(MHz)0 0,69 51,2 19,913 2,31 82,4 19,816 5,32 119,3 19,819 8,33 128,5 19,8112 11,37 128,9 19,8115 14,42 129,4 15,8218 17,50 125,2 15,8221 20,62 130,8 12,5624 24,47 115,5 7,8327 27,48 101,2 7,8330 30,50 91,6 7,8333 33,54 78,8 7,8336 36,60 76,7 7,9339 39,69 60,5 7,9342 42,82 58,9 7,93
ÍNDICE
RECEPTOR COMPLETO Y SIMULACIONES
CONCLUSIONES
PRESUPUESTO
BLOQUE 3
RECEPTOR COMPLETO Y SIMULACIONES
38
39
CIRCUITOTENSIÓN DE
ALIMENTACIÓN (V)
CONSUMO DE CORRIENTE (A)
CONSUMO DE POTENCIA (W)
LNA 1.8 1.70 m 3.006 mTIA 1.4 60 µ 0.084 m
FILTRO POLIFÁSICO 1.4 0.77 m 1.19 m
PGA 1.4 1.40 m 1.96 mCIRCUITO
COMPLETO - - 6.24 m
CONSUMO TOTAL DEL RECEPTOR
40
Adaptación de la entrada -11 dB
RESULTADOS
• ADAPTACIÓN DE LA ENTRADA
41
Ganancia 87 dBRuido 11-12,5 dB
RESULTADOS
• GANANCIA Y RUIDO
42
Nivel de ruido para un
canal11.5 dB
RESULTADOS
• NIVEL DE RUIDO PARA UN CANAL
43
Rechazo de imagen 34 dB
RESULTADOS
• RESPUESTA EN FRECUENCIA Y RECHAZO DE IMAGEN
44
LNA[dB]
TIA[dB]
FRONT-END[dB]
FRONT-END
NF [dB]
4 1 5 43
18 1 19 28
4 24 28 25
18 24 42 10.3
MODOS DE GANANCIA DEL RECEPTOR
45
IIP3 -14 dBm
PRODUCTO DE INTERMODULACIÓN DE TERCER ORDEN (IIP3)
RECEPTOR COMPLETO Y SIMULACIONES
CONCLUSIONES
PRESUPUESTO
ÍNDICE
BLOQUE 3
CONCLUSIONES47
OBJETIVOS CUMPLIDOS
Se ha implementado un amplificador de ganancia programable para un receptor del estándar IEEE 802.15.4 usando la tecnología CMOS 0.18 μm.
Se ha diseñado:
• Un amplificador operacional
• Una resistencia variable
• Un varactor
CONCLUSIONES48
REFERENCIA[2]
(LNA+MIX+TIA+PGA)
[1](LNA+MIX)
[17](LNA+MIX+PG
A)ESTE TRABAJO
(LNA+MIX+TIA+PGA)
TECNOLOGÍA CMOS [μm] 0.18 0.18 0.18 0.18
GANANCIA [dB] 86 30 - 87
NF [dB] 8.5 7.3 <10 11.5IIP3 [dB] -8 -8 >-15 -14
CONSUMO DE POTENCIA [mW] 12.63 6.3 10.8 6.24
COMPARACIÓN CON OTROS DISEÑOS
49
A CMOS Programmable Gain Amplifier for 2.4-GHz-band IEEE 802.15.4 Standard
A. Cruz-Ramón, S. Mateos-Angulo, D. Mayor-Duarte, M. San Miguel-Montesdeoca
S.L. Khemchandani and J. del PinoInstitute for Applied Microelectronics (IUMA), Departamento de Ingeniería Electrónica y Automática
Universidad de Las Palmas de Gran CanariaLas Palmas de Gran Canaria, Spain
PAPER
50
BUSCAR ALTERNATIVAS A LA COMPENSACIÓN REALIZADA EN EL AMPLIFICADOR OPERACIONAL (REDUCIR EL ÁREA)
DISEÑO DEL OSCILADOR LOCAL
LÍNEAS FUTURAS
RECEPTOR COMPLETO Y SIMULACIONES
CONCLUSIONES
PRESUPUESTO
ÍNDICE
BLOQUE 3
PRESUPUESTODESCRIPCIÓN COSTE
TRABAJO TARIFADO POR TIEMPO EMPLEADOAMORTIZACIÓN DEL
MATERIAL HARDWAREAMORTIZACIÓN DEL
MATERIAL SOFTWAREREDACCIÓN DEL TRABAJO
DERECHOS DE VISADO DEL COITT
GASTOS DE TRAMITACIÓN Y ENVÍO
COSTES DE MATERIAL FUNGIBLE
TOTAL (SIN IGIC)IGIC (7%) -
TOTAL
52
DISEÑO DE UN AMPLIFICADOR DE GANANCIA PROGRAMABLE PARA UN RECEPTOR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 µm
TÍTULACIÓN: GRADO EN INGENIERÍA EN TECNOLOGÍA DE LA TELECOMUNICACIÓNMENCIÓN: SISTEMAS ELECTRÓNICOSAUTOR: ADÁN CRUZ RAMÓN TUTORES: DR. D. FRANCISCO JAVIER DEL PINO SUÁREZ DR. D. SUNIL LALCHAND KHEMCHANDANI
JULIO 2016