Download - informe punta de prueba
Punta de prueba lógica digital
Tabla de contenidoINTRODUCCION 3
OBJETIVOS 4
OBJETIVOS GENERALES 4
OBJETIVOS ESPECIFICOS 4
ANALISIS TEORICO 5
COMPORTAMIENTO DEL OPAMP 6-7
EL OPAMP COMO COMPARADOR 7-8
CIRCUITO DE LA PUNTA DE PRUEBA DIGITAL 8-10
DIAGRAMA DE BLOQUES 11
CALCULOS NUMERICOS 11-12
CALCULO DE ERRORES 12
SIMULACIONES12-18
TABLA DE PRESUPUESTO 18
IMPRESO PCB 19
HOJAS DE ESPECIFICACIONES DE LOS COMPONENTES 20-21
OBSERVACIONES 22
RECOMENDACIONES 22
APLICACIONES 22
CONCLUSIONES 23
ESCUELA SUPERIOR POLITÉCNICA DEL LITORAL
Laboratorio de Electrónica B Página 1
Punta de prueba lógica digital
FACULTAD DE INGENIERIA EN
EN ELECTRICIDAD Y COMPUTACIÓN
FIEC
Laboratorio de Electrónica ‘ B’
Nombre del proyecto
Punta de prueba lógica digital
Nombre de los integrantes
PABLO PALACIOS JATIVA
CARLOS SAAVEDRA ARANCIBIA
PROFESOR
Ing. Sara Ríos
Paralelo
#02
1) INTRODUCCION
Laboratorio de Electrónica B Página 2
Punta de prueba lógica digital
Su componente básico es el comparador lógico compuesto por un par de comparadores con el cual es posible realizar la definición de estados lógicos pertinente. La salida de los comparadores se conecta a elementos de visualización (leds) o sonoros (buzzers) para realizar la indicación del estado lógico detectado.
En esta ocasión lo que se pretende es diseñar una punta de prueba lógica digital la cual nos permita conocer q nivel de voltaje tenemos a la entrada o la salida de un circuito digital sea este TTL o CMOS
El diseño consta de 2 etapas:
Bloque de elección de lógica (TTL o CMOS)
Bloque de comparación con los voltajes predeterminados e indicadores de altos y bajos además de indicadores de pulsos.
La explicación del funcionamiento se detalla paso a paso, de manera que el lector comprenda con facilidad el por qué se ha utilizado cada uno de los elementos del circuito, y la función que desempeñan en el diseño de la punta de prueba lógica digital.
2) OBJETIVOS
OBJETIVOS GENERALES
Laboratorio de Electrónica B Página 3
Punta de prueba lógica digital
Mostrar el diseño de una punta de prueba lógica digital, además de su respectivo funcionamiento, mostrar que se compare y procese las señales de voltaje a la entrada con los valores de voltaje ya establecidos en el circuito y su correcto funcionamiento en la aplicación sobre un circuito digital.
OBJETIVOS ESPECIFICOS
Aprender a crear un circuito a partir de un diagrama esquemático, además de aprender a analizarlo.
Poner en práctica los conocimientos teóricos y prácticos aprendidos a lo largo del curso.
Hacer funcionar la punta de prueba lógica digital. Lograr que la señal de voltaje llegue a los comparadores y se
produzca una salida coherente de acuerdo a los rangos de valores. Comprender la función de cada elemento dentro del circuito.
3) ANALISIS TEORICO
Un amplificador operacional (comúnmente abreviado A.O. u opamp), es un circuito electrónico (normalmente se presenta como circuito integrado) que tiene dos entradas y una salida. La salida es la diferencia de las dos entradas multiplicada por un factor (G) (ganancia):Vout = G·(V+ − V−)
El primer amplificador operacional monolítico, que data de los años 1960, fue el Fairchild μA702(1964), diseñado por Bob Widlar. Le siguió el Fairchild μA709 (1965), también de Widlar, y que constituyó un gran éxito
Laboratorio de Electrónica B Página 4
Punta de prueba lógica digital
comercial. Más tarde sería sustituido por el popular Fairchild μA741(1968), de David Fullagar, y fabricado por numerosas empresas, basado en tecnología bipolar.
El símbolo de un amplificador es el mostrado en la siguiente figura:
Los terminales son:
V+: entrada no inversora
V-: entrada inversora
VOUT: salida
VS+: alimentación positiva
VS-: alimentación negativa
Los terminales de alimentación pueden recibir diferentes nombres, por ejemplo en los opamp basados en FET VDD y VSS respectivamente. Para los basados en BJT son VCC y VEE.
Normalmente los pines de alimentación son omitidos en los diagramas eléctricos por claridad.
Comportamiento del Opamp
Lazo abierto
Si no existe realimentación la salida del A. O. será la resta de sus dos entradas multiplicada por un factor. Este factor suele ser del orden de 100.000 (que se considerará infinito en cálculos con el componente ideal). Por lo tanto si la diferencia entre las dos tensiones es de 1V la salida debería ser 100.000V. Debido a la limitación que supone no poder entregar más tensión de la que hay en la alimentación, el A. O.estará saturado si se da este caso. Esto será aprovechado para su uso en comparadores, como se verá más adelante. Si la tensión más alta es la aplicada a la patilla + la salida será la que corresponde a la alimentación VS+, mientras que si la tensión más alta es la del pin - la salida será la alimentación VS-.
Laboratorio de Electrónica B Página 5
Punta de prueba lógica digital
Lazo cerrado o realimentado
Se conoce como lazo cerrado a la realimentación en un circuito. Aquí se supondrá realimentación negativa. Para conocer el funcionamiento de esta configuración se parte de las tensiones en las dos entradas exactamente iguales, se supone que la tensión en la pata + sube y, por tanto, la tensión en la salida también se eleva. Como existe la realimentación entre la salida y la pata -, la tensión en esta pata también se eleva, por tanto la diferencia entre las dos entradas se reduce, disminuyéndose también la salida. Este proceso pronto se estabiliza, y se tiene que la salida es la necesaria para mantener las dos entradas, idealmente, con el mismo valor.
Siempre que hay realimentación negativa se aplican estas dos aproximaciones para analizar el circuito:
V+ = V- (lo que se conoce como principio del cortocircuito virtual).
I+ = I- = 0
Cuando se realimenta negativamente un amplificador operacional, al igual que con cualquier circuito amplificador, se mejoran algunas características del mismo como una mayor impedancia en la entrada y una menor impedancia en la salida. La mayor impedancia de entrada da lugar a que la corriente de entrada sea muy pequeña y se reducen así los efectos de las perturbaciones en la señal de entrada. La menor impedancia de salida permite que el amplificador se comporte como una fuente eléctrica de mejores características. Además, la señal de salida no depende de las variaciones en la ganancia del amplificador, que suele ser muy variable, sino que depende de la ganancia de la red de realimentación, que puede ser mucho más estable con un menor coste. Asimismo, la frecuencia de corte superior es mayor al realimentar, aumentando el ancho de banda.
Asimismo, cuando se realiza realimentación positiva (conectando la salida a la entrada no inversora a través de un cuadripolo determinado) se buscan efectos muy distintos. El más aplicado es obtener un oscilador para el generar señales oscilantes.
El Opamp como comparador
Laboratorio de Electrónica B Página 6
Punta de prueba lógica digital
Esta es una aplicación sin la retroalimentación. Compara entre las dos entradas y saca una salida en función de qué entrada sea mayor. Se puede usar para adaptar niveles lógicos.
Comparador inversor
n Amplificador Operacional puede ser utilizado para determinar cual de dos señales en sus entradas es mayor. (Se utiliza como comparador).
Basta con que una de estas señales sea ligeramente mayor para que cause que la salida del amplificador operacional sea máxima, ya sea positiva (+Vsat) o negativa (-Vsat).
Esto se debe a que el operacional se utiliza en lazo abierto (tiene ganancia máxima)
La ganancia real de un amplificador operacional es de 200,000 o más y la fórmula de la señal de salida es: Vout = AOL (V1 – V2)
Donde:-Vout= tensión de salida- AOL = ganancia de amplificador operacional en lazo abierto (200,000 o más)- V1 y V2 = tensiones de entrada (las que se comparan)
Vout no puede exceder la tensión de saturación del amplificador operacional, sea esta saturación negativa o positiva. (normalmente este valor es unos 2 voltios menos que el valor de la fuente ( V+ ó V- )
Del gráfico se ve que el valor de la entrada en V2 es mayor que la de V1 (que se utiliza como referencia y tiene un valor fijo), hasta que en un momento t1, V2 cambia y ahora es menor que V1.
Laboratorio de Electrónica B Página 7
Punta de prueba lógica digital
Como V2 está conectado a la entrada no inversora del operacional, la salida (Vout) está en saturación positiva, hasta que llega a t1, en donde la salida ahora está en saturación negativa.
Circuito de la punta de prueba digital
Al trabajar en electrónica digital (sea en tecnología TTL o CMOS) casi siempre es necesario comprobar el estado o nivel lógico de los diferentes circuitos y compuertas.
Este es el diagrama para construir una punta (o sonda) digital, para detección de los diferentes estados o niveles lógicos, tanto en TTL como en CMOS, así como los pulsos presentes en el circuito.
En los circuitos digitales es muy común referiste a las entradas y salidas que estos tienen como si fueran altos o bajos. (Niveles lógicos altos o bajos)
A la entrada alta se le asocia un "1" y a la entrada baja un "0". Lo mismo sucede con la salida.
Si estuviéramos trabajando con circuitos integrados TTL que se alimentan con +5 voltios, el "1" se supondría que tiene un voltaje de +5 voltios y el "0" voltios. Esto es así en un análisis ideal de los circuitos digitales.
En la realidad, estos valores son diferentes.
Los circuitos integrados trabajan con valores de entrada y salida que varían de acuerdo a la tecnología del circuito integrado.
Niveles de tensión teóricos
Laboratorio de Electrónica B Página 8
Punta de prueba lógica digital
Especificaciones Técnicas:
Alimentación: 5 a 15 Volts
Alta Impedancia de Entrada: >1 MOhms
Detección de Estados: Alto / Bajo / Pulsos
Selección para TTL y CMOS (con SW1)
Indicadores
D1 D2 D3 Indicación
1 0 0 Estado Alto (H)
0 0 1 Estado Bajo (L)
1 P 1 Pulsos (P)
1 = LED encendido, 0 = LED apagado, P = Pulsante
Laboratorio de Electrónica B Página 9
Punta de prueba lógica digital
Laboratorio de Electrónica B Página 10
Punta de prueba lógica digital
4) DIAGRAMA DE BLOQUES
5) CALCULOS NUMERICOS
Vi
R1
6.73K
R2250k
I11A
R3
100R
R410k
I?1A
R?10k
Vo
Análisis DC
6.73k ( IB1 )+0.7=0 −9+0.7 IC 1 (100 )+V CE=0
( IB1 )=104 μA V CE=7.364 zonalineal
( IC 1 )=9.36mA
( IE 1)=9.46mA Rth=(POT +R1 )≪R2
Análisis AC
hie=26mVIB
=250K
Laboratorio de Electrónica B Página 11
Punta de prueba lógica digital
VoVi
=−β ibR3ib(hie+Rth)
−β ibRLib(hie+R4 (β+1 ))
=97.37−100(RL)1260
6) CALCULO DE ERRORES
Experimental
Teorico
% Error
G1 25.30 27.3 7.9 %G2 33.33 32.95 1.15 %
fuentes
1.4-27v1.4-30v
0-10 %
V o 2.1 Vp-p2.3 Vp-
p8.69 %
7) SIMULACIONES SIMULACION PARA LA LOGICA TTL
Podemos observar que el rango de valores según las simulaciones para la lógica TTL va de 0 voltios a 0.8 voltios para un bajo (0 lógico) y de 2.4 a Vcc para un alto (1 lógico).
Laboratorio de Electrónica B Página 12
Punta de prueba lógica digital
R1
2k7
R2220k
R3100k
R456k
R5
1M
R656k
R768k
R8100k
R92M7
R104M7
R11100k
R12
100k
R134k7
R14
390R
R15390R
R16390R
R17
470k
R18470k
R19
470k
R20
100k
R214k7
C1
560p
C21n
C3100n
C41u
C5100n
Q1
BC547D1LED-RED
D2LED-GREEN
D3LED-YELLOW
D41N4002
D51N4002
D6
1N4148
V15V
vcc
vcc
vcc
vcc
vcc
vcc
SW1SW-SPDT-MOM
SW2SW-SPDT-MOM
vcc
vcc
vcc
vcc
C6100n
C7100n
C8100n
vcc
vcc
vcc
vcc
7
61
312
U2:A
LP339
5
42
312
U2:B
LP339
9
814
312
U2:C
LP339
11
1013
312
U2:D
LP339
2TTL
3TTL
4TTL
5TTL
6TTL
1TTL
SW3
SW-ROT-6
Volts
0.00
Volts
+2.22
Volts
0.00
R1
2k7
R2220k
R3100k
R456k
R5
1M
R656k
R768k
R8100k
R92M7
R104M7
R11100k
R12
100k
R134k7
R14
390R
R15390R
R16390R
R17
470k
R18470k
R19
470k
R20
100k
R214k7
C1
560p
C21n
C3100n
C41u
C5100n
Q1
BC547D1LED-RED
D2LED-GREEN
D3LED-YELLOW
D41N4002
D51N4002
D6
1N4148
V15V
vcc
vcc
vcc
vcc
vcc
vcc
SW1SW-SPDT-MOM
SW2SW-SPDT-MOM
vcc
vcc
vcc
vcc
C6100n
C7100n
C8100n
vcc
vcc
vcc
vcc
7
61
312
U2:A
LP339
5
42
312
U2:B
LP339
9
814
312
U2:C
LP339
11
1013
312
U2:D
LP339
2TTL
3TTL
4TTL
5TTL
6TTL
1TTL
SW3
SW-ROT-6
Volts
+0.80
Volts
+2.22
Volts
0.00
Laboratorio de Electrónica B Página 13
Punta de prueba lógica digital
R1
2k7
R2220k
R3100k
R456k
R5
1M
R656k
R768k
R8100k
R92M7
R104M7
R11100k
R12
100k
R134k7
R14
390R
R15390R
R16390R
R17
470k
R18470k
R19
470k
R20
100k
R214k7
C1
560p
C21n
C3100n
C41u
C5100n
Q1
BC547D1LED-RED
D2LED-GREEN
D3LED-YELLOW
D41N4002
D51N4002
D6
1N4148
V15V
vcc
vcc
vcc
vcc
vcc
vcc
SW1SW-SPDT-MOM
SW2SW-SPDT-MOM
vcc
vcc
vccvc
c
C6100n
C7100n
C8100n
vcc
vcc
vcc
vcc
7
61
312
U2:A
LP339
5
42
312
U2:B
LP339
9
814
312
U2:C
LP339
11
1013
312
U2:D
LP339
2TTL
3TTL
4TTL
5TTL
6TTL
1TTL
SW3
SW-ROT-6
Volts
+2.40
Volts
0.00
Volts
+2.02
R1
2k7
R2220k
R3100k
R456k
R5
1M
R656k
R768k
R8100k
R92M7
R104M7
R11100k
R12
100k
R134k7
R14
390R
R15390R
R16390R
R17
470k
R18470k
R19
470k
R20
100k
R214k7
C1
560p
C21n
C3100n
C41u
C5100n
Q1
BC547D1LED-RED
D2LED-GREEN
D3LED-YELLOW
D41N4002
D51N4002
D6
1N4148
V15V
vcc
vcc
vcc
vcc
vcc
vcc
SW1SW-SPDT-MOM
SW2SW-SPDT-MOM
vcc
vcc
vcc
vcc
C6100n
C7100n
C8100n
vcc
vcc
vcc
vcc
7
61
312
U2:A
LP339
5
42
312
U2:B
LP339
9
814
312
U2:C
LP339
11
1013
312
U2:D
LP339
2TTL
3TTL
4TTL
5TTL
6TTL
1TTL
SW3
SW-ROT-6
Volts
+3.50
Volts
0.00
Volts
+2.02
Laboratorio de Electrónica B Página 14
Punta de prueba lógica digital
R1
2k7
R2220k
R3100k
R456k
R5
1M
R656k
R768k
R8100k
R92M7
R104M7
R11100k
R12
100k
R134k7
R14
390R
R15390R
R16390R
R17
470k
R18470k
R19
470k
R20
100k
R214k7
C1
560p
C21n
C3100n
C41u
C5100n
Q1
BC547D1LED-RED
D2LED-GREEN
D3LED-YELLOW
D41N4002
D51N4002
D6
1N4148
V15V
vcc
vcc
vcc
vcc
vcc
vcc
SW1SW-SPDT-MOM
SW2SW-SPDT-MOM
vcc
vcc
vccvc
c
C6100n
C7100n
C8100n
vcc
vcc
vcc
vcc
7
61
312
U2:A
LP339
5
42
312
U2:B
LP339
9
814
312
U2:C
LP339
11
1013
312
U2:D
LP339
2TTL
3TTL
4TTL
5TTL
6TTL
1TTL
SW3
SW-ROT-6
Volts
+5.00
Volts
0.00
Volts
+2.02
SIMULACION PARA LA LOGICA CMOSPodemos observar que el rango de valores según las simulaciones para la lógica CMOS va de 0 voltios a 1.5 voltios para un bajo (0 lógico) y de 3.5 a Vcc para un alto (1 lógico).
Laboratorio de Electrónica B Página 15
Punta de prueba lógica digital
R1
2k7
R2220k
R3100k
R456k
R5
1M
R656k
R768k
R8100k
R92M7
R104M7
R11100k
R12
100k
R134k7
R14
390R
R15390R R16
390R
R17
470k
R18470k
R19
470k
R20
100k
R214k7
C1
560p
C21n
C3100n
C41u
C5100n
Q1
BC547
D1LED-RED
D2LED-GREEN
D3LED-YELLOW
D41N4002
D51N4002
D6
1N4148
V15V
vcc
vcc
vcc
vcc
vcc
vcc
SW1SW-SPDT-MOM
SW2SW-SPDT-MOM
vcc
vcc
vcc
vcc
C6100n
C7100n
C8100n
vcc
vcc
vcc
vcc
7
61
312
U2:A
LP339
5
42
312
U2:B
LP339
9
814
312
U2:C
LP339
11
1013
312
U2:D
LP339
2TTL
3TTL
4TTL
5TTL
6TTL
1TTL
SW3
SW-ROT-6
Volts
0.00
Volts
+2.22
R1
2k7
R2220k
R3100k
R456k
R5
1M
R656k
R768k
R8100k
R92M7
R104M7
R11100k
R12
100k
R134k7
R14
390R
R15390R
R16390R
R17
470k
R18470k
R19
470k
R20
100k
R214k7
C1
560p
C21n
C3100n
C41u
C5100n
Q1
BC547D1LED-RED
D2LED-GREEN
D3LED-YELLOW
D41N4002
D51N4002
D6
1N4148
V15V
vcc
vcc
vcc
vcc
vcc
vcc
SW1SW-SPDT-MOM
SW2SW-SPDT-MOM
vcc
vcc
vcc
vcc
C6100n
C7100n
C8100n
vcc
vcc
vcc
vcc
7
61
312
U2:A
LP339
5
42
312
U2:B
LP339
9
814
312
U2:C
LP339
11
1013
312
U2:D
LP339
2TTL
3TTL
4TTL
5TTL
6TTL
1TTL
SW3
SW-ROT-6
Volts
+0.80
Volts
+2.22
Volts
0.00
Laboratorio de Electrónica B Página 16
Punta de prueba lógica digital
R1
2k7
R2220k
R3100k
R456k
R5
1M
R656k
R768k
R8100k
R92M7
R104M7
R11100k
R12
100k
R134k7
R14
390R
R15390R
R16390R
R17
470k
R18470k
R19
470k
R20
100k
R214k7
C1
560p
C21n
C3100n
C41u
C5100n
Q1
BC547D1LED-RED
D2LED-GREEN
D3LED-YELLOW
D41N4002
D51N4002
D6
1N4148
V15V
vcc
vcc
vcc
vcc
vcc
vcc
SW1SW-SPDT-MOM
SW2SW-SPDT-MOM
vcc
vcc
vccvc
c
C6100n
C7100n
C8100n
vcc
vcc
vcc
vcc
7
61
312
U2:A
LP339
5
42
312
U2:B
LP339
9
814
312
U2:C
LP339
11
1013
312
U2:D
LP339
2TTL
3TTL
4TTL
5TTL
6TTL
1TTL
SW3
SW-ROT-6
Volts
+1.50
Volts
+2.22
Volts
0.00
R1
2k7
R2220k
R3100k
R456k
R5
1M
R656k
R768k
R8100k
R92M7
R104M7
R11100k
R12
100k
R134k7
R14
390R
R15390R
R16390R
R17
470k
R18470k
R19
470k
R20
100k
R214k7
C1
560p
C21n
C3100n
C41u
C5100n
Q1
BC547D1LED-RED
D2LED-GREEN
D3LED-YELLOW
D41N4002
D51N4002
D6
1N4148
V15V
vcc
vcc
vcc
vcc
vcc
vcc
SW1SW-SPDT-MOM
SW2SW-SPDT-MOM
vcc
vcc
vcc
vcc
C6100n
C7100n
C8100n
vcc
vcc
vcc
vcc
7
61
312
U2:A
LP339
5
42
312
U2:B
LP339
9
814
312
U2:C
LP339
11
1013
312
U2:D
LP339
2TTL
3TTL
4TTL
5TTL
6TTL
1TTL
SW3
SW-ROT-6
Volts
+2.40
Volts
0.00
Volts
0.00
Laboratorio de Electrónica B Página 17
Punta de prueba lógica digital
R1
2k7
R2220k
R3100k
R456k
R5
1M
R656k
R768k
R8100k
R92M7
R104M7
R11100k
R12
100k
R134k7
R14
390R
R15390R
R16390R
R17
470k
R18470k
R19
470k
R20
100k
R214k7
C1
560p
C21n
C3100n
C41u
C5100n
Q1
BC547D1LED-RED
D2LED-GREEN
D3LED-YELLOW
D41N4002
D51N4002
D6
1N4148
V15V
vcc
vcc
vcc
vcc
vcc
vcc
SW1SW-SPDT-MOM
SW2SW-SPDT-MOM
vcc
vcc
vccvc
c
C6100n
C7100n
C8100n
vcc
vcc
vcc
vcc
7
61
312
U2:A
LP339
5
42
312
U2:B
LP339
9
814
312
U2:C
LP339
11
1013
312
U2:D
LP339
2TTL
3TTL
4TTL
5TTL
6TTL
1TTL
SW3
SW-ROT-6
Volts
+3.50
Volts
0.00
Volts
+2.02
R1
2k7
R2220k
R3100k
R456k
R5
1M
R656k
R768k
R8100k
R92M7
R104M7
R11100k
R12
100k
R134k7
R14
390R
R15390R
R16390R
R17
470k
R18470k
R19
470k
R20
100k
R214k7
C1
560p
C21n
C3100n
C41u
C5100n
Q1
BC547D1LED-RED
D2LED-GREEN
D3LED-YELLOW
D41N4002
D51N4002
D6
1N4148
V15V
vcc
vcc
vcc
vcc
vcc
vcc
SW1SW-SPDT-MOM
SW2SW-SPDT-MOM
vcc
vcc
vcc
vcc
C6100n
C7100n
C8100n
vcc
vcc
vcc
vcc
7
61
312
U2:A
LP339
5
42
312
U2:B
LP339
9
814
312
U2:C
LP339
11
1013
312
U2:D
LP339
2TTL
3TTL
4TTL
5TTL
6TTL
1TTL
SW3
SW-ROT-6
Volts
+5.00
Volts
0.00
Volts
+2.02
Laboratorio de Electrónica B Página 18
Punta de prueba lógica digital
8) TABLA DE PRESUPUESTO
9) IMPRESO PCB PCB DE LA PUNTA DE PRUEBA LOGICA DIGITAL
Laboratorio de Electrónica B Página 19
COSTO DE la PUNTA DE PRUEBA LOGICA DIGITALCANTIDAD DESCRIPCION VALOR UNITARIO VALOR TOTAL
21 resistencias $0,03 $0,635 capacitores $0,05 $0,251 BC549 $0,35 $0,351 LM339 $0,70 $0,703 diodo led $0,05 $0,153 diodos $0,05 $0,151 circuito impreso $15,00 $15,00
PRECIO TOTAL $17,23
Punta de prueba lógica digital
10) HOJAS DE ESPECIFICACIONES DE LOS COMPONENTES
TRANSISTOR BC549
Laboratorio de Electrónica B Página 20
Punta de prueba lógica digital
INTEGRADO LM339
Laboratorio de Electrónica B Página 21
Punta de prueba lógica digital
11) OBSERVACIONES
Laboratorio de Electrónica B Página 22
Punta de prueba lógica digital
Se puede hacer la placa mucho mas pequeña haciendo q la punta de prueba se reduzca considerablemente para otros usos.
Como se puede ver en los costos del proyecto en si lo mas costoso es la placa electrónica los elementos son muy económicos lo que nos dice que es un proyecto muy rentable y económico.
Colocamos en una cajita de madera la punta de prueba lógica con sus respectivos indicadores además de tener movilidad con el cable que se le coloco a la punta resultando mas viable y económico.
12) RECOMENDACIONES Para alimentar el circuito de la punta de prueba se recomienda
obtener la polarización (fuente de voltaje) del circuito digital que vamos a censar para que así tenga un mejor funcionamiento.
Se recomienda utilizar resistencias de 1/8 watt a 5% tal como lo dicen las especificaciones ya que como el circuito maneja poca corriente entonces no es necesario usar resistencia de mayor potencia.
13) APLICACIONES La principal aplicación de este proyecto como su nombre mismo lo
dice es conocer el nivel del voltaje alto o bajo a la salida de un integrado digital o un circuito digital compuesto de lógica TTL o CMOS.
El proyecto va dirigido a todo tipo de persona que tener un dispositivo de medición digital muy confiable y versátil sin mencionar lo económico que resulta si uno mismo realiza la placa electrónica.
14) CONCLUSIONES El switch permite elegir entre la lógica TTL o CMOS ya que al
subirlo o bajarlo están interviniendo otras resistencias en los pines de los comparadores haciendo q el voltaje de comparación sea diferente para cada lógica digital.
Laboratorio de Electrónica B Página 23
Punta de prueba lógica digital
Los capacitores usados en este circuito son usados únicamente para disminuir el ruido que interviene en el circuito ya q se necesita de mucha precisión.
El integrado LM339 realiza toda la comparación de señales lo que nos resulta muy útil a la hora de implementar físicamente el circuito ya q nos permite el ahorro del espacio en la placa electrónica.
Laboratorio de Electrónica B Página 24