Download - Rangkaian logika sequensi
![Page 1: Rangkaian logika sequensi](https://reader033.vdocuments.net/reader033/viewer/2022061613/558a2258d8b42a13788b4618/html5/thumbnails/1.jpg)
Tenia wahyuningrum, SKom, MT
Rangkaian logika sequensi
![Page 2: Rangkaian logika sequensi](https://reader033.vdocuments.net/reader033/viewer/2022061613/558a2258d8b42a13788b4618/html5/thumbnails/2.jpg)
Pengertian
Rangkaian logika kombinasi
Rangkaian logika secara garis besar
dibagi menjadi
Rangkaian Logika sekuensi
![Page 3: Rangkaian logika sequensi](https://reader033.vdocuments.net/reader033/viewer/2022061613/558a2258d8b42a13788b4618/html5/thumbnails/3.jpg)
Rangkaian logika kombinasi
Rangkaian logika Kombinasi adalah rangkaian yang kondisi keluarannya (output) dipengaruhi oleh kondisi masukan (input).
![Page 4: Rangkaian logika sequensi](https://reader033.vdocuments.net/reader033/viewer/2022061613/558a2258d8b42a13788b4618/html5/thumbnails/4.jpg)
Rangkaian logika Sequensial
Rangkaian logika Sequensi adalah rangkaian yang kondisi keluarannya dipengaruhi oleh kondisi input dan keadaan keluaran sebelumnya atau dapat juga dikatakan rangkaian yang bekerja berdasarkan urutan waktu.
![Page 5: Rangkaian logika sequensi](https://reader033.vdocuments.net/reader033/viewer/2022061613/558a2258d8b42a13788b4618/html5/thumbnails/5.jpg)
Flip flop
Flipflop adalah rangkaian utama dalam logika sequensial. Counter, Register, Memory, serta rangkaian sequensial lainnya disusun dengan menggunakan flipflop sebagai komponen utama.
Flipflop adalah rangkaian yang mempunyai fungsi pengingat (memory). Artinya rangkaian ini mampu melakukan penyimpanan data
![Page 6: Rangkaian logika sequensi](https://reader033.vdocuments.net/reader033/viewer/2022061613/558a2258d8b42a13788b4618/html5/thumbnails/6.jpg)
Flip Flop
Ciri utama dari flipflop adalah keluaran Q dan Q adalah selalu berlawanan / stabil (jika Q = 0 maka Q = 1, Jika Q = 1 maka Q =0). Karena kondisi dua keadaan stabil ini rangkaian flipflop dinamakan juga dengan rangkaian bistabil.
![Page 7: Rangkaian logika sequensi](https://reader033.vdocuments.net/reader033/viewer/2022061613/558a2258d8b42a13788b4618/html5/thumbnails/7.jpg)
Flip flop Set Reset
Flipflop ini terdiri dari dua masukan, yaitu S (set) dan R (reset).
Serta dua keluarannya yaitu Q dan Q . Kondisi Set adalah kondisi ketika Q berlogika 1. Sedangkan kondisi Reset adalah kondisi ketika
Q berlogika 0.
![Page 8: Rangkaian logika sequensi](https://reader033.vdocuments.net/reader033/viewer/2022061613/558a2258d8b42a13788b4618/html5/thumbnails/8.jpg)
Qn=R+Qn-1
Qn=S+Qn-1
Rangkaian SR Flip flop menggunakan gerbang NOR
![Page 9: Rangkaian logika sequensi](https://reader033.vdocuments.net/reader033/viewer/2022061613/558a2258d8b42a13788b4618/html5/thumbnails/9.jpg)
analisis
Jika keadaan S=1, dan R=0 Misalkan keadaan awal (t0) Q0=0 dan Q0=1 Tentukan lah keadaan Qn dan Qn pada t1, t2, t3,
t4, t5
![Page 10: Rangkaian logika sequensi](https://reader033.vdocuments.net/reader033/viewer/2022061613/558a2258d8b42a13788b4618/html5/thumbnails/10.jpg)
Diagram waktu
1 1 1 1 1 1
0 0 0 0 0 0
0 0 1 1 1 1
1 0 0 0 0 0
t0 t1 t2 t3 t4 t5
S
R
Qn
Qn
Keadaan awal
![Page 11: Rangkaian logika sequensi](https://reader033.vdocuments.net/reader033/viewer/2022061613/558a2258d8b42a13788b4618/html5/thumbnails/11.jpg)
Selidikilah
Jika keadaan S=1, dan R=0 Misalkan keadaan awal (t0) Q0=1 dan Q0=0 Tentukan lah keadaan Qn dan Qn pada t1, t2, t3,
t4, t5
![Page 12: Rangkaian logika sequensi](https://reader033.vdocuments.net/reader033/viewer/2022061613/558a2258d8b42a13788b4618/html5/thumbnails/12.jpg)
Diagram waktu
1 1 1 1 1 1
1 1 1 1 1 1
t0 t1 t2 t3 t4 t5
S
R
Qn
Qn
Keadaan awal
![Page 13: Rangkaian logika sequensi](https://reader033.vdocuments.net/reader033/viewer/2022061613/558a2258d8b42a13788b4618/html5/thumbnails/13.jpg)
Selidikilah
Jika keadaan S=0, dan R=1 Misalkan keadaan awal (t0) Q0=0 dan Q0=1 Tentukan lah keadaan Qn dan Qn pada t1, t2, t3,
t4, t5
![Page 14: Rangkaian logika sequensi](https://reader033.vdocuments.net/reader033/viewer/2022061613/558a2258d8b42a13788b4618/html5/thumbnails/14.jpg)
Selidikilah
Jika keadaan S=0, dan R=1 Misalkan keadaan awal (t0) Q0=1 dan Q0=0 Tentukan lah keadaan Qn dan Qn pada t1, t2, t3,
t4, t5
![Page 15: Rangkaian logika sequensi](https://reader033.vdocuments.net/reader033/viewer/2022061613/558a2258d8b42a13788b4618/html5/thumbnails/15.jpg)
Selidikilah
Jika keadaan S=0, dan R=0 Misalkan keadaan awal (t0) Q0=0 dan Q0=1 Tentukan lah keadaan Qn dan Qn pada t1, t2, t3,
t4, t5
![Page 16: Rangkaian logika sequensi](https://reader033.vdocuments.net/reader033/viewer/2022061613/558a2258d8b42a13788b4618/html5/thumbnails/16.jpg)
Selidikilah
Jika keadaan S=0, dan R=0 Misalkan keadaan awal (t0) Q0=1 dan Q0=0 Tentukan lah keadaan Qn dan Qn pada t1, t2, t3,
t4, t5
![Page 17: Rangkaian logika sequensi](https://reader033.vdocuments.net/reader033/viewer/2022061613/558a2258d8b42a13788b4618/html5/thumbnails/17.jpg)
Selidikilah
Jika keadaan S=1, dan R=1 Misalkan keadaan awal (t0) Q0=0 dan Q0=1 Tentukan lah keadaan Qn dan Qn pada t1, t2, t3,
t4, t5
![Page 18: Rangkaian logika sequensi](https://reader033.vdocuments.net/reader033/viewer/2022061613/558a2258d8b42a13788b4618/html5/thumbnails/18.jpg)
Tabel kebenaran
INPUT OUTPUT
S R Qn-1 Qn Qn Keadaan
1 0 0 1 0 Set
1 0 1 1 0 (Qn=1)
0 1 1 0 1 Reset
0 1 0 0 1 (Qn=0)
0 0 0 0 1 Tetap
0 0 1 1 0 (Qn=Qn-1)
1 1 0 ? ? Terlarang
1 1 1 ? ? (Qn=?)
![Page 19: Rangkaian logika sequensi](https://reader033.vdocuments.net/reader033/viewer/2022061613/558a2258d8b42a13788b4618/html5/thumbnails/19.jpg)
Flip Flop SR Canggih
PRESET
CLEAR
![Page 20: Rangkaian logika sequensi](https://reader033.vdocuments.net/reader033/viewer/2022061613/558a2258d8b42a13788b4618/html5/thumbnails/20.jpg)
Flipflop SR canggih memiliki tambahan fungsi yaitu input clock untuk sinkronisasi pengaktifan, dan input Preset dan Clear.
Preset = memberikan nilai set awal Clear = memberikan nilai reset awal Aksinya tidak dipengaruhi oleh clock
![Page 21: Rangkaian logika sequensi](https://reader033.vdocuments.net/reader033/viewer/2022061613/558a2258d8b42a13788b4618/html5/thumbnails/21.jpg)
Flip flop JK merupakan penyempurnaan flipflop RS terutama pada kondisi terlarang.
Pada kondisi masukan J = 1 dan K = 1 akan membuat kondisi keluaran berlawanan dengan kondisi keluaran sebelumnya.
Sementara untuk keluaran berdasarkan kondisi-kondisi masukan yang lain semua sama dengan Flipflop RS.
![Page 22: Rangkaian logika sequensi](https://reader033.vdocuments.net/reader033/viewer/2022061613/558a2258d8b42a13788b4618/html5/thumbnails/22.jpg)
Flipflop JK
![Page 23: Rangkaian logika sequensi](https://reader033.vdocuments.net/reader033/viewer/2022061613/558a2258d8b42a13788b4618/html5/thumbnails/23.jpg)
Tabel Kebenaran
INPUT OUTPUT
J K S=J.Qn-1 R=K.Qn-1 Qn-1 Qn Qn Keadaan
1 0 0 0 0 1 0 Set
1 0 1 0 1 1 0 (Qn=1)
0 1 1 1 1 0 1 Reset
0 1 0 0 0 0 1 (Qn=0)
0 0 0 0 0 0 1 Tetap
0 0 1 0 1 1 0 (Qn=Qn-1)
1 1 0 0 0 1 0 Komplemen
1 1 1 1 1 0 1 (Qn=Qn-1)
![Page 24: Rangkaian logika sequensi](https://reader033.vdocuments.net/reader033/viewer/2022061613/558a2258d8b42a13788b4618/html5/thumbnails/24.jpg)
Flipflop D
Flipflop D dibangun dengan menggunakan flipflop SR.
Output flipflop D hanya memiliki dua keadaan yaitu keadaan set atau keadaan reset.
![Page 25: Rangkaian logika sequensi](https://reader033.vdocuments.net/reader033/viewer/2022061613/558a2258d8b42a13788b4618/html5/thumbnails/25.jpg)
INPUT OUTPUT
D Qn-1 Qn Qn Keadaan
0 0 0 1 Reset (Qn=0)
0 1 0 1 Reset (Qn=0)
1 0 1 0 Set (Qn=1)
1 1 1 0 Set (Qn=1)
![Page 26: Rangkaian logika sequensi](https://reader033.vdocuments.net/reader033/viewer/2022061613/558a2258d8b42a13788b4618/html5/thumbnails/26.jpg)
Fliflop T
Telah dibahas di muka bahwa flipflop JK memiliki watak membalik jika keadaan output sebelumnya jika J dan K diberi input tinggi.
Dengan menggunakan flipflop JK yang kedua inputnya dihubungkan jadi satu, maka diperoleh flipflop yang memiliki watak membalik output sebelumnya jika inputnya tinggi. output sebelumnya tetap jika inputnya rendah.
![Page 27: Rangkaian logika sequensi](https://reader033.vdocuments.net/reader033/viewer/2022061613/558a2258d8b42a13788b4618/html5/thumbnails/27.jpg)
Flipflop T
![Page 28: Rangkaian logika sequensi](https://reader033.vdocuments.net/reader033/viewer/2022061613/558a2258d8b42a13788b4618/html5/thumbnails/28.jpg)
INPUT OUTPUT
T Qn-1 Qn Qn Keadaan
0 0 0 1 Tetap (Qn=Qn-1)
0 1 1 0 Tetap (Qn=Qn-1)
1 0 1 0 Membalik (Qn=Qn-1)
1 0 0 1 Membalik (Qn=Qn-1)
![Page 29: Rangkaian logika sequensi](https://reader033.vdocuments.net/reader033/viewer/2022061613/558a2258d8b42a13788b4618/html5/thumbnails/29.jpg)
LATIHAN
![Page 30: Rangkaian logika sequensi](https://reader033.vdocuments.net/reader033/viewer/2022061613/558a2258d8b42a13788b4618/html5/thumbnails/30.jpg)
Diagram waktu
t0 t1 t2 t3 t4 t5
Keadaan awal
![Page 31: Rangkaian logika sequensi](https://reader033.vdocuments.net/reader033/viewer/2022061613/558a2258d8b42a13788b4618/html5/thumbnails/31.jpg)
M. ADE SULCHI,SE.,.MM