仁荷大學校 産業大學院 産業電子工學科 高 烈 · abstract this paper is a result of...
TRANSCRIPT
工學 碩士學 位請求 論文
1단 저잡음 증폭기 설계에 관한 연구
A S tu dy on th e D e s ig n of S in g le S t ag e
Low N oi s e A m plifier
2002年 8月
仁荷大學校 産業大學院
産業電子工學科
高 烈
工學 碩士學 位請求 論文
1단 저잡음 증폭기 설계에 관한 연구
A S tu dy on th e D e s ig n of S in g le S t ag e
Low N oi s e A m plifier
2002年 8月
指導敎授 朴 孝 達
이 論文을 工學碩士學位 論文으로 提出함
仁荷大學校 産業大學院
産業電子工學科
高 烈
이 論文을 高 烈의 碩士學位 論文으로 認定함
200 2年 8月 日
主審 :
副審 :
委員 :
요 약
본 논문에서는 ISM 밴드 대역에 속하는 2.4 GHz에서 2.52 GHz까
지의 0.12 GHz 대역폭을 갖는 1단 저잡음 증폭기 설계에 관한 연구
결과이다. 증폭기 설계에 사용된 소자는 HP사의 AT F - 101362 GaAs
MESFET 이며, 시스템 설계의 타당성을 검증하기 위해 Sernade를 이
용하여 결과값들을 확인했다.
설계 사양은, 이득은 13dB 이상, 잡음지수는 1.5dB 이하, 입·출력
정재파비는 3 : 1 이하의 무조건적인 안정성 회로를 만족하는 저잡음
증폭기를 설계한다.
저항성 부하를 연결하지 않은 증폭기는 중심 주파수 2.45GHz에서
이득과 잡음지수는 양호하지만 입·출력 정재파비의 성능은 떨어지고,
증폭기의 안정성을 나타내는 안정도 계수 K는 0.76과 Δ는 1.36의 조
건부 안정성의 결과를 나타냈다.
증폭기의 안정성을 향상시키기 위해 안정화 회로인 저항성 부하를
출력단에 직렬로 연결하고, 입·출력 임피던스 정합을 통해 최적화하
여 측정한 결과 이득과 잡음지수는 각각 13.5dB와 1dB의 다소 낮아진
결과값을 나타냈다.
그러나 증폭기의 안정성은 안정도 계수 K가 1.01, Δ는 0.49의 결과
값으로 K> 1, Δ< 1의 조건을 만족하여 무조건적인 안정성 조건에 일
치하였으며, 또한 입·출력 정재파비도 2.6 : 1의 향상된 결과값을 얻
어 요구한 설계사양과 비교해서 만족할 만한 결과를 나타냈다.
ⅰ
A b s tract
T his paper is a result of study that design a single stage low noise
amplifier having 0.12 GHz bandwidth from 2.4 GHz to 2.52 GHz in the
ISM bandwidth . In this paper , the AT F - 101362 GaAs MESFET , HP
Co. is used and the result values are confirmed to verify the validity of
system design using serenade
In the design specifications, Low noise amplifier must be satisfied that
gain is over 13dB, noise figure is below 1.5dB, input - output voltage
standing wave ratio is below 3 : 1 and it s stability circuit is the
unconditional.
In the center frequency 2.45GHz, the amplifier with a unconnected
resistor load show s that gain and noise figure are good but the
performance of input - output voltage standing wave ratio get s worse, the
stability factor of amplifier "K" and "Δ" show the measured result values
of 0.76 and 1.36 respectively therefore it s circuit becomes conditional
stability .
T o improve stability of the amplifier , the amplifier is connected series
resistor load in the output and is optimized through input - output
impedance matching therefore gain and noise figure show the low er
measured the result values of 13.5dB and 1dB respectively .
But stability of the amplifier show s that stability factor , K is the result
value of 1.01 and Δ is the result value of 0.49 therefore it is satisfied
with condition K> 1, Δ< 1, and agrees with unconditional stability , also
input - output voltage standing w ave ratio show s the improved result
values of 2.6 : 1.
Consequently low noise amplifier show s satisfactory result s in compare
with the design specifications
ⅲ
목 차
요 약 .................................................................................................................. ⅰ
A b stract .................................................................................................................. ⅱ
목 차 .................................................................................................................. ⅲ
그림차 례 .................................................................................................................. ⅴ
표 차 례 .................................................................................................................. ⅶ.
제 1 장 서론 . .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. ..................... 1
제 2 장 저잡음 증폭 기의 이론 .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. ............... 3
2 .1 이득 방정식 . .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. ............... 3
2 .2 증폭기의 안정도 및 이 득의 결정 .. .. .. .. .. .. .. .. .. .. .. .. .......... 10
2 .2 .1 입력 및 출력 반사 계 수에 따른 안정영역 결 정 .. ... 10
2 .2 .2 일정 이득원 .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. ................ 15
2 .2 .3 단방향 이득 지수 .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. ............... 19
2 .2 .4 양방향성 인 경우의 최대전력 전 달조건 . .. .. .. .. .. ....... .. 19
2 .3 증폭기의 잡음 특성 과 최적 잡음 조건 결정 . .. .. .. .. .. ...... 2 1
2 .3 .1 잡음저항 의 잡음모델 . .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. ............ 2 1
2 .3 .2 등가 잡음 온도 .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. ............... 23
2 .3 .3 잡음지수 . .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. ................. 26
2 .3 .4 일정 잡음 지수 원 .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. ............... 28
제 3 장 저잡음 증폭 기의 설계 및 분석 . .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. ........... 32
3 .1 증폭기 설계 절차 . .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .............. 32
ⅳ
3 .2 설계 대상 증폭기 사양 분 석 및 트랜지스터 선정 .. .. .. . 34
3 .2 .1 증폭기 사양 분 석 .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. ............... 34
3 .2 .2 적절한 트랜 지스터 선정 및 특성 . .. .. .. .. .. .. .. ............... 34
3 .3 바이어스 회로 설계 .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. ............. 36
3 .4 증폭기의 안정도 분 석 .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .............. 38
3 .4 .1 안정도 분석 .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. ................ 38
가 . K , 델타 (Δ ) 분 석 .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. ..... 38
나 . 안정도 원을 이용 한 분석 .. .. .. .. .. .. .. .. .. .. .. .. ................... 38
3 .4 .2 이론적인 방 법에 의한 증폭기 설계 .. .. .. .. .. .. .. .. .. .. .. .. 4 1
가 . 입력 정합회로 설 계 .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. . 4 1
나 . 출력 정합회로 설 계 .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. 4 3
3 .4 .3 안정도 분석 결 과 .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. 45
3 .5 안정화 회로를 고려 한 증폭기 설계 . .. .. .. .. .. .. .. .. .. .. .. .. .. .. . 48
3 .5 .1 안정화 회로 선 정 .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. 48
3 .5 .2 안정화를 고 려한 증폭기 설계 . .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. 4 9
3 .5 .3 최적화 설계 .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. . 5 1
3 .6 증폭기 특성 분석 . .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. 54
제 4 장 결론 . .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. 56
참고문 헌 .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. 58
ⅴ
그림차례
[그림 2 .1] 일반적인 증폭기 구 성도 .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. 3
[그림 2 .2] 소스와 부하가 연결 된 1단 증폭기 . .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. . 4
[그림 2 .3] 2포트회로망 에서의 임피던스 및 반 사계수 . .. .. .. .. .. .. .. .. .. .. .. 10
[그림 2 .4 ] 안정영역과 불안 정영역을 나타내 는 출력안정도원 . .. .. .. .. 13
[그림 2 .5 ] 안정영역과 불안 정영역을 나타내 는 입력안정도원 .. .. .. .. .. 13
[그림 2 .6 ] 스미스 도표상의 일 정 이득원 .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. . 17
[그림 2 .7 ] 잡음 저항의 모델 . .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. . 2 1
[그림 2 .8 ] 가용 잡음 전력 . .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. . 22
[그림 2 .9] 임의의 백색 잡음원 과 등가회로 . .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. 23
[그림 2 .10] 잡음이 있는 증폭기 .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. . 24
[그림 2 .11] 잡음 증폭기의 등가 모델 .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. 24
[그림 2 .12] 전체 출력 잡음 전력과 등 가회로 . .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. . 25
[그림 2 .13] 잡음 지수 가정을 위한 일 반적인 모델 . .. .. .. .. .. .. .. .. .. .. .. .. .. .. 26
[그림 2 .14 ] 종속 증폭기 잡음 모델 .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. 27
[그림 2 .15 ] Γ op t 벡터에 위치한 잡음 지 수원 .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. 3 1
[그림 3 .1] 일반적인 초고주 파 증폭기의 설계 절차 .. .. .. .. .. .. .. .. .. .. .. .. .. 32
[그림 3 .2] 설계한 바이어스 회 로 .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. . 36
[그림 3 .3] 바이어스 주파수 특 성 .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. . 37
ⅵ
[그림 3 .4 ] A T F - 10 136 2 소자의 안 정도 원 .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. . 4 0
[그림 3 .5 ] 입력 정합회 로의 설계 . .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. 4 3
[그림 3 .6 ] 출력 정합회 로의 설계 . .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. 44
[그림 3 .7 ] 이론적으 로 설계된 증폭기 회로 도 .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. 45
[그림 3 .8 ] 조건부 안정 성 확인 .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. . 45
[그림 3 .9 ] 조건부 안정 성 회로의 이득과 잡음 .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. 46
[그림 3 .10] 조건부 안정 성 회로의 정재파비 .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. . 47
[그림 3 .1 1] 저항성 부하 를 이용한 안정도 개선 회로 .. .. .. .. .. .. .. .. .. .. .. .. .. . 48
[그림 3 .12] 안정도 계수 K > 1, Δ < 1임을 확인 한 그래프 .. .. .. .. .. .. .. .. .. 5 0
[그림 3 .13] 안정화 회로 를 고려하여 설계한 무 조건적 안정도원 .. .. .. .. 5 0
[그림 3 .14 ] 최적화를 통 하여 설계한 전체 회로 도 .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. . 5 1
[그림 3 .15 ] 전체 회로의 잡 음지수 및 이득 . .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. 5 2
[그림 3 .16 ] 전체 회로의 입 ·출력 정재파비 .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. . 5 3
ⅶ
표 차례
[표 3 .1] 증폭기의 설계 사 양 .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. . 34
[표 3 .2] GaA s M E S F E T A T F - 10 136 2 소자의 산란계 수 .. .. .. .. .. .. . 35
[표 3 .3] A T F - 10 136 2의 전기적 특 성 .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. . 35
[표 3 .4 ] A T F - 10 136 2 소자의 안정 도 원의 중심점과 반경 .. .. .. .. .. . 39
[표 3 .5 ] 소스와 부하의 반 사계수 . .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. . 4 2
[표 3 .6 ] 증폭기 설계 사양 과 설계 결과값 . .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. . 55
[표 3 .7 ] 증폭기 성능 파라 미터 비교 . .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. 55
ⅷ
제 1 장 서 론
최근의 통신은 휴대의 편리성, 사용의 간편성 등으로 인해 많은 부
분에서 무선통신이 차지하는 비중이 점진적으로 커지는 추세이다.
1·2차 세계 대전을 거쳐 60년대까지 초기 통신이 군사용으로 발전
해 온 것이 근래에는 개인 휴대 통신, 산업용, 의료용 등 사회 전반에
걸쳐 사용되고 있어 생활의 편리함을 가져왔다. 초기의 음성을 이용
한 통신에서 이제는 문자 및 영상, 데이터 송·수신까지 영역이 넓어
지고 주파수가 점차 고주파수 대역으로 올라가고 있는 추세이다.
저잡음 증폭기 설계에서 이득과 잡음지수는 중요한 고려 사항이다.
특히, 수신 감도를 향상시키기 위해서는 우수한 잡음 특성을 갖는 전
치 증폭기 개발이 요구되며 저잡음 증폭기는 수신장비의 전체적인 성
능에 큰 영향을 주는 입력단에 사용되는 것이다.
일반적으로 수신기의 잡음특성은 첫째단에 사용되는 증폭기의 잡음
특성에 크게 의존하므로 저잡음 증폭기는 수신 시스템 전체의 잡음
성능을 향상시키는 중요한 RF 부품 중의 하나이다. 따라서 저잡음
증폭기는 최소 잡음지수를 갖도록 설계하는 것이 가장 중요하다.
초기에는 저잡음 증폭용으로 진행파관 증폭기를 사용하였으나 진행
파관 증폭기는 부피가 크고, 중량이 많이 나가며, 가격이 비싼 단점을
가지고 있고, 정확하게 동작하기 위해선 높은 열을 감소시키는 냉각장
치와 같은 보조장비의 지원을 받아야 한다. 그러나 반도체 소자들은
튜브소자보다 더 높은 주파수 영역에서 동작할 수 있으며, 신뢰성 측
면에서도 튜브소자보다 높다. 이러한 이유 때문에 1970년대 이후 초
고주파 증폭회로에서는 진행파관 증폭기에서 반도체 소자로 완전히
대체되었다.
오늘날의 반도체 소자들 중에서도 특히 HEMT 나 GaAs MESFET
소자들이 각광을 받고 있는데, 그 이유는 긴 동작수명, 낮은 동작전압,
- 1 -
높은 효율 및 경량성 등의 우수한 특성을 지니고 있고, GaAs는 화합
물의 높은 전자 이동도와 보다 높은 최대 동작주파수를 갖기 때문이
다. 이와 같이 GaAs MESFET 과 HEMT 는 폭 넓은 전력용, 저잡음
용으로 초고주파통신 응용기기에 적합한 소자이다.
본 논문에서는 GaAs MESFET 소자인 HP사의 AT F - 101362 소자
를 사용하여, 일반적인 증폭기 설계 절차에 따라 2.4GHz에서 2.52GHz
까지 대역폭이 120MHz대역의 1단의 저잡음 증폭기의 설계를 다룬다.
증폭기의 안정도 계수인 K 와 델타를 사용하여 안정도를 분석하고,
안정도 원을 이용하여 스미스차트에서 안정영역과 불안정영역을 확인
한다. 반사손실을 최소화하기 위해서는 저잡음 증폭기의 입·출력단에
정합회로를 구성하며, 정합소자로서는 인덕터와 캐패시터를 사용한다.
스미스차트에서 안정영역과 불안정영역이 존재하는 조건적 안정조
건을 향상시키기 위해 안정화 회로를 선정하고, 안정화 회로를 고려하
여 증폭기를 설계하여 무조건적 안정조건을 만족시키도록 안정화 성
능을 향상시키며, 안정도 계수인 K와 Δ를 통해 안정도를 분석하고,
안정도 원을 통하여 확인한다.
본 논문에서 시스템 설계의 타당성을 검증하기 위해서는 마이크로
웨이브 상용 시뮬레이션 툴인 Ansoft사의 Serenade를 사용한다.
본 논문의 전체적인 구성은 2장에서는 저잡음 증폭기의 이론을 다
루고, 3장에서는 앞장에서 설명한 이론들을 바탕으로 Serenade 상용
시뮬레이터를 사용하여 단계별로 저잡음 증폭기를 설계 및 타당성을
검증한다. 증폭기의 안정성을 향상시키기 위해 안정화 회로를 고려하
여 증폭기를 설계하고, 안정도를 비교 분석한다. 끝으로 4장에서는 본
논문에서 설계된 결과를 바탕으로 결론을 내리고자 한다.
- 2 -
제 2 장 저잡음 증폭기 이론
저잡음 증폭기는 안테나에서 수신한 작은 신호를 증폭시켜서 주파수 변환
기로 넘겨주는 역할을 한다. 따라서 낮은 잡음과 입력 정현파 비가 요구된
다. 또한 주파수 혼합기의 좋지 않은 잡음 특성 때문에 전체 수신파의 잡음
특성이 나빠지는 것을 막기 위해서 충분히 이득을 가져야 한다.
이러한 저잡음 증폭기의 특성을 이해하고 이를 설계에 이용할 수 있어야
한다.
2 .1 이 득 방 정 식
증폭기는 입력단에 인가되는 신호영역을 가능한 왜곡없이 증폭하여 부하
에 최대의 전력을 공급할 수 있어야 한다.
그림 2.1은 소스로부터의 전력이 부하로 전달되는 일반적인 증폭기 구성도
이고, P in c은 소스에서 입력정합 회로로 전달되는 전력을 나타내며, P L 은
출력정합 회로에서 부하로 전달되는 전력을 나타낸다. 그림 2.2은 다양한 전
력이득을 이해하기 위하여 소스와 부하가 정합이 되었다고 가정한 상태에서
신호 흐름도를 나타낸다.
그림 2.1 일반적인 증폭기 구성도
Fig 2.1 T he schema of generic an amplifier sy stem
- 3 -
(a ) 1단 증폭기의 간략화된 도식
(b) 신호흐름도
그림 2.2 소스와 부하가 연결된 1단 증폭기
Fig 2.2 T he single stage amplifier connected with source and load
- 4 -
bs =Z o
Z s + ZoV s = b1
' - a 1'
S = b1' ( 1 - in S ) (2- 1)
입력 전력파는 b1 '과 관계가 있고, 식 (2- 2)로 나타낼 수 있다.
P in c =| b1
' |2
2= 1
2| bs |
2
| 1 - in S |(2- 2)
실제적인 입력 전력 P in c은 증폭기의 입력단에서 입력 전력파와 반사 전력
파로 구성된다. 그러므로 입력 반사계수 in 은 식 (2- 3)과 같이 된다.
P in = P in c ( 1 - | in |2 ) = 12
| bs |2
| 1 - in S |2 ( 1 - | in |2) (2- 3)
여기서 입력 임피던스가 공액 복소수로 정합되었거나( Z in = Z S* ), 입력
반사계수가 공액 복소수로 정합되었다면( in = s* ) 최대 전력이 전달된다.
최대 전력 전달 조건하에서 가용 전력(available power ), P A 은
P A = P in |in = s * = 1
2| b s | 2
| 1 - in s | 2 |in = s * ( 1 - | in | 2) = 1
2| bs | 2
1 - | s | 2 (2- 4)
이 되며, in = 0인 경우 식 (2- 2)와 식 (2- 4)로부터 식 (2- 5)와 같이 된다.
P in c =| bs |
2
2이 된다. (2- 5)
변환(transducer ) 전력 이득 G T는 소스와 부하 사이의 증폭기 이득으로
다음과 같이 주어진다.
- 5 -
G T =P L
P A V S
P L = 12
| b2 |2· ( 1 - | L |2) 를 가지고 식 (2- 6)을 얻는다.
G T =P L
P A V S=
| b2 |2
| bs |2 ( 1 - | L |2) ( 1 - | S |2) (2- 6)
그림 2.2로부터
b2 =S 21a 1
1 - S 22 L(2- 7)
bs = [ 1 - ( S 11 +S 2 1S 12 L
1 - S 22 L) S ]a 1 (2- 8)
이 되고, b2/ b S의 비는 식 (2- 9)와 같이 된다.
b2
bs=
S 2 1
( 1 - S 11 S ) ( 1 - S 22 L ) - S 2 1S 12 L S(2- 9)
식 (2- 9)를 식 (2- 6)에 대입하여 풀면 식 (2- 10)과 같이 된다.
G T =( 1 - | L |2) | S 2 1 |2( 1 - | S |2)
| ( 1 - S 11 S ) ( 1 - S 22 L ) - S 2 1S 12 L S |2 (2- 10)
입력 반사계수( in )와 출력 반사계수( ou t )는
in = S 11 +S 21 S 12 L
1 - S 22 L(2- 11)
- 6 -
ou t = S 22 +S 12 S 2 1 S
1 - S 11 S(2- 12)
이 되고, 식 (2- 10)과 식 (2- 11)로부터 변환 전력 이득은 식 (2- 13)과 같이
되며,
G T =( 1 - | L | 2) | S 21 | 2 ( 1 - | S | 2)
| 1 - S in | 2 | 1 - S 22 L | 2 (2- 13)
식 (2- 10)과 식 (2- 12)로부터 식 (2- 14)와 같이 된다.
G T =( 1 - | L | 2 ) | S 21 | 2 ( 1 - | S | 2 )
| 1 - L ou t |2 | 1 - S 11 S | 2 (2- 14)
일반적으로 전력 이득의 정의는 반사계수( ) 및 산란계수(S )의 관계식으
로 나타내며, 가용전력이득 G A , 동작전력이득 G P , 변환전력이득 G T 로
구분하여 정의할 수 있다.
G T =P L
P A V S(2- 15)
G P =P L
P IN(2- 16)
G A =P A VN
P A V S(2- 17)
여기서
P IN : 회로망의 입력 전력
P A V S : 전원으로 부터의 이용 가능한 전력
P A VN : 회로망으로 부터의 이용 가능한 전력
P L : 부하에 전달되는 전력
- 7 -
변환 전력 이득에서 유도한 방법으로 신호 흐름도를 이용하여 나머지 동
작 전력 이득과 가용 전력 이득을 유사한 방법을 이용해서 구할 수 있다.
G P =( 1 - | L | 2) | S 2 1 | 2
( 1 - | in | 2) | 1 - S 22 L | 2 (2- 18)
G A =| S 2 | 2( 1 - | S | 2)
( 1 - | ou t |)2 | 1 - S 11 S | 2 (2- 19)
윗 식에서 G T ≤ GP 그리고 G T ≤ GA 인 관계가 성립한다.
증폭기가 단방향 특성인, S 12 = 0을 갖는다고 가정하면, 단방향 변환 전달
이득은 다음과 같이 주어진다.
G T U =( 1 - | L | 2) | S 2 1 | 2( 1 - | S | 2)
| 1 - L S 22 | 2 | 1 - S 11 S | 2 (2- 20)
여기서 각각의 이득은
G S =1 - | S | 2
| 1 - S 11 S | 2 (2- 21)
G O = | S 2 1 | 2 (2- 22)
G L =1 - | L | 2
| 1 - S 22 L | 2 (2- 23)
이며, S 와 L 이 각각 증폭기의 신호원과 부하 임피던스에 공액정합인
- 8 -
s = S 11 *, L = S 22 *을 만족할때 증폭기의 단방향 전달 전력 이득이 최
대가 되며, 이때 최대 단방향 전력 전달 이득은 식 (2- 24)와 같다.
G T U , m ax = G S , m ax · G O· G L , m ax
= 11 - | S 11 | 2 | S 2 1 | 2 1
1 - | S 22 | 2 (2- 24)
- 9 -
2 .2 증 폭 기의 안 정도 및 이 득 결정
초고주파 증폭기 설계에 있어서 발진으로 인한 오동작을 막고 안정된 증폭기
동작을 위하여 안정도는 매우 중요하다. 안정성은 산란계수나 정합회로망
그리고 종단 조건으로 결정된다. 부성저항으로 인해 | L | 과 | ou t | 이 1
보다 크게 되는 경우 발진이 일어난다. 따라서 이러한 영역을 피해서 증폭기
를 정합해 주어야 한다.
2 .2 .1 입력 및 출력 반사계수에 따른 안정영역 결정
그림 2.3은 2포트 회로망에서의 임피던스 및 반사계수를 나타낸 그림으로 임
의의 입·출력 임피던스 Z S , Z L 에 대하여 식 (2- 25)를 만족하면, 주어진
주파수에 대하여 무조건 안정(unconditionally stable)하다고 할 수 있다.
Re [ Z in ], Re [ Z ou t ] > 0 (2- 25)
식 (2- 25)은 다시 식 (2- 26)과 같이 쓸 수 있다.
그림 2.3 2포트 회로망에서의 임피던스 및 반사계수
Fig 2.3 T he impedences and reflection coefficient s of tw o- port netw ork
- 10 -
출력단에서 증폭기가 안정할 조건은
| in | < 1, | ou t | < 1 for | S 11 | < 1, | S 22 | < 1 (2- 26)
이고, | in |과 | ou t |을 산란 계수와 부하 및 신호원 반사계수로 표현하면
| in | = | S 11 +S 12 S 2 1 L
1 - S 22 S |< 1 (2- 27)
| ou t | = | S 22 +S 12 S 2 1 S
1 - S 22 S |< 1 (2- 28)
여기서 S 와 L 을 각각 능동 소자에서 소스와 부하를 바라봤을 때의
반사계수이고, | in | 과 | ou t | 은 소스와 부하에서 능동소자를 바라봤을 때
의 반사계수이다.
S 와 L 의 평면에서 식 (2- 26)을 만족하는 S 와 L 에 대하여 식
(2- 27)와 식 (2- 28)을 만족하는 무조건 안정한 경우가 된다.
즉, S 와 L 평면 위에 나타난 스미스 차트의 단위 원 내부의 모든 점이
식 (2- 27)와 식 (2- 28)을 만족하면 무조건 안정한 상태이고, 그렇지 않으면
잠재적으로 불안정한 상태이다. 즉 | in | = 1, | ou t| = 1을 경계로 하여 안
정영역과 불안정한 영역을 구분할 수 있다.
식 (2- 27)와 식 (2- 28)을 정의하면 다음과 같은 2개의 원의 방정식을 얻을
수 있다.
| L -( S 22 - S *
11)*
| S 22 | 2 - | | 2 |= | S 12 S 21
| S 22 | 2 - | | 2 | (2- 29)
- 11 -
| S -( S 11 - S *
22) *
| S 11 | 2 - | | 2 |= | S 12 S 2 1
| S 11 | 2 - | | 2 | (2- 30)
여기서, = S 11 S 22 - S 12 S 2 1 이다.
식 (2- 29)와 식 (2- 30)에 의한 원을 안정도 원이라고 하며, | in | = 1 에
해당하는 L 의 출력 안정도 원은 식 (2- 31)과 식 (2- 32) 같이 원의 반경과
중심으로 나타낸다.
L = | S 12 S 21
| S 22 | 2 - | | 2 | (반경) (2- 31)
C L = | ( S 22 - S *11)
*
| S 22 | 2 - | | 2 | (중심) (2- 32)
| ou t|=1 에 해당하는 S 의 입력 안정도 원은 식 (2- 33)과 식 (2- 34) 같
이 원의 반경과 중심으로 나타낸다.
S = | S 12 S 2 1
| S 11 | 2 - | | 2 | (반경) (2- 33)
C S = | ( S 11 - S *22) *
| S 11 | 2 - | | 2 | (중심) (2- 34)
여기서 C S = S 11 - S *22
C L = S 22 - S *11
이며, r L 과 C L 은 출력 안정원의 반경과 중심을 나타내고, r S 와
C S 는 각각 입력 안정원의 반경과 중심을 나타내며, 위 첨자 *는 복소 공액을
표시한다.
안정도 원은 안정영역과 불안정 영역의 경계를 나타내는 식이므로 안정조
건을 이용하여 안정한 영역이 어느 영역인지를 판별할 필요가 있다.
단일 주파수에서 안정 영역은 그림 2.4와 그림 2.5과 같으며 설계 주파수
가커지면 안정도원이 움직이므로 그만큼 안정영역은 줄어들게 된다.
- 12 -
(a) Shaded region is stable, b) Stable region excludes the origin ,
since | S 11 | < 1 L = 0, since | S 11 | >1
그림 2.4 안정영역과 불안정영역을 나타내는 출력안정도원
Fig 2.4 T he Output stability circles denoting stable and unstable regions
(a ) | S 22 | < 1 (b ) | S 22 | > 1
그림 2.5 안정영역과 불안정영역을 나타내는 입력안정도원
Fig 2.5 T he Input stability circles denoting stable and unstable regions
- 13 -
그림 2.4의 안정 영역은 수식적으로 표현하면 다음과 같이된다.
| | C L | - r L | > 1 ( | S 11 | < 1 인 경우) (2- 35)
| | C S | - r S | > 1 ( | S 22 | < 1 인 경우) (2- 36)
만약 설계자가 | in |과 | ou t | 이 1보다 큰 영역에서 | L | 과 | S | 을 결
정했다고 하더라도 전체 입력과 전체 출력 저항 성분의 합이 양수이면, 증폭
기는 발진하지 않는다. 수식적으로 표현하면
R e { Z S + Z in } > 0 , R e { Z L + Z ou t } > 0 (2- 37)
와 같다. 그러나 저항성분의 추가는 잡음 지수를 악화시키기 때문에 협대역
에서는 바람직하지 않다.
지금까지 회로 상에서 나타나는 소신호 S - 파라미터를 이용해 안정도를 판
별했지만 다른 방법으로 회로가 나타내는 안정도에 대한 특성들을 안정도
계수와 같이 수식적으로 표현할 수 있는데, 여기서는 안정도 계수를 이용한
몇 가지 방법들에 대해 알아보겠다.
회로가 무조건 안정상태에 있으려면 식 (2- 26)에서 식 (2- 28)까지의 조건
을 만족해야 하며, 이를 K 계수를 이용해 나타낼 수 있는데 K의 정의는 다
음과 같다.
K =1 - | S 11 | 2 - | S 22 | 2 + | | 2
2 | S 12 S 21 |(2- 38)
무조건 안정한 경우, K> 1 와 | | < 1 인 경우를 동시에 만족해야 하며 그
렇지 못한 경우 조건 안정이 된다. 이때
- 14 -
B 1 = 1 + | S 11 | 2 - | S 22 | 2 - | | 2 (2- 39)
로 정의되는 B 1를 이용하는 경우도 있으며, 무조건 안정할 조건은 K> 1와
B 1 > 0 인 경우가 모두 만족되어야 한다. 이 두 경우를 모두 만족시키지 못
할 때 조건 안정이 된다.
이보다 개선된 실용적인 형태의 µ - factor를 이용하는 방법이 있으며,
µ - factor에 대한 정의는 다음과 같다.
µ =1 - | S 22 | 2
| S 11 - ( S *22) |+ | S 2 1 S 12 |
(2- 40)
K- factor와는 달리 µ- factor는 한가지 경우만을 고려해서 판별할 수 있으며,
µ > 1 인 경우 무조건 안정하고, 값이 더 클수록 더 나은 안정도를 가지고
있다고 할 수 있다.
2 .2 .2 일정 이득원
| S 11 |과 | S 22 |이 1보다 작거나 같다면, 입력과 출력이 S = S *11과
L = S *22 일 때 G T Um ax는 최대 전력 이득이 되고,
G S , m ax = 11 - | S 11 | 2 (2- 41)
G L , m ax = 11 - | S 22 | 2 (2- 42)
G S , G L 의 최대값에 대해 정규화하면,
- 15 -
g s =G S
G S , m ax= 1 - | s | 2
| 1 - S 11 s | 2 ( 1 - | S 11 | 2) (2- 43)
g L =G L
G L , m ax=
1 - | L | 2
| 1 - S 22 L | 2 ( 1 - | S 22 | 2) (2- 44)
정규화된 이득 계수의 일반적인 표현 식 (2- 45)와 같이 정의할 수 있다.
g i =G i
G i , m ax= G i ( 1 - | S ii |
2)
=1 - | i |
2
| 1 - S ii i |2 ( 1 - | S i i |
2) (2- 45)
g i는 | i |=1 일 때 g i =0 가 되어 최소값을 갖고, | i |=0 일 때 g i =1
가 되어 최대값을 갖기 때문에 g i는 0 g i 1 의 범위을 갖는다.
주어진 i에서의 g i를 구하기 위해서 i를 다음과 같다고 가정하면,
i = U i + j V i, S i i = A ii + j B ii
식 (2- 45)는 아래의 식 (2- 46)과 같이 원의 방정식으로 정리할 수 있다.
[U i -g i A ii
1 - | S ii |2 ( 1 - g i) ]
2
+ [ V i +g i B ii
1 - | S ii |2 ( 1 - g i) ]
2
= [ 1 - g i( 1 - | i i |)2
1 - | S ii |2 ( 1 - g i) ]
2
(2- 46)
그림 2.6는 일정 이득원을 나타내는 것이다.
- 16 -
그림 2.6 스미스 도표상의 일정 이득원
Fig 2.6 Constant - gain circle on the Smith chart
이원의 중심은 식 (2- 47)와 같다.
U C =g i A ii
1 - | S ii |2( 1 - g i)
, V C =- g i B i i
1 - | S ii |2 ( 1 - g i)
(2- 47)
반지름은 식 (2- 48)과 같다.
R i =1 - g i( 1 - | S i i |
2)
1 - | S ii |2 ( 1 - g i)
(2- 48)
스미스 도표의 중심과 일정 이득원 중심 사이의 거리 d i는
d i = U 2c + V 2
c =g i | S i i |
1 - | S ii |2 ( 1 - g i)
(2- 49)
이고, U i와 이루는 각 α i는
- 17 -
t an α i =V C
U C또는 α i = t an - 1 - B ii
A ii(2- 50)
가 된다. g s ( g L ) 이 최대값을 가질 때, 반경 r s ( r L )이 0 이 되므로
일정 이득원, S *ii (단 ii=1,2)의 한 점으로 줄어든다. 또한 0 dB의 이득원은
항상 스미스 도표의 중심을 통과한다. 이러한 결과들을 이용해서 입력과 출
력측에 대한 일정 이득원의 집단을 그릴 수 있다. 이러한 원을 따라서 신호
반사계수와 부하 반사계수를 설정할 수 있기 때문에 반사계수의 선택은 유
일하지 않다.
그러나 스미스 도표의 중심에서 가까운 곳에 반사계수를 설정하면 부정합
을 최소화할 수 있기 때문에 스미스 차트의 중심 부근에서 반사계수를 결정
하는 것이 좋다.
2 .2 .3 단방향 이득 지수
증폭기의 단방향 특성을 이해하기 위해서는 근사적으로 S 12값이 0으로
가정을 하였으나, 가정으로 인한 오차를 측정하기 위해서는 변환이득( G T )와
단방향 변환이득( G T U )의 비를 알아야 한다.
식 (2- 10)과 식 (2- 18)로부터 식 (2- 51)를 얻는다.
G T
G T U= 1
|1 -S 12 S 21 L S
( 1 - S 11 S ) ( 1 - S 22 L ) |2 (2- 51)
여기서 G T≤G T U 이다.
G T U의 최대값은 입력과 출력 정합 조건인, S = S *11와 L = S *
22으로부터
- 18 -
G T
G T Um ax= 1
|1 -S 12 S 2 1 S 22
* S 11*
( 1 - ｜S 11｜2 ) ( 1 - ｜S 22｜
2 ) |2 (2- 52)
이 되고, 다시 정리하면 식 (2- 53)이 된다.
( 1 + U) - 2 G T
G T U( 1 - U) - 2 (2- 53)
여기서 U는 주파수에 의존하는 단방향 이득 지수라 하며 식 (2- 54)과 같
이 된다.
U =| S 12 | | S 2 1 | | S 22 | | S 11 |
( 1 - | S 11 |2) ( 1 - | S 22 |2)(2- 54)
단방향 증폭기가 되기 위해서는 이득 지수가 작아야 하고, 극단적으로
S 12 = 0인 경우 G T 는 G T U와 가까워지고, 오차는 결국 사라진다. 즉 U=0
이 됨을 알 수 있다.
2 .2 .4 양방향성인 경우의 최대전력 전달조건 .
양방향성의 경우 ( S 12≠ 0) 단방향성과 달리 최대전력전달 조건은
in = *S , ou t = *
L (2- 55)
이며, 식 (2- 55)은 다음과 같다.
*S = S 11 +
S 12 S 21 L
1 - S 22 L=
S 11 - L
1 - S 22 L(2- 56)
*L = S 22 +
S 12 S 2 1 S
1 - S 11 S=
S 22 - S
1 - S 11 L(2- 57)
- 19 -
이 식을 풀어 최대 전달 전력을 얻어 신호된 반사계수( M S )와 부하의 반
사계수( M L )를 구할 수 있다.
M S =B 1
2C 1- 1
2 ( B 1
C 1 )2
- 4C *
1
C 1(2- 58)
M L =B 2
2C 2- 1
2 ( B 2
C 2 )2
- 4C *
2
C 2(2- 59)
여기서 B 1 B 2 C 1 C 2 는 다음과 같다.
B 1 = 1 - | S 22 | 2 - | | 2 + | S 11 | 2
B 2 = 1 - | S 11 | 2 - | | 2 + | S 22 | 2
C 1 = S 11 - S *22
C 2 = S 22 - S *11
식 (2- 58)와 식 (2- 59)를 식 (2- 13)에 대입하면,
G T , m ax =( 1 - | M S | 2) | S 2 1 | 2( 1 - | M L | 2)
| ( 1 - S 11 M S ) ( 1 - S 22 M L ) - S 12 S 2 1 M L M S | 2
= GS GO GS
와 같은 양방향성 증폭기의 최대 전력 전달 이득을 구할 수 있다.
- 20 -
2 .3 증 폭 기의 잡 음 특성 과 최 적 잡 음 조 건 결 정
M/ W 증폭기의 전체 잡음 전압 출력은 입력에 신호를 가하지 않은 상태
에서 출력신호를 측정함으로써 알 수 있다. 이러한 전체 잡음출력은 외부에
서 인가된 잡음의 증폭분과 증폭기 내부에서 발생한 잡음의 두 가지 성분으
로 구성이 된다.
이중에서 증폭기 내부에서 발생된 잡음출력은 시스템의 SNR를 악화시키는
요인이 되며, 이 절에서 이러한 잡음 출력은 최소화하는 저잡음 설계에 대해
서 다룬다.
2 .3 .1 잡음저항의 잡음모델
그림 2.7 잡음저항의 모델
Fig 2.7 T he model of a noisy resistor
그림 2.7은 잡음이 있는 저항 R N 과 0°K 에서 잡음이 없는 이상적인 저
항 R N o을 뜻하고, 잡음 전압 V n , r m s가 소스 전원으로 본다. R N 은 잡음
저항으로서 이 저항 안에서 전하가 열에너지의 자극에 의한 불규칙한 교란
운동을 하여 잡음을 발생시킨다고 가정한다. 이 가정을 이용해서 그림 2.7를
그림 2.8와 같이 등가 회로로 바꿀 수 있다.
- 2 1 -
그림 2.8 가용 잡음 전력
Fig 2.8 An Available noise pow er
잡음 저항으로 인한 잡음 저항의 신호치 V n ,r m s을 플랭크의 흑체 반사 법
칙에 의해 식 (2- 60)과 같이 나타낸다
V n ,r m s =4hf B R
e hf / K T - 1(2- 60)
여기서 플랭크 상수 (Plank ' s constant ) h=6.626 × 10 - 34 [J - sec]
볼츠만 상수 (Boltzmann ' s constant ) K =1.380 × 10 - 23 [J/ K]
켈빈 온도 T [K]
시스템의 대역폭은 B [Hz]
대역폭의 중심 주파수 f [Hz]
저항 R [ ]
통상 hf < <K T 이므로 테일러 시리즈 표현을 사용하면
e hf / K T - 1 hfK T
(2- 61)
- 22 -
이 된다.
(식 2- 60)은 아래와 같이 간단히 나타낼 수 있다.
V n ,r m = 4K TB R N (2- 62)
잡음 저항으로 인한 최대 가용 잡음 전력 P N 은 식 (2- 63)이 된다.
P N = ( V n , r m s
2R N )2
R N =V 2
n , r m s
4R N= K TB (2- 63)
2 .3 .2 등가 잡음 온도
잡음 전력은 등가 잡음 온도( T e )에 의해 열 잡음 소스로 모델화 할 수
있다. 등가 잡음 온도는 식(2- 64)과 같이 정의되며, 그림 2.9은 잡음원과 등
가 회로를 나타내었다.
그림 2.9 잡음원과 등가회로
Fig 2.9 A noise source and it ' s equivalent circuit
- 23 -
T e =P S
K B(2- 64)
그림 2.10에서 잡음이 있는 증폭기는 등가 잡음 온도에서 입력 저항이 있
고, 잡음이 없는 증폭기에 의해 그림 2.11와 같이 모델화 할 수 있다.
그림 2.10 잡음이 있는 증폭기
Fig 2.10 A noisy amplifier
그림 2.11 잡음 증폭기의 등가 모델
Fig 2.11 T he equivalent model of a noisy amplifier
- 24 -
그림 2.11에서 입력단에서 언급된 증폭기의 등가 잡음 온도 T e는
T e =P n
GA K B(2- 65)
이 되며, 소스 저항(R )은 물리적 온도에서 0도보다 크기 때문에 결과적으
로 연결된 등가 잡음 저항, T e ′은 식(2- 66)와 같이 된다.
T e ′= T e + T S (2- 66)
증폭기의 입력단에서 잡음 전력을 P N i (=K T S B )라 하고, 증폭된 입력 열
잡음 전력에 의한 전체적인 출력 잡음 전력은 GA P N i가 된다. 여기서 증폭
기에서 발생된 잡음 전력 P n 은 선형성으로 중첩의 원리를 적용하면, 식
(2- 67)와 같이 된다. 그림2.12은 전체적인 출력 잡음 전력과 등가 회로를
나타낸다.
P N o , to t = GA P N i + P n = GA K B ( T S + T e)
= GA K B T e ′ (2- 67)
그림 2.12 전체 출력 잡음 전력과 등가회로
Fig 2.12 T he total output noise pow er and it ' s equivalent circuit
- 25 -
즉, 증폭기 자체에서 발생되는 잡음은 입력돤에 저항과 잡음이 없는 증폭
기로 가정하여, 동일한 잡음 전력을 유도할 수 있다.
2 .3 .3 잡음 지수
M/ W 증폭기를 설계할 때 중요하게 고려해야할 사항중 하나가 바로 잡음
지수이다. 잡음 지수는 입력측의 SNR 과 출력측 SNR 의 비로 정의하며,
그림 2.13은 전력 흐름을 나타낸다.
그림 2.13 잡음지수 가정을 위한 일반적인 모델
Fig 2.13 T he generic model for noise figure computation
잡음지수는 입력과 출력 단자에서 신호 대 잡음의 비로 나타내므로
F =P 1 / P n 1
P 2 / P n 2=
P n 2 / P 2
P n 1 / P 1(2- 68)
P 2 = G A P 1 , P n 2 = G A P n 1 + P n i (2- 69)
- 26 -
(식 2- 68)는 아래와 같이 다시 정리할 수 있다.
F = 1 +P n i
G A P n 1(2- 70)
P n i 는 증폭기 안에서 발생되는 잡음 전력이다.
그림 2.14 종속 증폭기 잡음 모델
Fig 2.14 Noise model of the cascaded amplifier
그림 2.14는 종속 증폭기의 잡음 모델로서 2번째 증폭기 출력단에서 잡음
출력은
P n 3 = G A 2 ( G A 1 P n 1 + P n i1 ) + P n i2 (2- 71)
이며, 전체 잡음 지수는
F to t =P n3
P n 1 G A 1 G A 2= 1 +
P n i1
P n 1 G A 1+
P n i2
P n 1 G A 1 G A 2(2- 72)
이며, 첫째단 증폭기의 잡음 지수 F 1 과 다음단 증폭기의 잡음지수 F 2는
- 27 -
F 1 = 1 +P n i1
P n 1 G A 1
F 2 = 1 +P n i2
P n 1 G A 2
F K = 1 +P n ik
P n K G A K
이므로, (식 2- 72) 를 다음과 같이 간략화 할 수 있다.
F = F 1 +F 2 - 1
G A 1(2- 73)
여러 개의 다단 네트워크인 경우에는
F tot = F 1 +F 2 - 1
G A 1+
F 3 - 1G A 1 G A 2
+ . . . . +F k - 1
G A 1 G A 2 . . . G A ( k - 1)(2- 74)
와 같이 표현할 수 있다.
식 (2- 73)에서 알 수 있는 것은 두 번째 증폭기가 잡음지수가 첫 번째 증
폭기의 이득으로 나뉘기 때문에 전체 잡음지수에서 첫 번째 증폭기에 의한
잡음지수가 차지하는 부분이 크다는 것이다. 따라서 수신기의 감도가 전체
증폭기의 잡음지수에 크게 영향을 받는다는 것을 알 수 있다.
2 .3 .4 일정 잡음 지수원
증폭기의 잡음지수는 식 (2- 75)와 같이 주어진다. 여기서 Y S (= G S＋
j B S )는 트랜지스터의 소스 어드미턴스이고, Y op t 는 최저 잡음 지수를 초
래하는 최적 소스 어드미턴스, F m in 은 Y s = Y op t 일때의 최저 잡음 지
수, R N 은 등가 잡음 저항, G S 는 소스어드미턴스의 실수 부분이다.
- 28 -
F = F m in +R N
G S| Y s - Y op t |
2 (2- 75)
Y s 와 Y op t 를 반사계수로 나타내면
Y s = Y o
1 - S
1 + S(2- 76)
Y op t = Y o
1 - op t
1 + op t(2- 77)
S 는 소스 반사계수, op t 는 최적 반사계수를 나타낸다.
G S = Y o
( 1 - | S | 2 )
| 1 + S | 2 (2- 78)
식 (2- 75)를 소스 반사계수와 최적 반사계수로 정리하면,
F = F m in +4R n
Z o
| S - op t |2
( 1 - | S | 2) | 1 + op t |2 (2- 79)
와 같이 되며, S = op t 일 때 F = F m in 이 됨을 알 수 있다.
따라서, 입력 반사계수를 op t 로 결정하면 최소의 잡음지수를 얻을 수 있
으나 이 값은 최대 전달 전력 이득을 얻기 위한 반사계수값과는 차이가 있다.
주어진 잡음지수 F k 에 대해서 다음과 같이 잡음지수 계수 Q k 를 정
의할 수 있다. 식 (2- 79)로부터
- 29 -
| S - op t |2 = ( 1 - | S | 2) | 1 + op t |
2( F K - F m in
4R n / Z o ) (2- 80)
이 되며, 다시 식 (2- 80)로부터
Q K =| S - op t |
2
1 - | S | 2 = | 1 + op t |2( F K - F m in
4R n / Z o ) (2- 81)
이 된다.
윗 식을 정리하면, 원의 방정식을 구할 수 있고, 이 원을 일정 잡음원
(constant noise circle)이라 한다.
| S - d F K | 2 = ( SR - d R
F K) 2 + ( S
I - d IF K )
2= r 2
F K(2- 82)
일정 잡음원의 중심과 반경은 다음과 같다.
d F K= d R
F K+ j d I
F K= op t
1 + Q k(2- 83)
r F K=
( 1 - | op t |2) Q k + Q 2
k
1 + Q k(2- 84)
만일 F k = F m in 이라면 원의 중심은 최적 반사계수가 되고, 반경 r F K= 0
이 된다.
그림 2.15을 보면, 모든 일정 잡음원은 중심이 원점으로부터 op t 점까지
선을 따라 움직이며, 잡음지수가 클수록 원의 중심 d F K는 원점으로 더 가
까워지고, 반경 r F K은 더 커진다.
- 30 -
그림 2. 15 Γ op t 벡터에 위치한 잡음 지수원
Fig 2. 15 T he noise figure circles located on the Γ op t vector
- 3 1 -
제 3 장 저잡음 증폭기의 설계 및 분석
3 .1 증 폭 기 설 계 절 차
일반적으로 증폭기의 설계 절차에 대한 흐름도를 구성해 보면 그림 3.1과
같다. 본 논문에서는 이와 같은 설계 절차에 근거하여 요구되는 사양을 만
족시키는 저잡음 증폭기를 설계하였다.
그림 3.1 일반적인 초고주파 증폭기의 설계 절차
Fig 3.1 T he typical procedure of the microw ave amplifier design
- 32 -
증폭기의 사양 분석
적절한 트랜지스터 선정
선정된 트랜지스터의 특성 분석
안정도 분석
증폭기 회로 구성 결정
최적 증폭기의 설계
입·출력 정합회로 설계
증폭기 특성 분석
바이어스 회로 설계
증폭기 설계 절차 중에서도 필수적이며 중요한 구성단계는 능동소자(트랜
지스터)의 선택, 회로구성도의 선택과 실제 증폭기를 구현하는데 쓰일 구현
기법의 선택을 들 수 있는데, 이는 각각 설계 단계에서 독립적으로 고려하기
보다는 최적의 해를 얻기 위해서, 시뮬레이션과 과정과 최적화 과정이 상호
반복적으로 수행되어져야만 한다.
- 33 -
3 .2 설계 대상 증폭기 사양 분석 및 트랜지스터 선정
3 .2 .1 증폭기 사양 분석
설계를 시작함에 있어 먼저 설계하고자 하는 사양을 고려하여야 한다. 이
는 설계의 목표가 되며, 구현 가능성을 판단하여 적용하고자 하는 용도에 맞
게 정해져야 한다. 본 논문에서 설계하고자하는 저잡음 증폭기의 주파수는
2.4GHz에서 2.52GHz까지 대역에서 이득은 13dB이상 및 잡음은 1.5dB이하를
가지며, 입·출력 정재파비는 3 : 1이하가 되도록 반사손실을 줄이고, 무조건
안정성 회로가 되도록 설계하고자 한다.
표 3.1 증폭기의 설계 사양
T able 3.1 T he design specification of an amplifier
구 분 설계 목표값
중심 주파수 2.45GHz
주파수 대역폭 2.4∼2.52GHz
잡음지수 1.5dB 이하
이득 13dB 이상
안정성 무조건 안정(K> 1, Δ< 1)
입·출력 정재파비 3 : 1 이하
이득 평탄도 ±0.5dB
3 .2 .2 적절한 트랜지스터 선정 및 특성
본 논문의 회로설계에 사용할 능동소자는 설계 주파수 대역에 해당되어야
하며, 불완전한 정합으로 인한 잡음특성의 증가와 이득의 손실등을 고려하여
선택하여야 한다. 이러한 기준에 의거 2GHz에서 6GHz 대역까지 적절하게
- 34 -
동작하는 HP사의 GaA s MESFET 소자인 AT F - 101362 소자를 선택하였으
며, 이 능동소자는 표 3.2와 같은 산란계수와 표 3.3과 같은 전기적인 특성을
가지고 있다.[13 ]
표 3.2 GaAs MESFET AT F - 101362 소자의 산란계수
T able 3.2 T he S - parameter of GaAs MESFET , AT F - 101362
FngS11 S21 S 12 S22
Mag . Ang dB Mag Ang . dB Mag Ang . Mag Ang .
0.5 .98 - 18 14.5 5.32 163 - 34.0 .020 78 .35 - 9
1.0 .93 - 33 14.3 5.19 147 - 28.4 .038 67 .36 - 19
2.0 .79 - 66 13.3 4.64 113 - 22.6 .074 59 .30 - 31
3.0 .64 - 94 12.2 4.07 87 - 14.2 .110 44 .27 - 42
4.0 .54 - 120 11.1 3.60 61 - 17.3 .137 31 .22 - 49
5.0 .47 - 155 10.1 3.20 37 - 15.5 .167 13 .16 - 54
6.0 .45 162 9.2 2.88 13 - 14.3 .193. - 2 .08 - 17
7.0 .50 120 8.0 2.51 - 10 - 13.9 .203 - 19 .16 45
8.0 .60 87 6.4 2.09 - 32 - 13.6 .210 - 36 .32 48
9.0 .68 61 4.9 1.75 - 51 - 13.6 .209 - 46 .44 38
10.0 .73 42 3.6 1.52 - 66 - 13.7 .207 - 58 .51 34
표3.3 AT F - 101362 소자의 전기적 특성
T able 3.3 T he electrical characteristics of AT F - 101362
특 성 측 정 조 건 단 위특 성 치
MIN . T YP . MAX .
NF
V DS =2V , IDS =25mA f =2GHz
4GHz
6GHz
dB ·
0.5
0.7
0.9
0.8
GA
V DS =2V , IDS =25m A f=2GH z
4GHz
6GH z
dB 10.0
15
13.0
11.0
·
IDS S VDS =2V , V GS=0V m A 70 130 180
gm VDS =2V , V GS=0V m S 70 140 ·
P 1dB V DS =4V , IDS =70mA , f=4.0GHz dBm · 20 ·
Vp VDS =2V , IDS =1m A V - 4.0 - 1.3 - 0.5
- 35 -
3 .3 바이 어 스 회 로 설 계
능동소자가 사용되는 회로를 설계할 때에는 먼저 그 능동소자를 구동할
바이어스 회로를 설계해야 하며, 바이어스 회로를 설계할 때에는 설계 의도
에 맞게 구동점을 선택해야만 한다. 따라서 본 논문에서 저잡용 증폭기의
사양에 알맞는 저전압, 저전류의 구동점으로 선택하였다. 소자의 소비전력
을 낮추고 적합한 크기인 소형화에 초점을 맞추기 위해 바이어스를 구성하
고 있는 소자의 개수도 가능한한 최소로 줄였고, 구조 또한 간단하게 설계하
였다. 그 결과 설계한 바이어스 회로는 그림 3.2와 같이 구성되며, 그림 3.3
은 바이어스 주파수의 특성을 나타내었다.
그림 3.2 설계한 바이어스 회로
Fig 3.2 A bias circuit designed
- 36 -
그림 3.3 바이어스 주파수 특성
Fig 3.3 T he frequency characteristic of a bias circuit
- 37 -
3 .4 증 폭 기의 안 정 도 분 석
3 .4 .1 안정도 분석
선택된 능동소자를 사용하여 바이어스 회로를 설계한 다음에 해야 할 일
은 설계 주파수 대역에서 안정성의 유무를 확인해야 한다. 안정도를 확인하
는 이론적인 방법으로는 μ파라미터를 사용하는 방법과 K- Δ 파라미터를
사용하는 방법이 있으나, 여기서는 K-Δ 파라미터를 사용하여 확인할 수 있다.
가 . K , Δ 분 석
2장에서 설명한 안정도 계수 K- Δ파라미터를 가지고 증폭기의 안정성을
확인하기 위해 식(2- 38)에 주파수 2.45GHz에서의 산란계수를 대입한다.
K =1 - | S 11 | 2 - | S 22 | 2 + | | 2
2 | S 12 S 21 |(2- 38)
여기서 = S 11 S 22 - S 12 S 21 이다.
이론적으로 계산한 안정도 계수 결과값 K와 는 각각 0.743 와 1.326 으
로 K< 1 와 > 1 의 조건적인 안정성을 보여준다. 그림 3.6은 조건적인 안
정성 결과를 보여주는 시뮬레이션 그래프로서 이론값과 거의 일치함을 확인
할 수 있다. 안정성을 향상시키기 위해서는 안정화 회로를 추가할 필요가
있으며, 3.5절에서는 안정화 회로를 고려한 증폭기 설계를 다루었다.
나 . 안정 도 원 을 이 용한 분석
안정조건을 확인하는데 이용되는 안정도 판별원의 방정식은 식 (2- 35)
와 식 (2- 36)으로 나타낸다.
｜｜C L ｜ - r L ｜ > 1, ｜ S 11｜ < 1 (2- 35)
- 38 -
｜｜C S｜ - r S｜ > 1, ｜ S 22｜ < 1 (2- 36)
여기서 C L 과 r L 은 Γ L 평면상의 출력 안정도 원의 중심점과 반경을 의
미하며, C S와 r S은 Γ S 평면상의 입력 안정도원의 중심점과 반경을 나타난
다. 각각의 식은 2장의 2.2.1에서의 식 (2- 31)부터 식 (2- 34)까지이며, 이 식
들을 사용하여 안정도 판별원을 스미스 차트상에 표시하면, 무조건 안정한
경우는 안정화 판별원이 스미스 차트밖에 위치한다. 그러나 ｜ S 11｜ > 1,
｜ S 22｜ > 1인 경우에는 반대로 안정한 영역이 스미스 차트 내부로 들어온
다.
본 논문에 사용된 AT F - 101362 소자의 S 11와 S 22의 크기가 각각 0.73과
0.28로 ｜ S 11｜ < 1 와 ｜ S 22｜ < 1 인 경우로서, 식 (2- 31)부터 식 (2- 34)
까지의 식들을 사용하여 안정도 원의 중심점과 반경 계산값은 아래 표 3.4와
같다.
표 3.4 AT F - 101362 소자의 안정도 원의 중심점과 반경
T able 3.4 T he center and radius of stability circle in the AT F - 101362
구 분
입력 안정도 원 출력 안정도 원
γ S (반경) C S (중심) γ L (반경) C L (중심)
계산값 1.23 2.08 3.12 0.316
표 3.4에서의 계산값은 안정도 판별원 식 (2- 36)에는 만족하지 않음을 알
수 있으며, 이 경우 불안정한 영역에 해당된다. 그림 3.4는 AT F - 101362 소
자의 스미스 차트에서 안정도 원을 시뮬레이션 그림를 통해 나타냈다.
- 39 -
그림 3.4 AT F - 101362 소자의 안정도 원
Fig 3.4 T he stability circles of an AT F - 101362 element
그림 3.4에서 입·출력 안정도 원이 스미스 차트 내부로 들어온다. 이
는 안정도 원을 경계로 하여 안정영역과 불안정영역을 나타내며 결국 조건
부 안정함을 알 수 있다. 출력 안정도 원인 경우에는 ｜ S 11｜< 1인 경우(본
논문의 AT F - 101362 소자)에는 | O U T |=1인 원 외부와 스미스 차트 내부와
겹치는 부분이 안정영역이고, 반대영역이 불안정한 영역이다.
만약 ｜ S 11｜> 1인 경우라면 반대로 | O U T |=1인 원 내부와 스미스 차트
내부와 겹치는 부분이 안정영역이다.
입력 안정도 원인 경우 ｜ S 22｜ < 1인 경우(본 논문의 AT F - 101362)에는
| O U T |=1인 원 외부와 스미스 차트 내부와 겹치는 부분이 안정영역이고, 반
대영역이 불안정한 영역이다.
만약 ｜ S 22｜ > 1인 경우에는 | O U T |=1인 원 내부와 스미스 차트 내부
와 겹치는 부분이 안정한 영역이다.
- 40 -
3 .4 .2 이론적인 방법에 의한 증폭기 설계
1단 저잡음 증폭기를 설계하는데 있어서 정합회로는 매우 중요하다. 그
이유는 바이어스 회로를 적절하게 설계하였다 하더라도 입·출력 정합회로
가 알맞게 설계되지 않는다면, 잡음 특성과 이득 특성은 그 만큼 나빠지기
때문이다. 1단 저잡음 증폭기를 설계한다면, 입력단의 정합회로는 최소 잡
음 지수 정합을 위해서 S op t에 정합시키고, 출력단은 최대 이득을 얻기 위해
서 공액 복소 정합으로 회로를 설계한다.
가 . 입력 정합 회로 설계
그림 3.5는 입력 정합회로 설계를 나타낸다. 우선 본 논문에서 사용된
AT F - 101362소자를 이용해 각 포트 입력단을 만들고 접지시킨후 주파수
범위 2.4GHz 에서 2.52GHz 까지를 지정해 준다.
극좌표계( S 11 )에서 입력 정합을 들어가면 입력포트는 50Ω, 즉 특성 임
피던스가 1이므로 스미스 차트의 중심점으로부터 잡음지수와 이득원이 소스
영역 안정원과 부하 영역 안정원이 같이 가리키는 범위 내에서 서로 교차하
도록 하여 입력측 정합회로를 얻는다.
설계 주파수대역에서 중심주파수인 2.45GHz의 소스와 부하의 반사계수는
2장의 식 (2- 58)과 식 (2- 59)를 사용하여 계산하였으며 그 결과값은 표 3.5
에 정리하였다.
M S =B 1
2C 1- 1
2 ( B 1
C 1 )2
- 4C *
1
C 1(2- 58)
M L =B 2
2C 2- 1
2 ( B 2
C 2 )2
- 4C *
2
C 2(2- 59)
- 4 1 -
표 3.5 소스와 부하의 반사계수
T able 3.5 T he reflection coefficents of source and load
반사계수
중심주파수
소스의 반사계수( Γ S ) 부하의 반사계수( Γ L )
크기 위상 크기 위상
2.45GHz 0.999 66.2 0.999 45.7
표 3.5의 소스 반사계수의 크기와 위상을 복소수로 나타내면 0.403+j0.915
이 되어, 스미스 차트의 오른쪽이면서 동시에 위쪽에 위치한다. 이 점을 스
미스차트의 중심점에 정합시키기 위해서 병렬 인덕터와 직렬 캐패시터를 차
례대로 삽입하였고, 그때의 인덕터와 캐패시터 값은 앞에서 구한 소스의 반
사계수를 허수는 0이고, 실수는 1이 되게하는 값으로서 크기가 1이고, 위상
차가 없는 점 즉, 스미스차트의 중심점에 S 11이 위치해야 한다.
- 42 -
그림 3.5 입력 정합회로의 설계
Fig 3.5 T he design of the input matiching circuit
그림 3.5의 입력 정합회로의 시뮬레이션 과정은 소스와 부하의 반사계수에
동시 공액정합 방식을 이용하여 입력 정합회로를 설계하였는데, 먼저 각각의
반사계수의 공액정합 즉, in = *S , ou t = *
L 을 위해서 이득 감소의 주원
인인 위상차를 최소화하기 위한 방법으로 위상차는 0이고, 크기가 1인 스미
스차트의 중심으로 입·출력 반사계수( S 11 , S 22 )를 이동해 가면서 인덕턴스
와 캐패시턴스의 값을 찾은 후에 최적화를 수행하였다. 그 결과 그림 3.5는
설계한 입력 정합회로를 나타내며 설계 주파수 대역내의 모든 S 11이 - 20dB
이하 정도로 만족할 만한 결과를 얻을 수 있었다.
- 43 -
나 . 출력 정합회로 설계
출력단의 정합회로 설계 과정도 위에서 설명한 입력 정합회로 설계 과정과
같다. 다만, 출력측 정합회로는 입력과 반대로 잡음지수원과 이득원의 교점에
서 공액 복소를 취하여 그곳부터 중심점으로 들어가면 된다. 이는 위상차가 0
이고 크기가 1인 특성 임피던스를 의미한다. 그림 3.6는 출력측 정합회로의 설
계를 나타내며, 출력단의 정합정도를 확인해본 결과 설계 주파수내에서 모든
S 22값들도 입력 정합회로 만큼인 - 20dB 이하의 값들을 얻었다.
그림 3.6 출력 정합회로의 설계
Fig 3.6 T he design of the output matching circuit
- 44 -
3 .4 .3 안정도 분석 결과
그림 3.7은 이제까지 설계한 바이어스 회로 및 입·출력 정합회로에 대한
증폭기 회로이다.
그림 3.7 이론적으로 설계된 증폭기 회로도
Fig 3.7 T he designed amplifier circuit by the theory
그림 3.8 조건부 안정성 확인
Fig 3.8 Verification of the conditional stability
- 45 -
그림 3.8의 조건부 안정성 확인에서는 이 증폭기에 대한 안정도 계수 K와
Δ가 설계 중심 주파수 2.45GHz에서 각각 0.76과 1.36의 결과치를 얻었다.
그래프에서 가로축은 1GHz에서 4GHz까지의 범위를 나타내며, 세로축은
안정도 계수 0부터 2까지의 범위를 나타낸다. 안정도 계수 K와 Δ가 K >
1, Δ < 1 의 무조건적 안정성을 만족하지 않고 조건적 안정성을 나타낸다.
여기에서 얻어진 증폭기의 조건적인 안정성은 설계 요구사항에 만족하지 않
으며, K > 1, < 1의 무조건적인 안정성을 얻기 위해서 안정화 회로를 추가할
필요가 있다.
그림 3.9 조건부 안정성 회로의 이득과 잡음
Fig 3.9 T he Gain and noise of the conditional stability circuit
그림 3.9은 조건부 안정성 회로의 이득과 잡음을 나타낸 그림으로 그래프
의 가로축은 주파수 대역을 세로축은 이득과 잡음의 값을 나타내며, 설계 중
심 주파수 2.45GHz에서의 이득과 잡음은 각각 17.9dB와 0.94dB로 양호한 특
성을 나타난다.
- 46 -
그림 3.10 조건부 안정성 회로의 정재파비
Fig 3.10 T he VSWR of the conditional stability circuit
그림 3.10의 조건부 안정성 회로 정재파비에서는 설계 중심 주파수
2.45GHz에서 입력 정재파비가 19.5와 출력 정재파비가 1.2로 입·출력 정재
파비는 16.3 : 1로 설계 요구사양과는 너무 큰 차이를 나타낸다.
결국, 그림 3.7의 이론적으로 설계된 증폭기의 회로는 그림 3.9의 조건성
안정성 회로의 이득과 잡음 특성만 설계 요구사양에 만족할 뿐 안정성과 정
재파비에서는 설계 요구사양과는 맞지 않았다.
설계 주파수 대역에서 무조건적인 안정성을 나타내도록 안정화 성능 향상
을 위해 안정화 회로를 추가해야 하며, 다음 3.5절에서는 안정화 회로를 고
려한 증폭기 설계를 다루었다.
- 47 -
3 .5 안 정 화 회 로 를 고려 한 증폭 기 설 계
저항성 부하를 이용하여 안정화 회로를 구성하는 방법에는 크게 4가지가
있다. 그림 3.11와 같이 저항성 부하를 능동소자의 입력단쪽에 직·병렬로
연결하여 구성하는 방법과 능동소자의 출력단쪽에 직·병렬로 연결하는 방
법이 있다. 저항을 이용하는 방법은 안정도를 개선시키지만, 저잡음 증폭기
나 고전력 증폭기와 같은 감도가 큰 소자는 동작 주파수에서 잡음지수나 효
율을 악화시키므로 주의해야 한다.
3 .5 .1 안정화 회로 선정
(a) 병렬(입력단) (b )직렬(입력단) (c)병렬(출력단) (d)직렬(입력단)
그림 3.11 저항성 부하를 이용한 안정도 개선 회로
Fig 3.11 T he circuit s of the stability improvement using the resistor
그림 3.11에서 (a)와 (b) 같은 경우는 능동소자의 입력단에 삽입되어 출
력단쪽에서 보면 잡음에 크게 영향을 미치기 때문에 저잡음 증폭기의 경우
에는 거의 사용하지 않는다. 반면에 (c)와 (d) 같은 회로의 경우 잡음지수에
영향을 적게 미치기 때문에 저잡음 증폭기의 안정화 회로로 널리 이용된다.[1 1]
3.5.2절에서는 그림 3.11의 (d)와 같이 드레인에 직렬로 안정화 회로인 저
항을 부가하여 안정도 성능을 향상시키기 위해 설계하였다. 안정화 저항성
- 48 -
부하값을 결정할 때에는 이득과 안정도 계수 K와의 관계식을 만족시키는 최
적화된 값으로 결정해야 한다. 이를 위해서는 K가 1보다 크면서도 동시에
1에 근접한 값을 가져야 한다.
3 .5 .2 안정화를 고려한 증폭기의 설계
그림 3.12은 바이어스 회로의 출력단에 안정화 회로인 저항성 부하를 직렬
로 추가하여 안정화를 고려한 증폭기에서 안정성을 나타낸 그래프이다. 그
래프의 가로축은 2.4GHz에서 2.52GHz까지의 설계 주파수 대역을 나타내며,
세로축은 안정도 계수 K와 Δ의 크기를 나타낸다. 안정화 저항성 부하값을
결정할 때에는 2장에서 설명한 식 (2- 18) 및 식 (2- 19) 과 식 (2- 38)으로부
터 아래에 나타낸 식의 이득과 안정도 계수 K와의 관계식을 만족시키는 최
적화된 값으로 결정해야 한다. 아래식을 만족시키기 위해서는 K가 1보다
크면서도 동시에 1에 근접한 값을 가져야 한다.
G A , m ax =｜S 21｜
｜S 12｜(K - K 2 - 1)
그림 3.11의 저항성 부하를 삽입하여 안정도를 개선시킨 회로는 2장 2절의
증폭기의 안정도 및 이득의 결정에서 설명한 조건 K> 1, ｜Δ｜< 1을 만족하
는 무조건적인 안정성을 갖는 회로임을 그림 3.12의 결과를 통해서 확인할
수 있다. 설계 중심 주파수 2.45GHz에서의 안정도 계수 K는 1.01정도, Δ는
0.49의 값을 얻을 수 있어서 무조건적 안정조건을 만족시킨다. 따라서 저항
성 부하를 삽입하여 안정화를 고려한 증폭기에서는 그림 3.8에서 안정화 회
로를 고려하지 않은 경우보다 안정화 성능이 향상됨을 확인할 수 있다.
- 49 -
그림 3.12 안정도 계수 K> 1, Δ< 1임을 확인한 그래프
Fig 3.12 T he graph checking stability factor K> 1, Δ< 1
그림 3.13 안정화 회로를 고려하여 설계한 무조건적 안정도 원
Fig 3.13 T he designed unconditional stability circles considering with a
stability circuit
그림 3.12에서 K- Δ 파라미터를 사용하여 안정성이 향상된 무조건적인 안
정성의 결과를 스미스차트에서 안정도 원을 통하여 그림 3.13에 나타냈다.
- 50 -
본 논문에서의 산란계수가 ｜ S 11｜< 1, ｜ S 22｜< 1 인 경우이므로 입·출력
안정도 원이 무조건적 안정성이 되기 위해서는 스미스 차트의 외부에 위치
함을 하여야 하며, 그림 3.13을 통해 확인할 수 있다. 3.4.1절의 그림 3.4보
다 안정화를 고려한 증폭기 설계시 안정성이 향상됨을 알 수 있다.
반대로 ｜ S 11｜> 1, ｜ S 22｜> 1 인 경우에는 입·출력 안정도 원이 스미스
차트의 내부에 위치해야 무조건적 안정성이 된다.
3 .5 .3 최적화 설계
저잡음 증폭기 회로의 입·출력 정합 과정들을 이상에서 설명하였고, 그
결과들을 각각의 출력 그래프들을 통하여 확인하였다. 결과적으로 그림
3.14은 설계 주파수 대역 2.4GHz에서 2.52GHz까지에서 설계한 바이어스 회
로, 입·출력 정합회로 및 안정화 회로들을 설계 사양에 적합하도록 최적화
를 통하여 결합한 전체 회로도이며, 안정화 회로인 저항성 부하가 직렬로 연
결되어 있다. 그 결과치로 얻은 잡음지수와 이득, 입·출력 정재파비 등을
각각 그림 3.15과 그림 3.16에 나타내었다.
그림 3.14 최적화를 통한 전체 설계 회로도
Fig 3.14 T he entire designed circuit through the optimization
- 5 1 -
그림 3.15 전체 설계 회로의 잡음지수 및 이득
Fig 3.15 T he noise figure and gain of the entire designed circuit
그림 3.15은 그림 3.14에 대한 전체 회로의 잡음지수 및 이득을 나타낸 그
림으로 가로축은 주파수 대역을 나타내고, 세로축은 잡음 지수와 이득의 크
기를 나타낸다. 시뮬레이션을 수행한 결과 중심 주파수 2.45GHz에서 13.5dB
의 이득과 1dB의 잡음지수를 얻을 수 있었으며, 설계 주파수 대역 2.4GHz에
서 2.52GHz까지 설계사양에 만족함을 알 수 있다.
- 52 -
그림 3.16 전체 설계 회로의 입·출력 정재파비
Fig 3.16 T he input/ output VSWR of the entire designed circuit
그림 3.16은 그림 3.14의 설계한 전체 회로도에 대한 입·출력 정재파비를
보여주는 그래프로, 가로축은 주파수 대역을 세로축은 정재파비의 크기를 나
타낸다. 중심 주파수 2.45GHz에서 그 값은 각각 입력 정재파비 5.1와 출력
정재파비는 1.95의 값으로 2.6 : 1의 입·출력 정재파비를 나타내며. 2.4GHz
에서 2.52GHz까지 설계 주파수 대역에서 입·출력 정재파비는 3 : 1 이하의
특성을 나타내어 처음 요구한 설계사양에 만족하는 양호한 성능을 나타내는
저잡음 증폭기를 구현할 수 있다.
- 53 -
3 .6 증 폭기 특 성 분석
안정화를 고려하지 않고 설계한 3.4절의 저잡음 증폭기에서는 중심 주파
수 2.45GHz에서 이득과 잡음 17.9dB와 0.94dB의 양호한 값을 나타냈다. 그
러나 안정도 계수 K는 중심 주파수 2.45GHz에서 0.76과 Δ는 1.36의 값으로
이는 K< 1, Δ> 1로 조건부 안정성을 나타내며, 또한 입·출력 정재파비는 중
심 주파수 2.45GHz에서 16.3 : 1로 설계사양과 맞지 않았다.
설계의 요구사양 범위내에서 이득과 잡음의 손실이 있더라도 회로의 안정
성을 높이기 위해 3.5절의 안정화 회로를 고려한 증폭기 설계에서 안정성 부
하인 저항을 출력단에 직렬로 연결하여 구현한 결과 중심 주파수 2.45GHz에
서 이득과 잡음은 각각 13.5dB와 1dB의 양호한 결과값을 얻었고, 안정도 계
수 K는 1.01의 값과 Δ는 0.49의 결과값을 나타내어 K> 1, Δ< 1의 무조건적
안정성을 만족시키는 결과를 얻을 수 있었다. 또한 입·출력 정재파비는 중
심 주파수 2.45GHz에서 2.6 : 1 값을 얻어 처음 설계시 보다 향상된 결과값
을 나타내며, 2.4GHz에서 2.52GHz까지 원하는 주파수 대역에서 전체적으로
설계 사양과 일치되는 성능을 구현하였다.
표 3.4에서는 증폭기의 설계 사양값과 설계에서 얻은 결과값들을 나타냈으
며, 표 3.5에서는 본 논문이외에 여러 주파수 대역에서 동일한 방법으로 구
현한 1단 저잡음 증폭기 성능 파라미터를 비교하여 나타내었다.
- 54 -
표 3.6 증폭기 설계 사양과 설계 결과값
T able 3.6 T he design specification and the result values of design of
the amplifier
구 분 설계 목표값 설계 결과값
중심 주파수 2.45GHz 2.45GHz
주파수 대역폭 2.4∼2.52GHz 2.4∼2.52GHz
잡음지수 1.5dB 이하 1dB
이득 13dB 이상 13.5dB
안정도무조건 안정(K> 1, Δ< 1)
무조건 안정(K =1.01, Δ=0.49)
입·출력 정재파비 3 : 1 이하 2.6 : 1
이득 평탄도 ±0.5dB ±0.5dB
표 3.7 증폭기의 성능 파라미터 비교
T able 3.7 Comparison of the performance parameters of the Amplifier s
구분 주파 수 회로 구성잡음 지수
(dB )
이 득
(dB )
입 ·출력정 재파비
안정도
(K )
[ * ] 2.45GHz1단 FET
증폭기1 13.5 2.6 : 1 1.01
[2] 1.96GHz1단 FET
증폭기1.10 14.6 6.16 : 1 1.006
[3] 900MHz1단 FET
증폭기1.5 12 1.3 : 1 1.2
[ * ] : 본 논문 에서의 결과값
- 55 -
제 4 장 결 론
본 논문에서는 2.4GHz에서 2.52GHz까지의 대역폭을 갖는(중심 주파수
2.45GHz) 1단 저잡음 증폭기를 설계하였으며, 이득은 13dB 이상, 잡음
은 1.5 dB, 입·출력 정재파비는 3 : 1이하의 무조건적 안정성을 만족
하는 증폭기 사양을 설계하였고, 증폭기의 안정성을 향상시키기 위해
안정화 회로인 저항을 출력단에 직렬로 연결하여 향상된 결과값을 확
인하였다.
설계에 사용된 회로 시뮬레이션 툴은 상용 프로그램인 Ansoft사의
Serenade를 사용했으며, 설계에 사용된 소자는 HP사의 AT F -
101362 GaAs MESFET 을 사용하였다.
안정화 회로를 고려하지 않은 상태에서의 증폭기는 중심 주파수
2.45GHz에서 이득과 잡음은 각각 17.9dB와 0.94dB의 양호한 결과를
얻었으나, 안정도 계수 K는 0.76과 Δ는 1.36의 결과치를 얻어 조건부
안정성을 나타냈으며, 또한 입·출력 정재파비는 16.3 : 1로 증폭기 설
계 사양과는 만족하지 못했다.
안정성을 향상시키기 위해 안정화 회로를 고려한 증폭기에서는 안
정화 소자인 저항을 출력단에 직렬로 연결한 결과 중심 주파수 2.45GHz
에서 이득과 잡음은 13.5dB와 1dB의 결과값을 얻었으며, 안정도 계수
K는 1.01와 Δ는 0.49의 결과값으로 K> 1, Δ< 1의 조건을 만족시키는
무조건적 안정성과 입·출력 정재파비는 2.6 : 1로 설계 사양에 만족
하는 향상된 결과값을 얻었다.
안정화 회로를 고려한 증폭기 설계시 안정화 소자인 저항을 출력단
에 연결할 경우에는 이득과 잡음에는 어느 정도의 손실이 발생하나
안정성은 향상됨을 확인할 수 있었으며, 다른 논문과 비교해서도 만족
- 56 -
할 만한 결과를 얻었다.
앞으로 개선해야 할 연구과제로는 이득 평탄도의 개선과 이득 성능
을 더욱 높이기 위해서 1단 저잡음 증폭기를 2단 저잡음 증폭기로 구
성하여 이득이 향상됨을 확인하고, 이 경우에 2단 저잡음 증폭기 구성
시 첫째단의 잡음이 전체적인 시스템의 잡음 특성에 미치는 영향에
대한 연구도 더욱더 진행되어야겠다.
- 57 -
참 고 문 헌
[1] 배창호 외 2명, RF 저잡음 증폭기 설계에 관한 연구, 전자 통신 동향
분석, 제16권 1호 pp.62∼63 2001년 2월
[2] 박용태, 박효달, ISM BAND에서 LNA 설계 및 최적화에 관한 연구,
2001.
[3] 최영문. GSM 900 단말기용 저전압, 저잡음 증폭기 구현에 관한 연구,
인하대학교 대학원 석사학위 논문, 1998년 2월
[4 ] Reinhold Ludwig , Pavel Bretchko, RF Circuit Design T heory and
Applications, First edition , pp 463∼522, PRENT ICE HALL
[5 ] Matthew M . Radmanesh , Radio Frequeney AND MICROW AVE
ELECTRONICS ILLUSTRATED, First Edition, pp 425∼489, PH PT R
[6 ] Dav id M . P ozar , M icrow av e E n gin eer in g , S econ d edit ion , pp.
580∼588, WILEY
[7 ] HP, “Using the AT F - 10236 in Low Noise Amplifier Applications
in the UHF through 1.7GHz Frequency Range,” Hewlett Packard
Application Note 1076, p.2, Design T echnique.
[8 ] Yanpen g Gu o, “Basics of Digital Cellular Com m unication ,”
Application Note, Philips Semiconductors , Sunnyvale, CA, 1994.
[9] Yannis E . Papananos , “Radio- Frequency Microelectronic Circuit s
for T elecommunication Appliction ,” Kluwer Academic Publisher s,
1999, pp. 105∼129
[10 ] T hom as R . T urlington , “Behavioral M odeling of Nonlinear RF
and Microw ave Devices,” Artech House, 2000, pp. 207∼242
- 58 -
[11] 이상준, C - 밴드 대역에서 작동하는 고이득 2단 전력 증폭기 구현에
관한 연구, 대한전자공학회 마이크로파 및 전파 연구회 학술 발표회
논문집 제 17권, 1995
[12 ] J . Panelli, et al, “A .2.5dB Low Noise 6 to 18GHz HEMT MMIC
Amplifier ,” IEEE 1992 Microwave and Millimeter - Wave Monolithic
Circuit s Symposium Proceedings, pp . 21∼24
[13 ] T echnical Datasheet , “T ape and Reel Packaging for Surface Mount
Semiconductors,” PACKAGING
- 59 -
감사의 글
“나의 반쪽인 사랑스런 아내에게 자그마한 결실을 바칩니다.”
지난 대학원 생활 동안 부족한 저에게 많은 관심과 배려를 아끼지 않으신 박 효
달 교수님께 진심으로 감사 드립니다. 저의 작은 결실인 논문이 완성될 수 있었던
것은 수 차례의 논문 수정을 통해 깨닫지 못한 것을 배울 수 있도록, 하나하나 세
심하게 확인하면서 검토해 주신 덕분입니다. 또한 바쁘신 가운데도 본 논문의 심사
를 맡으신 홍 승홍 교수님과 최 상방 교수님 그리고 2년 동안 가르쳐 주신 김 철성
교수님, 정 재호 교수님, 김 홍수 교수님, 정 동석 교수님, 곽 경섭 교수님, 그리고
윤 광섭 교수님께 진심으로 감사 드립니다.
대학원을 다닐 수 있도록 배려해 주신 통신대대장님과 통신대대에 같이 근무하는
장교단, 암호관, 그리고 행정관과 보급관을 비롯한 부사관들께도 진심으로 감사 드
립니다. 부대업무와 학업을 동시에 충실히 하기 위해 제 나름대로는 2년의 세월이
긴장되고, 빠르게 지나갔지만, 보람된 기간이 되었습니다.
초고주파 연구실에서 저를 따뜻하게 맞이하여 주신 석·박사과정의 학생들과 논
문을 쓰는데 많은 도움을 주신 용원씨, 용태씨에게 감사의 말씀을 전합니다. 연구실
에서 다들 열심히 연구하는 모습이 너무 보기 좋습니다. 앞으로 다들 좋은 결실을
거두길 바랍니다.
이제까지 보살펴 주신 부모님께 제대로 효도 한번 못하고, 군인 신분이라는 핑계
로 자주 찾아 뵙지 못해 죄송하며, 우리 4남매를 몸 건강히 키워주신 부모님께 정말
감사 드립니다. 또한 부족한 저에게 결혼을 승낙하여 따님을 맡겨주신 장인어른, 장
모님께 이 글을 통해 감사의 말씀을 드립니다. 따님을 행복하게 하는 것이 제 사명
으로 알고 열심히 살겠습니다. 아버지, 어머니, 장인어른, 장모님 ! 저희 내외 행복하
게 살겠습니다. 너무 걱정하시지 마시고, 몸 건강하시길 기원합니다.
결혼하자마자 군인인 남편과 떨어져 지내어 신혼다운 신혼 생활을 하지 못한 사
랑스런 아내에게 미안하고, 내가 무사히 군 생활을 하고, 대학원을 졸업할 수 있도
록 힘들 때 마다 나를 이해해 주고, 나에게 따뜻한 격려와 힘을 준 아내에게 이 글
을 통해 고마운 내 심정을 전합니다. 떨어져 지내면서 당신을 그리워하는 마음은 그
무엇과 비교할 수 있으리오. 항시 앞으로도 당신만을 생각하고, 사랑을 맹세하겠소.
비록 지면을 통해 일일이 전하지는 못했지만, 제 주위에 계신 모든 분들에게 깊은
감사의 말씀을 드립니다.
2002년 7월 2일
- 60 -