数字集成电路 输入 输出电气接口 模型规范 204955.pdf · j ¼ fg 7 ö Õ ©0o gb/t...

65
工业和信息化部标准报批稿 ICS 31.200 L56 中华人民共和国国家标准 GB/T XXXX201X/IEC TS 62404:2007 数字集成电路 输入/输出电气接口 模型规范 Logic digital integrated circuits – Specification for I/O interface model for integrated circuit IEC TS 62404:2007IDT报批稿 XXXX - XX - XX 发布 XXXX - XX - XX 实施

Upload: others

Post on 14-May-2020

29 views

Category:

Documents


0 download

TRANSCRIPT

Page 1: 数字集成电路 输入 输出电气接口 模型规范 204955.pdf · j ¼ fg 7 ö Õ ©0o gb/t xxxx—xxxx/iec ts 62404:2007 5 1.1.1.1 数字集成电路 输入/输出电气接口模型规范

工业和信息化部标准报批稿

ICS 31.200

L56

中华人民共和国国家标准

GB/T XXXX—201X/IEC TS 62404:2007

数字集成电路 输入/输出电气接口

模型规范

Logic digital integrated circuits – Specification for I/O interface model for

integrated circuit

(IEC TS 62404:2007,IDT)

报批稿

XXXX - XX - XX发布 XXXX - XX - XX实施

Page 2: 数字集成电路 输入 输出电气接口 模型规范 204955.pdf · j ¼ fg 7 ö Õ ©0o gb/t xxxx—xxxx/iec ts 62404:2007 5 1.1.1.1 数字集成电路 输入/输出电气接口模型规范

工业和信息化部标准报批稿

GB/T XXXX—XXXX/IEC TS 62404:2007

1

目  次

前言.................................................................................III

引言...................................................................................V

1 范围................................................................................1

2 规范性引用文件......................................................................1

3 术语和定义..........................................................................1

4 大纲................................................................................1

4.1 概述............................................................................1

4.2 模型覆盖范围....................................................................2

4.3 电路语言........................................................................2

4.4 器件模型........................................................................2

4.5 模型结构........................................................................2

4.6 仿真............................................................................2

4.7 与 IBIS关联.....................................................................2

5 模型结构............................................................................2

6 详细模型描述........................................................................7

6.1 描述规则........................................................................7

6.2 IC模型文件 .....................................................................9

6.3 封装模型文件...................................................................33

6.4 模块模型文件...................................................................40

7 模型的等级.........................................................................46

附录 A(资料性附录) 模型发布流程 ....................................................48

附录 B(资料性附录) 模型文件描述的例子 ..............................................49

B.1 引言...........................................................................49

B.2 芯片结构及其等效电路...........................................................49

B.3 描述示例.......................................................................49

Page 3: 数字集成电路 输入 输出电气接口 模型规范 204955.pdf · j ¼ fg 7 ö Õ ©0o gb/t xxxx—xxxx/iec ts 62404:2007 5 1.1.1.1 数字集成电路 输入/输出电气接口模型规范

工业和信息化部标准报批稿

GB/T XXXX—XXXX/IEC TS 62404:2007

2

前  言

本规范按照GB/T 1.1-2009《标准化工作导则 第一部分:标准的结构和编写》的规则起草。

本规范采用翻译法,等同采用IEC TS 62404:2007。为方便阅读删去原标准中的前言部分。

请注意本文件的某些内容可能涉及专利。本文件的发布机构不承担识别这些专利的责任。

本规范由中华人民共和国工业和信息化部提出。

本规范由全国半导体器件标准化技术委员会集成电路分技术委员会(SAC/TC78/SC2)归口。

本规范起草单位:工业和信息化部电子第五研究所、中科院微电子所、深圳国微电子。

本规范主要起草人:何春华、侯波、腾瑞、师谦、恩云飞、刘妙、雷登云、翟芳、余昭杰、梁仕

章。

Page 4: 数字集成电路 输入 输出电气接口 模型规范 204955.pdf · j ¼ fg 7 ö Õ ©0o gb/t xxxx—xxxx/iec ts 62404:2007 5 1.1.1.1 数字集成电路 输入/输出电气接口模型规范

工业和信息化部标准报批稿

GB/T XXXX—XXXX/IEC TS 62404:2007

3

引  言

随着电子系统的快速增长,对包括集成电路电子系统噪声在内的电气性能的准确预测变得越来越

重要。虽然可以采用仿真器对电子系统的电气性能进行预测,但需要能够准确描述集成电路的电气特

性的模型。用户要求半导体厂商/供应商针对不同的仿真工具提供相应的器件模型,然而其中某些模型

与SPICE不兼容。由于SPICE模型包含特定的工艺参数,因此需要与卖方签署非公开的协议来获取这些

参数。

已有的集成电路模型:IBIS(输入/输出缓冲器接口规范,批准号为IEC 62014-1)具有以下特征:

I/O缓冲器的电气特性以表格形式描述,因此公开的特定信息,如工艺参数可大幅减少。

很容易得到兼容多个仿真工具的 IBIS模型。

具有能把 SPICE模型转换成 IBIS模型的开源工具。

但是IBIS模型存在如下问题:

电源和地端的电流模型不能够准确地用于电源和地弹分析。

由于 IBIS模型只有输入和输出阶段,因此很难根据输入和输出波形建立负载对电路板的影响模型。

IBIS的固定模型不适合灵活描述其他电路系统。

为了准确地仿真 EMI特性,需要材料常数和三维结构等更多信息。

Page 5: 数字集成电路 输入 输出电气接口 模型规范 204955.pdf · j ¼ fg 7 ö Õ ©0o gb/t xxxx—xxxx/iec ts 62404:2007 5 1.1.1.1 数字集成电路 输入/输出电气接口模型规范

工业和信息化部标准报批稿

GB/T XXXX—XXXX/IEC TS 62404:2007

4

Page 6: 数字集成电路 输入 输出电气接口 模型规范 204955.pdf · j ¼ fg 7 ö Õ ©0o gb/t xxxx—xxxx/iec ts 62404:2007 5 1.1.1.1 数字集成电路 输入/输出电气接口模型规范

工业和信息化部标准报批稿

GB/T XXXX—XXXX/IEC TS 62404:2007

5

1.1.1.1 数字集成电路 输入/输出电气接口模型规范

1  范围

为了给设备的电气特性分析提供标准,需要考虑以下条目从而使得集成电路的输入信号、输出信

号、电源、地端口的电气模型标准化:

a) 在已有标准基础上进行标准化以解决目前存在的问题以及扩大分析能力。

b) 为电子电路定义更多灵活的描述规则,以提供更准确的PCB分析。

c) 引入建模等级概念,为每一个应用提供相关数据。

d) 完善封装和模块的电气模型。

2  规范性引用文件

以下文件对本文件的应用必不可少。凡是注明日期的引用文件,仅注明日期的版本适用于本文件。

凡是不注明日期的引用文件,其最新版本(包括所有的修订)适用于本文件。

IEC 62014-1:2001 电子设计自动化库—第一部分:输入/输出缓冲器信息规范 (Electronic design automation libraries – Part 1: Input/output buffer information specifications)(IBIS 3.2版)

3  术语和定义

在考虑中

4  总则

4.1 概述

接口模型图如图1所示。

Page 7: 数字集成电路 输入 输出电气接口 模型规范 204955.pdf · j ¼ fg 7 ö Õ ©0o gb/t xxxx—xxxx/iec ts 62404:2007 5 1.1.1.1 数字集成电路 输入/输出电气接口模型规范

工业和信息化部标准报批稿

GB/T XXXX—XXXX/IEC TS 62404:2007

6

IEC201/07

封装

芯片

输入信号

缓冲器

缓冲器

缓冲器

缓冲器

输入信号

信号端(输入)

电源端

接地端

信号端(输入)

信号端(输出)

电源端

接地端

信号端(输出)

以表格格式为特征以表格格式为特征IEC 180/07

图 1 接口模型图

4.2 模型覆盖范围

模型描述的电路覆盖一部分或者所有输入/输出缓冲器和封装。

4.3 电路语言

电路应描述成扩展SPICE结构。该结构允许用统一的格式来描述简单缓冲器、复杂缓冲器、电源和

地线,封装和复杂的存储模块。

4.4 器件模型

非线性器件的特性以在一维、二维或三维表格文件进行描述。

4.5 模型结构

模型的数据包括集成电路、封装和模块部分。因此,每个部分可以独立生成。

4.6 仿真

印刷电路板的网表和该规范定义的输入/输出缓冲器模型提供准确的电路仿真结果。

4.7 与 IBIS关联

有利于进一步发展用于提取IBIS数据的工具。

5  模型结构

Page 8: 数字集成电路 输入 输出电气接口 模型规范 204955.pdf · j ¼ fg 7 ö Õ ©0o gb/t xxxx—xxxx/iec ts 62404:2007 5 1.1.1.1 数字集成电路 输入/输出电气接口模型规范

工业和信息化部标准报批稿

GB/T XXXX—XXXX/IEC TS 62404:2007

7

该模型应描述IC的内部、封装和模块,如图2所示。

IC、封装和模块模型的组成部分如表1所示。

IC、封装和模块数据结构分别如图3、图4、图5所示。

封装模型 模块模型IC模型

模块模块

IEC 181/07

图 2 三种模型的层次

表 1 模型框架的组成部分

文件 组成部分 描述

标题 IC类型,模型版本,模型级别

外部端口 IC的外部引出端(封装线)

焊盘布局 IC焊盘与内部端口的连接

电路描述 内部电路与连接

输入激励分配 内部电路和激励产生输出波形

输入激励 输入波形

器件模型 一维、二维、三维表格数据中的非线性器件的特性。非线性器件如三极管,二极管等

IC模型文件

封装模型参考 使用的封装模型名

Page 9: 数字集成电路 输入 输出电气接口 模型规范 204955.pdf · j ¼ fg 7 ö Õ ©0o gb/t xxxx—xxxx/iec ts 62404:2007 5 1.1.1.1 数字集成电路 输入/输出电气接口模型规范

工业和信息化部标准报批稿

GB/T XXXX—XXXX/IEC TS 62404:2007

8

表 1(续)

标题 封装名,模型版本,模型级别

模型名字 封装电路模型的模型列表

内部端口 内部端口和封装内部电路模型的相互对照

外部端口 外部电路和封装内部电路模型的相互对照

电路描述 内部电路及其连接

器件模型一维、二维、三维表格数据中的非线性器件的特性。非线性器件如三极

管,二极管等

封装模型文

结构 材料、位置和三维结构

标题 模块名,模型版本,模型级别

外部端口 模块的外部端口(引出端)

电路描述 内部电路及其连接

信号源 内部电路及端口在相应的外部端口上产生输出波形

器件模型一维、二维、三维表格数据中的非线性器件的特性。非线性器件如三极

管,二极管等

IC模块模型

参考使用的 IC/模块模型文件和模型的名字

模块模型文

结构 材料,位置和三维结构

Page 10: 数字集成电路 输入 输出电气接口 模型规范 204955.pdf · j ¼ fg 7 ö Õ ©0o gb/t xxxx—xxxx/iec ts 62404:2007 5 1.1.1.1 数字集成电路 输入/输出电气接口模型规范

工业和信息化部标准报批稿

GB/T XXXX—XXXX/IEC TS 62404:2007

9

IC名[名字]

IC模型文件XXX.IMC

IMIC版本[IMIC版本] IMIC版本

IC名IC编号

开始IC模型[IC]

标题

注解:(*)表示可重复的描述

模型等级[等级]

模型等级

创建日期[日期]

创建日期

模型描述[注解]

模型解释

版权[版权]厂商名[厂商]

厂商名

版权指示

端口部分[端口] IC端口名称

焊盘分配部分[焊盘分配]

芯片焊盘和封装内部端口的互联

电路描述部分[连接]

高速模型[快]

典型速度模型[典型]

低速模型[慢]

元素编号

元素编号

元素编号

芯片电路描述

芯片电路描述

芯片电路描述

激励分配部分[激励分配]

端口编号

端口名[端口]

上升沿激励[上升沿]

下降沿激励[下降沿]

实例编号

实例编号

电路实例

组编号

组编号

波形组名

波形组名

电路实例

激励编号

激励部分[激励]

激励名

波形定义部分[波形定义]

高速波形[快]

典型速度波形[典型]

低速波形[慢]

源编号

源编号

源编号

源描述

源描述

源描述

器件模型部分[器件定义]

高速模型[快]

典型速度波形[典型]

低速波形[慢]

模型编号

模型编号

模型编号

器件模型描述

器件模型描述

器件模型描述

结束器件模型部分[结束器件定义]

封装模型参考部分

[元件]

结束IC模型[结束IC]

封装模型名

封装名

封装模型文件名

结束激励分配部分[结束激励分配]

结束电路描述部分[结束连接]

结束波形定义部分[结束波形定义]

IEC 182/07

图 3 IC的 IMIC模型文件的数据结构

Page 11: 数字集成电路 输入 输出电气接口 模型规范 204955.pdf · j ¼ fg 7 ö Õ ©0o gb/t xxxx—xxxx/iec ts 62404:2007 5 1.1.1.1 数字集成电路 输入/输出电气接口模型规范

工业和信息化部标准报批稿

GB/T XXXX—XXXX/IEC TS 62404:2007

10

封装模型文件XXX.PKG

封装编号

开始封装模型[封装]

封装名[名字]

IMIC版本[IMIC版本]

IMIC版本

封装名标题

注解:(*)表示可重复的描述

模型等级[等级] 模型等级

创建日期[日期]

创建日期

模型描述[注解] 模型解释

版权[版权]

厂商[厂商]

厂商名

版权指示

模型索引[模型索引] 模型编号

模型名

最高频率

芯片尺寸

模型描述部分

电路描述部分[连接]

典型速度模型[典型]

低速模型[慢]

元素编号

元素编号

元素编号

电路描述

结束电路描述部分[结束连接]

模型编号

模型名[模型名]

模型名

内部端口部分[内部端口] 内部端口编号

内部端口和电路的对应

外部端口和电路的对应外部端口部分[外部端口]

电路描述

电路描述

外部端口编号

高速模型[快]

器件模型部分[器件定义]

高速模型[快]

典型速度波形[典型]

低速波形[慢]

模型编号器件模型描述

结束器件模型部分[结束器件定义]

结束封装模型[结束封装]

器件模型描述

器件模型描述

模型编号

模型编号

形状部分形状编号

封装形状

封装模型文件XXX.PKG

IEC 183/07

图 4 封装的 IMIC模型文件的数据结构

Page 12: 数字集成电路 输入 输出电气接口 模型规范 204955.pdf · j ¼ fg 7 ö Õ ©0o gb/t xxxx—xxxx/iec ts 62404:2007 5 1.1.1.1 数字集成电路 输入/输出电气接口模型规范

工业和信息化部标准报批稿

GB/T XXXX—XXXX/IEC TS 62404:2007

11

模块名[名字]

模块板模型文件

XXX.MDL

IMIC版本[IMIC版本] IMIC版本

模块名

开始模块模型[模块]

标题

注解:(*)表示可重复的描述

模型等级[等级] 模型等级

创建日期[日期]

创建日期

模型描述[注解]

模型解释

版权[版权]

厂商名[厂商]

厂商名

版权指示

端口部分[端口]

模块端口名称

电路描述部分[连接]

高速模型[快]

典型速度模型[典型]

低速模型[慢]

元素编号

元素编号

元素编号

模块的电路描述

结束电路描述部分[结束连接]

模块编号

模块的电路描述

模块的电路描述

信号源部分[信号源]端口编号

模块端口名

源定义[源定义]

源编号

电路实例

源编号

器件模型部分[器件定义]

高速模型[快]

典型速度波形[典型]

低速波形[慢]

模型编号

模型编号

模型编号

器件模型描述

结束器件模型部分[结束器件定义]

IC/模块模型参考部分[元件]

结束模块模型[结束模块]

IC/模块名

IC/模块模型文件名

端口名

器件模型描述

器件模型描述

IC模块编号

形状编号形状部分 板形状

IEC 184/07

图 5 模块的 IMIC模型文件的数据结构

6  详细模型描述

6.1 描述规则

6.1.1 特性

Page 13: 数字集成电路 输入 输出电气接口 模型规范 204955.pdf · j ¼ fg 7 ö Õ ©0o gb/t xxxx—xxxx/iec ts 62404:2007 5 1.1.1.1 数字集成电路 输入/输出电气接口模型规范

工业和信息化部标准报批稿

GB/T XXXX—XXXX/IEC TS 62404:2007

12

模型文件特性的描述对大小写不敏感,例如,‘M’和‘m’被看作是一样的字符。推荐全部用大

写或者全部用小写。

6.1.2 可用字符

6.1.2.1 可用字符

A, B, C, D, E, F, G, H, I, J, K, L, M, N, O, P, Q, R, S, T, U, V, W, X, Y, Z, 1, 2, 3,

4, 5, 6, 7, 8, 9, 0, +, -, /, #, !, <, >, _ ,%。

6.1.2.2 特殊字符

6.1.2.2.1 概述

[ ]:关键字

“‘:方程

. :文件后缀

space, TAB:定界符

6.1.2.2.2 方程示例

‘2.0*1+3’ “log(x)+2.3”

6.1.3 关键字

6.1.3.1 概述

关键字应该用方括号[]括起来,并在该行的第一列中描述。Tab和space不能在方括号中使用,详

细描述应该在同一行或者关键字的下一行中说明。一共有三种类型的关键字格式。

6.1.3.2 类型 1

详细描述应该放在关键字行和关键字结束行之间。

[IC]

....

[END_IC]

6.1.3.3 类型 2

详细描述应该放在关键字行的下一行,无关键字结束行。例如:

[TERMINAL]

SUBCKT ALVCH16244 SIG1 SIG2 SIG3 SIG4 SIG5 SIG6 SIG7 REFG

6.1.3.4 类型 3

详细描述应该放在[关键字]后面,并且在同一行中无关键字结束行。例如:

[NAME] ALVCH16244

6.1.4 数字和数值

6.1.4.1 概述

Page 14: 数字集成电路 输入 输出电气接口 模型规范 204955.pdf · j ¼ fg 7 ö Õ ©0o gb/t xxxx—xxxx/iec ts 62404:2007 5 1.1.1.1 数字集成电路 输入/输出电气接口模型规范

工业和信息化部标准报批稿

GB/T XXXX—XXXX/IEC TS 62404:2007

13

小数点用“.”表示(行中结束点或句点)而不是逗号“,”,这与ISO/IEC指令中6.6.8.1 第二

部分20041)计算处理目的不一样。

科学计数法的尺度因子是允许的,可以使用尺度因子或指数表达式。

6.1.4.2 尺度因子

T (tera): 1012 G (giga): 109 MEG, X (mega):106 K (kilo):103

M (milli):10-3 U (micro):10-6 N (nano):10-9 P (pico):10-12

F (femto):10-15

6.1.4.3 科学计数法

科学计数法应该使用“E”。

6.1.4.4 示例

1.3X=1.3E6=1300K=1300E3=1300000

0.5U=5E-7=500N=500E-9=0.0000005

6.1.5 注释

当某一行中的第一个字母是“*”时,该行中剩下的文本都是注释。当“$”出现在某一行的任意

位置时,该行中剩下的文本都是注释。

6.1.6 续行

任何以“+”开始的语句都是前一语句的延续。

6.1.7 保留字名称

理想参考地的保留字为0,GND,GND!和GROUND,因此这些保留字不能用作信号名。

6.1.8 描述顺序

文件的描述应该遵循图3、图4和图5的顺序,垂直实线顶部的条目应该先描述,底部的条目最后描

述,沿着水平方向的条目可以任何顺序出现。

6.2 IC模型文件

6.2.1 文件名

6.2.1.1 概述

模型文件名以字母或者数字开始,以.IMC为后缀名。

6.2.1.2 示例

ALVCH16244.IMC

注:文件名长度(字符数)的限制依赖于操作系统。

6.2.2 模型描述的开始和结束

1) ISO/IEC Directives, Part 2, 2004:国际标准中结构和制图规则

Page 15: 数字集成电路 输入 输出电气接口 模型规范 204955.pdf · j ¼ fg 7 ö Õ ©0o gb/t xxxx—xxxx/iec ts 62404:2007 5 1.1.1.1 数字集成电路 输入/输出电气接口模型规范

工业和信息化部标准报批稿

GB/T XXXX—XXXX/IEC TS 62404:2007

14

6.2.2.1 概述

一个模型的描述应该代表一个单独的IC模型。

6.2.2.1.1 描述

[IC]

6.2.2.1.2 解释

模型内容紧跟模型描述。

6.2.2.2 IC模型描述的结束

6.2.2.2.1 描述

[END_IC]

6.2.2.2.2 解释

IC模型描述应以此关键字结束。

6.2.3 头文件

6.2.3.1 概述

IC类型、模型等级等应该描述为IC模型的开始声明。

6.2.3.2 IC类型

6.2.3.2.1 描述

[NAME] 任意文本。

6.2.3.2.2 解释

指出IC类型标识符,包含产品编号或名称。

便于仿真器为IC选择正确的模型

6.2.3.2.3 示例

[NAME] ALVCH16244

6.2.3.3 模型版本

6.2.3.3.1 描述

[IMIC_VER] 任意文本。

6.2.3.3.2 解释

应对IMIC规范的版本号进行描述,目前只有1.3版可用。对IC模型,解释器应遵循合适的语法规则。

6.2.3.3.3 示例

[IMIC_VER] 1.3

Page 16: 数字集成电路 输入 输出电气接口 模型规范 204955.pdf · j ¼ fg 7 ö Õ ©0o gb/t xxxx—xxxx/iec ts 62404:2007 5 1.1.1.1 数字集成电路 输入/输出电气接口模型规范

工业和信息化部标准报批稿

GB/T XXXX—XXXX/IEC TS 62404:2007

15

6.2.3.4 模型等级

6.2.3.4.1 描述

[LEVEL] 整数

6.2.3.4.2 解释

等级 1:SI (信号完整性) 信号噪声分析模型。

等级 2:PI (电源完整性) 包括信号噪声在内的电源噪声分析模型。

等级 3:EMI (电磁干扰) 电磁辐射噪声分析模型。此版本中该模型不可用。

详细说明在第7条中进行解释。

6.2.3.4.3 示例

[LEVEL] 2

6.2.3.5 日期

6.2.3.5.1 描述

[DATE] 日期

6.2.3.5.2 解释

模型发布日期可用以下任何一种格式描述:

– 日/月/年, 例如:23MAR98

– 月日,年 例如:MARCH 23, 1998

6.2.3.5.3 示例

[DATE] 23MAR98

6.2.3.6 模型解释

6.2.3.6.1 描述

[NOTES]

如需要,应对任意关于模型的注释都进行描述,这可能用于解释模型的来源、用法和测试。

6.2.3.6.2 解释

[NOTES]的下面几行可以进行任何注释的描述。

6.2.3.6.3 示例

[NOTES]

ELECTRICAL MODEL FOR ALVCH16244

6.2.3.7 版权

6.2.3.7.1 描述

[COPYRIGHT] 任意文本

Page 17: 数字集成电路 输入 输出电气接口 模型规范 204955.pdf · j ¼ fg 7 ö Õ ©0o gb/t xxxx—xxxx/iec ts 62404:2007 5 1.1.1.1 数字集成电路 输入/输出电气接口模型规范

工业和信息化部标准报批稿

GB/T XXXX—XXXX/IEC TS 62404:2007

16

6.2.3.7.2 解释

声明版权所有者和相关术语。

6.2.3.7.3 示例

[COPYRIGHT] COPYRIGHT 1998, ZYX CORP., ALL RIGHTS RESERVED

6.2.3.8 厂商

6.2.3.8.1 描述

[MANUFACTURER] 任意文本

6.2.3.8.2 解释

厂商在此处声明。

6.2.3.8.3 示例

[MANUFACTURER] ZYX CORP.

6.2.4 端口

6.2.4.1 概述

应定义IC外部端口,外部端口等效于IC外部引脚。

6.2.4.2 描述

[TERMINAL]

任意文本

6.2.4.3 解释

定义IC的外部端口。

数据开始于[TERMINAL]的下一行。

[PAD_ASSIGNMENT]的外部端口信号名应该进行描述。

IC类型名紧跟字符串".SUBCKT",端口名称紧随其后。

6.2.4.4 示例

[TERMINAL]

.SUBCKT ALVCH16244 SIG1 SIG2 SIG3 SIG4 SIG5 SIG6 SIG7 REFG

6.2.5 焊盘分配

(见图6)

6.2.5.1 概述

应描述芯片焊盘和封装内部端口之间的相互联系。

6.2.5.2 描述

Page 18: 数字集成电路 输入 输出电气接口 模型规范 204955.pdf · j ¼ fg 7 ö Õ ©0o gb/t xxxx—xxxx/iec ts 62404:2007 5 1.1.1.1 数字集成电路 输入/输出电气接口模型规范

工业和信息化部标准报批稿

GB/T XXXX—XXXX/IEC TS 62404:2007

17

[PAD_ASSIGNMENT]

任意文本

6.2.5.3 解释

6.2.5.4 概述

描述芯片焊盘和封装内部端口之间的相互联系。

数据开始于[PAD_ASSIGNMENT]的下一行。

与芯片焊盘连接的封装内部端口的信号名,应与[CONNECTION]中“.SUBCKT”声明的相应芯片焊盘

的信号名一致。

数据随着子电路实例声明给出,以“X”开头。

[CONNECTION]中顶层".SUBCKT"的子电路名应出现在申明结尾处的端口名之后。

根据SPICE传统,芯片实例和封装实例中使用的共同特殊保留字(即信号名)意味着这些端口连接

在一起。

注意:如果芯片焊盘没有和任何封装焊盘连接,这个芯片焊盘端口应该连接到信号

"NO_CONNECTION"。如果封装内部端口没有和任何芯片焊盘连接,这个内部端口应该连接到信号

"NO_CONNECTION"。

6.2.5.5 示例

在下例中,芯片的第一个端口信号“SIG1I”与封装的第一个端口连接。

[PAD_ASSIGNMENT]

XCHIP SIG1I SIG2I SIG3I SIG4I SIG5I SIG6I CHIP

XPACKAGE SIG1I SIG2I SIG3I SIG4I SIG5I SIG6I

+ SIG1 SIG2 SIG3 SIG4 SIG5 SIG6 SIG7 REFG PACKAGE

[CONNECTION]

SUBCKT CHIP PAD1 PAD2 PAD3 PAD4 PAD5 PAD6

ENDS CHIP

<Package model file>

[CONNECTION]

SUBCKT PACKAGE L1I L2I L3I L4I L5I L6I

+ LEAD1 LEAD2 LEAD3 LEAD4 LEAD5 LEAD6 LEAD7 REFG

ENDS PACKAGE

Page 19: 数字集成电路 输入 输出电气接口 模型规范 204955.pdf · j ¼ fg 7 ö Õ ©0o gb/t xxxx—xxxx/iec ts 62404:2007 5 1.1.1.1 数字集成电路 输入/输出电气接口模型规范

工业和信息化部标准报批稿

GB/T XXXX—XXXX/IEC TS 62404:2007

18

封装

缓冲器缓冲器

缓冲器 缓冲器

IEC 185/07

图 6 焊盘分配

6.2.6 电路描述

(见图7示例)

6.2.6.1 概述

应描述内部电路元件和他们之间的相互联系。

6.2.6.2 描述

[CONNECTION]

[FAST]

[TYP]

[SLOW]

[END_CONNECTION]

6.2.6.3 解释

6.2.6.3.1 概述

应描述内部电路元件和他们之间的相互联系,描述以[END_CONNECTION]结束。

[CONNECTION]之后用关键字进行电路描述。

以下关键字是可选的:

[FAST] 最快速度电路描述。

[TYP] 典型速度电路描述。

[SLOW] 最低速度电路描述。

芯片的内部电路包含焊盘电容模型声明。

内部电路的顶层描述应该在“.SUBCKT”和“.ENDS”之间。

“.SUBCKT”应该和顶层电路的子电路名和焊盘信号名一起进行描述。

“.ENDS”应该和顶层电路的子电路名一起进行描述。

电路描述如下所示。

Page 20: 数字集成电路 输入 输出电气接口 模型规范 204955.pdf · j ¼ fg 7 ö Õ ©0o gb/t xxxx—xxxx/iec ts 62404:2007 5 1.1.1.1 数字集成电路 输入/输出电气接口模型规范

工业和信息化部标准报批稿

GB/T XXXX—XXXX/IEC TS 62404:2007

19

Element_Name <Node_Name> [Value] [Model_Name] <[Parameter = Parameter_Value]>

< > 表示可重复,[ ] 表示可选。

可选元件包括:电阻、电容、电感、互感、二极管、MOS晶体管、二极管、压控电压源、流控电流

源、压控电流源、流控电压源、无损传输线、独立电压源、独立电流源、子电路调用、子电路描述。

每一个元件声明的第一个字符表示元件类型。模型名应该在器件描述中定义。

每个元件描述如下。

6.2.6.3.2 电阻

Rxxxxxxx node1 node2 value or model_name

单位为欧姆。

6.2.6.3.3 电容

Cxxxxxxx node1 node2 value or model_name

单位为法拉(F)。

6.2.6.3.4 自感

Lxxxxxxx node1 node2 value

6.2.6.3.5 互感

Kxxxxxxx lname1 lname2 Coupling_coefficient

lname1和lname2 是自感名。

6.2.6.3.6 二极管

Dxxxxxxx node1 node2 model_name AREA= area_factor

6.2.6.3.7 MOS晶体管

Mxxxxxxx node1 node2 node3 node4 model_name L= gate_length W= gate_width

[+ AD= drain_diffusion_area AS= source_diffusion_area ]

[+ PD= perimeter_of_drain_junction PS= perimeter_of_source_junction]

[+ NRD=number_of_squares_of_drain_diffusion]

[+ NRS=number_of_squares_of_source_diffusion ]

栅长、栅宽、漏节点周长、源节点周长等的单位为米(m),漏扩散区面积和源扩散区面积单位是

m2。

AD、AS、PD、PS、NRD和NRS可选,默认值为0。

这些值不必与芯片尺寸的真实值一致。个别晶体管的特性将根据L、W、AD、AS、PD和PS等参数构

成的方程计算出来,在器件模型描述中定义。

详细描述见6.2.8.3.3。

6.2.6.3.8 二极管

Qxxxxxxx node1 node2 node3 model_name AREA= area_factor

6.2.6.3.9 压控电压源

Page 21: 数字集成电路 输入 输出电气接口 模型规范 204955.pdf · j ¼ fg 7 ö Õ ©0o gb/t xxxx—xxxx/iec ts 62404:2007 5 1.1.1.1 数字集成电路 输入/输出电气接口模型规范

工业和信息化部标准报批稿

GB/T XXXX—XXXX/IEC TS 62404:2007

20

Exxxxxxx node1 node2 POLY= n <cnode1 cnode2> < k >

cnode1和cnode2是控制节点,k是多项式系数列表。

6.2.6.3.10 流控电流源

Fxxxxxxx node1 node2 POLY= n <vname> < k >

vname是电流源,k是多项式系数列表。

6.2.6.3.11 压控电流源

Gxxxxxxx node1 node2 POLY= n <cnode1 cnode2> < k >

cnode1和cnode2 是控制节点,k是多项式系数列表。

6.2.6.3.12 流控电压源

Hxxxxxxx node1 node2 POLY= n <vname> < k >

vname 是电流源,k是多项式系数列表。

6.2.6.3.13 无损传输线

Txxxxxxx node1 node2 node3 node4 Z0=characteristic_impedance TD= transmission_delay

6.2.6.3.14 独立电压源

6.2.6.3.14.1 概述

Vxxxxxxx node1 node2 [tranfun] [DC=]dcvalue [AC= acmag , [ acphase ]]

dcvalue 是直流电压源的值,acmag是交流电压的幅度,acphase是交流电压的相位,tranfun是瞬

态电压源的函数描述。

6.2.6.3.14.2 脉冲源函数

PULSE v1 v2 [ td [ tr [ tf [ pw [ per]]]]]

此处v1是初始值,v2是脉冲高电平值,td是延时时间,tr是上升斜坡的持续时间,tf是下降斜坡

的持续时间,pw是脉冲宽度,per是脉冲重复周期。

6.2.6.3.14.3 正弦源函数

SIN vo va [ freq [ td [ θ [ ϕ ]]]]

vo是电压或电流的偏置,va是电压或电流的幅度,freq是电压或电流的频率,td是延时时间,θ

是阻尼系数,ϕ是相位延时时间。

6.2.6.3.14.4 指数源函数

EXP v1 v2 [ td [ τ1 [ td2 [ τ2 ]]]] v1是电压或电流的初始值,v2是电压或电流的脉冲值,td是上升延时时间,td2是下降延时时间,

τ1是上升时间常数,τ2是下降时间常数。

6.2.6.3.14.5 分段线性源函数

Page 22: 数字集成电路 输入 输出电气接口 模型规范 204955.pdf · j ¼ fg 7 ö Õ ©0o gb/t xxxx—xxxx/iec ts 62404:2007 5 1.1.1.1 数字集成电路 输入/输出电气接口模型规范

工业和信息化部标准报批稿

GB/T XXXX—XXXX/IEC TS 62404:2007

21

PWL t1 v1 [ t2 v2 t3 v3 …] [R [=repeat]] [TD= delay]

vn ( n =1, 2, …) 是电压或电流值,tn ( n =1, 2, …) 是分段时间,repeat是波形的开始时间,将

被重复,delay是延时时间,R使函数重复执行。

6.2.6.3.14.6 单频 FM源函数

SFFM vo va [ fc [ mdi [ fs ]]]

vo是电压或电流偏置值,va是电压或电流的幅度,fc是载波频率,mdi是调制索引值,fs是单一频

率。

6.2.6.3.15 独立电流源

Ixxxxxxx node1 node2 [tranfun] [DC=]dcvalue [AC= acmag , [ acphase ]]

dcvalue是直流电流源,acmag是交流电流的幅值,acphase是交流电流的相位,tranfun是

6.2.6.3.14节中描述的瞬态电流源的函数描述。

6.2.6.3.16 子电路调用

Xxxxxxxx <node> subcircuit_name

6.2.6.3.17 子电路定义

.SUBCKT subcircuit_name <node>

6.2.6.4 示例

芯片

缓冲器

IEC186/07

缓冲器

图 7 电路描述示例

注:IC内部电路的地信号与封装的地端口连接。

6.2.7 输入激励

(见图8)

Page 23: 数字集成电路 输入 输出电气接口 模型规范 204955.pdf · j ¼ fg 7 ö Õ ©0o gb/t xxxx—xxxx/iec ts 62404:2007 5 1.1.1.1 数字集成电路 输入/输出电气接口模型规范

工业和信息化部标准报批稿

GB/T XXXX—XXXX/IEC TS 62404:2007

22

6.2.7.1 概述

为描述负载对缓冲器电路输出波形的影响,输入激励将相对于输出缓冲电路的上升沿和下降沿进

行定义。

输入波形

输入波形

输入波形

输出波形

输出波形

缓冲器2

缓冲器1

缓冲器2

IEC 187/07

图 8 输入激励

6.2.7.2 输入激励分配

6.2.7.2.1 描述

[STIMULUS_ASSIGNMENT]

[TERMINAL] IC的外部端口名

[RISING]

[FALLING]

[END_STIMULUS_ASSIGNMENT]

6.2.7.2.2 解释

定义输出缓冲电路的输入激励名,控制IC的输出波形。输入激励部分以[STIMULUS_ASSIGNMENT]开

始,[STIMULUS_ASSIGNMENT]部分包含一个或多个[TERMINAL]子部分,每个都定义了用于芯片焊盘端口

的激励波形。

[TERMINAL] IC外部端口名。

IC的外部端口名应该和[TERMINAL]中“.SUBCKT”定义的外部端口的信号名匹配,每个[TERMINAL]

部分都包含[RISING]和[FALLING]子部分,以引入独立的激励波形用于信号的上升和下降沿。

[RISING]

Page 24: 数字集成电路 输入 输出电气接口 模型规范 204955.pdf · j ¼ fg 7 ö Õ ©0o gb/t xxxx—xxxx/iec ts 62404:2007 5 1.1.1.1 数字集成电路 输入/输出电气接口模型规范

工业和信息化部标准报批稿

GB/T XXXX—XXXX/IEC TS 62404:2007

23

用于控制外部端口的上升波形的输入激励应该在该关键字之后定义。

第一个参数是提供激励的电路的引用名。

对于芯片顶层的引用,引用名应为[PAD_ASSIGNMENT]中定义的条目之一。

对于芯片底层的引用,引用名应为[CONNECTION]中定义的子电路调用名之一。

其他参数为[STIMULUS]中定义的波形名,可在同一行描述,例如:

Circuit_reference_name Stimulus_1 Stimulus_2 Stimulus_3…

[FALLING]

用于控制外部端口的下降波形的输入激励应该在该关键字之后定义。

第一个参数是提供激励的电路的引用名。

对于芯片顶层的引用,引用名应为[PAD_ASSIGNMENT]中定义的条目之一。

对于芯片底层的引用,引用名应为[CONNECTION]中定义的子电路调用名之一。

其他参数为[STIMULUS]中定义的波形名,可在同一行描述,例如:

Circuit_reference_name Stimulus_1 Stimulus_2 Stimulus_3…

6.2.7.2.3 示例

[STIMULUS_ASSIGNMENT]

[TERMINAL] OUT1

[RISING]

XCHIP WAVE1R

[FALLING]

XCHIP WAVE1F

[TERMINAL] OUT2

[RISING]

XCHIP.X2 WAVE2R

[FALLING]

XCHIP.X2 WAVE2F

[END_STIMULUS_ASSIGNMENT]

6.2.7.3 输入激励定义

6.2.7.3.1 描述

[STIMULUS] 激励名

[WAVE_DEF]

[FAST]

[TYP]

[SLOW]

[END_WAVE_DEF]

6.2.7.3.2 解释

定义输出缓冲电路的输入激励名,可控制IC的输出波形。激励名应在[STIMULUS]之后描述,这些

名字用于[WAVE_DEF]中。真实波形应该在这些关键字之后的电路声明中描述。

[FAST]: 最高速度定义。

[TYP]: 典型速度定义。

Page 25: 数字集成电路 输入 输出电气接口 模型规范 204955.pdf · j ¼ fg 7 ö Õ ©0o gb/t xxxx—xxxx/iec ts 62404:2007 5 1.1.1.1 数字集成电路 输入/输出电气接口模型规范

工业和信息化部标准报批稿

GB/T XXXX—XXXX/IEC TS 62404:2007

24

[SLOW]: 最低速度定义。

这些关键字是可选的,真实波形应该在这些关键字的下一行进行定义。这些波形可以用一个独立

电压源或者独立电流源(见6.2.6.3.14和6.2.6.3.14.2)来定义,也可以描述多个激励。

真实波形的描述以[END_WAVE_DEF]结束。

6.2.7.3.3 示例

[STIMULUS] WAVE1R

[WAVE_DEF]

[FAST]

VIN1 IN1 GND PWL 0 3.3 4.8N 3.3 5.5N 0

[TYP]

VIN1 IN1 GND PWL 0 3.3 5N 3.3 6N 0

[SLOW]

VIN1 IN1 GND PWL 0 3.3 5.2N 3.3 6.4N 0

[END_WAVE_DEF]

[STIMULUS] WAVE2R

[WAVE_DEF]

[FAST]

VIN2 PIN GND PWL 0 3.3 2.8N 3.3 3.6N 0

VIN3 NIN GND PWL 0 3.3 2.6N 3.3 3.6N 0

[TYP]

VIN2 PIN GND PWL 0 3.3 3N 3.3 4N 0

VIN3 NIN GND PWL 0 3.3 3N 3.3 4N 0

[SLOW]

VIN2 PIN GND PWL 0 3.3 3.2N 3.3 4.3N 0

VIN3 NIN GND PWL 0 3.3 3.2N 3.3 4.3N 0

[END_WAVE_DEF]

[STIMULUS] WAVE1F

[WAVE_DEF]

[FAST]

VIN1 IN1 GND PWL 0 0 4.8N 0 5.6N 3.3

[TYP]

VIN1 IN1 GND PWL 0 0 5N 0 6N 3.3

[SLOW]

VIN1 IN1 GND PWL 0 0 5.2N 0 6.5N 3.3

[END_WAVE_DEF]

[STIMULUS] WAVE2F

[WAVE_DEF]

[FAST]

VIN2 PIN GND PWL 0 3.3 2.8N 3.3 3.6N 0

VIN3 NIN GND PWL 0 3.3 2.N 3.3 3.6N 0

[TYP]

VIN2 PIN GND PWL 0 3.3 3N 3.3 4N 0

Page 26: 数字集成电路 输入 输出电气接口 模型规范 204955.pdf · j ¼ fg 7 ö Õ ©0o gb/t xxxx—xxxx/iec ts 62404:2007 5 1.1.1.1 数字集成电路 输入/输出电气接口模型规范

工业和信息化部标准报批稿

GB/T XXXX—XXXX/IEC TS 62404:2007

25

VIN3 NIN GND PWL 0 3.3 3N 3.3 4N 0

[SLOW]

VIN2 PIN GND PWL 0 3.3 3.2N 3.3 4.4N 0

VIN3 NIN GND PWL 0 3.3 3.2N 3.3 4.4N 0

[END_WAVE_DEF]

注意:用[FAST]、[TYP]和[SLOW]定义的激励分别对应[FAST]、[TYP]和[SLOW]操作条件下非线性

器件的特性。因此,[TYP]激励的仿真应该用相应的器件模型的[TYP]非线性特性。

6.2.8 器件模型

6.2.8.1 概述

非线性器件特性的一维、二维或三维数据应该进行描述。非线性器件指晶体管、二极管、压控电

容等。

描述器件模型的单位遵循SI单位。

6.2.8.2 描述

[DEVICE_DEF]

[FAST]

[TYP]

[SLOW]

[END_DEVICE_DEF]

6.2.8.3 解释

6.2.8.3.1 概述

定义用于IC内部电路定义的器件模型。器件模型的定义应以[END_DEVICE_DEF]结束,内部电路器

件模型应该用[DEVICE_DEF]后面的关键字来定义。

[FAST]: 最高速度定义。

[TYP]: 典型速度定义。

[SLOW]: 最低速度定义。

这些关键字是可选的。器件模型的一般描述如下所示。

MODEL Model_name Model_type <[Parameter_name = Parameter_value]>

此处< > 表示可重复,[ ] 表示可选。

6.2.8.3.2 二极管模型

(见图9和图10)

Model_type应该跟在"MODEL=TABLE"、"POINTS= Number_of_data_points"、<Voltage_value,

Current_value, Capacitance_value> 的后面。

一个数字集是由三个参数组成,如果任何参数在每一个数字集合中有相同的值,这个参数可在数

字集中缩写,在"POINTS= Number_of_data_points "后面加上"Parameter_name= Parameter_value"。

Number_of_data_points是参数值的编号。

"RS= series_resistance_value " 是可选的。默认情况下,RS=0。

等效电路

Page 27: 数字集成电路 输入 输出电气接口 模型规范 204955.pdf · j ¼ fg 7 ö Õ ©0o gb/t xxxx—xxxx/iec ts 62404:2007 5 1.1.1.1 数字集成电路 输入/输出电气接口模型规范

工业和信息化部标准报批稿

GB/T XXXX—XXXX/IEC TS 62404:2007

26

IEC 188/07

图 9 二极管等效电路

IEC 189/07

图 10 二极管特性

[DEVICE_DEF]

[FAST]

MODEL DIODE D MODEL=TABLE

+ RS=3.2

+ POINTS=16

* V I C

+ -2.0000 -2.9003P 371.8970F

+ -1.8000 -2.6102P 380.7287F

+ -1.6000 -2.3202P 391.3235F

+ -1.4000 -2.0302P 403.3597F

+ -1.2000 -1.7402P 415.3959F

+ -1.0000 -1.4501P 427.4321F

+ -800.0000M -1.1601P 446.4778F

+ -600.0000M -870.0789F 467.8601F

+ -400.0000M -580.0526F 489.2424F

+ -200.0000M -290.0263F 510.6247F

+ 0. 6.9045P 546.8902F

+ 200.0000M 66.3353N 586.3105F

Page 28: 数字集成电路 输入 输出电气接口 模型规范 204955.pdf · j ¼ fg 7 ö Õ ©0o gb/t xxxx—xxxx/iec ts 62404:2007 5 1.1.1.1 数字集成电路 输入/输出电气接口模型规范

工业和信息化部标准报批稿

GB/T XXXX—XXXX/IEC TS 62404:2007

27

+ 400.0000M 68.0767U 626.7824F

+ 600.0000M 1.8949 667.2543F

+ 800.0000M 481.9861 707.7262F

+ 1.0000 116.2491K 748.1981F

[END_DEVICE_DEF]

6.2.8.3.3 MOS晶体管模型

(见图11和图12)

6.2.8.3.3.1 概述

“Model_type”必须紧随”MODEL=TABLE”之后,“L=栅长”,“W=栅宽”,“AD=漏极面积”,

“AS=漏极面积”,“PD=漏端二极管周长”,“PS=源端二极管周长”和“RSH=漏端及源端的电阻”。

AD,AS,PD,PS 和RSH是可选项,默认值为0。

如果某项参数为0,则与该项为0的参数相关的方程将不再使用。

相关的方程在6.2.8.3.9和6.2.8.3.10进行详细描述,强烈建议对于每一种栅长的MOS器件,建立

独立的模型以得到准确的仿真结果。

等效电路

IEC 190/07

图 11 NMOS晶体管等效电路图

Page 29: 数字集成电路 输入 输出电气接口 模型规范 204955.pdf · j ¼ fg 7 ö Õ ©0o gb/t xxxx—xxxx/iec ts 62404:2007 5 1.1.1.1 数字集成电路 输入/输出电气接口模型规范

工业和信息化部标准报批稿

GB/T XXXX—XXXX/IEC TS 62404:2007

28

IEC 191/07

图 12 PMOS晶体管等效电路图

6.2.8.3.3.2 栅极沟道特性

(见图13)

MOS器件的栅极沟道的直流和电容特性描述如下:

“DATA=CHANNEL”应该紧随“POINTS=数据点”,<栅源电压(Vgs),源漏电压(Vds),体—源电压

(Vbs),漏极电流(Ids),栅—源电容(Cgs),栅—漏电容(Cgd),以及栅—体电容>之后。

7个参数值构成一组数据,如果每组数据中某一参数的值都相同,则该参数可以通过以下方式简写:

在“POINTS=数据点”之后增加“参数名=参数值”。

例如,假如在每组数据中的Vbs为0,则可在“参数名=参数值”之后加上VBS=0.0,在这种情况下,6

个参数的值构成一组数据。

Number_of_data_points是每组参数的值。

考虑在MOS不同工作区的这些值的正负,对于NMOS,所有的参数都取正值,对于PMOS,Vgs,Vds和

Ids取负值,Cgs,Cgd,和Cgb取正值。

IEC 192/07

图 13 MOS管的栅极沟道特性

[DEVICE_DEF]

[TYP]

Page 30: 数字集成电路 输入 输出电气接口 模型规范 204955.pdf · j ¼ fg 7 ö Õ ©0o gb/t xxxx—xxxx/iec ts 62404:2007 5 1.1.1.1 数字集成电路 输入/输出电气接口模型规范

工业和信息化部标准报批稿

GB/T XXXX—XXXX/IEC TS 62404:2007

29

MODEL MODEL1 NMOS MODEL=TABLE

+ L=0.8U W=10U AD=100P AS=100P PD=30U PS=30U RSH=10.2

+ DATA=CHANNEL

+ POINTS=40

* Vgs Vds Vbs Ids Cgs Cgd Cgb

+ 0.0 0.095 0.2 2.0M 0.5N 0.5N 3.5N

+ 0.0 0.095 0.3 2.1M 0.7N 0.5N 4.0N

+ 0.2 2.1 0.2 2.0M 0.5N 0.5N 3.5N

+ 0.5 4.0 0.3 2.1M 0.7N 0.5N 4.0N

+ ...

MODEL MODEL2 PMOS MODEL=TABLE

+ L=0.8U W=10U AD=100P AS=100P PD=35U PS=35U RSH=11.5

+ DATA=CHANNEL

+ POINTS=90

+ VBS=0.0

* Vgs Vds Ids Cgs Cgd Cgb

+ 0.0 -0.095 -2.0M 0.5N 0.5N 3.5N

+ 0.0 -0.095 -2.1M 0.7N 0.5N 4.0N

+ -0.2 -2.1 -2.0M 0.5N 0.5N 3.5N

+ -0.5 -4.0 -2.1M 0.7N 0.5N 4.0N

+ ...

[END_DEVICE_DEF]

6.2.8.3.3.3 二极管特性

(见图14)

源极—衬底之间以及漏极—衬底之间存在的二极管的直流和电容特性在本节描述。

漏极—衬底之间存在的二极管的直流和电容特性的“DATA=DRAIN”应紧随“POINTS=数据点”,<

体—漏极电压 (Vbd),体—漏极电流(Ibd),体—漏极电容 (Cbd)和漏极—体PN结的侧壁电容(Cbdsw)>。

4个参数值构成一组数据,如果每组数据中某一参数的值都相同,则该参数可以通过以下方式简写:

在“POINTS=数据点”之后增加“参数名=参数值”。

例如,若在每组数据中的Cbd为1.2pF,则可在“参数名=参数值”之后加上CBD=1.2P。在这种情况

下,3个参数的值构成一组数据。

Number_of_data_points是每组参数的值。

考虑二极管在正向导通时的极性,对于NMOS,所有的参数都取正值,对于PMOS,Vbd,Ibd,取负

值,Cbd取正值。

源极—衬底之间存在的二极管的直流和电容特性的“DATA=SOURCE”应紧随“POINTS=数据点”,<

体—源极电压(Vbs),体—源极电流(Ibs),体—源极电容 (Cbs)和源极—体PN结的侧壁电容(Cbssw)>。

4个参数值构成一组数据,如果每组数据中某一参数的值都相同,则该参数可以通过以下方式简写:

在“POINTS=数据点”之后增加“参数名=参数值”。

例如,若在每组数据中的Cbs为1.2pF,则可在“参数名=参数值”之后加上CBS=1.2P。在这种情况

下,3个参数的值构成一组数据。

Number_of_data_points是每组参数的值。

Page 31: 数字集成电路 输入 输出电气接口 模型规范 204955.pdf · j ¼ fg 7 ö Õ ©0o gb/t xxxx—xxxx/iec ts 62404:2007 5 1.1.1.1 数字集成电路 输入/输出电气接口模型规范

工业和信息化部标准报批稿

GB/T XXXX—XXXX/IEC TS 62404:2007

30

考虑二极管在正向导通时的极性,对于NMOS,所有的参数都取正值,对于PMOS,Vbs,Ibs,取负

值,Cbs取正值。

IEC 193/07

图 14 MOS管的二极管特性

[DEVICE_DEF]

[SLOW]

MODEL MODEL1 NMOS MODEL=TABLE

+ L=0.8U W=10U AD=100P AS=100P PD=30U PS=30U RSH=10.2

+ DATA=CHANNEL

+ ...

+ DATA=DRAIN

+ POINTS=90

* Vbd Ibd Cbd Cbdsw

+ -2.0 -0.095P 0.2P 0.01P

+ 0.0 0.09M 0.3P 0.01P

+ 0.6 4.0M 0.3P 0.012P

+ ...

+ DATA=SOURCE

+ POINTS=70

+ CBS=1.2P CBSSW=0.01P

* Vbs Ibs

+ -2.0 -0.095P

+ 0.0 0.09M

+ 0.6 4.0M

+ ...

[END_DEVICE_DEF]

6.2.8.3.4 三极管模型

(见图15,16和17)

Page 32: 数字集成电路 输入 输出电气接口 模型规范 204955.pdf · j ¼ fg 7 ö Õ ©0o gb/t xxxx—xxxx/iec ts 62404:2007 5 1.1.1.1 数字集成电路 输入/输出电气接口模型规范

工业和信息化部标准报批稿

GB/T XXXX—XXXX/IEC TS 62404:2007

31

“模型类型”必须紧随“MODEL=TABLE”,“POINTS=数据点”,“RB=基极电阻值”,<集电极—

发射极电压(Vce),基极—发射极电压(Vbe),基极电流(Ib),集电极电流(Ic),集电极—基极电容

(Ccb),集电极—衬底电容(Ccs)和发射极—基极电容>之后。

7个参数值构成一组数据,如果每组数据中某一参数的值都相同,则该参数可以通过以下方式简写:

在“POINTS=数据点”之后增加“参数名=参数值”。

例如,若在每组数据中的Ccs为1.2pF,则可在“参数名 = 参数值”之后加上Ccs=1.2P,在这种情

况下,6个参数的值构成一组数据。

Number_of_data_points是每组参数的值。

RB=基极电阻值是可选的,默认 RB=0.0。

参数值的符号规定如下:在晶体管的导通区,NPN的参数值都为正,PNP的Vce,Vbe和Ic为负,

Ccb、Ccs和Ceb为正。

等效电路

IEC 194/07

图 15 NPN晶体管电路

IEC 195/07

图 16 PNP晶体管等效电路

Page 33: 数字集成电路 输入 输出电气接口 模型规范 204955.pdf · j ¼ fg 7 ö Õ ©0o gb/t xxxx—xxxx/iec ts 62404:2007 5 1.1.1.1 数字集成电路 输入/输出电气接口模型规范

工业和信息化部标准报批稿

GB/T XXXX—XXXX/IEC TS 62404:2007

32

IEC 196/07

图 17 三极管的静态特性

[DEVICE_DEF]

[SLOW]

MODEL MODEL1 NPN MODEL=TABLE

+ RB=10

+ POINTS=70

* Vce Vbe Ib Ic Ccb Ccs Ceb

+ 0.0 0.2 0.1u 0.095M 0.36P 3.8P 0.85P

+ 0.2 0.2 2.0u 0.36M 0.36P 3.8P 0.85P

+ 0.5 0.2 9.0u 0.9M 0.4P 3.8P 0.85P

+ ...

.MODEL MODEL2 PNP MODEL=TABLE

+ RB=9.4

+ POINTS=70

+ CCS=3.8P

* Vce Vbe Ib Ic Ccb Ceb

+ 0.0 -0.2-0.1U -0.095M 0.36P 0.85P

+ -0.2 -0.2 -2.0U -0.36P 0.36P 0.85P

+ -0.5 -0.2 -3.5U -0.4P 0.36P 0.85P

+ ...

[END_DEVICE_DEF]

6.2.8.3.5 示例

[DEVICE_DEF]

[TYP]

MODEL DIODE D MODEL=TABLE

+ RS=3.2

+ POINTS=40

* V I C

+ -0.5 -0.001P 0.2P

+ 0.0 0.095M 0.2P

+ 0.2 2.0M 0.2P

Page 34: 数字集成电路 输入 输出电气接口 模型规范 204955.pdf · j ¼ fg 7 ö Õ ©0o gb/t xxxx—xxxx/iec ts 62404:2007 5 1.1.1.1 数字集成电路 输入/输出电气接口模型规范

工业和信息化部标准报批稿

GB/T XXXX—XXXX/IEC TS 62404:2007

33

+ 0.5 3.5M 0.2P

+ ...

.MODEL MODEL1 NMOS MODEL=TABLE

+ L=0.8U W=10U AD=100P AS=100P PD=35U PS=35U RSH=11.5

+ DATA=CHANNEL

+ POINTS=120

* Vgs Vds Vbs Ids Cgs Cgd Cgb

+ 0.0 0.095 0.2 2.0M 0.5N 0.5N 3.5N

+ 0.0 0.095 0.3 2.1M 0.7N 0.5N 4.0N

+ 0.2 2.1 0.2 2.0M 0.5N 0.5N 3.5N

+ 0.5 4.0 0.3 2.1M 0.7N 0.5N 4.0N

+ ...

+ DATA=DRAIN

+ POINTS=90

* Vbd Ibd Cbd Cbdsw

+ -2.0 -0.095P 0.2P 0.01P

+ 0.0 0.09M 0.3P 0.01P

+ 0.6 4.0M 0.3P 0.015P

+ ...

+ DATA=SOURCE

+ POINTS=90

+ CBS=1.2P CBSSW=0.01P

* Vbs Ibs

+ -2.0 -0.095P

+ 0.0 0.09M

+ 0.6 4.0M

+ ...

MODEL MODEL2 NMOS MODEL=TABLE

+ L=0.8U W=10U AD=100P AS=100P PD=35U PS=35U RSH=11.5

+ DATA=CHANNEL

+ POINTS=120

+ VBS=0

* Vgs Vds Ids Cgs Cgd Cgb

+ 0.0 0.095 2.0M 0.5N 0.5N 3.5N

+ 0.0 0.095 2.1M 0.7N 0.5N 4.0N

+ 0.2 2.1 2.0M 0.5N 0.5N 3.5N

+ 0.5 4.0 2.1M 0.7N 0.5N 4.0N

+ ...

+ DATA=DRAIN

+ POINTS=90

+ CBDSW=0.01P

* Vbd Ibd Cbd

+ -2.0 -0.095P 0.2P

Page 35: 数字集成电路 输入 输出电气接口 模型规范 204955.pdf · j ¼ fg 7 ö Õ ©0o gb/t xxxx—xxxx/iec ts 62404:2007 5 1.1.1.1 数字集成电路 输入/输出电气接口模型规范

工业和信息化部标准报批稿

GB/T XXXX—XXXX/IEC TS 62404:2007

34

+ 0.0 0.09M 0.3P

+ 0.6 4.0M 0.3P

+ ...

+ DATA=SOURCE

+ POINTS=90

+ CBS=1.2P

* Vbs Ibs Cbssw

+ -2.0 -0.095P 0.01P

+ 0.0 0.09M 0.015P

+ 0.6 4.0M 0.02P

+ ...

[END_DEVICE_DEF]

6.2.8.3.6 数据点

数据点是一组参数的值,必须与器件模型中描述的实际参数值匹配。

如果与模型中描述的实际值不同,则较小的值有效。

例如,若数据点比真实值小,则该数据点被采用,如果数据点比真实值大,则整个的真实值被采

用。

6.2.8.3.7 数据表结构

(见图18)

器件模型被描述为以端口电压为函数的电流和电容为参数的一系列集合。端口电压是独立变量,

电流和电容是非独立变量。每一个独立变量的值应该在考虑数据的大小以及精度的前提下根据非独立

变量来进行选择。这一限制并不要求非独立变量位于规律的格点上。然而从仿真的角度看,数据位于

规律的格点上是首选的,但是确定的间距并不是必须的。

在数据位于规律的格点上的情况下,“GRID=YES”应该紧随“POINTS=数据点”之后。在数据没有

位于规律的格点上的情况下,”GRID=NO”应该紧随“POINTS=数据点”之后。默认“GRID=YES”。

IEC 197/07

图 18 在格点上的 NMOS特性

6.2.8.3.8 二端口开关型 MOS晶体管模型

(见图19)

Page 36: 数字集成电路 输入 输出电气接口 模型规范 204955.pdf · j ¼ fg 7 ö Õ ©0o gb/t xxxx—xxxx/iec ts 62404:2007 5 1.1.1.1 数字集成电路 输入/输出电气接口模型规范

工业和信息化部标准报批稿

GB/T XXXX—XXXX/IEC TS 62404:2007

35

以二端口开关描述的MOS的直流特性可以被认为是四端口模型的Vgs和Vbs直流特性的特例。因此,

它可以被认为是四端口模型中Vgs和Vbs为定值的数据点的情况。最终地,这一模型可以用一维模型中

的Vds描述。这一数据表格可以很容易地表示为IBIS 3.2 数据(IEC 62014-1)的直流特性。

IEC 198/07

图 19 二端口开关型的 MOS晶体管模型

MODEL MODEL2 NMOS MODEL=TABLE

+ L=0.8U W=10U AD=100P AS=100P PD=35U PS=35U RSH=11.5

+ DATA=CHANNEL

+ POINTS=90

+ VGS=3.3 VBS=0

* Vds Ids Cgs Cgd Cgb

+ 0.095 2.0M 0.5N 0.5N 3.5N

+ 0.095 2.1M 0.7N 0.5N 4.0N

+ 2.1 2.0M 0.5N 0.5N 3.5N

+ 4.0 2.1M 0.7N 0.5N 4.0N

+ ...

6.2.8.3.9 随 L和 W改变的 MOS晶体管特性

随沟道长度L和宽度W变化的MOS管的特性可以用W/L来计算。

以Mxxxxxxx node1 node2 node3 node4 modelname L=Lr W=Wr描述的MOS管的特性计算如下:

漏极电流Ids' 可以通过如下方程计算,该方程中的参数在[DEVICE_DEF]通过.MODEL 进行定义:

L=Ld,W=Wd 和Ids。L=Lr,和 W=Wr 通过[CONNECTION]进行定义。

....................................(1)r

d

d

rdsds L

LWWII '

式中:

Ids’— 漏极电流,单位为安培(A);

栅极—源极电容Cgs',栅极—漏极电容Cgd'和栅极—体电容Cgb'可以通过如下方程计算:

....................................(2)d

r

d

rgsgs L

LWWCC '

...................................(3)d

r

d

rgdgd L

LWWCC '

Page 37: 数字集成电路 输入 输出电气接口 模型规范 204955.pdf · j ¼ fg 7 ö Õ ©0o gb/t xxxx—xxxx/iec ts 62404:2007 5 1.1.1.1 数字集成电路 输入/输出电气接口模型规范

工业和信息化部标准报批稿

GB/T XXXX—XXXX/IEC TS 62404:2007

36

....................................(4)d

r

d

rgbgb L

LWWCC '

6.2.8.3.10 随 AD和 AS改变而变化的 MOS晶体管二极管特性

随AD和AS改变而变化的MOS管特性可以通过电路描述中定义的AD和AS的比例来计算,电路描述在器

件模型中进行描述。

以Mxxxxxxx node1 node2 node3 node4 modelname L=Lr W=Wr AD=ADr AS=ASr

+ PD=PDr PS=PSr描述的MOS的特性计算如下:

体—漏极二极管电路Ibd' 可以通过[DEVICE_DEF]中的.MODEL定义的AD=ADd 和 Ibd,[CONNECTION]

定义的AD=ADr来计算。

......................................(5)d

rbdbd AD

ADII '

体—源极二极管电路Ibd' 可以通过[DEVICE_DEF]中的.MODEL定义的AD=ADs 和 Ibs,[CONNECTION]

定义的AS=ASr来计算。

......................................(6)d

rbsbs AS

ASII '

体—源极二极管电容Cbs'可以通过[DEVICE_DEF]中的.MODEL定义的AS=ASd ,PS=PSd,Cbs 和Cbssw

,[CONNECTION]定义的AS=ASr,PS=PSr来计算。

...............................(7)d

rbssw

d

rbsbs PS

PSCASASCC '

体—漏极二极管电容Cbd'可以通过[DEVICE_DEF]中的.MODEL定义的AD=Add,PD=PDd,Cbd和Cbdsw,

[CONNECTION]定义的AD=ADr,PD=PDr来计算。

...............................(8)d

rbdsw

d

rbdbd PD

PDCADADCC '

6.2.8.3.11 MOS管的结电阻

以Mxxxxxxx node1 node2 node3 node4 modelname L=Lr W=Wr NRD=NRD NRS=NRS描述的MOS管的结电阻

计算如下:

RD,RS可以通过[DEVICE_DEF]中的.MODEL定义的RSH=RSH,[CONNECTION]定义的NRD=NRD,NRS=NRS

来计算。

....................................(9)RSHNRSRSRSHNRDRD

注意:以[FAST],[TYP]和[SLOW]定义的器件特性与这些输入激励符合,因此,[TYP]激励的仿真

应该使用器件对应的[TYP]描述的非线性特性。

6.2.9 封装模型参考

6.2.9.1 描述

Page 38: 数字集成电路 输入 输出电气接口 模型规范 204955.pdf · j ¼ fg 7 ö Õ ©0o gb/t xxxx—xxxx/iec ts 62404:2007 5 1.1.1.1 数字集成电路 输入/输出电气接口模型规范

工业和信息化部标准报批稿

GB/T XXXX—XXXX/IEC TS 62404:2007

37

[COMPONENT]

6.2.9.2 解释

参考的封装模型的名称和文件名称需要指定。

参数名应在[COMPONENT]之后描述。

这一关键字包含在同一行的3个参数:所使用的封装文件名称、封装类型名称和模型名称。

指定的封装类型和模型名称应在封装模型的开头进行描述。

6.2.9.3 示例

[COMPONENT]

*FILE_NAME PKG_NAME MODEL_NAME

PACKAGEA.PKG PACKAGE1 MODEL1

6.3 封装模型文件

6.3.1 文件名

6.3.1.1 概述

模型文件的名称以任意的字母或者数字开头,并以.PKG为扩展名。

6.3.1.2 示例

TSSOP48.PKG

注意:文件名的长度(字符数)受操作系统限制。

6.3.2 模型描述的开始和结束

6.3.2.1 概述

每一个封装模型都需要提供一个模型描述。

6.3.2.2 封装模型的开始描述

6.3.2.2.1 描述

[PACKAGE]

6.3.2.2.2 解释

模型的内容紧随关键字[PACKAGE]。

6.3.2.3 封装模型的结束描述

6.3.2.3.1 描述

[END_PACKAGE]

6.3.2.3.2 解释

封装模型的描述以关键字[END_PACKAGE]结束。

6.3.3 头

Page 39: 数字集成电路 输入 输出电气接口 模型规范 204955.pdf · j ¼ fg 7 ö Õ ©0o gb/t xxxx—xxxx/iec ts 62404:2007 5 1.1.1.1 数字集成电路 输入/输出电气接口模型规范

工业和信息化部标准报批稿

GB/T XXXX—XXXX/IEC TS 62404:2007

38

6.3.3.1 封装类型

6.3.3.1.1 描述

[NAME] 任意字符

6.3.3.1.2 解释

[NAME]是封装类型的识别字符,包含产品号和(或)名称。使得模拟工具选择设计中选择正确的

封装模型。

6.3.3.1.3 示例

[NAME] TSSOP48

6.3.3.2 模型版本

6.3.3.2.1 描述

[IMIC_VER] 任意文本

6.3.3.2.2 解释

IMIC规范的版本号必须描述,当前可得到的版本为1.3。解释器应遵循完整封装模型的合适语法规

则。

6.3.3.2.3 示例

[IMIC_VER] 1.3

6.3.3.3 模型等级

6.3.3.3.1 描述

[LEVEL] 整数

6.3.3.3.2 解释

等级1:SI (信号完整性) 模型,用于分析信号噪声

等级2:PI (电源完整性) 模型,用于分析由信号噪声引起的电源噪声

等级3:EMI (电磁干扰) 模型,用于分析感应的电磁发射噪声,此版本未包含

6.3.3.3.3 示例

[LEVEL] 2

6.3.3.4 模型索引

6.3.3.4.1 描述

[MODEL_INDEX]

6.3.3.4.2 解释

Page 40: 数字集成电路 输入 输出电气接口 模型规范 204955.pdf · j ¼ fg 7 ö Õ ©0o gb/t xxxx—xxxx/iec ts 62404:2007 5 1.1.1.1 数字集成电路 输入/输出电气接口模型规范

工业和信息化部标准报批稿

GB/T XXXX—XXXX/IEC TS 62404:2007

39

封装模型必须列在此处。封装模型名称,频率上限以及芯片尺寸在[MODEL_INDEX]排成一行。

[MODEL_INDEX]多行条目也是允许的。频率和芯片尺寸指明在特殊应用和分析中模型和合理性。模型和

芯片尺寸是可选的。

6.3.3.4.3 示例

[MODEL_INDEX]

* MODELNAME FREQUENCY CHIPSIZE

MODEL1 50MHZ 10MM2

MODEL2 200MHZ 10MM2

6.3.3.5 日期

6.3.3.5.1 描述

[DATE] 日期

6.3.3.5.2 解释

模型发布日期采用下列格式来描述:

日/月/年 如:23MAR98

月 日,年 如:MARCH 3,1998

6.3.3.5.3 示例

[DATE] 23MAR98

6.3.3.6 模型的解释

6.3.3.6.1 描述

[NOTES]

若需要,任何关于模型的注释内容都应该列出来,比如模型出处、用途和测试。

6.3.3.6.2 解释

所有的注释行都应紧随关键字[NOTES]之后。

印刷电路板上的参考地到表面的距离应该描述,如果合适,推荐距离为:0.0 mm,0.152 mm和

1.588 mm。

6.3.3.6.3 示例

[NOTES]

TSOP 3 PIN PACKAGE ELECTRICAL CHARCTERISTICS MODEL

FOR ALVCH LCR3_SELF MODEL EXCLUDE MUTUAL ELEMENTS

HEIGHT TO REFERENCE GROUND IS 0.152 mm.

6.3.3.7 版权

6.3.3.7.1 描述

[COPYRIGHT] 任意文字

Page 41: 数字集成电路 输入 输出电气接口 模型规范 204955.pdf · j ¼ fg 7 ö Õ ©0o gb/t xxxx—xxxx/iec ts 62404:2007 5 1.1.1.1 数字集成电路 输入/输出电气接口模型规范

工业和信息化部标准报批稿

GB/T XXXX—XXXX/IEC TS 62404:2007

40

6.3.3.7.2 解释

版权所有和相关项目的描述。

6.3.3.7.3 示例

[COPYRIGHT] COPYRIGHT 1998, ZYX CORP., ALL RIGHTS RESERVED

6.3.3.8 制造

6.3.3.8.1 描述

[MANUFACTURER] 任意文字

6.3.3.8.2 解释

封装制造厂在此处声明。

6.3.3.8.3 示例

[MANUFACTURER] ZYX CORP

6.3.4 模型名称

6.3.4.1 描述

[MODEL_NAME] 任意文字

6.3.4.2 解释

此处定义在芯片模型文件中的[MODEL_INDEX]和/或[COMPONENT]使用的模型名称。

6.3.4.3 示例

[MODEL_NAME] MODEL1

6.3.5 端口

6.3.5.1 内部端口

(见图20)

6.3.5.1.1 概述

此处定义内部端口和封装的等效电路之间的连接。

6.3.5.1.2 描述

[INNER_TERMINAL]

6.3.5.1.3 解释

此处定义内部端口和封装的等效电路之间的连接。

每一行只有一个内部端口参考。第一个参数是内部端口名称。第二个参数是封装等效电路的连接

信号名称。

Page 42: 数字集成电路 输入 输出电气接口 模型规范 204955.pdf · j ¼ fg 7 ö Õ ©0o gb/t xxxx—xxxx/iec ts 62404:2007 5 1.1.1.1 数字集成电路 输入/输出电气接口模型规范

工业和信息化部标准报批稿

GB/T XXXX—XXXX/IEC TS 62404:2007

41

6.3.5.1.4 示例

[INNER_TERMINAL]

LEAD1 NODE1

LEAD2 NODE2

内部端口 外部端口 内部端口

封装等效电路 外部端口 IEC 199/07

图 20 封装等效电路和内部端口之间的关系

6.3.5.2 外部端口

(见图21)

6.3.5.2.1 概述

此处定义了外部端口和封装的等效电路之间的连接。

6.3.5.2.2 描述

[OUTER_TERMINAL]

6.3.5.2.3 解释

此处定义外部端口和封装的等效电路之间的连接、以及封装等效电路和参考地之间的关系。

每一行只有一个外部端口参考。第一个参数是外部端口名称,第二个参数是与外部信号连接的封

装等效电路的连接信号名称。

参考地端口的名称是“REFG”。当封装的电学参数被测试和(或)仿真时,参考地作为参考平面

定义。参考地端口必须与印刷电路板的参考地连接在一起。

如果基板有参考地,印刷电路板的参考地在EM提取时可排除在外。基板内的参考平面“REFG”根

据实际使用可以或不可连接到印刷电路板的参考平面。

如果基板没有参考地,则印刷电路板的参考地在EM提取时不能排除在外。

6.3.5.2.4 示例

[OUTER_TERMINAL]

PIN1 NODE11

PIN2 NODE22

...

REFG NODE00

Page 43: 数字集成电路 输入 输出电气接口 模型规范 204955.pdf · j ¼ fg 7 ö Õ ©0o gb/t xxxx—xxxx/iec ts 62404:2007 5 1.1.1.1 数字集成电路 输入/输出电气接口模型规范

工业和信息化部标准报批稿

GB/T XXXX—XXXX/IEC TS 62404:2007

42

内部端口 外部端口 内部端口

封装等效电路 外部端口IEC200/07

图 21 封装等效电路和外部端口之间的关系

6.3.6 电路描述

6.3.6.1 概述

内部电路元件及其之间的连接关系必须说明。

6.3.6.2 描述

[CONNECTION]

[FAST]

[TYP]

[SLOW]

[END_CONNECTION]

6.3.6.3 解释

此处定义封装的内部电路以及引线键合的连接关系。

封装的电路的描述格式遵循芯片模型文件的格式。

注意:由于耦合的关系,封装描述文件可能会非常大。如果封装有对称的结构,通过定义半边结

构的子电路的方式可大大减小模型文件大小,另一半边的子电路可参考已定义的半边结构。如封装的

四分之一模型或者封装的层次化子电路可以减小模型的大小。

6.3.6.4 示例

以下描述了四分之一模型

[CONNECTION]

SUBCKT PKG IN1 IN2 IN3 IN4 IN5 IN6 IN7 IN8 IN9 IN10 IN11 IN12

+ OUT1 OUT2 OUT3 OUT4 OUT5 OUT6 OUT7 OUT8 OUT9 OUT10

+ OUT11 OUT12

+ IN24 IN23 IN22 IN21 IN20 IN19 IN18 IN17 IN16 IN15 IN14 IN13

+ OUT24 OUT23 OUT22 OUT21 OUT20 OUT19 OUT18 OUT17

+ OUT16 OUT15 OUT14 OUT13

+ IN25 IN26 IN27 IN28 IN29 IN30 IN31 IN32 IN33 IN34 IN35 IN36

+ OUT25 OUT26 OUT27 OUT28 OUT29 OUT30 OUT31 OUT32

Page 44: 数字集成电路 输入 输出电气接口 模型规范 204955.pdf · j ¼ fg 7 ö Õ ©0o gb/t xxxx—xxxx/iec ts 62404:2007 5 1.1.1.1 数字集成电路 输入/输出电气接口模型规范

工业和信息化部标准报批稿

GB/T XXXX—XXXX/IEC TS 62404:2007

43

+ OUT33 OUT34 OUT35 OUT36

+ IN48 IN47 IN46 IN45 IN44 IN43 IN42 IN41 IN40 IN39 IN38 IN37

+ OUT48 OUT47 OUT46 OUT45 OUT44 OUT43 OUT42 OUT41

+ OUT40 OUT39 OUT38 OUT37

+ REFG

XPKG_01

+ IN1 IN2 IN3 IN4 IN5 IN6 IN7 IN8 IN9 IN10 IN11 IN12

+ OUT1 OUT2 OUT3 OUT4 OUT5 OUT6 OUT7 OUT8 OUT9 OUT10

+ OUT11 OUT12 REFG LCR

XPKG_02

+ IN24 IN23 IN22 IN21 IN20 IN19 IN18 IN17 IN16 IN15 IN14 IN13

+ OUT24 OUT23 OUT22 OUT21 OUT20 OUT19 OUT18 OUT17

+ OUT16 OUT15 OUT14 OUT13 REFG LCR

XPKG_03

+ IN25 IN26 IN27 IN28 IN29 IN30 IN31 IN32 IN33 IN34 IN35 IN36

+ OUT25 OUT26 OUT27 OUT28 OUT29 OUT30 OUT31 OUT32

+ OUT33 OUT34 OUT35 OUT36 REFG LCR

XPKG_04

+ IN48 IN47 IN46 IN45 IN44 IN43 IN42 IN41 IN40 IN39 IN38 IN37

+ OUT48 OUT47 OUT46 OUT45 OUT44 OUT43 OUT42 OUT41

+ OUT40 OUT39 OUT38 OUT37 REFG LCR

ENDS PKG

SUBCKT LCR

+ 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25

C000 26 25 3.08467E-13

C001 27 25 1.54055E-13

C002 28 25 1.18045E-13

C003 29 25 1.04291E-13

C004 30 25 1.0002E-13

C005 31 25 9.81234E-14

C006 32 25 9.24553E-14

C007 33 25 9.26352E-14

.......

......

R00m 36 61 0.000624821

L00b 12 50 5.1212E-10

L00n 24 62 5.1212E-10

R00b 37 50 0.000643131

R00n 37 62 0.000643131

ENDS LCR

[END_CONNECTION]

6.3.7 器件模型

Page 45: 数字集成电路 输入 输出电气接口 模型规范 204955.pdf · j ¼ fg 7 ö Õ ©0o gb/t xxxx—xxxx/iec ts 62404:2007 5 1.1.1.1 数字集成电路 输入/输出电气接口模型规范

工业和信息化部标准报批稿

GB/T XXXX—XXXX/IEC TS 62404:2007

44

6.3.7.1 概述

非线性器件特性的一维、二维和三维数据需要描述。非线性器件包括晶体管、二极管、压控电容

等。

6.3.7.2 描述

[DEVICE_DEF]

[FAST]

[TYP]

[SLOW]

[END_DEVICE_DEF]

6.3.7.3 解释

此处定义封装定义中使用的器件模型。

器件模型应以[END_DEVICE_DEF]结束。

封装的器件模型的描述格式遵循芯片模型文件的格式。

6.3.8 结构

如果合适,封装的材料,位置,三维结构等均需要描述。这是本规范未来的工作。

6.4 模块模型文件

6.4.1 文件名

模型文件名以任意字母或者数字开头,以.MDL作为扩展名。

6.4.1.1 示例

DIMM32MB.MDL

注意:文件名的长度(字符数)受所用的操作系统限制。

6.4.2 模型描述的开头和结尾

6.4.2.1 概述

一个模型描述需要作为一个模块模型提供。

6.4.2.2 模块模型描述的开头

6.4.2.2.1 描述

[MODULE]

6.4.2.2.2 解释

模块模型的说明紧随关键字[MODULE]。

6.4.2.3 模块模型描述的结尾

6.4.2.3.1 描述

Page 46: 数字集成电路 输入 输出电气接口 模型规范 204955.pdf · j ¼ fg 7 ö Õ ©0o gb/t xxxx—xxxx/iec ts 62404:2007 5 1.1.1.1 数字集成电路 输入/输出电气接口模型规范

工业和信息化部标准报批稿

GB/T XXXX—XXXX/IEC TS 62404:2007

45

[END_MODULE]

6.4.2.3.2 解释

模块模型的描述以键字[END_MODULE]结尾。

6.4.3 头

6.4.3.1 模块类型

6.4.3.1.1 描述

[NAME] 任意字符

6.4.3.1.2 解释

[NAME]是模块类型的识别字符,包含产品号和(或)名称。使得模拟工具在设计中选择正确的模

块模型。

6.4.3.1.3 示例

[NAME] DIMM32MB

6.4.3.2 模块版本

6.4.3.2.1 描述

[IMIC_VER] 任意文本

6.4.3.2.2 解释

IMIC规范的版本号必须描述,当前的1.3版本可以得到。解释器应遵循整个模块模型的合适语法规

则。

6.4.3.2.3 示例

[IMIC_VER] 1.3

6.4.3.3 模块等级

6.4.3.3.1 描述

[LEVEL] 整数

6.4.3.3.2 解释

等级1:SI (信号完整性) 模型,用于分析信号噪声。

等级2:PI (电源完整性) 模型,用于分析由信号噪声引起的电源噪声。

等级3:EMI (电磁干扰) 模型,用于分析感应的电磁发射噪声,本版本未包含。

6.4.3.3.3 示例

[LEVEL] 2

6.4.3.4 日期

Page 47: 数字集成电路 输入 输出电气接口 模型规范 204955.pdf · j ¼ fg 7 ö Õ ©0o gb/t xxxx—xxxx/iec ts 62404:2007 5 1.1.1.1 数字集成电路 输入/输出电气接口模型规范

工业和信息化部标准报批稿

GB/T XXXX—XXXX/IEC TS 62404:2007

46

6.4.3.4.1 描述

[DATE] 日期

6.4.3.4.2 解释

模型发布日期采用下列格式来描述:

日/月/年 如:23MAR98

月 日,年 如:MARCH 3, 1998

6.4.3.4.3 示例

[DATE] 23MAR98

6.4.3.5 模型的解释

6.4.3.5.1 描述

[NOTES]

若需要,任何关于模型的注释内容都应该列出来,比如模型出处、用途和测试。

6.4.3.5.2 解释

所有的注释行都应紧随关键字[NOTES]之后。

6.4.3.5.3 示例

[NOTES]

MEMORY MODULE MODEL FOR 3.3V DDR x72 128MB DIMM

6.4.3.6 版权

6.4.3.6.1 描述

[COPYRIGHT] 任意文字

6.4.3.6.2 解释

版权所有和相关项目的描述。

6.4.3.6.3 示例

[COPYRIGHT] COPYRIGHT 1998, ZYX CORP., ALL RIGHTS RESERVED

6.4.3.7 制造

6.4.3.7.1 描述

[MANUFACTURER] 任意文字

6.4.3.7.2 解释

封装制造厂在此处声明

6.4.3.7.3 示例

Page 48: 数字集成电路 输入 输出电气接口 模型规范 204955.pdf · j ¼ fg 7 ö Õ ©0o gb/t xxxx—xxxx/iec ts 62404:2007 5 1.1.1.1 数字集成电路 输入/输出电气接口模型规范

工业和信息化部标准报批稿

GB/T XXXX—XXXX/IEC TS 62404:2007

47

[MANUFACTURER] ZYX CORP

6.4.4 端口

6.4.4.1 概述

模型的外部端口需要描述。外部端口等同于模块引出端。

6.4.4.2 描述

[INNER_TERMINAL]

6.4.4.2.1 解释

此处定义模块的外部端口。描述应该紧随关键字[TERMINAL]的下一行。

模块外部端口的信号名应该描述。关键字“SUBCKT”应该紧随模块名称和外部端口的信号名之后。

6.4.4.3 示例

[TERMINAL]

SUBCKT DIMM32MB SIG1 SIG2 SIG3 SIG4 SIG5 SIG6 SIG7 REFG

6.4.5 电路描述

(见图22)

6.4.5.1 概述

内部电路的元件及其之间的连接将被描述。

元件可以是芯片、模块以及其它模块中包含互连的元件。

6.4.5.2 示例

[CONNECTION]

[FAST]

[TYP]

[SLOW]

[END_CONNECTION]

6.4.5.3 解释

此处定义内部电路的元件及其之间的连接。

模块电路描述的格式遵从芯片模型文件的格式。

6.4.5.4 示例

[CONNECTION]

[TYP]

SUBCKT MODULE_TOP OUT1 OUT2 OUT3 OUT4 OUT5 OUT6 OUT7

XLSI-A LAA LAB LAC LAD LAE LAF … LSI-A

XLSI-B LBA LBB LBC LBD LBE LBF … LSI-B

XLSI-C LCA LCB LCC LCD LCE LCF … LSI-C

Page 49: 数字集成电路 输入 输出电气接口 模型规范 204955.pdf · j ¼ fg 7 ö Õ ©0o gb/t xxxx—xxxx/iec ts 62404:2007 5 1.1.1.1 数字集成电路 输入/输出电气接口模型规范

工业和信息化部标准报批稿

GB/T XXXX—XXXX/IEC TS 62404:2007

48

XMODULE-A MAA MAB MAC MAD MAE MAF MAG MODULE-A

T1 LAA OUT1 Z0=2.3

T2 MAC OUT2 Z0=5.3

T3 LBA OUT3 Z0=1.3

T4 LBF OUT7 Z0=3.1

T5 LBF OUT7 Z0=2.1

…[END_CONNECTION]

IEC201/07

图 22 模块电路示例

6.4.6 信号源

(见图23)

6.4.6.1 概述

此处定义芯片或者模块的外部端口,在这些端口上,信号被描述并产生预定的波形。

6.4.6.2 描述

[SIGNAL_SOURCE] 外部端口名称

[SOURCE_DEF]

6.4.6.3 解释

在紧随[SIGNAL_SOURCE]定义的模块的外部端口名称必须与在[TERMINAL].SUBCKT模块的相应的信

号名称匹配。

[SIGNAL_SOURCE]节中包含一个[SOURCE_DEF]子节、定义的芯片或者模块及其输出端口。

[SOURCE_DEF]

模块中输出端口的信号源采用两个参数定义。

第一个参数是在芯片或者模块的子电路实例名称,提供了期望的信号源激励。这一实例名将在

[CONNECTION]节中定义。

Page 50: 数字集成电路 输入 输出电气接口 模型规范 204955.pdf · j ¼ fg 7 ö Õ ©0o gb/t xxxx—xxxx/iec ts 62404:2007 5 1.1.1.1 数字集成电路 输入/输出电气接口模型规范

工业和信息化部标准报批稿

GB/T XXXX—XXXX/IEC TS 62404:2007

49

第二个参数是在第一个参数中定义的芯片或者模块的外部端口。外部端口的名称应该与

[CONNECTION]节中定义其中一个外部端口匹配。

这两个参数在一行中描述。

6.4.6.4 示例

[SIGNAL_SOURCE] OUT1

[SOURCE_DEF]

XLSI-A LAA

[SIGNAL_SOURCE] OUT2

[SOURCE_DEF]

XMODULE-A MAC

[SIGNAL_SOURCE] OUT3

[SOURCE_DEF]

XLSI-B LBA

[SIGNAL_SOURCE] OUT7

[SOURCE_DEF]

XLSI-B LBF

XLSI-C LCF

输出波形 输出波形

信号源

信号源

IEC 202/07

模块的输出端口”OUT1”的信号源是”LSI-A”中的”LAA”端口。

模块的输出端口”OUT2”的信号源是”MODULE-A”.中的”MAC”端口。

图 23 模块的信号源示例

6.4.7 器件模型

6.4.7.1 概述

非线性器件特性的一维、二维和三维数据需要描述。非线性器件包括晶体管、二极管、压控电容

等。

6.4.7.2 描述

[DEVICE_DEF]

Page 51: 数字集成电路 输入 输出电气接口 模型规范 204955.pdf · j ¼ fg 7 ö Õ ©0o gb/t xxxx—xxxx/iec ts 62404:2007 5 1.1.1.1 数字集成电路 输入/输出电气接口模型规范

工业和信息化部标准报批稿

GB/T XXXX—XXXX/IEC TS 62404:2007

50

[FAST]

[TYP]

[SLOW]

[END_DEVICE_DEF]

6.4.7.3 解释

此处定义在模块定义中使用的器件模型。

器件模型的定义以[END_DEVICE_DEF]结束。

模块定义中的模型描述的格式遵从芯片模型文件中的格式。

6.4.8 模块模型参考

6.4.8.1 概述

模块与芯片之间的关系应该描述。

6.4.8.2 描述

[COMPONENT]

6.4.8.3 解释

此处描述参考的芯片模型的文件及类型名称,并且描述了参考的模块模型的文件和名称。

参数应该紧随关键字[COMPONENT]进行描述。

第一个参数是芯片模型或者模块模型的文件名称。第二个参数是芯片或者模块模型的类型。这两

个参数应该在一行上。

特别地,命名的芯片类型名称和模块类型名称应该在芯片模型文件和模块模型文件的开头描述。

6.4.8.4 示例

[COMPONENT]

*FILE_NAME IC_NAME

ALVCH16244.IMC ALVCH16244

DRAM16MX16.MDL DRAM16MX16

6.4.9 结构

如果合适,封装的材料、位置以及三维结构应该描述。这是本规范的未来工作。

7  模型的等级

模型的等级应该根据仿真的目的进行设定。与模型等级相关的仿真目的以及模型要素分别在表2和

表3中列出。

表 2 模型等级

等级 内容 仿真

1 信号完整性(SI) 分析信号波形—仿真器负荷轻

2 电源完整性(PI) 分析电源/地跳动—电路文件大,包含大量的寄生电感、电阻和电容,仿真器负荷重

Page 52: 数字集成电路 输入 输出电气接口 模型规范 204955.pdf · j ¼ fg 7 ö Õ ©0o gb/t xxxx—xxxx/iec ts 62404:2007 5 1.1.1.1 数字集成电路 输入/输出电气接口模型规范

工业和信息化部标准报批稿

GB/T XXXX—XXXX/IEC TS 62404:2007

51

3 电磁干扰(EMI) 分析感应的电磁发射(本版本不含此等级)

表 3 每一等级要求的模型要素

文件 项目 等级 1 等级 2 等级 3

标题 需要 需要 需要

外部端口 需要 需要 需要

Pad声明 需要 需要 需要

需要 需要 需要电路描述 信号

电源 不需要 需要 需要

输入激励声明 需要 需要 需要

输入激励 需要 需要 需要

器件模型 需要 需要 需要

IC模型

封装模型参考 需要 需要 需要

标题 需要 需要 需要

模型名称 需要 需要 需要

内部端口 需要 需要 需要

外部端口 需要 需要 需要

电路描述 需要 需要 需要

器件模型 不需要 需要 需要

封装模型

结构 不需要 不需要 需要

标题 需要 需要 需要

外部端口 需要 需要 需要

电路描述 需要 需要 需要

信号源 需要 需要 需要

器件模型 需要 需要 需要

芯片/模块参考 需要 需要 需要

模块模型

结构 不需要 不需要 需要

A

Page 53: 数字集成电路 输入 输出电气接口 模型规范 204955.pdf · j ¼ fg 7 ö Õ ©0o gb/t xxxx—xxxx/iec ts 62404:2007 5 1.1.1.1 数字集成电路 输入/输出电气接口模型规范

工业和信息化部标准报批稿

GB/T XXXX—XXXX/IEC TS 62404:2007

52

A B

附 录 A

(资料性附录)

模型发布流程

IMIC具有层次化结构,由3个模型文件构成。每一个文件都可以被独立创建。因此,如图A.1所示

的模型发布流程是可行的。

封装制造

制作封装模型文件

封装模型文件

制作IC模型文件

IC制造

IC模型文件

IC模型文件中加入封

装参考

封装模型文件

IC模型文件

如果需要

自动转化为IBIS

IBIS

模块模型文件

封装模型文件

IC模型文件

模块模型文件

制作模块模型文件

增加IC/封装参考

到模块模型文件中

用户

模块制造

图 A.1 模型文件发布流程

Page 54: 数字集成电路 输入 输出电气接口 模型规范 204955.pdf · j ¼ fg 7 ö Õ ©0o gb/t xxxx—xxxx/iec ts 62404:2007 5 1.1.1.1 数字集成电路 输入/输出电气接口模型规范

工业和信息化部标准报批稿

GB/T XXXX—XXXX/IEC TS 62404:2007

53

B C

附 录 B

(资料性附录)

模型文件描述的例子

B.1 引言

为了更好地理解模型描述,本附录给出了简单的例子。

B.2 芯片结构及其等效电路

图B.1给出了IC结构,图B.2给出了该IC的等效电路。

图 B.1 IC结构

图 B.2 等效电路

B.3 描述示例

模型描述示例如下:

*************************************************************************************

Page 55: 数字集成电路 输入 输出电气接口 模型规范 204955.pdf · j ¼ fg 7 ö Õ ©0o gb/t xxxx—xxxx/iec ts 62404:2007 5 1.1.1.1 数字集成电路 输入/输出电气接口模型规范

工业和信息化部标准报批稿

GB/T XXXX—XXXX/IEC TS 62404:2007

54

***START OF IC MODEL FILE***

[IC]

***HEADER PART***

[NAME] ALVCH16244

[IMIC_VER] 1.3

[LEVEL] 2

[DATE] AUGUST 18, 1999

[NOTES]

ELECTRICAL MODEL FOR ALVCH16244

-- 3 PIN MODEL --

[COPYRIGHT] COPYRIGHT 1999, ABC, LTD., ALL RIGHTS RESERVED.

[MANUFACTURER] ABC, LTD.

***TERMINAL PART***

[TERMINAL]

SUBCKT ALVCH16244 PIN11 PIN07 PIN10 REFG

***PAD ASSIGNMENT PART***

[PAD_ASSIGNMENT]

XXB2442 GND1 VCC1 Y11 B244

XLCR3 VCC1 Y11 GND1 PIN07 PIN11 PIN10 REFG LCR3

***CIRCUIT DESCRIPTION PART***

[CONNECTION]

SUBCKT B244 GND1 VCC1 Y11

MMN08 Y11 WBX16 GND1 GND1 NMOS1 L=4.0E-07 W=4.0E-04

+ AD=6.596E-10 AS=6.596E-10

MMN09 VCC1 GND1 Y11 GND1 NMOS2 L=1.1E-06 W=2.0E-04

+ AD=3.296E-10 AS=3.296E-10

MMN10 Y11 GND1 GND1 GND1 NMOS2 L=1.1E-06 W=2.0E-04

+ AD=3.296E-10 AS=3.296E-10

MMP08 Y11 WBX18 VCC1 VCC1 PMOS1 L=4.0E-07 W=7.0E-04

+ AD=1.154E-9 AS=1.154E-9

ENDS B244

[END_CONNECTION]

***STIMULUS ASSIGNMENT PART***

[STIMULUS_ASSIGNMENT]

[TERMINAL] LEAD11

[RISING]

XXB2442 RISING

[FALLING]

XXB2442 FALLING

[END_STIMULUS_ASSIGNMENT]

***STIMULUS PART***

[STIMULUS] RISING

[WAVE_DEF]

Page 56: 数字集成电路 输入 输出电气接口 模型规范 204955.pdf · j ¼ fg 7 ö Õ ©0o gb/t xxxx—xxxx/iec ts 62404:2007 5 1.1.1.1 数字集成电路 输入/输出电气接口模型规范

工业和信息化部标准报批稿

GB/T XXXX—XXXX/IEC TS 62404:2007

55

* RISING WAVEFORM

VWBX16 WBX16 0 PWL

+ 2.40E-11 3.30E+00 1.04E-10 3.34E+00 1.44E-10 3.38E+00

+ 1.84E-10 3.36E+00 2.19E-10 3.20E+00 2.59E-10 2.78E+00

+ 2.99E-10 2.12E+00 3.39E-10 1.38E+00 3.74E-10 7.47E-01

+ 4.00E-10 3.69E-01 4.10E-10 2.90E-01 4.30E-10 1.65E-01

+ 4.70E-10 5.12E-02 5.90E-10 3.90E-03

VWBX18 WBX18 0 PWL

+ 2.40E-11 3.30E+00 1.04E-10 3.32E+00 1.44E-10 3.34E+00

+ 1.84E-10 3.23E+00 1.99E-10 3.12E+00 2.19E-10 2.90E+00

+ 2.59E-10 2.28E+00 2.99E-10 1.51E+00 3.39E-10 8.45E-01

+ 3.74E-10 5.02E-01 4.00E-10 3.54E-01 4.70E-10 2.56E-01

+ 5.50E-10 1.22E-01 6.30E-10 3.90E-02 7.10E-10 1.08E-02

+ 8.30E-10 1.43E-03

[STIMULUS] FALLING

[WAVE_DEF]

* FALLING WAVEFORM

VWBX16 WBX16 0 PWL

+ 2.40E-11 3.33E-04 1.84E-10 -1.44E-02 2.24E-10 -3.35E-02

+ 2.64E-10 -2.87E-03 3.04E-10 2.26E-01 3.44E-10 8.20E-01

+ 3.84E-10 1.52E+00 4.10E-10 1.93E+00 4.70E-10 2.56E+00

+ 5.10E-10 2.79E+00 5.50E-10 2.91E+00 5.85E-10 2.94E+00

+ 6.65E-10 3.10E+00 7.45E-10 3.21E+00 8.25E-10 3.26E+00

+ 9.05E-10 3.28E+00 1.03E-09 3.30E+00

VWBX18 WBX18 0 PWL

+ 2.40E-11 5.76E-04 1.04E-10 -1.13E-03 1.44E-10 -8.22E-03

+ 2.24E-10 -4.61E-02 2.64E-10 -4.95E-02 3.04E-10 2.98E-02

+ 3.44E-10 2.80E-01 3.84E-10 6.90E-01 4.30E-10 1.18E+00

+ 4.70E-10 1.57E+00 5.10E-10 2.01E+00 5.50E-10 2.36E+00

+ 5.85E-10 2.59E+00 6.25E-10 2.88E+00 6.65E-10 3.07E+00

+ 7.05E-10 3.18E+00 7.45E-10 3.24E+00 8.65E-10 3.29E+00

+ 9.05E-10 3.30E+00

[END_WAVE_DEF]

***DEVICE MODEL PART***

[DEVICE_DEF]

[TYP]

*TWO-DIMENSIONAL MODEL FOR NMOS1

MODEL NMOS1 NMOS MODEL=TABLE

+ W=4E-04 L=4E-07 AD=6.596E-10 AS=6.596E-10

+ DATA=CHANNEL POINTS=77 VBS=0.0

* vgs vds ids cgs cgd cbg

+ 0. 0. 0. 48.4359f 48.4359f 182.1262f

+ 0. 600.0000m 2.5255p 48.4359f 48.4359f 182.1262f

Page 57: 数字集成电路 输入 输出电气接口 模型规范 204955.pdf · j ¼ fg 7 ö Õ ©0o gb/t xxxx—xxxx/iec ts 62404:2007 5 1.1.1.1 数字集成电路 输入/输出电气接口模型规范

工业和信息化部标准报批稿

GB/T XXXX—XXXX/IEC TS 62404:2007

56

+ 0. 1.2000 3.3274p 48.4359f 48.4359f 182.1262f

+ 0. 1.8000 4.3064p 48.4359f 48.4359f 182.1262f

+ 0. 2.4000 5.2853p 48.4359f 48.4359f 182.1262f

+ 0. 3.0000 7.1084p 48.4359f 48.4359f 182.1262f

+ 0. 3.6000 8.9314p 48.4359f 48.4359f 182.1262f

+ 0. 4.2000 11.7951p 48.4359f 48.4359f 182.1262f

+ 0. 4.8000 15.6992p 48.4359f 48.4359f 182.1262f

+ 0. 5.4000 19.6034p 48.4359f 48.4359f 182.1262f

+ 0. 6.0000 23.5076p 48.4359f 48.4359f 182.1262f

+ 1.0000 0. 0. 306.7689f 306.7689f 0.

+ 1.0000 600.0000m 6.9168m 406.9793f 97.2344f 17.3145f

+ 1.0000 1.2000 7.3735m 406.9793f 97.2344f 17.3145f

+ 1.0000 1.8000 7.8424m 406.9793f 97.2344f 17.3145f

+ 1.0000 2.4000 8.3113m 406.9793f 97.2344f 17.3145f

+ 1.0000 3.0000 8.8155m 406.9793f 97.2344f 17.3145f

+ 1.0000 3.6000 9.3196m 406.9793f 97.2344f 17.3145f

+ 1.0000 4.2000 9.8452m 406.9793f 97.2344f 17.3145f

+ 1.0000 4.8000 10.3922m 406.9793f 97.2344f 17.3145f

+ 1.0000 5.4000 10.9392m 406.9793f 97.2344f 17.3145f

+ 1.0000 6.0000 11.4862m 406.9793f 97.2344f 17.3145f

+ 2.0000 0. 0. 306.7689f 306.7689f 0.

+ 2.0000 600.0000m 48.9323m 368.6421f 220.8863f 4.6129f

+ 2.0000 1.2000 64.5467m 407.1945f 146.6903f 9.9828f

+ 2.0000 1.8000 66.1404m 413.5093f 121.9623f 12.3870f

+ 2.0000 2.4000 67.7341m 419.8241f 97.2344f 14.7912f

+ 2.0000 3.0000 68.9781m 419.8241f 97.2344f 14.7912f

+ 2.0000 3.6000 70.2221m 419.8241f 97.2344f 14.7912f

+ 2.0000 4.2000 71.4912m 419.8241f 97.2344f 14.7912f

+ 2.0000 4.8000 72.7855m 419.8241f 97.2344f 14.7912f

+ 2.0000 5.4000 74.0798m 419.8241f 97.2344f 14.7912f

+ 2.0000 6.0000 75.3741m 419.8241f 97.2344f 14.7912f

+ 3.0000 0. 0. 306.7689f 306.7689f 0.

+ 3.0000 600.0000m 75.0979m 339.2527f 274.2098f 9.040e-16

+ 3.0000 1.2000 110.9732m 370.4822f 222.3031f 4.1922f

+ 3.0000 1.8000 123.6722m 396.1512f 159.7688f 9.2062f

+ 3.0000 2.4000 136.3713m 421.8201f 97.2344f 14.2202f

+ 3.0000 3.0000 138.2381m 421.8201f 97.2344f 14.2202f

+ 3.0000 3.6000 140.1050m 421.8201f 97.2344f 14.2202f

+ 3.0000 4.2000 142.0038m 421.8201f 97.2344f 14.2202f

+ 3.0000 4.8000 143.9346m 421.8201f 97.2344f 14.2202f

+ 3.0000 5.4000 145.8655m 421.8201f 97.2344f 14.2202f

+ 3.0000 6.0000 147.7963m 421.8201f 97.2344f 14.2202f

+ 4.0000 0. 0. 306.7689f 306.7689f 0.

Page 58: 数字集成电路 输入 输出电气接口 模型规范 204955.pdf · j ¼ fg 7 ö Õ ©0o gb/t xxxx—xxxx/iec ts 62404:2007 5 1.1.1.1 数字集成电路 输入/输出电气接口模型规范

工业和信息化部标准报批稿

GB/T XXXX—XXXX/IEC TS 62404:2007

57

+ 4.0000 600.0000m 90.1565m 328.1374f 287.2049f 3.680e-16

+ 4.0000 1.2000 143.9367m 354.8098f 246.1390f 2.7429f

+ 4.0000 1.8000 174.8287m 384.4827f 187.4158f 6.8692f

+ 4.0000 2.4000 205.7208m 414.1555f 128.6925f 10.9954f

+ 4.0000 3.0000 208.3092m 417.4761f 116.1093f 12.1873f

+ 4.0000 3.6000 210.8976m 420.7966f 103.5260f 13.3793f

+ 4.0000 4.2000 213.4668m 422.4569f 97.2344f 13.9752f

+ 4.0000 4.8000 216.0167m 422.4569f 97.2344f 13.9752f

+ 4.0000 5.4000 218.5665m 422.4569f 97.2344f 13.9752f

+ 4.0000 6.0000 221.1164m 422.4569f 97.2344f 13.9752f

+ 5.0000 0. 0. 306.7689f 306.7689f 0.

+ 5.0000 600.0000m 99.9432m 322.5663f 292.9103f 1.973e-16

+ 5.0000 1.2000 167.6002m 342.4359f 268.7011f 1.2365f

+ 5.0000 1.8000 214.5414m 364.9538f 236.3058f 2.9843f

+ 5.0000 2.4000 261.4827m 387.4716f 203.9105f 4.7322f

+ 5.0000 3.0000 269.9993m 401.5748f 161.2401f 8.3754f

+ 5.0000 3.6000 278.5159m 415.6779f 118.5696f 12.0186f

+ 5.0000 4.2000 284.3532m 422.7295f 97.2344f 13.8402f

+ 5.0000 4.8000 287.5112m 422.7295f 97.2344f 13.8402f

+ 5.0000 5.4000 290.6693m 422.7295f 97.2344f 13.8402f

+ 5.0000 6.0000 293.8273m 422.7295f 97.2344f 13.8402f

+ 6.0000 0. 0. 306.7689f 306.7689f 0.

+ 6.0000 600.0000m 106.8148m 319.2583f 296.0808f 1.224e-16

+ 6.0000 1.2000 184.7221m 334.6955f 279.2856f 6.979e-16

+ 6.0000 1.8000 243.8294m 352.1142f 257.7719f 1.6452f

+ 6.0000 2.4000 302.9367m 369.5330f 236.2582f 2.5926f

+ 6.0000 3.0000 322.8342m 388.4324f 189.2582f 6.2474f

+ 6.0000 3.6000 342.7316m 407.3317f 142.2582f 9.9022f

+ 6.0000 4.2000 354.5032m 417.6508f 115.6834f 12.0190f

+ 6.0000 4.8000 358.1487m 419.3894f 109.5337f 12.5977f

+ 6.0000 5.4000 361.7943m 421.1281f 103.3841f 13.1763f

+ 6.0000 6.0000 365.4399m 422.8668f 97.2344f 13.7550f

+ DATA=DRAIN POINTS=16 CBDSW=0

* vbd ibd cbd vbd ibd cbd

+ -2.0000 -2.9003p 371.8970f -1.8000 -2.6102p 380.7287f

+ -1.6000 -2.3202p 391.3235f -1.4000 -2.0302p 403.3597f

+ -1.2000 -1.7402p 415.3959f -1.0000 -1.4501p 427.4321f

+ -800.0000m -1.1601p 446.4778f -600.0000m -870.0789f 467.8601f

+ -400.0000m -580.0526f 489.2424f -200.0000m -290.0263f 510.6247f

+ 0. 6.9045p 546.8902f 200.0000m 66.3353n 586.3105f

+ 400.0000m 68.0767u 626.7824f 600.0000m 1.8949 667.2543f

+ 800.0000m 481.9861 707.7262f 1.0000 116.2491k 748.1981f

+ DATA=SOURCE POINTS=16 CBSSW=0

Page 59: 数字集成电路 输入 输出电气接口 模型规范 204955.pdf · j ¼ fg 7 ö Õ ©0o gb/t xxxx—xxxx/iec ts 62404:2007 5 1.1.1.1 数字集成电路 输入/输出电气接口模型规范

工业和信息化部标准报批稿

GB/T XXXX—XXXX/IEC TS 62404:2007

58

* vbs ibs cbs vbs ibs cbs

+ -2.0000 -2.9003p 371.8970f -1.8000 -2.6102p 380.7287f

+ -1.6000 -2.3202p 391.3235f -1.4000 -2.0302p 403.3597f

+ -1.2000 -1.7402p 415.3959f -1.0000 -1.4501p 427.4321f

+ -800.0000m -1.1601p 446.4778f -600.0000m -870.0789f 467.8601f

+ -400.0000m -580.0526f 489.2424f -200.0000m -290.0263f 510.6247f

+ 0. 6.9045p 546.8902f 200.0000m 66.3353n 586.3105f

+ 400.0000m 68.0767u 626.7824f 600.0000m 1.8949 667.2543f

+ 800.0000m 481.9861 707.7262f 1.0000 116.2491k 748.1981f

*TWO-DIMENSIONAL MODEL FOR NMOS2

MODEL NMOS2 NMOS MODEL=TABLE

+ W=2E-04 L=1.1E-06 AD=3.296E-10 AS=3.296E-10

+ DATA=CHANNEL POINTS=44 VGS=0.0

* vds vbs ids cgs cgd cbg

+ 0. 0. 0. 29.9047f 29.9047f 376.2814f

+ 400.0000m 0. 104.8585f 29.9047f 29.9047f 376.2814f

+ 800.0000m 0. 105.5168f 29.9047f 29.9047f 376.2814f

+ 1.2000 0. 106.1566f 29.9047f 29.9047f 376.2814f

+ 1.6000 0. 106.7964f 29.9047f 29.9047f 376.2814f

+ 2.0000 0. 107.4460f 29.9047f 29.9047f 376.2814f

+ 2.4000 0. 108.0955f 29.9047f 29.9047f 376.2814f

+ 2.8000 0. 108.7510f 29.9047f 29.9047f 376.2814f

+ 3.2000 0. 109.4125f 29.9047f 29.9047f 376.2814f

+ 3.6000 0. 110.0739f 29.9047f 29.9047f 376.2814f

+ 4.0000 0. 110.7353f 29.9047f 29.9047f 376.2814f

+ 0. -1.0000 0. 29.9047f 29.9047f 376.2814f

+ 400.0000m -1.0000 104.8585f 29.9047f 29.9047f 376.2814f

+ 800.0000m -1.0000 105.5168f 29.9047f 29.9047f 376.2814f

+ 1.2000 -1.0000 106.1566f 29.9047f 29.9047f 376.2814f

+ 1.6000 -1.0000 106.7964f 29.9047f 29.9047f 376.2814f

+ 2.0000 -1.0000 107.4460f 29.9047f 29.9047f 376.2814f

+ 2.4000 -1.0000 108.0955f 29.9047f 29.9047f 376.2814f

+ 2.8000 -1.0000 108.7510f 29.9047f 29.9047f 376.2814f

+ 3.2000 -1.0000 109.4125f 29.9047f 29.9047f 376.2814f

+ 3.6000 -1.0000 110.0739f 29.9047f 29.9047f 376.2814f

+ 4.0000 -1.0000 110.7353f 29.9047f 29.9047f 376.2814f

+ 0. -2.0000 0. 29.9047f 29.9047f 376.2814f

+ 400.0000m -2.0000 104.8585f 29.9047f 29.9047f 376.2814f

+ 800.0000m -2.0000 105.5168f 29.9047f 29.9047f 376.2814f

+ 1.2000 -2.0000 106.1566f 29.9047f 29.9047f 376.2814f

+ 1.6000 -2.0000 106.7964f 29.9047f 29.9047f 376.2814f

+ 2.0000 -2.0000 107.4460f 29.9047f 29.9047f 376.2814f

+ 2.4000 -2.0000 108.0955f 29.9047f 29.9047f 376.2814f

Page 60: 数字集成电路 输入 输出电气接口 模型规范 204955.pdf · j ¼ fg 7 ö Õ ©0o gb/t xxxx—xxxx/iec ts 62404:2007 5 1.1.1.1 数字集成电路 输入/输出电气接口模型规范

工业和信息化部标准报批稿

GB/T XXXX—XXXX/IEC TS 62404:2007

59

+ 2.8000 -2.0000 108.7510f 29.9047f 29.9047f 376.2814f

+ 3.2000 -2.0000 109.4125f 29.9047f 29.9047f 376.2814f

+ 3.6000 -2.0000 110.0739f 29.9047f 29.9047f 376.2814f

+ 4.0000 -2.0000 110.7353f 29.9047f 29.9047f 376.2814f

+ 0. -3.0000 0. 29.9047f 29.9047f 376.2814f

+ 400.0000m -3.0000 104.8585f 29.9047f 29.9047f 376.2814f

+ 800.0000m -3.0000 105.5168f 29.9047f 29.9047f 376.2814f

+ 1.2000 -3.0000 106.1566f 29.9047f 29.9047f 376.2814f

+ 1.6000 -3.0000 106.7964f 29.9047f 29.9047f 376.2814f

+ 2.0000 -3.0000 107.4460f 29.9047f 29.9047f 376.2814f

+ 2.4000 -3.0000 108.0955f 29.9047f 29.9047f 376.2814f

+ 2.8000 -3.0000 108.7510f 29.9047f 29.9047f 376.2814f

+ 3.2000 -3.0000 109.4125f 29.9047f 29.9047f 376.2814f

+ 3.6000 -3.0000 110.0739f 29.9047f 29.9047f 376.2814f

+ 4.0000 -3.0000 110.7353f 29.9047f 29.9047f 376.2814f

+ DATA=DRAIN POINTS=16 CBDSW=0

* vbd ibd cbd vbd ibd cbd

+ -2.0000 -1.4493p 185.8411f -1.8000 -1.3044p 190.2543f

+ -1.6000 -1.1594p 195.5487f -1.4000 -1.0145p 201.5633f

+ -1.2000 -869.5761f 207.5779f -1.0000 -724.6468f 213.5925f

+ -800.0000m -579.7174f 223.1099f -600.0000m -434.7881f 233.7949f

+ -400.0000m -289.8587f 244.4799f -200.0000m -144.9294f 255.1648f

+ 0. 3.4503p 273.2871f 200.0000m 33.1485n 292.9858f

+ 400.0000m 34.0187u 313.2101f 600.0000m 13.4387m 333.4344f

+ 800.0000m 590.5343 353.6586f 1.0000 58.0909k 373.8829f

+ DATA=SOURCE POINTS=16 CBSSW=0

* vbs ibs cbs vbs ibs cbs

+ -2.0000 -1.4493p 185.8411f -1.8000 -1.3044p 190.2543f

+ -1.6000 -1.1594p 195.5487f -1.4000 -1.0145p 201.5633f

+ -1.2000 -869.5761f 207.5779f -1.0000 -724.6468f 213.5925f

+ -800.0000m -579.7174f 223.1099f -600.0000m -434.7881f 233.7949f

+ -400.0000m -289.8587f 244.4799f -200.0000m -144.9294f 255.1648f

+ 0. 3.4503p 273.2871f 200.0000m 33.1485n 292.9858f

+ 400.0000m 34.0187u 313.2101f 600.0000m 13.4387m 333.4344f

+ 800.0000m 590.5343 353.6586f 1.0000 58.0909k 373.8829f

*TWO-DIMENSIONAL MODEL FOR PMOS1

MODEL PMOS1 PMOS MODEL=TABLE

+ W=7E-04 L=4E-07 AD=1.154E-9 AS=1.154E-9

+ DATA=CHANNEL POINTS=77 VBS=0.0

* vgs vds ids cgs cgd cbg

+ 0. 0. 0. 85.4335f 85.4335f 289.6904f

+ 0. -600.0000m -6.4965p 85.4335f 85.4335f 289.6904f

+ 0. -1.2000 -9.0114p 85.4335f 85.4335f 289.6904f

Page 61: 数字集成电路 输入 输出电气接口 模型规范 204955.pdf · j ¼ fg 7 ö Õ ©0o gb/t xxxx—xxxx/iec ts 62404:2007 5 1.1.1.1 数字集成电路 输入/输出电气接口模型规范

工业和信息化部标准报批稿

GB/T XXXX—XXXX/IEC TS 62404:2007

60

+ 0. -1.8000 -12.1721p 85.4335f 85.4335f 289.6904f

+ 0. -2.4000 -15.3328p 85.4335f 85.4335f 289.6904f

+ 0. -3.0000 -21.8543p 85.4335f 85.4335f 289.6904f

+ 0. -3.6000 -28.3759p 85.4335f 85.4335f 289.6904f

+ 0. -4.2000 -39.5762p 85.4335f 85.4335f 289.6904f

+ 0. -4.8000 -55.4555p 85.4335f 85.4335f 289.6904f

+ 0. -5.4000 -71.3347p 85.4335f 85.4335f 289.6904f

+ 0. -6.0000 -87.2140p 85.4335f 85.4335f 289.6904f

+ -1.0000 0. 0. 536.8227f 536.8227f 0.

+ -1.0000 -600.0000m -4.5084m 686.1264f 170.1530f 31.5109f

+ -1.0000 -1.2000 -4.9761m 686.1264f 170.1530f 31.5109f

+ -1.0000 -1.8000 -5.4630m 686.1264f 170.1530f 31.5109f

+ -1.0000 -2.4000 -5.9500m 686.1264f 170.1530f 31.5109f

+ -1.0000 -3.0000 -6.5206m 686.1264f 170.1530f 31.5109f

+ -1.0000 -3.6000 -7.0912m 686.1264f 170.1530f 31.5109f

+ -1.0000 -4.2000 -7.7075m 686.1264f 170.1530f 31.5109f

+ -1.0000 -4.8000 -8.3695m 686.1264f 170.1530f 31.5109f

+ -1.0000 -5.4000 -9.0314m 686.1264f 170.1530f 31.5109f

+ -1.0000 -6.0000 -9.6934m 686.1264f 170.1530f 31.5109f

+ -2.0000 0. 0. 536.8227f 536.8227f 0.

+ -2.0000 -600.0000m -36.0517m 623.6169f 421.6390f 5.8803f

+ -2.0000 -1.2000 -50.6744m 674.4951f 308.8774f 14.8968f

+ -2.0000 -1.8000 -53.8991m 684.8673f 239.5152f 22.4329f

+ -2.0000 -2.4000 -57.1238m 695.2395f 170.1530f 29.9691f

+ -2.0000 -3.0000 -59.5405m 695.2395f 170.1530f 29.9691f

+ -2.0000 -3.6000 -61.9571m 695.2395f 170.1530f 29.9691f

+ -2.0000 -4.2000 -64.4878m 695.2395f 170.1530f 29.9691f

+ -2.0000 -4.8000 -67.1325m 695.2395f 170.1530f 29.9691f

+ -2.0000 -5.4000 -69.7773m 695.2395f 170.1530f 29.9691f

+ -2.0000 -6.0000 -72.4221m 695.2395f 170.1530f 29.9691f

+ -3.0000 0. 0. 536.8227f 536.8227f 0.

+ -3.0000 -600.0000m -58.2651m 585.1169f 489.2190f 1.2319f

+ -3.0000 -1.2000 -91.7005m 628.2461f 402.6441f 7.6872f

+ -3.0000 -1.8000 108.5231m 663.3161f 286.3986f 18.4950f

+ -3.0000 -2.4000 125.3456m 698.3861f 170.1530f 29.3028f

+ -3.0000 -3.0000 129.7715m 698.3861f 170.1530f 29.3028f

+ -3.0000 -3.6000 134.1974m 698.3861f 170.1530f 29.3028f

+ -3.0000 -4.2000 138.8473m 698.3861f 170.1530f 29.3028f

+ -3.0000 -4.8000 143.7214m 698.3861f 170.1530f 29.3028f

+ -3.0000 -5.4000 148.5955m 698.3861f 170.1530f 29.3028f

+ -3.0000 -6.0000 153.4697m 698.3861f 170.1530f 29.3028f

+ -4.0000 0. 0. 536.8227f 536.8227f 0.

+ -4.0000 -600.0000m -72.3381m 569.7088f 506.9995f 5.178e-16

Page 62: 数字集成电路 输入 输出电气接口 模型规范 204955.pdf · j ¼ fg 7 ö Õ ©0o gb/t xxxx—xxxx/iec ts 62404:2007 5 1.1.1.1 数字集成电路 输入/输出电气接口模型规范

工业和信息化部标准报批稿

GB/T XXXX—XXXX/IEC TS 62404:2007

61

+ -4.0000 -1.2000 122.8842m 605.5234f 454.6861f 3.4795f

+ -4.0000 -1.8000 158.5680m 642.6790f 383.9428f 8.5352f

+ -4.0000 -2.4000 194.2517m 679.8345f 313.1995f 13.5909f

+ -4.0000 -3.0000 201.5484m 687.8281f 255.9809f 19.7290f

+ -4.0000 -3.6000 208.8451m 695.8216f 198.7623f 25.8671f

+ -4.0000 -4.2000 216.0155m 699.8184f 170.1530f 28.9362f

+ -4.0000 -4.8000 223.0596m 699.8184f 170.1530f 28.9362f

+ -4.0000 -5.4000 230.1038m 699.8184f 170.1530f 28.9362f

+ -4.0000 -6.0000 237.1479m 699.8184f 170.1530f 28.9362f

+ -5.0000 0. 0. 536.8227f 536.8227f 0.

+ -5.0000 -600.0000m -82.0478m 561.6789f 515.1538f 2.832e-16

+ -5.0000 -1.2000 145.1179m 589.1833f 482.6673f 1.6287f

+ -5.0000 -1.8000 195.1922m 618.3449f 441.6375f 3.8500f

+ -5.0000 -2.4000 245.2665m 647.5065f 400.6078f 6.0712f

+ -5.0000 -3.0000 262.3422m 668.7366f 308.4259f 15.1250f

+ -5.0000 -3.6000 279.4180m 689.9668f 216.2440f 24.1788f

+ -5.0000 -4.2000 292.3304m 700.5818f 170.1530f 28.7057f

+ -5.0000 -4.8000 301.0796m 700.5818f 170.1530f 28.7057f

+ -5.0000 -5.4000 309.8287m 700.5818f 170.1530f 28.7057f

+ -5.0000 -6.0000 318.5779m 700.5818f 170.1530f 28.7057f

+ -6.0000 0. 0. 536.8227f 536.8227f 0.

+ -6.0000 -600.0000m -89.1503m 556.7781f 519.8222f 1.782e-16

+ -6.0000 -1.2000 161.5093m 578.7300f 496.4458f 9.433e-16

+ -6.0000 -1.8000 222.3355m 602.0021f 468.1484f 2.1798f

+ -6.0000 -2.4000 283.1618m 625.2741f 439.8510f 3.4163f

+ -6.0000 -3.0000 313.8994m 648.3146f 385.2116f 7.7973f

+ -6.0000 -3.6000 344.6370m 671.3551f 330.5722f 12.1783f

+ -6.0000 -4.2000 365.1282m 685.4693f 284.2383f 16.3944f

+ -6.0000 -4.8000 375.3729m 690.6572f 246.2098f 20.4455f

+ -6.0000 -5.4000 385.6175m 695.8450f 208.1814f 24.4966f

+ -6.0000 -6.0000 395.8622m 701.0329f 170.1530f 28.5478f

+ DATA=DRAIN POINTS=16 CBDSW=0

* vbd ibd cbd vbd ibd cbd

+ 2.0000 5.0752p 825.3019f 1.8000 4.5677p 844.9008f

+ 1.6000 4.0602p 868.4125f 1.4000 3.5527p 895.1228f

+ 1.2000 3.0451p 921.8332f 1.0000 2.5376p 948.5435f

+ 800.0000m 2.0301p 990.8093f 600.0000m 1.5226p 1.0383p

+ 400.0000m 1.0150p 1.0857p 200.0000m 507.5244f 1.1332p

+ 0. -12.0824p 1.2136p -200.0000m -116.0819n 1.3011p

+ -400.0000m -119.1292u 1.3909p -600.0000m -3.3159 1.4807p

+ -800.0000m -843.4398 1.5706p -1.0000 -203.4272k 1.6604p

+ DATA=SOURCE POINTS=16 CBSSW=0

* vbs ibs cbs vbs ibs cbs

Page 63: 数字集成电路 输入 输出电气接口 模型规范 204955.pdf · j ¼ fg 7 ö Õ ©0o gb/t xxxx—xxxx/iec ts 62404:2007 5 1.1.1.1 数字集成电路 输入/输出电气接口模型规范

工业和信息化部标准报批稿

GB/T XXXX—XXXX/IEC TS 62404:2007

62

+ 2.0000 5.0752p 825.3019f 1.8000 4.5677p 844.9008f

+ 1.6000 4.0602p 868.4125f 1.4000 3.5527p 895.1228f

+ 1.2000 3.0451p 921.8332f 1.0000 2.5376p 948.5435f

+ 800.0000m 2.0301p 990.8093f 600.0000m 1.5226p 1.0383p

+ 400.0000m 1.0150p 1.0857p 200.0000m 507.5244f 1.1332p

+ 0. -12.0824p 1.2136p -200.0000m -116.0819n 1.3011p

+ -400.0000m -119.1292u 1.3909p -600.0000m -3.3159 1.4807p

+ -800.0000m -843.4398 1.5706p -1.0000 -203.4272k 1.6604p

[END_DEVICE_DEF]

***PACKAGE MODEL REFERENCE PART***

[COMPONENT]

LCR3.PKG LCR3 LCR3_MUTUAL

***END OF IC MODEL FILE***

[END_IC]

*************************************************************************************

***START OF PACKAGE MODEL***

[PACKAGE]

***HEADER PART***

[NAME] LCR3

[IMIC_VER] 1.3

[LEVEL] 2

[MODEL_INDEX]

LCR3_MUTUAL

[DATE] AUGUST 18, 1999

[NOTES]

TSOP 3 PIN PACKAGE ELECTRICAL CHARACTERISTICS MODEL FOR ALVCH

LCR3_SELF MODEL EXCLUDE MUTUAL ELEMENTS

THE HIGHT TO REFERENCE GROUND IS 152 UM.

[COPYRIGHT] COPYRIGHT 1997, ABC, LTD., ALL RIGHTS RESERVED.

[MANUFACTURER] ABC, LTD.

***MODEL DESCRIPTION PART***

[MODEL_NAME] LCR3_MUTUAL

[INNER_TERMINAL]

LEAD07 2

LEAD10 3

LEAD11 4

[OUTER_TERMINAL]

PIN07 6

PIN10 7

PIN11 8

REFG 9

[CONNECTION]

SUBCKT LCR3 2 3 4 6 7 8 9

Page 64: 数字集成电路 输入 输出电气接口 模型规范 204955.pdf · j ¼ fg 7 ö Õ ©0o gb/t xxxx—xxxx/iec ts 62404:2007 5 1.1.1.1 数字集成电路 输入/输出电气接口模型规范

工业和信息化部标准报批稿

GB/T XXXX—XXXX/IEC TS 62404:2007

63

C001_002 11 12 1.99788E-14

C001_003 11 13 5.45655E-15

C001 11 9 3.20735E-15

C002_003 12 13 1.0445E-13

C002 12 9 5.6009E-15

C003 13 9 5.35975E-15

L001 2 24 2.95443E-10

L001_N 16 24 2.95443E-10

L005 6 28 2.95443E-10

L005_N 20 28 2.95443E-10

R001 11 16 0.000715901

R005 11 20 0.000715901

L002 3 25 2.67161E-10

L002_N 17 25 2.67161E-10

L006 7 29 2.67161E-10

L006_N 21 29 2.67161E-10

R002 12 17 0.000640238

R006 12 21 0.000640238

K0021001 L002 L001 0.180625

K0022001 L002_N L001_N 0.180625

K0061005 L006 L005 0.180625

K0062005 L006_N L005_N 0.180625

L003 4 26 2.6009E-10

L003_N 18 26 2.6009E-10

L007 8 30 2.6009E-10

L007_N 22 30 2.6009E-10

R003 13 18 0.000619881

R007 13 22 0.000619881

K0031001 L003 L001 0.136142

K0032001 L003_N L001_N 0.136142

K0071005 L007 L005 0.136142

K0072005 L007_N L005_N 0.136142

K0031002 L003 L002 0.424273

K0032002 L003_N L002_N 0.424273

K0071006 L007 L006 0.424273

K0072006 L007_N L006_N 0.424273

ENDS LCR3

[END_CONNECTION]

***END OF PACKAGE MODEL FILE***

[END_PACKAGE]

*************************************************************************************

_________________________________

Page 65: 数字集成电路 输入 输出电气接口 模型规范 204955.pdf · j ¼ fg 7 ö Õ ©0o gb/t xxxx—xxxx/iec ts 62404:2007 5 1.1.1.1 数字集成电路 输入/输出电气接口模型规范

工业和信息化部标准报批稿

GB/T XXXX—XXXX/IEC TS 62404:2007

64