EE1411

CRONOGRAMA DA DISCIPLINA DECRONOGRAMA DA DISCIPLINA DEMICROELETRÔNICA EE (4458-G)MICROELETRÔNICA EE (4458-G)

www.ee.pucrs.br/~vargas/Disciplinas/Microeletronica-EE(4458G-04)www.ee.pucrs.br/~vargas/Disciplinas/Microeletronica-EE(4458G-04)

Prof. Dr. Fabian VargasProf. Dr. Fabian Vargasvargas@pucrs.brvargas@pucrs.br

G1 = 0,16(P1 + P2 + P3 + P4 + P5) + 0,2(TrabFinal)

EE1412

Bibliografia (Livros): Bibliografia (Livros): “Digital Integrated Circuits: a design perspective”, Jan M. Rabaey, Anantha Chandrakasan,

Borivoje Nikolic. 2nd edition.

“Principles of CMOS VLSI Design: A Systems Perspective”, Neil Weste, Kamran Eshraghian. Addison Wesley Publishing Company.

“Microeletrônica – Volume 2”, Adel S. Sedra, Kenneth C. Smith. Makron Books do Brasil Ltda. 1995. (Ver Cap. 1.3: Circuitos Digitais MOS, 563-644; Anexo A: Tecnologia de Fabricação de Circuitos Integrados, 760-742.)

EE1413

Bibliografia (Sites):Bibliografia (Sites): http://www-vlsi.stanford.edu:80/group/chips_micropro.html (Microprocessors Through the Ages) http://micro.magnet.fsu.edu/chipshots/index.html (Chip Shots Gallery) http://micro.magnet.fsu.edu/micro/gallery/chips/chipshots.html (Chip Shots Gallery) http://www.intel.com/community/oregon/hightech/history/intel/tech_advances.htm#micron (INTEL in

your Community) http://micro.magnet.fsu.edu/electromag/java/transistor/index.html (CMOS Fabrication Process &

Design Rules) http://www.cse.nd.edu/courses/cse462/www/lectures/L05_Fabrication.pdf (CMOS Fabrication

Process & Design Rules) http://jas.eng.buffalo.edu/education/fab/invFab/index.html (CMOS Inverter Fabrication Process)

EE1414

The Transistor RevolutionThe Transistor Revolution

First transistorBell Labs, 1948

EE1415

The First Integrated Circuits The First Integrated Circuits

Bipolar logic1960’s

ECL 3-input GateMotorola 1966

EE1416

Intel 4004 Micro-ProcessorIntel 4004 Micro-Processor

19711000 transistors1 MHz operation

EE1417

Intel Pentium (IV) microprocessorIntel Pentium (IV) microprocessor

EE1418

Moore’s LawMoore’s Law

In 1965, Gordon Moore noted that the number transistors on a chip doubled every 18 to 24 months.

He made a prediction that semiconductor technology will double its effectiveness every 18 months

EE1419

Moore’s LawMoore’s Law

161514131211109876543210

195

9

196

0

196

1

196

2

196

3

196

4

196

5

196

6

196

7

196

8

196

9

197

0

197

1

197

2

197

3

197

4

197

5

LO

G 2 O

F T

HE

NU

MB

ER

OF

CO

MP

ON

EN

TS

PE

R I

NT

EG

RA

TE

D F

UN

CT

ION

Electronics, April 19, 1965.

EE14110

Evolution in ComplexityEvolution in Complexity

EE14111

Transistor CountsTransistor Counts

1,000,000

100,000

10,000

1,000

10

100

11975 1980 1985 1990 1995 2000 2005 2010

8086

80286i386

i486Pentium®

Pentium® Pro

K1 Billion 1 Billion

TransistorsTransistors

Source: IntelSource: Intel

ProjectedProjected

Pentium® IIPentium® III

Courtesy, Intel

EE14112

Moore’s law in MicroprocessorsMoore’s law in Microprocessors

40048008

80808085 8086

286386

486Pentium® proc

P6

0.001

0.01

0.1

1

10

100

1000

1970 1980 1990 2000 2010Year

Tra

nsi

sto

rs (

MT

)

2X growth in 1.96 years!

Transistors on Lead Microprocessors double every 2 yearsTransistors on Lead Microprocessors double every 2 years

Courtesy, Intel

EE14113

Die Size GrowthDie Size Growth

40048008

80808085

8086286

386486 Pentium ® proc

P6

1

10

100

1970 1980 1990 2000 2010Year

Die

siz

e (m

m)

~7% growth per year~2X growth in 10 years

Die size grows by 14% to satisfy Moore’s LawDie size grows by 14% to satisfy Moore’s Law

Courtesy, Intel

EE14114

FrequencyFrequency

P6Pentium ® proc

486386

28680868085

8080

80084004

0.1

1

10

100

1000

10000

1970 1980 1990 2000 2010Year

Fre

qu

ency

(M

hz)

Lead Microprocessors frequency doubles every 2 yearsLead Microprocessors frequency doubles every 2 years

Doubles every2 years

Courtesy, Intel

EE14115

Power DissipationPower Dissipation

P6Pentium ® proc

486

3862868086

80858080

80084004

0.1

1

10

100

1971 1974 1978 1985 1992 2000Year

Po

wer

(W

atts

)

Lead Microprocessors power continues to increaseLead Microprocessors power continues to increase

Courtesy, Intel

EE14116

Power will be a major problemPower will be a major problem

5KW 18KW

1.5KW 500W

40048008

80808085

8086286

386486

Pentium® proc

0.1

1

10

100

1000

10000

100000

1971 1974 1978 1985 1992 2000 2004 2008Year

Po

wer

(W

atts

)

Power delivery and dissipation will be prohibitivePower delivery and dissipation will be prohibitive

Courtesy, Intel

EE14117

Power densityPower density

400480088080

8085

8086

286386

486Pentium® proc

P6

1

10

100

1000

10000

1970 1980 1990 2000 2010Year

Po

wer

Den

sity

(W

/cm

2)

Hot Plate

NuclearReactor

RocketNozzle

Power density too high to keep junctions at low tempPower density too high to keep junctions at low temp

Courtesy, Intel

EE14118

Not Only MicroprocessorsNot Only Microprocessors

Digital Cellular Market(Phones Shipped)

1996 1997 1998 1999 2000

Units 48M 86M 162M 260M 435M Analog Baseband

Digital Baseband

(DSP + MCU)

PowerManagement

Small Signal RF

PowerRF

(data from Texas Instruments)(data from Texas Instruments)

CellPhone

EE14119

Productivity TrendsProductivity Trends

1

10

100

1,000

10,000

100,000

1,000,000

10,000,000

200

3

198

1

198

3

198

5

198

7

198

9

199

1

199

3

199

5

199

7

199

9

200

1

200

5

200

7

200

9

10

100

1,000

10,000

100,000

1,000,000

10,000,000

100,000,000

Logic Tr./ChipTr./Staff Month.

xxx

xxx

x

21%/Yr. compoundProductivity growth rate

x

58%/Yr. compoundedComplexity growth rate

10,000

1,000

100

10

1

0.1

0.01

0.001

Lo

gic

Tra

nsi

sto

r p

er C

hip

(M)

0.01

0.1

1

10

100

1,000

10,000

100,000

Pro

du

ctiv

ity

(K)

Tra

ns.

/Sta

ff -

Mo

.

Source: Sematech

Complexity outpaces design productivity

Co

mp

lexi

ty

Courtesy, ITRS Roadmap

EE14120

Why Scaling?Why Scaling? Technology shrinks by 0.7/generation With scaling, every generation can integrate 2x

more functions per chip; chip cost does not increase significantly

Cost of a function decreases by 2x But …

How to design chips with more and more functions? Design engineering population does not double every

two years… Hence, a need for more efficient design methods

Exploit different levels of abstraction

EE14121

Design Abstraction LevelsDesign Abstraction Levels

n+n+S

GD

+

DEVICE

CIRCUIT

GATE

MODULE

SYSTEM

EE14122

Design MetricsDesign Metrics

How to evaluate performance of a digital circuit (gate, block, …)? Cost Reliability Scalability Speed (delay, operating frequency) Power dissipation Energy to perform a function

EE14123

Cost of Integrated CircuitsCost of Integrated Circuits

NRE (non-recurrent engineering) costs design time and effort, mask generation one-time cost factor

Recurrent costs silicon processing, packaging, test proportional to volume proportional to chip area

EE14124

NRE Cost is IncreasingNRE Cost is Increasing

EE14125

Die CostDie Cost

Single die

Wafer

From http://www.amd.com

Going up to 12” (30cm)

EE14126

Cost per TransistorCost per Transistor

0.00000010.0000001

0.0000010.000001

0.000010.00001

0.00010.0001

0.0010.001

0.010.01

0.10.111

19821982 19851985 19881988 19911991 19941994 19971997 20002000 20032003 20062006 20092009 20122012

cost: cost: ¢-per-¢-per-transistortransistor

Fabrication capital cost per transistor (Moore’s law)

EE14127

YieldYield%100

per wafer chips ofnumber Total

per wafer chips good of No.Y

yield Dieper wafer Dies

costWafer cost Die

area die2

diameterwafer

area die

diameter/2wafer per wafer Dies

2

Simplified Form

Complete Form

EE14128

DefectsDefects

area dieareaunit per defects

1yield die

is approximately 2

EE14129

Some Examples (1994)Some Examples (1994)Chip Metal

layersLine width

Wafer cost

Def./ cm2

Area mm2

Dies/wafer

Yield Die cost

386DX 2 0.90 $900 1.0 43 360 71% $4

486 DX2 3 0.80 $1200 1.0 81 181 54% $12

Power PC 601

4 0.80 $1700 1.3 121 115 28% $53

HP PA 7100 3 0.80 $1300 1.0 196 66 27% $73

DEC Alpha 3 0.70 $1500 1.2 234 53 19% $149

Super Sparc 3 0.70 $1700 1.6 256 48 13% $272

Pentium 3 0.80 $1500 1.5 296 40 9% $417

EE14130

1) A cada nova geração, as pastilhas de circuitos de circuitos integrados DRAM têmsignificantemente aumentado. No entanto, o rendimento do processo destes circuitos tem permanecido aproximadamente o mesmo (43% a 48%).

A tabela a seguir mostra alguns dados estatísticos referentes à produção de memórias DRAMs entre 1980 e 1992.

Exercícios:

a) Dado o aumento de área da pastilha de memórias DRAM, qual o parâmetro que deve ser melhorado para se manter o mesmo rendimento?

b) Qual é o melhoramento calculado para aquele parâmetro entre 1980 e 1992?

Ano Capacidade (KBytes)

Área da Pastilha (cm2)

Diâmetro do Wafer (pol)

Rendimento do Processo

(%)

1980 64 0,16 5 48

1983 256 0,24 5 46

1985 1024 0,42 6 45

1989 4096 0,65 6 43

1992 16384 0,97 8 48

EE14131

Respostas para a questão (b):1980: 5,611983: 3,951985: 2,331989: 1,611992: 0,91

2) Qual é o custo aproximado de uma pastilha de R4000 no wafer mostado à esquerda naFig. 1? Assuma que o wafer de 6 polegadas custa US$750,00 e que adensidade de defeito é 2/cm2. Use o número de pastilhas indicado nesta figura.

Resp.: USD 47,64.

3) Mesmo exercício que o anterior, mas utilizando o wafer da direita (R3000).

Resp.: USD 8,76.

EE14132

Fig. 1. Fotografia de um wafer de 6 polegadas contendo microprocessadores MIPS R4000 (esquerda) e um wafer de 6 polegadas contendo microprocessadores MIPS R3000 (direita). O número de pastilhas do R3000 no wafer da direita, para um rendimento de 100%, é 210. Cada pastilha mede 0,8 x 0,9cm2 e contem cerca de 125.000 transistores. O número de pastilhas do R4000 no wafer da esquerda, para um rendimento de 100%, é de 59. O tamanho da pastilha é 1,5 x 1,1cm2 e cada pastilha contem cerca de 1,3 milhão de transistores. Alguns dos chips do R3000 colocados nas bordas do wafer não serão utilizados; eles foram incluídos porque é mais fácil para se criar as máscaras para imprimir o circuito no silício. Os retângulos "vazios" em ambos wafers contém circuitos de teste usados para rapidamente se testar o wafer. O wafer do MIPS R4000 tem quatro circuitos de teste adicionais nas bordas.

EE14133

3) Se se considerar as demais variáveis como constantes, qual é a relação approximada entre o custo e a área da pastilha?

Resp.: area) (die cost die f 3

TransistorTransistor

Concepção de Circuitos IntegradosConcepção de Circuitos Integrados

Materiais SemicondutoresMateriais Semicondutores

Átomo de SilícioÁtomo de Silício

• Grande estabilidade física e química em temperatura ambiente

• 4 elétrons na órbita externa: valência 4

• Permite uma obtenção “natural” do SiO2

- óxido de silício

NeutronNeutron

PrótonPróton

NúcleoNúcleo

ElétronElétron

Cristal de SilícioCristal de SilícioSiSi

SiSi SiSi

SiSi

Materiais SemicondutoresMateriais Semicondutores

SiSi

SiSi SiSi

SiSi

Monocristal: Silício MonocristalinoMonocristal: Silício Monocristalino- estrutura regular e homogênea- estrutura regular e homogênea- ligações covalentes- ligações covalentes- material quimicamente estável- material quimicamente estável

Em estado puro (intrínsico):Em estado puro (intrínsico):- mal condutor a temperatura ambiente- mal condutor a temperatura ambiente- isolante a baixas temperaturas- isolante a baixas temperaturas

Aumento da temperatura:Aumento da temperatura:- provoca quebra das ligações- provoca quebra das ligações- um elétron livre provoca a formação de uma- um elétron livre provoca a formação de uma lacunalacuna- ocorre a geração de pares elétrons-buracos- ocorre a geração de pares elétrons-buracos

Materiais SemicondutoresMateriais Semicondutores

Mobilidade dos elétrons Mobilidade dos buracosMobilidade dos elétrons Mobilidade dos buracos

µµnn µµpp

OBS: Cerca de 3 vezes para o silício e 30 vezes para o AsGaOBS: Cerca de 3 vezes para o silício e 30 vezes para o AsGa

Resistividade:Resistividade: capacidade de um material veicular correntecapacidade de um material veicular corrente

depende:depende: - concentração de portadores (que por sua vez, depende: temperatura, dopagem)- mobilidade dos portadores no material

Dopantes:Dopantes: átomos com átomos com excessoexcesso de de elétronselétrons ou de ou de lacunaslacunas

dopantes do dopantes do tipo Ptipo P: falta de elétrons (receptor de é, pFET) ex.: boro (3A)boro (3A)

dopantes do dopantes do tipo Ntipo N: excesso de elétrons (doador de é, nFET) ex.: fósforo (5A)fósforo (5A)

http://educar.sc.usp.br/quimica/tabela.html

Materiais SemicondutoresMateriais Semicondutores

http://profmokeur.ca/quimicap/

Ver Tabelas Periódicas em:

Transistor MOSTransistor MOS

Silício Policristalino -> CONDUTOR

Óxido de Silício SiO2

Semicondutor -> (Germânio ou Silício Monocristalino)

Estruturas MOS

Óxido de Silício SiO2 -> ISOLANTE

Silício Monocristalino -> SEMICONDUTOR

Metal

NN

NN

NN

PP

PoliPoli

Silício Policristalino

Óxido de SilícioSiO2

Silício Monocristalino

“Difusão N” Substrato P

Corte transversal

Vista de topo

Transistor MOSTransistor MOS

NN

NN

NN

PP

““Difusão N”Difusão N”

Substrato PSubstrato P

planta baixaplanta baixaContato

FonteFonte DrenoGrade

corte

canalcanal

Transistor MOSTransistor MOS (nFET)

nFET

Transistor MOS Transistor MOS (nFET)

NNNN

PP ““Difusão N”Difusão N”

Gate = 0 Vcanal “aberto” (OFF)

FonteFonte Dreno

NNNN

PP

Gate = VCC

canal “fechado” (ON)

nFET

FonteFonteDreno

Transistor MOSTransistor MOS (pFET)

PPPP

““Difusão P”Difusão P”

FonteFonte DrenoGate = VCC

canal “aberto” (OFF)

PPN WellN Well

PPPP

PP

FonteFonteDreno

Gate = 0 V canal “fechado” (ON)canal “fechado” (ON)

pFET

N WellN Well