electrònica analògica (elan)ocw.upc.edu › sites › ocw.upc.edu › files › materials ›...
TRANSCRIPT
Introducció:
Amplificadors
Mòdul 2
Electrònica Analògica (ELAN)
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
2/33
Objectiu del módul Disseny i implementació d’un amplificador d’àudio
Previ Etapa de Sortida
Alimentació
Pèrdues per calor
Baixa Potència
Alta Potència
Àudio
Amplificació en tensió Amplificació en corrent
Altaveu
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
3/33
Senyals Generalitats:
Contenen informació de l’activitat física que ens envolta (veu, imatge, dades del ambient, etc )
Analitzar aquesta informació implica fer un processament determinat. El processament es realitza mitjançant sistemes electrònics Per capturar la informació es necessiten sensors i/o transductors que
fan la conversió de magnitud física a senyal elèctric Els transductors d’àudio són els micròfons
Representació circuital de senyals elèctrics sR
+ _ ( )tvs
Model de Thevenin
( )tvs
Senyal arbitrari Temps (t)
( )tis sR
Model de Norton
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
4/33
Espectre freqüencial dels senyals
Determinar els paràmetres del senyal te molta importància en el disseny dels sistemes electrònics de processat. Però això no sempre és fàcil
La caracterització més comuna es l’espectre freqüencial que permet descriure els senyals d’un altra manera canviant temps per freqüència
Així és possible determinar la informació rellevant, mitjançant filtres
( )tvs
t
T
Vs F
( )ωsv
Tπ2 ω
Vs
=
TVv ss
π2sin
Represnetació freqüencial Represnetació temporal
( ) ( )∫∞
∞−
−= dtetxX tjωω ·( )ωX( )txF
Funció matemàtica
( ) ( )∫∞
∞−
= ωωπ
ω deXtx tj·ˆ21
( )ωX ( )txF -1
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
5/33
Analògic Domini continu
El senyal analògic pren qualsevol valor en cada instant de temps. Es diu que presenta una variació continua sobre el rang d’activitat
Digital Domini discret Només s’agafa el valor dels senyal en intervals de temps constats (vector).
El processament per ordinador requereix conversió analògic/digital (A/D)
prèvia
Analògic vs. Digital
A/D Intern
x(n)=[x1, x2, ...xN]
x(t)
1 1 1 1 0 0 0 0 t A/D Extern
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
6/33
Funció: Incrementar la potència del senyal d’entrada
Necessitats
Guany definit Facilitat de disseny Linealitat.- Absència de distorsió o deformació del senyal (excepte la seva
amplitud)
Els amplificadors
( ) ( )txAtx io ·=vi(t) vo(t) vid(t) vod(t)
Single-ended (Unipolar) Diferencial
x1(t)+x2(t) xo(t) = A · (x1(t)+x2(t)) A
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
7/33
El guany
Guany de tensió
Potència i corrent El decibel és la magnitud més utilitzada
I
Ov v
vA =+ _ vI(t) vO(t)
iO(t) iI(t)
+
-
1 Av
vO
vI
I
Lp P
PA = (Potència a la càrrega) (Potència d’entrada) II
OO
iviv··
=I
Oi i
iA = ivp AAA ·=
Característica de transferència
AA dB ·log20)( =PL > PI
RL
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
8/33
Alimentació dels amplificadors Per a que PL > PI és necessària que una font externa proporcioni
energia al circuit
Rendiment
+ _ vI RL vO +
-
V1
V2
V+
V-
I1
I2
+ _ vI RL +
-
V+
V-
I1
I2 vO
V1
-V2
2211 ·· IVIVPdc += JLIdc PPPP +=+
<>
dcL
IL
PPPP (Amplificació)
(Rendiment)
( )%100·dc
L
PP
=η*PJ .- Pèrdues per efecte Joule
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
9/33
Saturació del amplificador
Desafotunadament, a la pràctica, tots els amplificadors estan limitats en el rang de voltatge de sortida
Rang de sortida
+− ≤≤ LvL O
Rang d’entrada
vI
v ALv
AL +− ≤≤
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
10/33
Polarització
A la pràctica, les característiques de transferència dels amplificadors presenten no linealitats de naturalesa molt diversa
La tècnica que s’utilitza per evitar el comportament no lineal és la polarització que fa funcionar l’amplificador en un punt de treball (Q)
VO
vO
vI L-
L+
t
vo(t)
vi(t)
Pendent = Av
+ _ vi(t)
V+
VI
+
-
+
-
vI vO = VO+ vo(t) Q
vo(t) = Av · vi(t)
QI
Ov dv
dvA =
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
11/33
Mesurant la no linealitat
A la pràctica, les no linealitats són bastant difícils d’evitar per molts que ens hi esforcem en la polarització, els paràmetres dels semiconductors discrets són bastant imprevisibles
La deformació d’un senyal es pot parametritzar mitjançant la seva distorsió harmònica (THD.- Total Harmonic Distortion)
VO
vO
L-
L+ vo(t)
vi(t)
Q ω
|vi(jω)|
ω0
Vi
ω
|vo(jω)|
ω0
Vo
ω1 ω2
Vo1 Vo2
( )%100·...
0
222
21
o
onoo
VVVV
THD+++
=
vi(t) vo(t) = vo0(t)+vo1(t) +vo2(t)+...+von(t)
...
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
12/33
Models circuitals per Amplificadors. Impedàncies
Quan es treballa amb etapes amplificadores que tenen un gran nombre de dispositius actius és molt pràctic utilitzar models equivalents per al seu anàlisi
vo + - -
+ vi Ri
Ro
-
+ Avo·vi vo
ii
Ri Ro
-
+
Ais·ii -
+ Ri vi vo + - Ri
Ro
-
+ rm·vi
ii
Ro
-
+
gm·vi
Amplificador de tensió
Amplificador de corrent
Amplificador de transconductància
Amplificador de transresistència
io
vo
io
Les impedàncies Ri i Ro provoquen pèrdues de guany degut al acoblament
+ - -
+ vi Ri
Ro
-
+ Avo·vi +
-
io
vo vs
Rs oL
Lvo
i
ov RR
RAvvA
+=≡
si
isi RR
Rvv+
=( )( )sioL
iLvov RRRR
RRAA++
=·ˆ
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
13/33
Resposta freqüencial La resposta freqüencial d’un amplificador es descriu mitjançant la funció
de transferència i la seva fase
Ample de banda.- Rang de freqüències del amplificador on el guany és aproximadament constant
+ _
vi = Vi·sin(ωt) vo = Vo·sin(ωt+φ)
( ) ( )( )ωω
ωi
o
VV
H =( )
( )( )
( )
=
ωω
ωω
ϕ
i
o
i
o
VV
VV
arctgRe
Im
Funció de transferència
Fase
Ample de Banda
20·log H(ω)
ωL ωH
ω
-3dB
am Ample de banda = ωH - ωL
Gain-Bandwidth = am ·(ωH – ωL)
( ) ( )( ) ( )( )( ) ( )m
mmn
nn
mm
mm
pspspszszszsa
bsbsasasasH
−−−−−−
=++++++
= −−
−−
······
······
21
21
01
1
01
1
Mòdul s = jω m ≤ n
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
14/33
Primeres reflexions Un amplificador d’àudio és un sistema electrònic que mitjançant energia
externa, incrementa la magnitud i intensitat o volum d’un senyal analògic de so. Això equival a maximitzar Av i Ai en el disseny.
No obstant, també s’han de tenir en compte altres especificacions de disseny, tant pel que respecta a la selecció dels elements necessaris (dispositius discrets i/o integrats) com el disseny dels elements passius del sistema:
Els guanys han de ser constants siguin quines siguin les condicions de funcionament
El rang de freqüències de funcionament és el que comprèn l’espectre de so. Ample de banda ≈ 5Hz-20KHz
Respectar les limitacions del dispositiu en quan als marges dinàmics per evitar la saturació i evitar, en la mesura del que sigui possible, les no linealitats. Disseny de la polarització.
Obtenir un bon balanç energètic. Rendiment elevat. Requisits de la font d’alimentació
Al connectar el sistema al altres elements (fonts de senyal d’entrada, altaveus o altres etapes), el comportament no ha de quedar afectat per les impedàncies
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
15/33
Què tenim? Semiconductors discrets
Petit senyal i de potència
Transistors d’efecte camp (FET) Transistors bipolars (BJT)
Circuits integrats analògics
Amplificadors operacionals Dispositius especials
Tots ells es poden utilitzar en general tant per l’amplificació de tensió com de corrent
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
16/33
JFETs, BJTs i ICs. Consideracions JFET
Són dispositius on l’amplificació és controlada per tensió vgs Tenen un bon comportament relacionat amb les impedàncies i la
resposta freqüèncial En general, l’amplificació que es pot esperar d’ells és més aviat pobre Bona estabilitat enfront a possible derives provocades pel medi ambient Aplicacions: Acoblar impedàncies en l’amplficació prèvia, Fonts
conmutades de potència BJT
Són dispositius on l’amplificació és controlada per corrent ib Tenen un comportament pobre relacionat amb les impedàncies i la
resposta freqüèncial. Són bons amplificadors (Guany elevat) però els seus paràmetres (guany,
impedància, etc) són bastant inestables Els de potència encara són pitjors respecte a impedàncies, resposta
freqüencial i guany Tots dos presenten no linealitats de grau divers que deformen els
senyals Els ICs funcionen millor però eleven el preu considerablement
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
17/33
Conclusions És clar que no existeix el ‘semiconductor perfecte’ Solució: Atacar els problemes de manera separada
Pre-amplificador
Alimentació Baixa Potència
Àudio Altaveu
Alta Potència
Blocs Funcionals
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
3/28
L’amplificació: xo(t) = Axi(t) Conceptes fonamentals:
Efectes de càrrega (loading).- Atenuació de guany provocada per Ri i Ro
+ - -
+ vi Ri
Ro
-
+ Aoc·vi +
- vo
vs Rs
RL
Amplificador de tensió
ii
Ri Ro Ais·ii
io iS
RS RL
Amplificador de corrent
oL
Loc
is
i
s
o
RRRA
RRR
vv
++= ··
Amplificador VCVS Font d’entrada
Càrrega Amplificador CCCS Font d’entrada
Càrrega
Guany (V/V) oL
ois
is
s
s
o
RRRA
RRR
ii
++= ·· Guany (A/A)
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
4/28
Altres configuracions
vo + - -
+ vi Ri
Ro
-
+ Avo·vi
ii
Ri Ro
Ais·ii
-
+ Ri vi
vo + - Ri
Ro
-
+ rm·vi
ii
Ro
gm·vi
Amplificador VCVS (de tensió)
Amplificador CCCS (de corrent)
Amplificador VCCS (de transconductància)
Amplificador CCVS (de transresistència)
io
io
4 configuracions segons entrada i sortida siguin en tensió o corrent
Característiques ideals Entrada Sortida Tipus d’amplificador Guany Ri R0
vi vo Tensió (V/V) ∞ 0 ii io Corrent (A/A) 0 ∞ vi io Transconductància (A/V) ∞ ∞ ii vo Transresistència (V/A) 0 0
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
5/28
L’amplificador operacional Amplificador de tensió amb guany extremadament elevat
Característiques de funcionament bàsiques:
Entrada diferencial (vD = vP - vN) i sortida unipolar
Guany: 100 – 150dB a ≈ 200.000 – 12.000.000 (V/V)
Model del amplificador operacional
_
+
vN
vP vO ( )NPOLDOLO vvavav −== ··
OLdBD
O avv ·log20=
+
aOL·vD rd
ro vN
vP +
_ vD vD
_
+
rD = ∞ ro = 0
iP = iN = 0
aOL = ∞ iN
iP
OL.- Llaç obert (Open loop)
Resistència de sortida
Guany (llaç obert)
Resistència diferencial d’entrada
Especificacions ideals
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
6/28
Anàlisi:
Relació sortida-entrada
Exercici 1.1: Calcular vO si: 1) aOL = 102 (V/V), 2) aOL = 104 (V/V) i 3) aOL = 106 (V/V). Dades: R1 = 2kΩ, R2 = 18kΩ, vI = 1V
L’amplificador no inversor
_
+ vI
vO
R2 R1
+
aOL·vD _ + vD +
R2
R1
+ vO vI
Amplificador de tensió
Xarxa de realimentació
( )
−=+
=
=
NPOLO
ON
IP
vvav
vRR
Rv
vv
21
1
vN
vP
+
−= OIOLO vRR
Rvav ·21
1CL
OL
OL
I
O A
RRaR
avv
=
++
=
21
1·1 CL.- Llaç tancat
1) vO = 9.091V 2) vO = 9.90V 3) vO = 9.9999V
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
7/28
Si a → ∞, ACL no depèn del operacional i el seu valor es configura mitjançant R1 i R2.
Model simplificat del no inversor
L’amplificador no inversor (i II)
( )1
21limRRAA CLaIdealCL
OL
+==∞→
_
+ vI
vO
R2 R1
+
vo +
vi
ivRR
+
1
21
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
8/28
Exercici 1.2: Obtingueu la relació sortida-entrada del amplificador inversor
L’amplificador inversor.
_
+
vI vO
R2 R1
+
aOL·vD +
_ vD
R2
R1
+ vO
vN
vP 1R
vI
( ) OLCL aRRR
RA121
2
111·
++−= ( )
1
2
RRA IdealCL −=
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
9/28
Simètrica (VCC i VEE) i unipolar (VCC o VEE = 0)
Direcció dels corrents d’alimentació en l’inversor IQ .- corrent de polarització en l’etapa de sortida del operacional (informació
que proporciona el fabricant: IQ (LM741) ≈ 0.5mA )
Alimentació
_
+
vI > 0
vO
+
_
+ vO
+ VCC
VEE
VCC
VEE
R1 R2 R1 R2
+ vN _ vP
VCC
VEE
+
+ vO
Simètrica +
vN _ vP
VCC
vO
Unipolar
RL RL
vI < 0
iO
IQ
iO
IQ
ICC = |IEE| = IQ + iO
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
10/28
Valor màxim de sortida limitada per l’alimentació (VCC i VEE)
Característica de sortida
vO (V)
vD (μV)
vOH
vOL
aOL
vOH/aOL
vOL/aOL
Zona lineal
Zona de saturació superior
Zona de saturació inferior
VOH = VCC - VDROPOUT
VOL = VEE + VDROPOUT
VDROPOUT (LM741) = 2V _
+
vI(t) vO(t)
10kΩ
+
20kΩ
10
-10
6.5
vI(t) (V)
13
-13
vO(t) (V)
vN(t) (V)
2.33
-2.33
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
11/28
Realimentació negativa Punt de vista dels sistemes de control
Si T → ∞
+
β
-
xi
xi.- Entrada o consigna xε.- Senyal d’error
xε
xf
xo Càrrega a
xf.- Senyal de realimentació xo.- Sortida
Amplificador d’error i/o planta
−===
fi
of
o
xxxxxxax
ε
ε
β ··
β.- Factor de realimentació β·1 a
axxA
i
oCL +
==T = a·β.- Guany de llaç
β1lim)( ==
∞→ CLTIdealCL AA
Funció d’error
( ) TTAA IdealCLCL +
=1·
∈−=+
11 T
TTx
x
i +=∈=
11ε
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
12/28
Pros i contres de la realimentació Pros:
Disseny de ACL més senzill (Només cal que el guany (a) en llaç obert sigui el més gran possible)
Redueix distorsió harmònica (THD) i el soroll Millora ample de banda (BW) Millora insensibilitat del guany ACL a les variacions
paramètriques dels dispositius
Control de la resposta al esgraó → Control industrial (TCON) Augment de Zin i disminució de Zou segons topologia
Contres: Reducció del guany (Af < A) Inestabilitat dels pols si no es dissenyen acuradament Disminució de Zin i augment de Zou segons topologia
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
13/28
Soroll i interferències La realimentació negativa també és un mecanisme per reduir la
sensibilitat dels sistemes electrònics a algunes fonts d’interferència
Característica explotada en aplicacions d’amplificadors d’àudio
∑ ∑∑
x1
xi xo +
+ + + +
+
x2 x3
Soroll d’entrada i Errors d’offset
Soroll d’alimentació
Salts de càrrega
β
a1 a2
+++
+=
21
3
1
21
21
21
···1·
aax
axxx
aaaax io β
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
14/28
Sensibilitat Sempre que T sigui elevat, variacions en a no alteren el guany ACL β fixa el valor ACL sense garantir la seva estabilitat
Necessitat d’implementar β amb components de qualitat com per seguir el senyal vo
_
+ vI
vO
R2
+
Amplificador inversor
- vI vD
vN
vo a ∑
21
1
RRR+
R1 vN
- +
vD +
Diagrama de blocs
β·1 aa
vvA
i
oCL +
== ( )2·11βada
dACL
+=
( ) CLAaa =+ β·1 ( ) aa
TAA
CL
CL ∆+
=∆ ·
11
( ) ( )βββ ·1·
·1 2
2
aAa
aa
ddA CLCL
+−=
+−=
ββ∆
−=∆
CL
CL
AA
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
15/28
Linealització de la sortida Linealitzant la sortida amb la realimentació negativa permet reduir la
distorsió harmònica
vD (μV)
vO (V)
Llaç obert Realimentació negativa
Característica de sortida
Guany del sistema
vO (V) 10
- 10
- 300 300 vI (μV)
10
- 10
- 1.5 1.5
Zona linealitzada
100
- 300 300 - 1.5 1.5
dvO/dvD (V/mV) dvO/dvI (V/mV)
10
Guany constant
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
16/28
Configuracions de realimentació
β
+ -
Rs
vs Rs is
β
+ -
Rs
vs
β β
RL RL
RL
Rs
io
io
+
- vo
+
- vo
+ - vf
+ - vf io
io
if if
if if
+
- vε
+
- vε
iε
iε
ii
+ vi
+ vi
1 series-shunt
3 series-series
2 shunt-series
4 shunt-shunt iε ii
iε
is
RL a a
a a
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
17/28
Configuracions entrada/sortida Segons la comparació a l’entrada i el mostreig a la sortida
Entrada (Comparació)
Sortida (Mostreig)
Ve de la xarxa de realimentació
vI + _ vD
vf
vD = vI - vf
Tensió Corrent
Càrrega
A la xarxa de realimentació
vO
xf = β·vo
Ve de la xarxa de realimentació +
_ _
+
+
_
+
_
iI if
iD
iD = iI - if
Càrrega
A la xarxa de realimentació
xf = β·io
iO
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
18/28
Consideracions sobre rd i ro Amplificador no inversor i inversor
aOL·vD _ + vD
+
rd
ro
vI +
R1 R2
aOL·vD _ + vD
+
rd
ro
vI +
R1 R2
vO vO
RO RO Ri
Ri
( )( ) 100212
012
11
RrrrRRRarraRR
d
d
+++++++
( ) ( )( )drRrRRaraR
1021
02
11 ++++−
−
( ) ( )021102
//1
1 rRRRrR
ard ++
++
+ ( ) drrRarRR
02
021 1 +++
++
ACL
Ri
Ro ( ) ( )dd rRRRrrRrar
212010
0
11 +++++ ( )211
0
1 RRaRr
++
+
_
+
_
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
19/28
Consideracions sobre rd i ro (i II) Aproximacions a considerar en el disseny
No Inversor:
Inversor:
A, Ri i Ro, s’apropen al comportament ideal, excepte en Ri del inversor (que s’ha de dissenyar amb una R1 elevada)
Exercici 1.4: Determineu analíticament les expressions anteriors
( )[ ] ( )aRrrrRrr dd +<<+ 1,, 10020
TT
RR
+
+
11
1
2
ACL Ri Ro
20 Rr << 020
1
0 ≈≈≈dd r
Rrr
Rr
20 Rr <<11 <<dr
R ( ) arrR d <<+ 02
No inversor
Inversor T
TRR
+
−
11
2
( )Trd +1
1RT
ro
+1 21
1
RRR+
β T=a·β
21
1
RRaR+
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
20/28
Mesura directa de T Quan interessa saber l’estabilitat del sistema, T es determina de forma
directa
Mètode:
1) Eliminar l’entrada (vi = 0), 2) Tallar en un punt del llaç (p.e. vD), 3) Utilitzar un senyal de test (vT) i mesurar el retorn (vR)
Opcionalment, es pot trobar el factor β i multiplicar pel guany en llaç obert del operacional (a)
+
β
-
vi = 0 vR vo a
vT
avD _ + vD
+
rd
ro
vT
R1 R2
vO
RO
x
Punt de trencament
+
vR
0=
−=ivT
R
vvT
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
21/28
Exemple Exercici 1.5: Donat el següent circuit, Trobeu:
1) Expressió i valor del guany ideal ACL 2) La desviació respecte al guany real si rd =1MΩ, a =105 V/V i r0 =100Ω
Dades: R1 = R2 = 1MΩ, R3 = 100kΩ, R4 = 1kΩ i RL = 2kΩ
Solució:
_
+
vI
vO
R2 R1
+ R3
R4
=
++−=
4
3
2
3
1
2 1RR
RR
RRACL1) -101.1 V/V 2) error = -0.32%
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
22/28
Amb realimentació negativa, donat que vD = a·(vP - vN) i a → ∞, l’operacional proporciona la tensió de sortida que necessita per a que vD sigui nul·la
Condició de curtcircuit virtual: vD = 0, iP = iN = 0
Revisió de l’anàlisi amb l’amplificador inversor. El mètode de superposició és més pràctic en l’anàlisi amb amplificadors
operacionals
Anàlisi amb operacionals ideals
_
+
vI vO R2 R1 +
avv O
D = 0lim =∞→ Da
v PNavv =
∞→lim
i1 i2
21
2100
Rv
Rv
iiOI −
=−
=( )
1
2
RR
vvA
I
OIdealCL −==
vN=0
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
23/28
El seguidor de tensió Utilitzats com a buffer per regenerar senyals amb més capacitat de corrent
Altres circuits bàsics
_
+ vI
vO
+ ACL = 1
vI = vP = vN = vO vo +
vi
Iv·1
+
RS
vI vL +
_
vS _
+ vS +
RS
vL _
+ RL
SLS
LL v
RRRv ·+
=
Atenuació de vS a la sortida
vL = vS
+
_
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
24/28
Circuits sumadors/restadors
_
+
v1 vO
RF R1
+
v2
R2
+
v3
R3
+
Sumador inversor
++−=
3
3
2
2
1
1
RV
RV
RVRA FCL
_
+
v1 vO
R2 R1
+
v2
R3
+ R4
Restador
−
++
= 1243
21
1
2 ·11 vv
RRRR
RRvO
( )121
2 vvRRvo −=Si R3/R4 = R1/R2
F
O
Rv
Rv
Rv
Rv
−=++3
3
2
2
1
1
11
22
43
4
1
2 ··1 vRRv
RRR
RRvO −
+
+=
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
25/28
Aplicacions de les configuracions bàsiques Desplaçadors de nivell DC
Amb alimentació unipolar
_
+
v1
vO
RF R1
+
R2 +15V
-15V
+
+
+15V
-15V
10kΩ 100kΩ
300kΩ vO = -10·vI+5V
_
+ vI vO
R1 R2
RL
+ _
+
R
R
VCC (5V)
2.5V
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
26/28
Exercicis Exercici 1.6: Amb un sumador inversor dissenyeu les resistències per
tal de que el circuit implementi la funció
Exercici 1.7: Amb un restador dissenyeu el circuit per tal de que vO = v2 – 3·v1 amb resistències d’entrada Ri1 = Ri2 = 100kΩ
Exercici 1.8: Dissenyeu un amplificador amb sis entrades i un operacional per tal que implementi la funció
Exercici 1.9: Usant una estructura semblant al exercici anterior, dissenyeu un amplificador de quatre entrades que implementi la funció:
vO = -2·(3·v1+4·v2+2·v3)
vO =v2+v4+v6-v1-v3-v5
vO = 4·vA-3·vB+ 2vC-vD
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
27/28
NIC (Negative Impedance Converter) Circuit que es comporta com una resistència negativa
Per neutralitzar impedàncies no desitjades. Utilitzat en filtres actius analògics d’altes prestacions
_
+
v
R2 R1
+ Req = R
+ R v
i
Req
Resistència positiva
Resistència negativa
Req
i
RRRREQ ·
2
1−=
R
vRR ·1
1
2
+
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
28/28
Sortida en el domini freqüencial (s = jω = dv/dt)
Tot i els problemes de funcionament del circuit bàsic real, l’integrador i diferenciador són la base de moltes aplicacions: Generadors de funcions, filtres analògics actius, conversors A/D, controladors analògics (PID), etc...
Circuits amb condensadors
_
+
vI
vO +
R C
( ) ( ) ( )01
0O
t
IO vdvRC
tv +−= ∫ ττ
Integrador
_
+
vI
vO +
C R
( ) ( )dt
tdvRCtv IO −=
Derivador
( ) ( )svsRC
sv IO ··
1−= ( ) ( )svsRCsv IO ··−=
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
3/31
És un amplificador de trans-resistència (o trans-impedància) Paràmetres en llaç tancat
Presenta l’inconvenient de que sensibilitats elevades (V/μA) requereixen resistències extremadament altes (MΩ)
Exercici 2.1: Determineu els paràmetres en llaç tancat del convertidor I-V amb una R=1MΩ
Convertidor I-V
_
+
iI vO
vO = K·iI vO = -Z(s)·iI = -R·iI = ACL·iI
Ri
Ro
Z(s)
TTRACL +
−=1 0
·rRr
raTd
d
++=
( )T
rRrR di +
+=
1// 0
TrR+
≅1
00
K.- Sensibilitat
iI K
vO
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
4/31
Les xarxes en T (T-Networks) permeten augmentar la sensibilitat (o guany) de les configuracions sense necessitat d’utilitzar resistències molt elevades
Exercici 2.2: 1) Determineu l’expressió del convetidor I-V en T. 2) Especifiqueu valors adients per a una sensibilitat de 0.1V/nA
Convertidor I-V (sensibilitat elevada)
_
+
iI vO
vO = -k·R·iI
RR
RRk 2
1
21 ++=
R
R2
R1
Solució (No és única) : R1 = 1kΩ, R2 = 99kΩ, R = 1MΩ
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
5/31
Amplificadors de trans-conductància (o trans-admitància) Configuracions amb càrrega flotant o referida a massa
Interessa que iO no depengui de vL !!!
Inconvenients de la càrrega flotant:
Corrent de sortida limitada pel valor màxim del dispositiu (LM741: 25mA) En el cas b), el corrent iO es deriva de la font vI
R0 ≠ ∞
Fonts de corrent
_
+ vI iO = 1/R·vI = ACL·vI
R iO
+
+ _ vL
RL Càrrega flotant
_
+
vI
iO = 1/R·vI = ACL·vI
R iO
+ + _ vL
a)
b) d
dCL rRra
rRaR
A+++
−=
01·1
( )( ) 00 1// rarRR d ++=
RL vI
iO
RL Càrrega flotant
+
_ vL o
LIO R
vvki −= ·
RO = ∞
Característiques
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
6/31
Font de corrent referida a massa. Combina l’ús d’una font d’entrada vI en sèrie amb una resistència R1 i un convertidor NIC
Font ideal amb RO= ∞ si R4/R3 = R2/R1
Compatibilitat de sortida:
Exercici 2.3: Dissenyeu una font de corrent DC de 1mA amb un LM741 alimentat a 15V i amb el màxim de compatibilitat de sortida:
Font de Howland
_
+
vI
R4 R3
+
R2 R1 Càrrega +
_ vL iO
Lo vRRv ·1
3
4
+=
RO 4 1 2 3
1 2 3 1 1
·I Io L
R R R Rv vi vR R R R R
−= + =
1
2
3
4
RR
RR
=
1
IvR
R1 3 2
4
R RR
−
+
_ vL iO
NIC
3412
20 RRRR
RR−
=
R0
max21
1oL V
RRRv+
≤
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
7/31
Aparellament de resistències (Mismatch)
Exercici: Discutiu les implicacions d’utilitzar resistències amb 1% i 0.1% de tolerància, tot determinant R0
Limitació de guany en llaç obert. R0 disminueix amb un valor finit de a
Millores en la font:
Amb R2A i R2B la font fa un ús més eficient de l’energia
Font de Howland. Inconvenients
( )∈−= 11
2
3
4
RR
RR ∈ .- Factor de desigualtat
∈= 1
0RR
( )
+
+=12
210 /11//
RRaRRR
_
+
vI
R4 R3
+
R2B R1
+
_ vL
R2A
1
22
3
4
RRR
RR BA +=I
Bo v
RRRi ·
2
12= iO
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
8/31
Característiques: k ≥ 1 amb Ro = ∞ Càrrega flotant o referida a terra Aplicacions: sensors remots, condicionament de fotodetectors, convertidors
V-F, etc.
Amplificadors de corrent
iI iO
o
LIO R
viki −= ·a vL + _
_
+
iS
R2 R1
RS
+ _ vL
iO
1
212 111
1RR
aRRk +≈
++= RO=R1(1+a)
_
+
iS
R2
R1 RS
_ vL iO
R0 +
R0
1
2
RRk −= SR
RRR
2
10 −=
VCC
VEE
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
9/31
Mode diferencial i mode comú
CMRR.- Atenuació del mode comú:
Amplificadors Diferencials (AD) i CMRR
_
+
v1 vO
R2 R1
+
v2 + R4(=R2) R3(=R1)
mcmcddo vAvAvvRRRR
RRv +=
−
++
= 1243
21
1
2
11
_
+
v1
vO
R2 R1
+
v2 +
R4(=R2) R3(=R1)
+
2dv
2dv
vMC
+=
−=
221
12vvv
vvv
mc
d
+=
−=
2
2
2
1
dmc
dmc
vvv
vvv ( )( )
+
++
= 12 342
214
1
2
RRRRRR
RRAd ( )341
3241
RRRRRRRAmc +
−=
=
mc
d
AACMRR log20
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
10/31
Resistència d’entrada diferencial i mode comú Rid, Rimc
Interessa que Rid → ∞ i Rimc → 0
Els dos paràmetres depenen de R1. Dos requisits impossibles d’aconseguir a la vegada
AD. Altres consideracions
_
+ Rid
R2 R1
R2 R1
12RRid =
_
+
R2 R1
R2 R1
RiMC
221 RRRimc
+=
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
11/31
Aparellament de les resistències
Exercici 2.4: Si R1 = R3 = 10kΩ i R2 = R4 = 100kΩ,
1) Discutiu la implicació d’utilitzar resistències amb 1% de tolerància 2) Il·lustreu el cas en que vd = 0 i vmc = 10V 3) Determineu la tolerància que es necessita per a un CMRR de 80dB
AD. Altres consideracions (i II)
_
+ vO
R1
+
+
R2 R1
+
2dv
2dv
vMC
∈++
−=2
2121
21
1
2
RRRR
RRAd
∈+
=21
2
RRRAmc
( )∈−12R
∈+
≅ 121log20 RRCMRR
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
12/31
Ajustament de guany
Per fixar el guany en la configuració bàsica es necessita actuar en dues resistències: R1 i R2.
Dissenys amb actuació en un únic component RG
AD. Altres consideracions (i III)
( )122
1
2 12 vvRR
RRv
GO −
+= ( )12
31
2 vvRRRRv G
O −=
_
+
v1
vO
R2 R1
+
v2 + R2 R1
R2
RG
R2
Variació no lineal
_
+
v1
vO
R2 R1
+
v2 + R2 R1
RG R3
_
+
Variació lineal
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
13/31
Interferències en el retorn cap a terra
Equips lluny de la font a mesurar, queden afectats per la impedància distribuïda en la presa de terra.
L’ús d’amplificadors diferencials permet amplificar senyal útils i eliminar interferències en mode comú
AD. Altres consideracions (i IV)
_
+
v1
R2 R1
+
Sortida afectada pel retorn a terra
R2 R1
...
... ... _ vg +
Zg No Ni
+
_ vO
( )giO vvRRv +−=
1
2
_
+
v1
R2 R1
+
...
... ... +
Zg
No Ni
+
_
vO
_ vg
11
2 vRRvO −=
Cancel·lació del soroll
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
14/31
Característiques:
Amplificador diferencial Impedàncies: Zd i Zmc extremadament grans (idealment ∞). Zo molt baixa
(idealment nul·la) Guany (Ad) precís, estable i de fàcil ajustament CMRR extremadament elevat
Amplificador d’Instrumentació (AI)
Món Físic
Sensor Transductor
Condicionament
DSP / FPGA
A/D Filtre
Digital +
Processa- ment
AI !!
D/A
Driver/ Interface
M
Actuador
Cadena de mesura i control
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
15/31
Etapa 1 no inversora per obtenir característiques d’alta impedància d’entrada (ZI) Impedàncies: Zd i Zmc extremadament grans (idealment ∞). Zo molt baixa (idealment nul·la) RT per ajustar el CMRR
Resistències de precisió (Excepte RG que s’utilitza per ajustar el guany de manera no lineal)
AI amb 3 operacionals
_ +
_
+
_
+
v1 +
v2 +
R1 R2
R1 R2
R3
R3
RG
vO = Ad(v2 – v1)
Etapa 1
( )213
2121 vvRRvvG
OO −
+=−
vO1
vO2
AO1
AO2
AO3
( )121
2OOO vv
RRv −=
Etapa 2
×
+=×=
1
2321 21
RR
RRAAA
Gd
RT
vO
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
16/31
Ajustament del CMRR S’ha d’actuar a RT :
Procediment:
1) Ajunteu les entrades (v1 = v2) 2) Configurar R5 per al màxim guany possible (Admax ; RGmin) 3) Canviant de manera alternada l’entrada de -5V a 5V i modificar RT per tal
que el canvi a la sortida sigui mínim (CMRR màxim)
_ +
_
+
_
+
R1 R2
R1 R6
R3
R5
R4
vO1
vO2
AO1
AO2
AO3
RT
vO
-5V / +5V
R3
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
17/31
S’aconsegueix optimitzar els paràmetres del AI:
Linealitat Augment del guany i CMRR (Resistències més precises) Immunitat al soroll Fiabilitat
Exercici 2.5: Dissenyeu el AI per tal de que el guany diferencial (Ad) es pugui variar en un rang: 1V/V ≤ Ad ≤ 103V/V
AI. Circuits integrats
+
_
+ _
+ _
v1
v2
RG Càrrega
Configuració Guany
Connexió en mode de sensat remot
Sense
Referència
Sortida RG1
RG2
+
_
RG
v2
VCC
VEE
Sense
Referència
Sortida
Símbol general del AI i connexió
v1
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
18/31
Utilitzat amb operacionals de qualitat i reduir nombre de components Degradació del CMRR (Entrades tractades asimètricament)
AI amb 2 operacionals
_
+
_
+ v2 +
v1 +
R1 R1 R4(=R2) R3(=R1)
vO
_
+
_
+ v2 +
v1 +
R1 R1 R2 R1
vO
RG
Guany fixe
( )121
21 vvRRvO −
+=
Guany variable
++=
GO R
RRRv 2
1
2 21
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
19/31
Aparellament de BJT’s (AMP-01 d’Analog Devices)
Millora del CMRR
Dos BJTs dintre d’un mateix IC són més ràpid que no pas dos operacionals → CMRR elevat
Guany elevat:
Rang de sortida ajustable
Característiques elèctriques:
RG1
RG2
+
_
RG
v2
V+
V-
Sense
Referència
Sortida
v1
RS
3 2
1 18
14 15
13 12
11 10
7
8 9
9
13
10
7
11
12
1 2
15 14
18
3
G
Sd R
RA 20=
AMP-01
Offsett voltage 15μV Offsett voltage drift 0.1μV/ºC Noise 0.2μVp-p (0.1Hz to 10Hz) Output drive 10V (50mA) Capacitive load stability To 1μF Gain range 0.l to 1000 V/V Linearity 16 bit at G=1000V/V CMRRdB 140dB at (G=1000V/V) Bias current 1nA Output stage thermal shutdown
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
20/31
Tècnica de capacitat commutada
Millora del CMRR (i II)
_ + vO
R2 R1
+
+
1μF
C3 -5V
+5V
C2 C1 1μF 1μF
v1
v2
-5V
10nF
C4
+5V
7
13 14
17 16
4
8
LTC1043
LTC1013
C1 es carrega a vd = v2 – v1 i elimina el mode comú. Quan els interruptors commuten a l’altre posició vd es transfereix al no inversor.
Freqüència de commutació configurable mitjançant C4 (fS = 500Hz). Filtre passa baixes mitjançant C3 amb un operacional de precisió
( )121
21 vvRRvO −
+=
CMRR = 120 dB (a 60Hz)
11
12
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
21/31
Protecció activa de guarda
_ +
_
+
_
+
R1 R2
R1 R2
R3
R3
RG
vO1
vO2
AO1
AO2
AO3 vO
Equips lluny del punt de mesura en entorns industrials necessiten apantallament per reduir soroll de pick-up. Degradació del CMRR amb la freqüència degut al ‘mismatching’ en la component RC del cable
+
vMC 2dv
2dv
+
+
Cable coaxial
Connexió a la malla
vMC
+
+
_ C1
C2
RS1
RS2
RG
Model del cable coaxial
≅
cmdmdB CR
CMRRπ2
1log20
Rdm = |RS1 – RS2|
Ccm= (C1 + C2)/2
20kΩ
20kΩ
_ +
vCM
Circuit per neutralitzar vCM i augmentar CMRR
Referència
Sense
vO AI
AO4
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
22/31
Guany programable digitalment
_ +
_
+
_
+
R
R
R ...
AO1
AO2
AO3 vO
...
...
...
v1
v2
SW0
SW1
SW2
SWn
R1
R2 Rn+1
SWn
SW2
SW1
SW0
R1
R2
R
...
i0
i1
i2
in
in
outd R
RA +=1
=
== ∑
=
iSWRSW
R i
jj
out
12
00
=
== ∑
+=
+
iSWR
SWRR n
ijj
n
in
1
1
2
0
Aplicacions d’adquisició de dades El guany el configura un dispositiu programable amb multiplexors
analògics (un parell d’interruptors activat cada vegada, SW0 o SW1 ,etc)
μC CD4051 o CD4052
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
23/31
‘Offsetting’
_ +
_
+
_
+
v1 R1 R2
R1 R2
R3
R3
RG
AO1
AO2
AO3 vO
Algunes aplicacions necessiten offsett de sortida.
Cal·libració del circuit Ajustament del zero de sortida a l’entrada del A/D
_ +
AO4
+15V
-15V
24kΩ
24kΩ
100kΩ
vO = Ad(v2 – v1) + VREF
VREF v2
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
24/31
AI. Sortida de corrent
_ +
_
+
_
+
R1 R2
R1 R2
R3
R3
RG
vO1
vO2
AO1
AO2
AO3 vO
Per evitar degradació de senyal en connexions llargues Configuració Howland a la sortida
v2
v1
iO
( )121
321 vvR
RRi GO −+=
Càrrega
_
+
_
+ v2 +
v1 +
R4 R5 R1 R2
iO Càrrega
_ vL
+
_
+
vL
R3
( ) 313245
120 R
RRRRRRRR+−
=
Exercici: Determineu iO = f(v2 – v1)
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
25/31
AI. Entrada de corrent
_ +
_
+
_
+
R1 R2
R1 R2
R4
R4
vO1 AO1
AO2
AO3 vO iI
+ _
vCM vO2
R3 R3 IO iR
RRv 3
1
22−=
Per mesurar corrent d’un llaç
_
+
R2
R2
R2
RG
R2
vO1
vO2
1) 2)
Guany Variable
vO
_
+
R1 R2
R1 R2
AO3 vO
iO Càrrega
_ vL
+
Amplificador de corrent amb entrada flotant
vO1
vO2 AO3
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
26/31
Sensors resistius Resistències que varien segons condicions mediambientals
Tipus:
Temperatura: Termistors NTC, PTC o detectors RTD Llum: Fotoresistències, LDR Deformacions a esforços: Galgues extensiomètriques
Exercici 2.6: Les RTD presenten una resistència a 0ºC de 100Ω i un coeficient de temperatura α = 0.00393 Ω/ºC
1) Escriviu una expressió de la resistència que depengui de T 2) Calculeu R(T) per T=25ºC 3) Calculeu ∆R i δ per ∆T = 10ºC
R = Rn + ∆R = R·(1 + δ) Valor nominal o de referència (0ºC)
Canvi degut a les Variacions mediambientals
RR∆=δ
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
27/31
Transductors resistius Converteixen ∆R dels sensors resistius en una variació de voltatge (∆V)
Exercici 2.7: Amb la RTD de l’exercici 2.6 i VREF=15V Dissenyeu el pont R i Ad per aconseguir una sensibilitat de 0.1V/ºC a prop de
0ºC (limiteu la dissipació de la RTD a 0.2mW). Calculeu l’error en ºC en una situació de vO(100ºC)
RG1
RG2 +
_
VCC
VEE
Sense
Referència
RG v2 v1 VREF
+ R1 R1
R R(1+δ)
Transductor
Pont resistiu
( )( ) REFVRRRRRR
Rv
++++
++
=δ
δ111 111
1
REFVRR
Rv1
2 +=
( )( ) REFdO VRRRR
Avδ
δ++++
=111 11
R=R1
Sortida lineal si δ<<1 !!
δ4REF
OVAv =
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
28/31
Cal·libració del pont A la pràctica s’ha d’ajustar el pont per aconseguir vO = 0 quan ∆R=0
Procediment per a un sensor de temperatura 1) En repòs (T=0ºC), ajustar R2 per aconseguir vO = 0V. 2) Per al fons d’escala màxim (pe. T=100ºC), ajustar RG al valor de vO desitjat
Exercici 2.8: Dissenyeu el circuit de cal·libració per a l’exercici 2.7 considerant un 1% de tolerància en resistències i un 5% en VREF
RG1
RG2 +
_
VCC
VEE
Sense
Referència
RG
VREF
vO
+
R
R(1+δ) R
R R2
R3 Per equilibrar el pont
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
29/31
Linealització del pont Cal utilitzar una configuració en corrent d’alimentació en el pont S’ha d’utilitzar quan no es pot considerar que δ<<1 Doble sensibilitat utilitzant sensor complementari
RG1
RG2 +
_
VCC
VEE
Sense
Referència
RG vO
R(1+δ) R
R R(1+δ)
_ +
VREF +
R1 IB
δBO IRAv2
=1R
VI REFB =
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
30/31
Transductor amb un operacional Quan el cost és un aspecte important
Resposta lineal
VREF +
R
R1
_
+ R(1+δ)
R1
vO
R2
R2
( )( )δδ
+++=
11 211
2
RRRRV
RRv REFO
211
2
1 RRRRV
RRv REFO ++
≅δ
R
R1
_
+
R1
vO
R2 VREF +
_
+ R(1+δ) IB
δBO IRv 2=
1RVI REF
B =
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
31/31
Cel·les de càrrega Pont amb 4 galgues extensiomètriques per quadruplicar sensibilitat
Exercici 2.9: Demostreu l’expressió de sortida del circuit Amb galgues de 120Ω 1% i limitant la seva corrent màxima a 20mA. Si
VREF = 15V 5%, dissenyeu valors apropiats per les resistències R1 a R4 Describiu el procés de cal·libració que s’ha de seguir al circuit
RG1
RG2 +
_
VCC
VEE
Sense
Referència
RG
VREF
vO = Ad·VREF·δ
+
R+∆R
R+∆R R-∆R
R-∆R
R3 R4
v1
R1 R2 v2
Cel·la de càrrega
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
2/21
Resposta freqüencial. Què és? Comportament en freqüència del circuit. Funció de transferència
(s=jω)
Diagrama de Bode ( ) ( )
( )ωω
ωi
o
vv
H = ( )( )( )( )
= −
ωωϕ
jHjH
ReImtan 1
Funció de transferència
Fase
0 dB
( ) ( )( )
( )( ) ( )( )( ) ( )n
mMn
nn
mm
mm
i
o
pspspszszszsA
bsbsasasa
svsvsA
−−−−−−
=++++++
== −−
−−
······
······
21
21
01
1
01
1
Mòdul
m ≤ n
+ vo vi
Xarxa lineal
( ) ( )asa
sH +=1
( )
+ 21·log20 aω
ω
a
3 dB +6 dB/oct (+20 dB/dec)
Mòdul
0º
−
aω1tan
ω a
Fase
45º
90º
0.1a 10a
5.7º
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
3/21
Exemple: L'emissor comú
Model freqüencial d’un sistema electrònic
vg
rg vi C1
R1
R2
VCC
Rc
RE Ce
C2
RL
vo
5é ordre (5 C’s i 9 R’s)
B rx
rπ Cπ + _
v
rμ
Cμ
gm·v ro
E
C
E
B C
E
rx
rπ 1/sCπ + _
v
rμ
1/sCμ
gm·v ro
1/sCe RE
R1//R2
1/sC1 1/sC2 rg
vg Rc RL
vo
Circuit analític
Anàlisi freqüencial teòric directe
INVIABLE
Model del BJT (π)
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
4/21
Els sistemes amplificadors Dues respostes freqüencials típiques
Funció de guany: A(s) = AM·FL(s)·FH(s) Tres bandes freqüencials importants: baixa, mitja i alta
A0
ω
ωH
3 dB |A| (dB)
1) Amplificador DC
AM
ω
ωH
3 dB |A| (dB)
2) Amb acoblament capacitiu (AC)
ωL
BW
Ample de banda BW = ωH - ωL Gain-Bandwidth GB= AM ·(ωH – ωL)
0 fL fH f(Hz)
Baixa freqüència
Freqüències mitges
Alta freqüència
• Afecten les capacitats d’acoblament (valor elevat)
A(s)≈ AM· FL(s) FH(s)≈ 1
• No hi ha cap efecte capacitiu
A(s)≈ AM FL(s) ≈ FH(s) ≈ 1
• Afecten les capacitats internes dels dispositius (valor petit)
A(s)≈ AM· FH(s) FL(s)≈ 1
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
5/21
Teorema de les constants de temps (TCT) Els pols d’un sistema lineal venen determinats per les constants de temps
que formen cada condensador amb les resistències equivalents (Thèvenin) observades des de cadascun d’aquests:
Anàlisi asimptòtic de freqüència baixa:
Anàlisi asimptòtic de freqüència alta:
( )1
11 ...·
)(
−− +++
=n
nnM asassNAsA
+ vo vi
∑=
=+++n
i iisn CR
ppp1
21 ·1... Ris.- R de thèvenin que s’observa des de Ci considerant
la resta de capacitats implicades com a circuits tancats
∑=
=+++n
iiio
n
CRppp 121
·1...11 Rio.- R de thèvenin que s’observa des de Ci considerant la resta de capacitats implicades com a circuits oberts
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
6/21
TCT. Consideracions És una tècnica que només estableix la relació entre els pols de A(s)
però no permet determinar la seva expressió tancada
No obstant, per xarxes de 2on. ordre i amb poques deduccions sobre el seu comportament és possible determinar A(s) amb poques operacions matemàtiques senzilles en comparació a l’anàlisi sistemàtic directe.
Característiques de FL(s) i FH(s) determinades ‘intuïtivament’:
Ordre del sistema (Grau del denominador de FL(s) i FH(s) ) Comportament asimptòtic (Baixa, mitja i alta freqüència)
Guany a freqüències mitges (AM) Zeros a l’origen (s=0) i l’infinit (s=∞) → Ordre del numerador de FL(s) i FH(s). Existència de zeros finits. Són provocats pel comportament dels condensadors
per s finit (s = z1).
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
7/21
Sobre l’anàlisi asimptòtic de FL(s) i FH(s) Grau del denominador (D)
D = Nc (Nc.- Nombre de condensadors que hi han al circuit)
Comportament dels condensadors en les bandes freqüencials
Zeros en l’origen i grau del numerador (N).- Es determinen pel comportament de vo(t) en cada cas (s = 0 i s = ∞)
Baixa freqüència (FL(s)) Alta freqüència (FH(s)) Condensadors d’acoblament, bypassing o valors moderadament elevat (segons aplicació. nF -μF) Obert Tancat
Paràsits en elements semiconductors o valors relativament petits (segons aplicació, pF - nF) Obert Tancat
Tancat
Obert
sL=0 sL=∞ sH=0 sH=0
Utilització del teorema de les constants de temps
s L,H = 0 s L,H= ∞
vo(t) = 0 Zeros en l’origen determinats pel nombre de condensador (Nc) que bloquegen vi i atenuen totalment vo(t)
Amb Nc= nombre de condensador que bloquegen a atenuen totalment vo(t)
N=D-Nc vo(t) = ct. No hi ha zeros a l’origen N = D
Valor de C gran !!! Valor de C petit !!!
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
8/21
Procediment per determinar A(s) 1er. pas.- Càlcul de AM a freqüències mitges (sL = ∞, sH = 0)
Anàlisi AC convencional de sempre
2on. pas.- Càlcul de FL(s) per mitjà de TCT
2.1.- Calcular el grau del denominador de FL(s) 2.2.- Calcular el grau del numerador de FL(s) juntament amb el nombre de
zeros a l’origen (anàlisi asimptòtic, sL = 0, sL = ∞) 2.3.- Formar (a ser possible) estructures de 2on. ordre com a màxim 2.4.- Identificar la causa dels zeros finits (si n’hi han) i calcular-los 2.5.- Aplicar el teorema de les constants de temps per calcular els pols en
cadascuna d’elles
3er. pas.- Càlcul de FH(s) per mitjà de TCT
Igual que el punt 2, però considerant condensadors paràsits (C→∞) i determinant el grau del numerador amb els zeros a l’infinit (sH = ∞)
4rt. pas.- Substituir totes les expressions en A(s)
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
9/21
Exemple de càlcul Emissor comú
Valors:
Resistències: rs = 100Ω, R1//R2 = ∞, RC = RE = RL = 1kΩ Condensadors: C1 = 2μF, C2 = 0.1μF, CE = 100μF BJT: hie = 2kΩ, hfe = 50, Cπ = 100pF, Cμ = 3pF
vg
rg vi C1
R1
R2
VCC
RC
RE CE
C2
RL
vo
B rx
rπ Cπ + _ v
Cμ
gm·v ro
E
C
E
B hie Cπ
Cμ
hfe·ib hoe
E
C
E
Model del BJT (π)
Model del BJT (H)
rμ
hre·vce +
vce
+
_
ib
0
0
1
→
∞→→
∞→=
=
=
re
x
oeo
ie
fem
ie
hrr
hr
hh
g
hr
µ
π
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
10/21
1er. pas.- Càlcul de AM Anàlisi AC convencional
Condensadors d’acoblament: C1, CE, C2 → circuit tancat Condensadors del BJT: Cμ, Cπ → circuit obert
vg
rg vi C1
R1
R2
VCC
RC
RE CE
C2
RL
vo hie hfe·ib RC vo
ib
rg RL +
_
vg
gie
feLC
s
oM rh
hRRvvA
+−==
·//
AM = -12.5 (22dB)
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
11/21
2on. pas.- Càlcul de FL(s) Circuit Equivalent
Condensadors d’acoblament: C1, CE, C2 → s’han de considerar en l’anàlisi Condensadors del BJT: Cμ, Cπ → circuit obert
Funció de transferència FL(s)
2.1.- Grau del denominador: D = 3 (3 pols deguts a: C1, C2 i CE) 2.2.- Grau del numerador: N = 3 (Dos zeros a l’origen i un zero finit)
Per sL = 0, vo(t) = 0 (2 condensadors: C1, C2 bloquegen la circulació de corrent cap a la sortida)
Per sL = ∞, vo(t) = AM·vi(t) ≠ 0 → N = D
RE hfe·ib RC vo
ib
rg RL +
_
vg
C1 hie
hfe·ib
CE
C2
( ) ( )( )( )( )321
12·
pspspszsssFL +++
+=
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
12/21
2on. pas.- Càlcul de FL(s) i II Separant el circuit en dues parts, s’observa que hi ha un zero finit z1
degut a CE i un pol independent p1 degut a C2
Si RE//(1/sCe) = ∞ → ib= -hfe· ib = 0
Si →
Com que els pols de CE (p2) i C1 (p1) interactuen entre ells, s’hauran de
determinar amb el teorema
RE
ib
rg vg
C1 hie
hfe·ib
CE
EEEE
EEE
EEE CR
zCR
s
CRsC
sCRZ 11
111// 1 =→−=→∞=
+
==
hfe·ib RC vo RL +
_
C2
( )( )
2
1··
sCRRRRh
sisv
Lc
Lcfe
b
o
++−=
012=++ sCRR LC ( ) ( ) 2
12
11CRR
pCRR
scLcL +
=→+
−=
( )
( ) ( )( )212
2
1
1·
pspsCRR
s
CRss
sF
CL
EEL
++
+
+
+
= ( )( )
=+=
→
++++
212
211
21
212
·ppappa
pspsasas
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
13/21
2on. pas.- Càlcul de FL(s) i III Càlcul de resistències i pols
rg hie R1s R1s R2s
RE rg vg hfe·ib
hie ib
R2s E
fe
ie
fe
iegEs
ieiegs
Rhh
hhr
RR
hhrR
//1
//2
1
≈+
+=
≈+=
rg R1o
RE
hfe·ib
hie R1o R2o
RE hfe·ib R2o hie
ib=0
( )Eo
feEfeEiego
RRhRhRhrR
=
≈+++=
2
1 ·1
Eie
fe
ieisi Chh
ChCRppa +==+= ∑
1211
11EEfeE
Eie
fe
ie
ioi CRChRCh
hCh
CRaa
+
+==
∑ 1
112
1
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
14/21
2on. pas.- Càlcul de FL(s) i IV Expressió de FL(s):
Valors numèrics FL(s):
RC = RE = RL = 1kΩ, C1 = 2μF, C2 = 0.1μF, CE = 100μF, hie = 2kΩ, hfe = 50
( ) ( )( ) ( )
( )
+
++
++
+
+
+
=+++
+=
EEfeE
Eie
fe
ie
Eie
feE
CL
EEL
CRChRCh
hChs
CChChC
sCRR
s
CRss
asaspszsssF
1
1
1
12
2
2
212
1
12
11
1·
··
z1 = 10 rad/seg p1 = 5000 rad/seg p2 = 495 rad/seg p3 = 5 rad/seg
( ) ( )( ) ( )
( )( )( )( )54955000
10··· 2
212
1
12
++++
=+++
+=
sssss
asaspszsssFL
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
15/21
3er. pas.- Càlcul de FH(s) Circuit Equivalent
Condensadors d’acoblament: C1, CE, C2 → circuit tancat Condensadors del BJT: Cμ, Cπ → s’han de considerar en l’anàlisi
Funció de transferència FH(s)
3.1.- Grau del denominador: D = 2 (2 pols deguts a: Cµ i Cπ) 3.2.- Grau del numerador: N = 1 (Un zero a l’infinit)
Per sH = 0, vo(t) = AM·vi(t) Per sH = ∞, vo(t) = 0 (Condensador: Cπ anul·la la sortida ja que v = 0) N = D – Nc =
= 2-1 = 1
rπ gm·v RC vo rs RL
+
_
vg Cπ
Cμ
( ) ( )( )( )54
1
1
54
54
1 ·11
1
pspszs
zpp
ps
ps
zs
sFH +++
=
+
+
+=
v
+
_
B C
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
16/21
3er. pas.- Càlcul de FH(s) i II El zero z2 es produeix com a conseqüència d’una cancel·lació de io’(t)
Si vo= 0 → io’= 0 → iµ= v(s)·s·Cµ=gm·v(s)
Com que els pols de Cµ (p4) i Cπ (p5) interactuen, s’hauran de determinar amb el teorema
( )
+
+
−=
54
11
1
ps
ps
Cgms
sFLµ
µµ Cgmz
Cgms −=→= 2
gm·v Cπ Cμ v
+
_
C
vo
+
_
Ro Ro=RC//RL
B iµ io’
Zero de fase No mínima
=
+=→
+
+
++
542
541
54
12
2
·
11
11
1·
ppapp
a
ps
ps
saas
ππµµ CRCRCRa ooioi +==∑1
12
1
aCRa isi
∑=
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
17/21
Exercici Determineu l’expressió de FH(s) utilitzant el teorema
Solució:
rπ gm·v RC vo rs RL
+
_
vg Cπ
Cμ
v
+
_
B C
( ) ( ) ( )( ) ossoosH RrCCsrRCRgmCCrs
Cgms
sFπµµµπ
µ
···1·1
1
2+++++
−=
( ) ( )( )soieofes rRChRhCCrp
··11
4µµπ +++
= ( ) ( )o
soieofe
RCCrRChRhCC
pµπ
µµπ ··15
+++=
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
18/21
4rt. pas.- Funció de transferència de A(s) Recordatori
A(s)=AM·FL(s)·FH(s)
Valors numèrics FH(s):
rs=100Ω, RC=RE= RL= 1kΩ, Cµ= 3pF, Cπ= 100pF, hie= 2kΩ, hfe = 50
( ) ( )( ) ( )( ) ossoieofes
iefeH RrCCsrRChRhCCrs
Chhs
sFπµµµπ
µ
···1·1
1
2+++++
−=
( ) ( )( ) ( )
( )( )( )( )54955000
10··· 2
212
1
12
++++
=+++
+=
sssss
asaspszsssFL
5.12·//
−=+
−=sie
feLCM rh
hRRA
z2 = 8.34·109 rad/seg p4 = 6.42·107 rad/seg p5 = 10.36·108 rad/seg
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
19/21
Diagrama de Bode del Emissor Comú
( ) ( )( )( )( )
+
+
+
−
++++
−=1
10·36.101
10·42.6
110·34.8·
5495500010·5.12
87
92
ss
s
ssssssA
-150
-100
-50
0
50Common Emiter Frequency Response
Magni
tude (
dB)
100
101
102
103
104
105
106
107
108
109
1010
1011
1012
-90
0
90
180
270
360
Phase
(deg)
Bode Diagram
Frequency (rad/sec)
5 10 495 5000 6.42·107 8.34·109 1·109
+40 +40
+20
+20 0 dBs/década -20 -40 -20
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
20/21
Freqüències de tall i banda de pas Interessa conèixer els pols que estableixen la banda útil a -3dB. Aproximació al pol dominant:
Només considera els pols més propers a la banda de pas
Baixa freqüència (FL(s)) Alta freqüència (FH(s))
AM
ω
ωH
3 dB |A|
ωL
BW
|A| (Representació asimptòtica)
ω
pH pL
2MA
AM 0 db/dec
+20 db/dec
-20 db/dec
Freqüència de tall inferior
Freqüència de tall superior
Pol de FL(s) més gran
Pol de FH(s) més petit
( )LF
ML pssAsF
+≅
222 LFLF
LFM
M
pAA
+=
ωω
( )HF
HFML ps
pAsF+
≅
222 HFHF
HFM
M
pAA
+=
ωω
ωLF = pLF ωHF = pHF
BW = ω-3dB = ωHF - ωLF
Ex. Anterior: BW = ωHF – ωLF = 6.42·107rad/s (11MHz)
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
21/21
Càlcul de fC en amplificadors multietapa
Baixa freqüència
Alta freqüència
vg vo
+
_
Etapa 1 Etapa 2 RL
pL1, pH1 pL2, pH2 pLn, pHn
... Etapa n
Amplificador multietapa
Pols iguals Pols diferents
n
iiM AA
1=∏=
( )( )nLF
n
ML pssAsF
+=
121 −=
nLF
LFpω
( ) ( )( ) ( )LFnLFLF
n
ML pspspssAsF
+++=
···21
222
21 ··· LFnLFLFLF ppp +++=ω
( )( )nHF
nHF
ML pspAsF+
=
12· 1 −= nHFHF pω
( ) ( )( ) ( )HFnHFHF
HFnHFHFML pspsps
pppAsF+++
=···
···
21
21
222
21 ···1 −−− +++= LFnLFLFHF pppω
* Cal considerar si els efectes de càrrega entre etapes influeixen o no
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
22/21
Generalització en el càlcul de fc
Quan pols i zeros són fàcils d’identificar:
Baixa freqüència (FL(s)) Alta freqüència (FH(s))
( ) ( )( ) ( )( )( ) ( )
nL
nL
ppp
zzzL sss
ssssF
ωωωωωω
+++
+++=
...
...
11
21 ( ) ( )( ) ( )( )( ) ( )1...11
1...11
21
21
+++
+++=
nH
nH
ppp
zzzH sss
ssssF
ωωωωωω
- Si ωp1>> ωp2, ωp3, … , ωz1, ωz2, …; llavors:
( )1p
L sssFω+
≅ ; i ωL = ωp1 és pol dominant.
- Altrament:
( )...2··· 22
21
22
21 ++−++= zzppL ωωωωω
- Si ωp1<< ωp2, ωp3, … , ωz1, ωz2, …; llavors:
( )1
1
1 +≅
pL s
sFω
; i ωH = ωp1 és pol dominant.
- Altrament:
++−++
=
...112···11
1
22
21
22
21 zzpp
H
ωωωω
ω
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
23/21
Quan pols i zeros no es poden determinar fàcilment:
Baixa freqüència (FL(s)) Alta freqüència (FH(s))
( )······
11
11
++++
= −
−
nLnl
nLnl
L sessdssF ( )
···1···1
221
221
++++++
=sbsbsasasFH
( )1p
L sssFω+
≅
• Amb pol dominant (p.e: p1 ) aquest és:
∑=
=+++=nL
i isipnLpp CR
e1
2111... ωωω
Lpe ωω =≅ 11; ( )1
1
1
+≅
p
L ssF
ω
• Amb pol dominant (p.e: p1 ) aquest és:
∑=
=+++=nH
iioi
pnHpp
CRb121
11...11
ωωω
Hpp
b ωωω
=→≅ 11
11;
Generalització en el càlcul de fc
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
24/21
Limitacions en l’aplicació del TCT No és pot generalitzar l’ús d’aquesta tècnica a qualsevol circuit
Pols conjugats no es poden determinar amb el TCT
Al utilitzar el TCT en circuits amb operacionals, cal vigilar:
Rsi i Rio no sempre es determinen amb les condicions habituals d’idealitat (curtcircuit virtual). La realimentació és considera independentment respecte de l’entrada.
Exemples:
_
+
C
R
Resta del circuit
Punt d’alta impedància amb V- = 0V
Rsc = Roc = R
_
+
Rsi Roi
R Resta del circuit C
Rsi Roi
Rsc = Roc = R
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
25/21
Exemple amb operacionals Determinar H(s) sense tenir en compte les limitacions d’ample de banda
de l’operacional
_
+
R1
R
R
R
C2
C1 vi
vo
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
26/21
Exemple amb operacional Determinar H(s) sense tenir en compte les limitacions d’ample de banda
de l’operacional
_
+
R1
R
R
R
C2
C1 vi
vo
Estructura:
Pols del sistema: 2 (dos condensadors) Ordre: D = 2 → D(s) = (s+p1) (s+p2)
( ) ( )( )( )21 psps
sNAsF ML ++=
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
27/21
Exemple amb operacional Determinar H(s) sense tenir en compte les limitacions d’ample de banda
de l’operacional
_
+
R1
R
R
R
C2
C1 vi vo = 0
( ) ( )( )( )21
1·psps
sNsAsF ML ++=
Estructura:
Pols del sistema: 2 (dos condensadors) Ordre: D = 2 → D(s) = (s+p1) (s+p2)
s=0: 1 zero a l’origen (bloqueig de C1) N(s) = s·N1(s)
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
28/21
Exemple amb operacional Determinar H(s) sense tenir en compte les limitacions de l’operacional a
freqüència alta
_
+
R1
R
R
R
C2
C1 vi vo = 0
Estructura:
Pols del sistema: 2 (dos condensadors) Ordre: D = 2 → D(s) = (s+p1) (s+p2)
s=0: 1 zero a l’origen (bloqueig de C1) N(s) = s·N1(s)
s=∞: sortida no nul·la vo(t) = AM·vi(t) Ordre del numerador: N = D = 2 → Hi ha un
zero finit: N1(s) = s + z1
_
+
R1
vi
( ) ( )( )( )21
1
pspszssAsF ML ++
+=
vo(t) = AM·vi(t)
RRAM
11+=
R
R
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
29/21
Exemple amb operacional Càlcul del zero finit z1
_
+
R1
R
R
R
1/C2·s
1/C1·s vi
vo
Estructura:
Plantejament:
Z1 es produeix quan la tensió a R1i R es cancel·la amb va
( ) ( )( )( )21
1
pspszssAsF ML ++
+=
RRAM
11+=
va
vP
io
io
vo(s) = va(s) + io(s)·(R+R1) = 0
va(s) = - io(s)·(R+R1)
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
30/21
Exemple amb operacional Càlcul del zero finit z1
Estructura:
Plantejament:
Z1 es produeix quan la tensió a R1i R es cancel·la amb va
( ) ( )( )( )21
1
pspszssAsF ML ++
+=
RRAM
11+=
va(s) = - io(s)·(R+R1)
_
+
R1
R
R
R
1/C2·s
1/C1·s vi
vo
va
vP
io
io
( ) ( ) ( )R
svsvsi ap
o
−=
( ) ( ) ( ) ( ) ( ) ( )
+=→+
−−=
11 1
RRsvsvRR
Rsvsv
sv paap
a
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
31/21
Exemple amb operacional Càlcul del zero finit z1
Estructura:
Plantejament:
Z1 es produeix quan la tensió a R1i R es cancel·la amb va
( ) ( )( )( )21
1
pspszssAsF ML ++
+=
RRAM
11+=
( ) ( )( )( )121
1
++++
=sRCRRR
RRRsZ
Amb vo(s) = 0, Z(s) = Z2(s)//(R+R1)
(1) ( ) ( )
+=
1
1RRsvsv pa
_
+
R1
R
R
R
1/C2·s
1/C1·s vi
vo vP
Z(s)
( )1
1//22
2 +==
sRCR
sCRsZ
va
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
32/21
Exemple amb operacional Càlcul del zero finit z1
_
+
R1
R R
1/C1·s vi
vo
Estructura:
Plantejament:
Z1 es produeix quan la tensió a R1i R es cancel·la amb va
( ) ( )( )( )21
1
pspszssAsF ML ++
+=
RRAM
11+=
vP
( ) ( )( )( )121
1
++++
=sRCRRR
RRRsZ
vP
Z(s)
va
va
( ) ( ) ( )( ) ( ) ( )( )12 211
1
+++++
=+
=sRCRRRR
RRsvRsZ
sZsvsv ppa
(1) ( ) ( )
+=
1
1RRsvsv pa
R
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
33/21
Exemple amb operacional Càlcul del zero finit z1
Igualant (1) i (2) i aIllant s
Estructura:
Plantejament:
Z1 es produeix quan la tensió a R1i R es cancel·la amb va
( ) ( )( )( )21
1
pspszssAsF ML ++
+=
RRAM
11+=
( ) ( ) ( )( )12 211
1
+++++
=sRCRRRR
RRsvsv pa(2)
_
+
R1
R
R
R
1/C2·s
1/C1·s vi
vo
(1) ( ) ( )
+=
1
1RRsvsv pa
( ) ( )( ) ( )
+=
+++++
1211
1 112 R
RsvsRCRRRR
RRsv pp ( ) 21
13CRRR
RRs++
−= ( ) 21
11
3CRRR
RRz++
=
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
34/21
Exemple amb operacional Càlcul de les constants: a1 i a2
Estructura:
Com que les constants generades per C1 i C2 interactuen entre elles, cal utilitzar el teorema (TCT) per determinar Rs1, Rs2, Ro1 i Ro2.
( ) ( )21
221
13
asasCRRR
RRssAsF ML ++
++
+= R
RAM11+=_
+
R1
R
R
R
1/C2·s
1/C1·s vi
vo
vp
vi = 0
R
R C1 C2
vo = 0
R
R1
• Com que vi = 0 (per determiner resistències de Thevenin), vo= 0
• En aquest cas, els terminals d’entrada del operacional són punts flotants d’alta impedància
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
35/21
Exemple amb operacional Càlcul de les constants: a1 i a2
Estructura:
Resistències: Rs1, Rs2, Ro1, i Ro2
( ) ( )21
221
13
asasCRRR
RRssAsF ML ++
++
+= R
RAM11+=_
+
R1
R
R
R
1/C2·s
1/C1·s vi
vo
R
R
Rs1
C2 R
R1 Rs1 = R
C2 = ∞
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
36/21
Exemple amb operacional Càlcul de les constants: a1 i a2
Estructura:
Resistències: Rs1, Rs2, Ro1, i Ro2 Rs1 = R
( ) ( )21
221
13
asasCRRR
RRssAsF ML ++
++
+= R
RAM11+=_
+
R1
R
R
R
1/C2·s
1/C1·s vi
vo
R
R C1 = ∞ R
R1
Rs2
( )12 //2
RRRRs +=
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
37/21
Exemple amb operacional Càlcul de les constants: a1 i a2
Estructura:
Resistències: Rs1, Rs2, Ro1, i Ro2 Rs1 = R Rs2 = (R/2)//(R+R1)
( ) ( )21
221
13
asasCRRR
RRssAsF ML ++
++
+= R
RAM11+=_
+
R1
R
R
R
1/C2·s
1/C1·s vi
vo
R
R C1 = 0
R
R1
Ro2 Ro1
C2 = 0
Ro1 = R+R//(R+R1) Ro2 = R//(R+R1)
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
38/21
Exemple amb operacional Càlcul de les constants: a1 i a2
Estructura:
Resistències: Rs1, Rs2, Ro1, i Ro2 Rs1 = R Rs2 = (R/2)//(R+R1) Ro1 = R+R//(R+R1) Ro2 = R//(R+R1)
( ) ( )21
221
13
asasCRRR
RRssAsF ML ++
++
+= R
RAM11+=_
+
R1
R
R
R
1/C2·s
1/C1·s vi
vo
( ) ( ) 2111 //2
111CRRRRCCR
aisi +
+==∑ ( ) ( )( )[ ] ( )[ ] 2111
21112 ////
//211
CRRRCRRRRCRRRRC
CRaa
ioi +++++
+==
∑
( ) ( ) ( )( ) ( )
( )[ ] ( )[ ] 2111
211
211
221
2
//////2
11
//211
CRRRCRRRRCRRRRCs
CRRRRCsasassD
+++++
++
+
++=++=
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
39/21
Exemple amb operacional Exemple numèric: Valors:
R1 = 1MΩ, R = 100kΩ C1 = 1μF, C2 = 100μF
Guany i constants:
_
+
R1
R
R
R
1/C2·s
1/C1·s vi
vo
a1 = 10.21 a2 = 1.09
( ) ( ) ( ) ( )( )( )108.010.10
118.01109.121.10
118.011 221
21
+++
=++
+=
+++
=ss
ssss
ssasas
zssAsF ML
z1 = 0.118
Funció de transferència:
AM = 11
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
40/21
Exemple amb operacional Representació de la resposta freqüencial de FL(s) (Diagrama de Bode):
_
+
R1
R
R
R
1/C2·s
1/C1·s vi
vo
( ) ( )( )( )108.010.10
118.011++
+=
sssssFL
-40
-20
0
20
40
Mag
nitu
de (d
B)
10-2
10-1
100
101
102
103
0
45
90
Phas
e (d
eg)
Bode Diagram
Frequency (rad/sec)
( ) ( )10.1011
+=
+≅
ss
ssAsF
cML ω
ωc = 10.10 rad/s
Hzf cc 6.1
2≅=
πω
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
3/39
Filtres analògics. Què són? Diverses definicions
A nivell de dispositiu electrònic
Circuit electrònic format per R, L, C i dispositius actius (TRT, AoP i fonts controlades) capaç d’eliminar components freqüencials no desitjades.
A nivell d’anàlisi
Quadripol que transmet una banda limitada del senyal d’entrada. Bloc que implementa una funció de transferència (H(s)) determinada
+ vo(t) vi(t)
Filtre analògic
vi(t)
vi(ω)
ω ∞ 0
H(ω)
t t
vo(t)
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
4/39
Especificacions del filtre
El disseny consisteix en trobar un circuit amb els components apropiats per l’operació de filtratge (funció de transferència) desitjada que s’apropi al filtre ideal.
Especificacions segons la forma de la resposta: δ1, δ2, ωp, ωs Especificacions segons les característiques del filtre:
Generals: Esmorteiment (ξ), Factor de qüalitat (Q), Fase (|θ(ω)|) Específic (Passa-baixes/altes): Freqüència de tall (ωc) Específic (Passa-banda o /b. eliminada): Banda (BW): ωH– ωL, Freqüència central (ω0)
|H(ω)|
1+δ1
1-δ1
Arrissada a la banda de pas
Banda de transició
ω ωs ωp
δ2
0
δ1.- Arrissada a la banda de pas δ2.- Arrissada a la banda d’atenuació ωp.- Límit de la banda de pas ωs.- Límit de la banda d’atenuació
Banda d’atenuació
Filtre passa-baixes real
ω
|H(ω)|
ωH
Filtre passa-baixes ideal
ωH 0
1
Banda de pas
Banda d’atenuació
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
5/39
Segons la família
Filtres passius.- Formats exclusivament per resistències, condensadors i/o inductors (RLC)
Filtres actius.- A més, inclouen transistors i amplificadors operacionals, entre d’altres dispositius integrats
Segons la zona de treball
Passa-baixes, passa-altes, passa-banda, passa-tot i banda eliminada
Segons la tecnologia
Bàsics: Blocs kRC (Sallen-Key o VCVS), de realimentació múltiple.
Gama mitja Biquad i State-Variable filters (Filtres universals).
Altes prestacions (Aproximacions al filtre ideal: Butterworth, Chebyshev, Cauer i Bessel): Circuits LC (Conversors d’impedància GIC), Capacitats commutades (SC.- Switched Capacitors) i circuits integrats especials
Tipologia i classificació
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
6/39
Avantatges dels passius
Bandwidth elevat Major immunitat a les desviacions dels components Baix consum (No requereixen alimentació) Linealitat i Marge dinàmic
Avantatges dels actius
Ocupen un espai reduït (Integració en dispositius de silici) Fiabilitat i immunitat al soroll Disseny i ajustament fàcil i còmode Gama variada de funcions de filtratge Guany >1 (En els passius hi ha pèrdues)
Actualment, és indiscutible l’ús de filtres actius en àudio i telecomunicacions. Els passius s’utilitza quan és necessita reduir el consum
Passius vs. Actius
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
7/39
Zones de treball
vi(t)
ω ∞ 0
t
ω ∞ 0
ω ∞ 0
ω ∞ 0
t
vo(t)
t
vo(t)
t
vo(t)
t
vo(t)
Passa-baixes (Low-pass)
Passa-altes (High-pass)
Passa-banda (Band-pass)
Banda-eliminada (Notch)
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
8/39
La funció de transferència Els components dels filtres presenten característiques que depenen de
la fre qüència
Pols complexes apareixen sempre amb parells conjugats pk i pk* Exercici 3.1: Trobeu el diagrama pol-zero del següent circuit RLC
+ VI (s) VO (s)
( ) ( )( )
( )( ) ( )( )( ) ( )n
mn
nn
n
mm
mm
I
O
pspspszszszs
bsbsbsbasasasa
sVsVsH
−−−−−−
=++++++++
== −−
−−
······
......
21
21
011
1
011
1 zeros
pols
H(s)
• arrels de H(s) reals y/o complexes: pk =σk+jωk
n
m
baH =0
Factor d’escala o guany:
vi(t) L
+
C
R 10Ω
40μF 5mH +
_ vo(t)
Solució:
( )12 ++
=RCsLCs
RCssH
2
jω
σ
-2
-1
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
9/39
Estabilitat dels sistemes És estable quan una entrada acotada produeix sortida acotada
Observació del comportament amb una entrada impulsional per comprovar l’estabilitat:
Dos casos representatius:
Tots els pols al semiplà esquerre per l’estabilitat (σk<0). No està garantida si s’utilitzen components actius: BJT’s, operacionals, etc
Pols conjugats generen transitoris amb oscil·lacions Algunes aplicacions exploten la inestabilitat (oscil·ladors)
Exercici 3.2: Determineu la resposta impulsional de l’exercici 3.1
h(t) = L-1H(s) Resposta impulsional del sistema
( )tueAs
A tk
k
k kσ
σ=
−
1) 2)
L-1
u(t).- Esgraó unitari
( ) ( ) (
)t
teAjs
Ajs
A tk
kk
k
kk
k k
ω
ωωσωσ
σ
sin
cos2
+
+=
−−+
+−L-1
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
10/39
Resposta freqüencial Interessa conèixer el comportament a les components harmòniques
(sinusoïdals) d’entrada
Dos punts de vista en l’anàlisi i problema del disseny:
1) Teóric (Disseny): H(jω) especificada matemàtica (o gràficament) amb l’objectiu de dissenyar el circuit electrònic
2) Pràctic (Anàlisi): Necessitat de conèixer experimentalment H(jω) d’un sistema que ja està implementat
Exercici 3.3: Trobeu la resposta del sistema de l’exercici 3.1 a una entrada vi(t) = 10cos(103t+45º)V
xi(t) = Ximcos(ωt+θi) H(jω)
xo(t) = Xomcos(ωt+θo) t
Xom Xim
θi θi
( )( ) i
imom
jHXjHXθωθ
ω+∠=×=
0
( ) ( ) ( )( ) 22
ir
ir
HHjHjHHjHjHjH
+=
+=∠=
ωωωω ( ) ( )
( )
<−>
=∠−
−
0,tanº1800,tan
1
1
rri
rri
HHHHHH
jH ω
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
11/39
Representacions de Bode
Exemple de filtre passa-baixes
Respostes són més selectives (ideals) quan més gran és n, però també augmenta complexitat (cost)
Assumint dissenys amb arrissada a les bandes freqüencials (pas i atenuació), és poden obtenir respostes selectives amb un ordre moderat (Altes prestacions)
0 1 20
0.1
0.2
0.3
0.4
0.5
0.6
0.7
0.8
0.9
1
(rad/sec)
0.5 1 1.5 2 2.5 30
0.1
0.2
0.3
0.4
0.5
0.6
0.7
0.8
0.9
1
10-3
10-2
10-1
100
101
102
10-3
10-2
10-1
100
freqüència
( )( )
( ) ( )nn Hs
sH1
11
12 +
=→+
=ω
ω
freqüència normalitzada (f-3db = 1) freqüència normalitzada (log)
Representació lineal Representacions normalitzades a -3dB
Ampl
itud
Am
plitu
d
Am
plitu
d (lo
g)
n = 1
n = 4
n = 8 n = 16
n = 32
n = 1
n = 2 n = 4
n = 8 n = 16
n = 32
n = 1
n = 2
n = 4
n = 8
n = 16
n = 32
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
12/39
Configuracions útils de 1er. ordre Passius
vi(t) vo(t) R
C
vi(t) vo(t) C
R
vi(t) vo(t) R1
C
R2
vi(t) vo(t)
R1
R2 C
( )0
00 ω
ω+
=s
HsHPassa-baixes
( )1
0
00
+=
ω
ωs
sHsH
Passa-altes
H0=1 RC1
0 =ω
H0=1 RC1
0 =ω
( ) 111
1 ; pzpszsksH >
++
=
( )CRRp
CRz
RRRk
211
21
21
2 1;1;+
==+
=
( ) 111
1 ; pzpszsksH <
++
=
CRCRp
CRzk
211
11
11;1;1 +===
Actius
+ _
R1 vi(t) C
R2
vo(t)
+ _
R1 vi(t)
C
R2
vo(t)
Passa-altes
CRRRH
10
1
20
1; =−= ω
( )1
0
00
+=
ω
ωs
sHsH
CRRRH
20
1
20
1; =−= ω
( )0
00 ω
ω+
=s
HsHPassa-baixes
+ _
R1
vi(t)
C1
vo(t)
C2
( ) 111
1 ; pzpszsksH >
++
=
111
211
211
1;;1CR
pCCRCCzk =
+==
+ _
vi(t)
C1
vo(t)
R2 R1
( ) 111
1 ; pzpszsksH <
++
=
111
22111
1
2 1;1;1CR
pCRCR
zRRk =
+=+=
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
13/39
Aplicacions bàsiques de 1er. ordre Combinant el pass-baixes i passa-altes actiu de primer ordre s’obté la
resposta passa banda (per aplicacions d’àudio)
Desplaçament de fase.- Filtre passa-tot de fase no mínima
_
+
VI
R1
+
C1 C2
Vo
R2
( )1
11 2211
11
1
2
++−=
sCRsCRsCR
RRsH 2211
1
20
1,1CRCR
RRH
HL ==
−=
ωω
ω
|H(jω)| |H0|
ωL ωH
_
+ Vi
R1
+
Vo R
C
R2(=R1)
ω/ω0 0.1
( )ωjH∠
1 10
-90º
-180º
( )11
++−
=RCsRCssH
RC1
0 =ω
0º
0
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
14/39
Pre-amplificador RIAA Amplificador i eqüalització d’amplitud en reproductors giradisc El senyal requereix complir estàndar RIAA (Record Industry Association of
America):
Especificacions a 1KHz 30-40 dBs per capçals magnètics 50-60 dBs per inductors (agulles) mòbils
_ + Vi
R2
+
R3
C3 C2
R1
C1
Cp 47kΩ Vo
Vo
f(Hz)
20
100
-20
f2 f1 f3 1k 10k
f1 = 500Hz f2 = 50Hz
f3 = 2122Hz
( ) ( )( )32
1
1
32
1111
ωωωω
sss
RRRjH
++++
+=
( )( )32321 //
1CCRR +
=ω
Guany (dB)
222
1CR
=ω33
31CR
=ω
0
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
15/39
Pre-amplificador per reproductors Amplificador i equlaització d’amplitud segons estàndar NAB (National
Association of Bradcasters)
_ + Vi
R2
+
C2
R1
C1
Vo
R3
f(Hz)
20
100
f2 f1
1k
f1 = 3183Hz f2 = 50Hz
Guany (dB)
40
60
( )2
1
1
3
111
ωωω
ss
RRjH
++
+=
( ) 2321
1CRR +
=ω22
11CR
=ω
0
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
16/39
Control de to Per amplificació/atenuació de ‘baixos’ (bass) i ‘aguts’ (treble)
_
+ Vi
+ Vo
R1 R1
R3 R3
R2
R5
C2
R4
C1
Bass
Treble
f
fB
Guany (dB)
fT
AB(màx)
AB(mín)
AT(màx)
AT(mín)
Bass Treble
1
21
21
1
RRRA
RRR
B+
≤≤+
12
1CRB =ω
Guany
Freqüències de tall 3
521
521
3 22 R
RRRARRR
RT
++≤≤
++
23
1CRT =ω
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
17/39
Equalitzador gràfic Amplificació/atenuació a freqüències intermitges (a més del bass i
treble)
_
+
Vi
Vsn
R1 R1
R2
C2
C1
R3 R3
Secció
_
+
VI
R/(n-1)
+ Vo
R
Secció 1
R
...
...
Secció n
R
1
21
21
1
33
33
RRRA
RRR
n+
≤≤+
2 1
2 2
210n
R RR C
ω+
=
Guany (dB)
f 0
fn
R3>> R1 R3 = 10R2 C1 = 10C2 Resposta en una secció
Vsn
Vs1
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
18/39
Exercici 3.4: Determineu components en el filtre passa-banda per a un guany de 20dB a la banda d’audio (20Hz-20KHz)
Exercici 3.5: Dissenyeu un pre-amplificador RIAA de 40dB
Exercici 3.6: Dissenyeu un control de bass-treble amb ajustament d’amplitud de 20dB, fB = 30Hz i fC = 10kHz
Exercicis amb filtres de 1er. ordre
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
19/39
Fucions estàndar de 2on. ordre Low-pass:
High-pass:
Band-pass:
Notch response:
All-pass:
Relacions útils:
HN = HLP+HHP = 1-HBP HAP = HLP – HBP +HHP = 1 – 2·HBP
( ) 200
2
20
0 ·2 ωξωω
++=
ssHsH LPLP ( )
( ) ( ) QjHjH LPLP
02
00 1
1ωωωω
ω+−
=
( ) 200
2
2
0 ·2 ωξω ++=
sssHsH HPHP ( ) ( )
( ) ( ) QjHjH HPHP
02
0
20
0 1 ωωωωωωω+−
−=
( ) 200
20
0 ·2·2
ωξωξω
++=
sssHsH BPBP ( ) ( )
( ) ( ) QjQjHjH BPBP
02
0
00 1 ωωωω
ωωω+−
=
( ) 200
2
20
2
0 ·2 ωξωω
+++
=ss
sHsH NN ( ) ( )( ) ( ) Qj
HjH NN0
20
20
0 11
ωωωωωωω
+−−
=
( ) 200
2
200
2
0 ·2·2
ωξωωξω
+++−
=ssssHsH APAP ( ) ( ) ( )
( ) ( ) QjQjHjH APAP
02
0
02
00 1
1ωωωωωωωωω
+−−−
=
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
20/39
Respostes freqüencials de 2on. ordre Low-pass
Resposta plana (o sense esmorteïment) amb Qmax ≤ 0.707 (0.707 ≥ ξ ≥∞ ). En el cas que Q = 0.707, ω0 = ωc és la freqüència de tall i |HLP| = -3dB
Amb esmorteïment (Q ≥ 0.707 o bé 0 ≥ ξ ≥ 0.707 ):
0.1 0.2 0.5 1 2 5-40
-30
-20
-10
0
10
20
Freqüència
Ampl
itud
(dB)
(rad/sec)
Q=1 Q=2
Q=5 Q=10
Q=0.2
Q=0.5
Q=0.707
High-pass
0.1 0.2 0.5 1 2 55-40
-30
-20
-10
0
10
20
Freqüència
Ampl
itud
(dB)
(rad/sec)
Q=1 Q=2
Q=5 Q=10
Q=0.2
Q=0.707
Q=0.5
ωc
2
0
211 Q−=ωω
2maxmax,411 Q
QH HPLP−
=
H0 =1, ω0 = 1
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
21/39
Exemple:
_
+
R1
R
R
R
C2
C1 vi
vo
Filtre passa-altes
( ) ( )09.121.10
118.011 2 +++
=ss
sssFL
Valors:
R1 = 1MΩ, R = 100kΩ C1 = 1μF, C2 = 100μF
Dades del polinomi: Freqüència de resonància: ω0 Esmorteïment: ξ
Factor de qüalitat: Q =1/2ξ = 0.102
200
221
2 2 ωξω ++=++ ssasas
==→= 20220 aa ωω 1.044 rad/seg
f0 = 0.16Hz ≠ fc (= 10.10 rad/seg o 1.6Hz)
==0
1
2ωξ a
4.88 > 0.707 (No hi ha esmorteïment)
Poc selectiu
Funció de transferència: FL(s)
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
22/39
Respostes freqüencials de 2on. ordre (i II) Band-pass
Selectivitat freqüencial dels filtres. Expressions importants:
Notch Response
LHBW ωω −=( )( )QQ
H
L
21411
214112
0
20
++=
−+=
ωω
ωωHLωωω =0 ξ
ω·210 ==
BWQ
0.1 0.5 1 2 5-40
-35
-30
-25
-20
-15
-10
-5
0
Freqüència
Mag
nitu
d (d
B)
(rad/sec)
Q=5
Q=20
Q=10
Q=1
H0 =1, ω0 = 1
0.1 0.2 0.5 1 2 5-50
-45
-40
-35
-30
-25
-20
-15
-10
-5
0
Freqüència
Am
plitu
d (d
B)
(rad/sec)
Q=2
Q=0.5
Q=1
Q=5 Q=10
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
23/39
Degut a la falta de precisió dels components, a la pràctica els paràmetres es desvien dels valors teòrics. S’han de realitzar mesures per ajustar-los correctament (amb potenciòmetres!!!)
Passa-baixes
Com que HLP(jω0) = -j·H0LP·Q, ω0 es determina localitzant la freqüència on la sortida està desfasada 90º respecte a l’entrada. Llavors: Q=|H(jω0)|/|H0LP|
Passa-banda
Com HBP(jω0) = H0BP, ∟HBP(jωL) = ∟H0BP – 45º i ∟HBP(jωH) = ∟H0BP – 135º; a ω0 la sortida està en fase amb l’entrada si H0BP >0, o bé desplaçada 180º si H0BP <0. Llavors, ωL i ωH es determinen quan la sortida es desplaça 45º respecte a l’entrada, ω0 és el punt mig de les dues i Q=ω0/(ωH – ωL)
Consideracions semblants s’apliquen per mesurar els paràmetres de les configuracions passa-altes i Notch respectivament
...al laboratori
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
24/39
Filtres ‘kRC’ (o Sallen-Key) Xarxes actives de 2on. ordre que milloren considerablement el factor
de qualitat respecte de les passives (Q >0.5)
Blocs RC requereixen de xarxes actives per incrementar el factor de qüalitat (Q), p.e: la configuració de no inversor
vi(t) vo(t) R
C
R
Filtre passiu de 2on. ordre
C
( ) ( )( ) 1·3
12 ++
==sRCRCssV
sVsHi
o
Q = 1/3 !!! < 1/2
vi(t) vo(t) R
C
R
Filtre Sallen-Key
C
K
Guany i realimentació positiva controlada per mantenir la magnitud de vo(t) a ω=ω0
K
+ _
vA vo
vA
vo(t)
A
B
RRK +=1RB
RA
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
25/39
‘kRC’. Low-pass i High-pass
vi(t) vo(t) R1
C1
R2
C2
( ) ( )[ ] 1·1 2221112
2211 +++−+=
sCRCRCRKsCRCRKsH LP
+ _ RB
RA
Low-pass
vi(t) vo(t)
C1
R1
C2
R2
+ _ RB
RA
High-pass
( ) ( )[ ] 1·1·
2221112
2211
22211
+++−+=
sCRCRCRKsCRCRsCRCRKsH HP
Guany i freqüència de tall:
A
BR
RK +=12211
01
CRCR=ω
Factor de qualitat
( )
( )22
11
12
21
11
22
11
22
12
21
22
11
1
1
1
1
CRCR
CRCR
CRCRK
Q
CRCR
CRCR
CRCRK
Q
HP
LP
++−=
++−=
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
26/39
...sobre el disseny
Només hi ha 3 equacions (H0, ω0 i Q) per dissenyar 5 paràmetres del circuit (K, R1, R2, C1 i C2). És necessari fixar dos paràmetres del circuit.
Dos mètodes de disseny: Components iguals i amb Guany-unitari
Components iguals
Si R1 = R2 = R i C1 = C2 = C, llavors:
Expressions de disseny
Amb guany unitari
Si R2 = R, C2 = C, R1 = m·R i C1 = n·C:
Nombre mínim de components i BW del AoP màxim amb K = 1 Q màxima amb m=1 (R’s del mateix valor)
Filtres kRC. Consideracions...
H0LP = H0HP = K RC1
0 =ωK
Q−
=3
1
0
1ω
=RC QK 13−= ( ) AB RKR 1−=
RCmn1
0 =ω1=K1+
=m
mnQ
vi(t) vo(t) m·R
n·C
R
C
+ _
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
27/39
...sobre el procediment per ajustar els components
Components iguals:
1) Ajustar R1 per obtenir la ω0 requerida (altera el valor de Q) 2) Ajustar RB per obtenir la Q requerida (ω0 no varia. K varia però no afecta al
comportament freqüencial del filtre)
Amb guany unitari:
1) Escollir els condensadors amb un ‘ratio’ n ≥ 4·Q2 (m=1). 2) Determinar m (i les resistències) mitjançant les expressions:
Inconvenients del disseny
1) Components iguals: Disseny sensible a les toleràncies de RA i RB. Per aquesta raó, els filtres kRC s’utilitzen per Q < 10
2) Amb guany unitari: Poca flexibilitat per ajustar Q i ω0 amb comoditat
Filtres kRC. Consideracions (i II)...
12 −+= kkm on: 12 2 −=Qnk
RCmn1
0 =ω
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
28/39
‘kRC’. Band-pass i Notch Band-pass
vi(t) vo(t)
R1
R3
C2
R2
+ _ RB
RA
Notch Response
Guany: ( ) ( ) KK
RRCCRRKKH BP −
=++−+
=4111 212131
0
Freqüència de ressonància RCCRCR
RR 21
2211
310 =
+=ω
vi(t) vo(t)
R
2C
R + _
RB
RA
C1
R/2
C C
( )[ ] KCRCRCRCRCRCRRRKRR
Q−
=++−+
+=
42
111
22111221112231
31
Igualtat-components: R1 = R2 = R3 = R i C1 = C2 = C
Guany: KH N =0
Freqüència de ressonància RC
10 =ω
KQ
241−
=Factor de qualitat
Mateix procediment de disseny (Igualtat-components) del passa-baixes i passa-altes !!!
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
29/39
Exercici 3.7: Mitjançant el disseny amb components RC iguals, determineu els valors per a un filtre passa-baixes amb f0 = 1kHz i Q = 5.
Exercici 3.8: Modifiqueu el mateix circuit de l’exercici 3.7 per un guany de 0dBs
Exercici 3.9: Dissenyeu un filtre passa-baixes de Butterworth amb una atenuació de 3dBs a 10kHz. Quan val la sortida vO(t) si a l’entrada tenim un senyal de la forma vi(t)=10cos(4π104t-90º) V
Exercici 3.10: Dissenyeu un filtre passa-altes de 2on. ordre amb f0 = 200Hz i Q = 1.5
Exercici 3.11: Dissenyeu un filtre passa-banda amb f0 = 1kHz i BW = 100Hz. Quin és el guany a la fre qüència de resonància? Modifiqueu el circuit per a que aquest guany sigui de 20dB
Exercici 3.12: Dissenyeu un filtre Notch amb f0 = 60Hz i BW = 5Hz. Quin és el guany a freqüències baixes? I a freqüències altes?
Exercicis amb circuits kRC
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
30/39
Realimentació múltiple Filtres actius amb més d’un llaç de realimentació
Constitueixen l’altre grup de filtres bàsics, juntament amb els ‘kRC’
Exemple: Filtre passa-banda Amb C1 = C2 = C:
Disseny: ,
H0 augmenta exponencialment amb Q Si volem H0 < 2·Q2 hem d’incloure una xarxa d’atenuació
vi(t) vo(t) R1
R2 C2
+ _
C1
=−
+−
−=
2
1
1
1
1
1
122
·1·1
··
Csv
Csvv
Rvv
vCRsvoi
o
v1
( ) ( ) 1···
2112
2211
22
+++−
=sCCRsCRCR
CRssH1
2
Guany:
21
120 1 CC
RRH BP +−=
Freqüència de ressonància:
22110
1CRCR
=ω
Factor de qualitat:
1221
12
CCCCRR
Q+
=
20 ·2 QH BP −=
CRR 210
1=ω
12·5.0 RRQ =
QCR 01 ·21 ω= CQR 02 2 ω=vi(t)
R1A R2
C2
+ _
C1
vo(t)
CHQR A 001 ω= ( )12 02
11 −= HQRR AB
R1B
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
31/39
Estructures amb realimentació múltiple Passa-baixes
Passa-banda
Notch
vi(t) R1A
R2 C2
+ _
C1
vo(t)
R1B
vi(t) R1
C2 R2
+ _
R3
vo(t)
C1
vi(t) R1A
R2 C2
+ _
C1
vo(t) R1B
+ _
R3 R5
20 ·2 QH BP −=
CRR 210
1=ω
12·5.0 RRQ =
CQR 02 2 ω= CHQR A 001 ω= ( )12 02
11 −= HQRR AB
1
30 R
RH LP −=2132
01
CCRR=ω
32232
132
21
RRRRRRR
CCQ
++=
21 ·CnC =
21320
2 ·1
CCRR
ω= ( )
20
02
3 ·21411
QCnHQ
Rω
+−+=
( )02 14 HQn +≥
0
31 H
RR =
( ) iBPiiBPN VHRRH
RRV
RRVHH
RRH
−−=−−−= ·1·
3
40
4
5
4
50
3
5
( )BPNN HHH −= 10 si 13
40 =
RRH
4
50 R
RH N −=R4
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
32/39
Exercici 3.13: Dissenyeu un filtre passa-banda amb f0 = 1kHz, Q = 10 i H0 = 20dBs
Exercici 3.14: Dissenyeu un filtre passa-baixes amb f0 = 10kHz, Q = 4 i H0 = 2V/V
Exercici 3.15: Dissenyeu un filtre Notch amb f0 = 1kHz, Q = 10 i H0 = 0dBs
Exercicis amb realimentació múltiple
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
33/39
Filtres SV (State-variable) Juntament amb els filtres ‘biquad’, utilitzen més d’un operacional per
millorar les prestacions de les estructures de 2on. ordre:
Menys sensibilitat a les toleràncies dels components passius Millora el Factor de qualitat comparat amb els filtres kRC (Q >10) Sintonització més senzilla i còmoda, tot i que s’ha de vigilar al escollir els
valors inicials dels components (consideracions sobre la idealitat del operacional)
Més d’una resposta al mateix circuit (filtres universals)
VLP + _
R3 R5 C1
+ _
R7
+ _
R6 C2
R2 R1
R4
vi(t)
VBP VHP Filtre SV
High-pass Band-pass Low-pass
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
34/39
Disseny de filtres SV Inversor
No inversor
Guany
,13
50 −=
−=
RRH BP
Freqüència de ressonància
,1
1
4543
120 Q
RRRRRRH BP =
+++
=
( ) ( )124535
27416512 131
11
RRRRRR
CRRCRRRRQ +=
+++
=
Igualtat-components: R5 = R4 = R3 , R6 = R7 = =R i C1 = C2 = C
Guany:
RCCRCRRR 1
2716
450 ==ω
Procés de sintonització al laboratori:
1.- Ajustar R3 per obtenir H0. 2.- Ajustar R6 (o R7) per obtenir ω0. 2.- Ajustar R2/R1 per obtenir Q
VLP + _
R3 R5 C1
+ _
R7
+ _
R6 C2
R2 R1
R4
vi(t)
VBP VHP ,1
3
40 −=
−=
RRH LP
Factor de qualitat
VLP + _
R3 R3 C
+ _
R
+ _
R C
R2 R2
R3
vi(t)
VBP VHP
,10 Q
H BP = 10 −=BPHQ
H LP1
0 =
Freqüència de ressonància
RC1
0 =ω1
2
21
RRQ +=
Factor de qualitat
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
35/39
Filtres ‘Biquad’ Format per dos integradors (un d’ells pur) + un amplificador inversor de
guany unitari Dues respostes freqüencials: passa banda i passa-baixes
Si R5 = R4 = R , i C1 = C2 = C
Procés de sintonització al laboratori:
El mateix que amb filtres SV
-VLP + _
R1 C1 C2
+ _
R3
+ _
R4
R3
vi(t)
VLP VBP
Band-pass Low-pass
R2
R3
,1
20 R
RH BP−
=11
50 R
RRRH LP ==
RR
CRRCR
Q 2
254
12 ==RCCRCR11
25540 ==ω
Guany: Freqüència de ressonància: Factor de qüalitat:
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
36/39
‘Biquad’ Notch Tres casos possibles:
Notch Symmetric (R4 = ∞)
Low-pass Notch, ωz> ω0 (Switch a +)
Hig-pass Notch ωz< ω0 (Switch a -)
+ _
R1 C C
+ _
R3
+ _
R
R
Vi
HLP·Vi -HBP·Vi
R1
R3
RRQ 1=
QRRz 420 1±=ωω
Factor de qualitat:
Freqüència de ressonància:
-HLP·Vi
+ _
+ _
R4 R5 R2 R2
RC1
0 =ω
0ωω =c
2
50 R
RH N −=
QRRcz 421+=ωω
202
25
0 ··ωω
RRH z
N −=
QRRcz 421−=ωω
2
50 R
RH N −=
ω
|HN|dB
ωc=ω0 0
ω
|HN|dB
ωz 0
ωc
ωc
ω
|HN|dB
0 ω0 VN
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
37/39
Sensibilitat del filtre Per les desviacions tèrmiques dels components passius, interessa
conèixer la sensibilitat del filtre
Anàlisi de sensibilitat: Exemple: filtre kRC passa-baixes
Igualtat-components
xy
yx
xxyyS y
x ∂∂
=∂∂
=xy
yx
xxyyS y
x ∂∂
=∂∂
=
Propietats:
==
−=+=−==
2
121
2121
2121
11
xx
yx
yx
xx
yx
yx
yyx
yx
yx
yyx
yx
yx
yx
SSSnS
SSSSSSSSS
n
212
212
211
211
22110
1 −−−−== CRCRCRCR
ω21
0
2
0
2
0
1
0
1−==== ωωωω
CRCR SSSSFreqüència de ressonància:
Factor de qualitat:
( )12211122
1122
21
2121
CRCRCRCRQSS
CRCRQSSQC
QC
QR
QR
+=−=
−=−=
( ) 2211
2211
1 CRCRKQSS
CRCRQKSQR
QR
QK
BA−=−=
=
,13
,2121
−=
−=−=
QS
QSSQK
QR
QR 212
21−=−= QSS Q
CQC
QSS QR
QR BA
21−=−=
Guany-Unitari
( )21
21
121
21 RRRRSS Q
RQR +
−=−= 21
21=−= Q
CQC SS
Augment de sensibilitat amb Q:
Menys sensible
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
38/39
Sensibilitat. Comparativa En totes les estructures
Filtres kRC
Realimentació múltiple
Passa-banda:
Passa-baixes:
Amb més d’un operacional (‘Biquad’)
Els filtres SV tenen sensibilitats semblants
Els filtres de realimentació múltiple, SV i Biquad són els que ofereixen millor comportament respecte la sensibilitat
,11<Q
RS
( )12211122
1122
21
2121
CRCRCRCRQSS
CRCRQSSQC
QC
QR
QR
+=−=
−=−=
( ) 2211
2211
1 CRCRKQSS
CRCRQKSQR
QR
QK
BA−=−=
=
21
0
2
0
2
0
1
0
1−==== ωωωω
CRCR SSSS
,21
2<Q
RS ,21
3<Q
RS21
21=−= Q
CQC SS
,21
21−=−= Q
RQR SS
21
21=−= Q
CQC SS
,12=Q
RS21
2154==−== Q
CQC
QR
QR SSSS
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
39/39
Exercici 3.16: Al filtre SV inversor especifique components per a un filtre passa-banda amb ample BW = 10Hz centrat a 1kHz. Quin és el guany de resonància?
Exercici 3.17: Dissenyeu un filtre Biquad amb f0 = 8kHz, BW = 200Hz i 20dBs de guany de resonància. Quin és el valor de HOLP?
Exercici 3.18: Especifiqueu components per la resposta Notch del filtre Biquad per f0 = 1kHz, Q = 10, fz = 2kHz i un guany de 0dBs
Sensibilitat kRC
Exercici 3.19: Investigueu l’efecte d’un 1% de tolerància en tots els components del filtre passa-baixes dels exercicis 3.7 i 3.9
Exercicis amb SV i Biquad
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
40/39
Resum Factors de decisió al escollir l’estructura adequada:
Especificacions: H0, ω0, ωc i Q Simplicitat en el disseny i la configuració (sintonització de fc) Cost Sensibilitat
Estructures de 1er. ordre pràcticament en desús.
Les estructures de 2on. ordre són aptes nomès per especificacions poc exigents: Baixa freqüència, respostes poc selectives i transicions suaus (Q ≤ 10)
L’ús de la realimentació múltiple s’utilitza bastant per la baixa sensibilitat que presenten a les toleràncies dels components (R i C)
Els SV i ‘Biquad’, a més, són fàcils de configurar, però incrementa el cost (Preu aproximat d’un filtre universal >15€)
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
3/33
Amplificadors realimentats
Conceptes bàsics: En un amplificador el senyal x pot ser tant una tensió com un corrent elèctric. xo és el senyal de sortida que també és utilitzada per β per produir una mostra de la
sortida (xf = β·xo) xε és el senyal d’error que es calcula comparant el senyal d’entrada xs amb el senyal
de sortida mostrejat xf . El senyal d’error correspon a l’entrada del amplificador bàsic El factor Aβ s’anomena guany de llaç (loop gain) i Af correspon al guany en llaç tancat
(closed-loop gain) Si Aβ >>1, el guany del circuit realimentat queda determinat per la xarxa β (Af ≈ 1/β)
A +
β
-
xs Font o
Consigna
xε
xf
xo Càrrega
βAA
xxA
s
of +
==1
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
4/33
Correcció de linealitat. Sensibilitat
Si Aβ >>1, xf ≈ xs i, per tant xε= 0 Com que xf és una mostra de la tensió de sortida, la realimentació té un efecte
corrector en la sortida. Les no linealitats presents en A, desapareixen amb la realimentació gràcies a una
xarxa β nomès formades per components passius Menys sensible a les variacions del guany en llaç obert:
A +
β
-
xs Font o
Consigna
xε
xf
xo Càrrega
sf xA
Axβ
β+
=1
AdA
AAdA
f
f
β+=
11 El canvi en Af degut a variacions en paràmetres del circuit
és més petit respecte al canvi que es produeix en A
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
5/33
Extensió del ample de banda (BW)
( )L
ML ssAsAω+
=
Baixa freqüència Alta freqüència
( )H
HMH s
AsAω
ω+
=
ωH
A(s)
ω
AM
ωL
A(s)
ω
AM
( ) ( )( )sA
sAsAf ·1 β+=
( )
βωβ
·1
··1
M
LM
MLf
As
sAAsA
+++
= ( ) ( )( )βω
βωβ ·1
·1··1 MH
MH
M
MLf As
AAAsA
+++
+=
Realimentació
ω
|Af (jω)| Sense realimentació
Amb realimentació β·1 M
M
AA
+
AM
βωω
M
LLf A+=
1 ( )βωω ·1 MHHf A+=
ωLf ωHf ωH ωL
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
6/33
Reducció de soroll
(S/N)f > (S/N)1 1) Sempre i quan es suposi que A2 està lliure de soroll
vs (Senyal) ( )
N
S
vvNS =
A1 +
vn (Soroll)
( )NSo vvAv += ·1
Sense realimentació:
Amb realimentació:
A1 +
β
+ A2 - vs (Senyal)
vn (Soroll)
( )N
Sf v
vANS 2=
( )β··1
1····21
121 AAvAvAAv NSo +
+=
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
7/33
Realimentació – Pros i contres Pros:
Millora les impedàncies (Zin i Zout) (segons la configuració) i el guany Af (Només cal que el guany (A) en llaç obert sigui el més gran possible)
Redueix la distorsió harmònica (THD) → Augment de la linealitat Millora l’ample de banda (BW) del sistema Guany del sistema (Af) més insensible a variacions paramètriques
dels dispositius
Permet controlar la resposta al esgraó → Útil en aplicacions electròniques de control industrial (TCON)
Contres: El guany del sistema disminueix (Af < A) Pot causar inestabilitat si els pols no es dissenyen cuidadosament Impedàncies sensibles al guany en llaç obert (segons la
configuració)
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
8/33
Anàlisi d’etapes realimentades
El mètode sistemàtic d’anàlisi de circuits que més s’apropa a la fisolsofia matemàtica de diagrama de bloc és el mètode basat en QUADRIPOLS
A v1, i1
Quadripol +
-
v1 v2
i1
i1
i2
i2
Definició de quadripol
Diagrama de blocs +
-
v2, i2
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
9/33
Les quatre topologies bàsiques
A
β
+ -
Rs
vs Rs is
A
β
RL
+ -
Rs
vs A
β
A
β
RL RL
RL
Rs
io
io
+
- vo
+
- vo
+ - vf
+ - vf io
io
if if
if if
+
- vε
+
- vε
iε
iε
ii
+ vi
+ vi
1 series-shunt
3 series-series
2 shunt-series
4 shunt-shunt iε ii
iε
is
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
10/33
Quadripols A i β (I) Entrada
(Comparació) Corrent (shunt)
Sortida (Mostreig)
Corrent (sèrie)
Circuit Equivalent
(A i β)
Tensió (sèrie)
Tensió (shunt)
+
v1
- h12·v2
+
v2
-
h11
+ h21·i1
i1 i2
h22 +
v1
-
g11
+
v2
-
+ g12·i2
i1 i2 g22
g21·v1
Tipus d’amplificador Tensió V/V Corrent A/A
Paràmetres [ ]
=
2
1
2
1 ·vi
Hiv [ ]
=
2
1
2
1 ·iv
Gvi
Funcions de transferència i
of
o
fo
vvA
vv
vvA === ,,βε i
of
o
fo
iiA
ii
iiA === ,,βε
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
11/33
Expressions
[G]T + -
RS vs
Rs is
[H]T RL RL
io +
- vo
ii +
- vi
sèrie-shunt shunt-sèrie
[ ] [ ] [ ]βHHH AT += [ ] [ ] [ ]βGGG AT +=
( )( ) TTL
TS
T
T
s
o
hhghRhh
vv
12212211
21
−++−= ( )( ) TT
LT
ST
T
s
o
ggggggg
ii
12212211
21
−++−=
( )( )LT
ST
TT
ghRhhh
++ 2211
1221
( )( )LT
ST
T
ggggg
++ 2211
21
( )( )LT
ST
To
ghRhh
vv
++−=
2211
21
ε ( )( )LT
ST
To
ggggg
ii
++−=
2211
21
ε
)/(1212 VVhhvv T
o
f β≈= ( )AAggii T
o
f /1212β≈=
( )∞→
−=
sR
isri T
ZZ1( )
01
→−=
sRisri TZZ
( )0
1→
−=LRosri TZZ( )
∞→−
=LR
osro T
ZZ1
Topologia
Esquema
TAAf −
=1
Guany en realimentació
Guany de llaç T=-Aβ
Guany A
Realimentació β
Impedància d’entrada Zi
Impedància de sortida Zo
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
12/33
Quadripols A i β (II)
+
v1
-
i1
y11 y12·v2
y21·v1
y22 +
v2 -
i2
Entrada (Comparació)
Corrent (shunt)
Sortida (Mostreig)
Tensió (shunt)
Circuit Equivalent
(A i β)
Corrent (sèrie)
Tensió (sèrie)
+
v1
- z12·i2
+
v2 -
z22 z11
+ +
z21·i1
i1 i2
Tipus d’amplificador Transconductància Ω-1 Transresistència Ω
Paràmetres [ ]
=
2
1
2
1 ·ii
Zvv [ ]
=
2
1
2
1 ·vv
Yii
Funcions de transferència i
of
o
fo
viA
iv
viA === ,,βε i
of
o
fo
ivA
vi
ivA === ,,βε
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
13/33
Expressions
[y]T + -
Rs vs
Rs is
[Z]T RL RL
ii +
- vi
sèrie-sèrie shunt-shunt
[ ] [ ] [ ]βZZZ AT += [ ] [ ] [ ]βYYY AT +=
( )( ) TTL
TS
T
T
s
o
zzRzRzz
vi
12212211
21
−++−= ( )( ) TT
LT
ST
T
s
o
yygygyy
iv
12212211
21
−++−=
( )( )LT
ST
TT
RzRzzz
++ 2211
1221
( )( )LT
ST
T
gygyy
++ 2211
21
( )( )LT
ST
To
RzRzz
vi
++−=
2211
21
ε( )( )L
TS
T
To
gygyy
iv
++−=
2211
21
ε
)/(1212 VVhhiv T
f
o β≈= ( )AAyyvi T
o
r /1212β≈=
( )∞→
−=
SR
isri T
ZZ1( )
01
→−=
sRisri TZZ
Topologia
Esquema
TAAf −
=1
Guany en realimentació
Guany de llaç T=-Aβ
Guany A
Realimentació β
Impedància d’entrada Zi
Impedància de sortida Zo
io
+
- vo
( )0
1→
−=LRosro TZZ ( )
∞→−
=LR
osro T
ZZ1
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
14/33
Anàlisi de circuits realimentats
Per aplicar el mètode sistemàtic de quadripols, és condició NECESSÀRIA que les xarxes A i β compleixin la definició de quadripol. En cas contrari s’haurà d’utilitzar un altre mètode d’anàlisi sistemàtic.
Pasos a seguir:
1. Identificació de la topologia de realimentació i les xarxes A i β en l’esquema elèctric del circuit en PETIT SENYAL
2. Càlcul de les matrius [·]A i [·]β
3. Càlcul de [·]T i substitució dels paràmetres en les expressions equivalents
Exemple:
+
=
ββ
ββ
2221
1211
2221
1211
2221
1211
hhhh
hhhh
hhhh
AA
AA
TT
TT
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
15/33
Realimentació amb dues etapes. 1er pas.
+ -
+ -
+
- +
-
+ - +
-
vS
VCC
VCC
rS
vi
Cp
Rp
Q1
RS1
RS2
Rd
VCC VCC
Cp
Rf
Cd
vo1 R1
R2
Rc
RE1
RE2
Ce
Cc
RL2
vo
Identificació de topologia:
• Comparació: sèrie (Tensió) • Mostreig: paral·lel (Tensió) • Paràmetres a utilitzar: H[·]
+
-
rS
vS Rp Q1
Q2
Rd /RB RE2 Rc//RL2
vo
Rf RS2
+ - vf
+
-
vε
A
β
Circuit equivalent en petit senyal
A
β
rS
vS + - + - vf
+
- vε
Rl -
+ vo
i
of
o
fo
vvA
vv
vvA === ,,βε
( )0
1→
−=sRisri TZZ
( )∞→
−=
LR
osro T
ZZ1
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
16/33
Quadripol β
β és clarament un quadripol. Generalment la majoria de les xarxes resistives ho són.
=
2
1
2221
1211
2
1
vi
hhhh
iv
ββ
ββ
+
-
+
-
V1 V2 Rf
RS2
β
Rf
RS2 + - Vp
V2 = 0 Ia
Ib
Rf
RS2
V1 = 0
+ - Vp
Ia
Ib Ia = Ib Ia = Ib
+
v1
- h12·v2
+
v2
-
h11
+ h21·i1
i1 i2
1/h22
2
2
01
221
201
111
2
2
//
Sf
S
v
Sfv
RRR
iih
RRivh
+−==
==
=
=
β
β
202
222
2
2
02
112
1
1
1
Sfi
Sf
S
i
RRvih
RRR
vvh
+==
+==
=
=
β
β
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
17/33
Anàlisi de la xarxa A
En aquest cas, la xarca A no és quadripol, degut a que a l’entrada tenim un JFET
Calcularem A indirectament mitjançant un anàlisi sistemàtic de Af. Com que:
Q1
RB RE2 +
-
vgs = vε
+
-
V2
A
G
S
G
S
vo1
Rd gm·vgs
+
-
vgs Ib
Ia
Ia ≠ Ib
βAA
vvA
s
of +
==1
Aquesta expressió ens servirà per equiparar els termes que identifiquen a A i β
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
18/33
Anàlisi sistemàtic de Af
Aprofitarem els paràmetres calculats de β
+
-
rS
vS gm·vε
+
vε
h11
+ h12·vo
i1
h21·i1 1 / h22
Movilitat de fonts de corrent
+
-
vf -
vo +
+
-
vi Rp
Rd
gm·Rd·vε RB RE2
vo
Rd
gm·vε
- RB RE2 RL2
vo vo1 Etapa2
Canvi Norton-Thevenin
vo1
( )( ) ( )
++++−=
−==
Bd
B
feEieBd
feLcv
o
do
ov
RRR
hRhRRhRR
A
vv
RgmvvA
·1//
·//
··1
2
22
12
ε+ ( )( ) ( ) d
Bd
B
feEieBd
feLco RgmRR
RhRhRR
hRRvv ··
1//·//
2
2
++++=
ε
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
19/33
Anàlisi sistemàtic de Af (Cont)
+
-
rS
vS gm·vε
+ vε
h11
+ h12·vo
i1
h21·i1 1 / h22
+
-
vf
-
vo +
+
-
vi Rp
Rd
gm·vε
- RB RE2 RL2
vo vo1 Etapa2
( )( )o
B
dB
feLc
feEieBd
d
vR
RRhRR
hRhRRRgm
v ···//
1//·
·1
2
2 ++++=ε
εvgmi ·1 =
( ) o
oi
vhvgmhvhihvv··1
··
1211
12111β
εβ
ββε
++=
=++=
( ) ( )( )B
dB
feLc
feEieBd
d
i
of
RRR
hRRhRhRR
Rgmgmhhv
vA++++
++==
··//
1//·
·1··1
1
2
21112ββ
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
20/33
Resum de Af
( ) ( )( )B
dB
feLc
feEieBd
d
i
of
RRR
hRRhRhRR
Rgmgmhhv
vA++++
++==
··//
1//·
·1··1
1
2
21112ββ
β·1 AAAf +
=β+
=A
Af 11
ββ 12h= ( ) ( ) ( )( )feEieBd
feLc
dB
Bd
hRhRRhRR
RRR
gmhgmRA
+++++=
1//·//
···1 2
2
11β
RE2= 0Ω. Desensibilització de A respecte a β Si Aβ >> 1, β1≈fA
( ) prISRI RTZZS
=−=→0
1 ( ) ( )2//1
2
SfcR
oSRo RRR
TZZ
L
+=−
=∞→
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
2/33
Objectius
Al final d’aquest módul:
Adquirireu els coneixements teóric-pràctics que us permetran comprendre el funcionament de les etapes de potència
Comprendreu el paper significant que juguen les etapes de potència, dins dels amplificadors ‘multi-etapa’, en aplicacions d’àudio
Completareu tots els aspectes bàsics que fan referència als amplificadors d’àudio
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
3/33
Panorama
Un amplificador de potència simplement és un amplificador amb una etapa de sortida d’alta potència
Previ Etapa de Sortida
Alimentació
Pèrdues per calor
Baixa Potència
Alta Potència
Àudio
Amplificació en tensió Amplificació en corrent
Altaveu
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
4/33
Característiques generals La potència de sortida (POUT) es determina pel seu valor rms. “Watts
musicals”
La impendància de sortida ha de ser petita i similar a la de l’altaveu (Principi de màxima transferència de potència)
Les etapes de sortida no treballen en petit senyal. Els models dels dispositius en petit senyals no són aplicables
La linealitat segueix sent una especificació important
Els transistors de potència sacrifiquen guany (hFE) i impedància d’entrada per corrent de colector (iC)
Transferència de potència a l’altaveu ha de ser eficient. La potència disipada en el transistor incrementa la temperatura en la unió (Tj) i el pot destruir
Guany de tensió és unitari (Etapes de potència són en colector comú. CC). S’amplifica corrent de sortida
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
5/33
Configuracions de sortida Les etapes de sortida es classifiquen segons sigui l’interval de
conducció del corrent de colector (iC) que resulti al aplicar un senyal d’entrada
La classe A, B i AB s’utilitzen en etapes de sortida d’amplificadors operacionals, dispositius integrats i aplicacions d’àudio. La classe C s’utilitzen com amplificadors de RF i, per tant, no s’estudiaran
Les configuracions CC, EC i BC estan dintre de la categoria A
Classe A Classe B Classe AB Classe C
α = 360º α = 180º 180 < α < 270º α < 180º
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
6/33
Classe A
La configuració més habitual és el seguidor d’emisor. El colector comú s’utilitza a vegades si la potència requerida no és massa elevada
Seguidor d’emissor Colector Comú
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
7/33
Funció de transferència
BEIO vvv −=
Seguidor d’emisor format per Q1 que es polaritza mitjançant Q2.
En el semicicle positiu: ,
En el semicicle negatiu, el límit per la saturació de Q2:
però per això s’ha de cumplir que: . En cas contrari, el límit
negatiu el determina el tall de Q1:
satCECCO VVv 1max −=
satCECCO VVv 2min +−=
L
satCECC
RVV
I 2+−≥
LO RIv ·min −=
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
8/33
Formes d’ona Tensió de sortida
Potència disipada Q1
Tensió colector emisor
Corrent de colector Q1
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
9/33
Formes d’ona (cont)
Consideracions:
VCEsat és pràcticament negligible en etapes de potència ja que:
VCC >> VCEsat
vO pot variar aproximadament un rang doble a VCC (De –VCC a +VCC)
El corrent I determina el corrent de consum proporcionada per la font primaria de potència
ICC = I
La dissipació de potència instantànea ve determinat per:
pD1 = vCE1· iC1
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
10/33
Dissipació de potència BJT
Q1 dissipa la màxima potència instantànea (VCC·I) quan vO = 0
La potència en Q1 depén de RL
Si RL → ∞:
El corrent iC1 = I (ct) i la dissipació instantànea depèn de vO. El valor màxim succeeix quan vO = -VCC on vCE1 és màxima (vCE1 =
2·VCC ) pD1màx = 2·VCC·I
Si RL → 0 (Condició de curt-circuit)
Una tensió positiva de vI provocarà un corrent elevat en RL L’augment de dissipació en Q1 incrementa la temperatura en la unió
(TJ) i pot destruir el transistor
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
11/33
Eficiència energètica
Definicions:
VLrms.- Tensió de sortida eficaç: ILrms.- Corrent de sortida eficaç PL.- Potència de càrrega PS.- Potència d’alimentació
Rendiment en la classe A
Rendiment màxim
Rendiment: S
L
PP
=η Potència de Sortida: LrmsLrmsL IVP ·=
2L
LrmsVV =
LrmsLrmsL IVP ·= LL IV ˆ·ˆ21
=L
L
RV 2ˆ
21
=IVP CCS ··2=
S
L
PP
=ηIVR
V
CCL
L
··21ˆ
21 2
=
=
CC
L
L
L
VV
RIV ˆ
·
ˆ
41
LCCL RIVV ·ˆ == ηmax = 25%
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
12/33
Conclusions de la Classe A
El rendiment màxim que es pot aconseguir en la classe A és, tan sols, el 25%
Com que és una xifra bastant baixa, no s’utilitza en aplicacions de potència elevada (Aplicacions de més de 1W)
En la pràctica, s’aplica un coeficient de seguretat per evitar la saturació de Q1 i la corresponent distorsió que provoca aquesta no linealitat
on K és el coeficient de seguretat [0-1]
Per tant, el rendiment sols ser realment d’un 10-20%
)1·(ˆˆPr KVV OàcticaO −=
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
13/33
Classe B. Funció de transferència
Si vI = 0, els dos transistors estan en la regió de tall i, per tant, vO = 0
En el cicle positiu, a mesura que vI incrementa, quan vI > 0.5V QN entra en activa i vO comença a seguir la tensió d’entrada:
El cicle negatiu té un comportament anàleg, amb la diferència de que QP és qui ara suministra el corrent a la càrrega:
BENIO vvv −=
EBPIO vvv +=
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
14/33
Aportacions de la Classe B Sortida formada per dos transistors complementaris connectats de
manera en que tots dos es reparteixen el cicle de treball (‘push-pull’):
EL transistor npn treballa en el cicle positiu de vI i el pnp en el negatiu
No requereix polarització dels transistors de potència.
Millora substancial del rendiment (els BJT no consumeixen potència en la polarització).
La font estableix el marge de treball, el qual és més gran.
Contrapunt: Presenta un THD elevat degut a la ‘banda morta’ en l’intercanvi dels mode d’operació dels BJT (Crossover)
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
15/33
Formes d’ona
‘Banda morta’
Crossover’ Distortion
<iQN> = <iQP>
QN Act.
QN Off
VCC -VCC
<iQN> .- valor mig del corrent de colector de QN
QP Off
QP Act.
QN Act.
QP Off
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
16/33
Eficiència energètica
Per determinar el rendiment es necessari, en primer lloc, saber el consum de les fonts d’alimentació:
ICC = <iQN> = = = =
Corrent total d’alimentació: ICCT = 2·ICC = =
Consum total: PS =
La potència de càrrega: PL =
Rendiment:
Rendiment màxim: ( ), = 78.5%, PLmàx =
( )∫π
π
2
021 dttiQN ( )∫
π
π 021 dttiL ( )∫
π
π 0
sinˆ21 dttIL π
LI
πLI·2
L
L
RV·
ˆ2π
CCL
L VR
V·
ˆ2π
L
L
RV 2ˆ
21
CC
L
VV
4πη =
CCL VV ≈ˆ4maxπη ≈
L
CC
RV 2ˆ
21
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
17/33
Dissipació de potència BJT
En la classe B, la potència disspipada pels transistors quan vO = 0 és zero.
PD = PS - PL =
Potència dissipada màxima:
Els dos transistors es reparteixen la potència que es dissipa:
PDNmax = PDPmax =
L
OCC
L
O
RVV
RV 2ˆ
21ˆ2
−π
0ˆ =∂∂
O
D
VP
=
=
L
CCD
CCPO
RVP
VVD
2
2
max2
2ˆmax
π
π
L
CC
RV
2
2
π
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
18/33
Reducció del ‘Crossover’
Una manera possible de reduir el THD consisteix en utilitzar la realimentació negativa
Com que i la realimentació fa que vε = 0, llavorens vI ≈ vO
En la pràctica, és necessari que en el AO, el ‘SR’ = ∞. En cas contrari, la distorsió encara serà perceptible. Per això encara és més pràctic utilitzar la classe AB
vε vC
OI vvv −=ε
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
19/33
Alimentació unipolar
La classe B també es pot utilitzar amb una única font d’alimentació, però requereix condensadors per desacoblar la component DC present als emisors dels BJTs
VCC vI vO
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
20/33
Classe AB
Elimina el crossover polaritzant els dos transistors a un corrent DC IC (IQ)= IN = IP petit (10% ÎC ). Per aconseguir-ho s’aplica una polarització VBB en els terminals de base de QN i QP
Implementació de VBB:
Díodes polaritzats mitjançant fonts de corrent Ús de multiplicadors de VBE
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
21/33
Funcionament
VBB, s’agafa segons el corrent de polarització requerit (IQ.- quiscient current). Per vI = 0 i vO = 0 una tensió VBB/2 apareix en la unió base-emisor de QN i QP
Per calcular VBB
Quan vI = 0, moment de canvi de conducció de QP a QN, IP encara és lleugerament superior a zero (IP ≥ 0)
TBB
VV
SQPN eIIii ·2·===
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
22/33
Funcionament (cont I)
Quan vI > 0, el potencial de base incrementa suficientment com per fer que la sortida segueixi l’entrada
Això provoca una circulació de corrent iL i, per tant, iN ha d’augmentar IBEN
BBIO vvVvv ≡−+=
2
LPN iii +=
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
23/33
Funcionament (cont II)
El increment en iN provocarà un aument de vBEN (per damunt de VBB/2 ), però com que VBB és un valor fixat, és produeix un decrement en iP
Demostració:
L’intercanvi de conducció entre transistors és suau i sincronitzat per VBB
(El funcionament és anàleg a l’altre semicicle)
=
=
+
=+
2
ln2lnln
QPN
S
QT
S
PT
S
NT
BBBEPBEN
Iii
IIVI
iVIiV
Vvv
Producte Constant
Relació no lineal
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
24/33
Classe AB vs. Classe B Funcionament bastant similar. La única diferència és que
tots dos transistors estan en activa en el pas per zero de vI (vI < |vBE|)
Transició suau i controlada dels modes d’operació dels BJT. Eliminació del crossover
Potència: El rendiment és lleugerament inferior en la classe AB
Quan vI ≈ 0, els transistors dissipen una potència PD = VCC·IQ
La impedància de sortida es redueix a mesura que IL aumenta
Es pot demostrar que: PN
TOUT ii
VZ+
=
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
25/33
Implementació de VBB: Díodes polaritzadors VBB es genera fent passar un corrent de polarització (Ibias) a través d’un
parell de diodes connectats als transistors
biasQ
EBPBENDBB
InIvvVV
··2
=+==
n.- Relació entre l’àrea de la unió d’emisor del BJT i l’àrea de la unió dels díodes (P.e: 1/3)
Nota de disseny: Quan l’etapa injecta corrent a la càrrega l’increment de corrent a la base (de IQ/β a iL/β) ha de ser subministrat per Ibias
Inconvenients:
Interesa que n sigui el més petit possible, però això és difícil d’aconseguir Poca flexibilitat de disseny per a dispositius discrets Si vBE és constant i es produeix un aument de T, iN(P) aumenta. Això provoca
un aument en la disspiació del BJT que el pot destruir (‘thermal runaway’)
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
26/33
Implementació de VBB: Multiplicador VBE
BJT alternatiu polaritzat per dues resistències i Ibias, implementa VBB multiplicant VBE1 per un factor K=1+R2/R1
1
1
RVI BE
R = ( )
+=+=
1
2121 1
RRVRRIV BERBB
VBE1 es determina agafant la porció de Ibias que circula pel colector de Q1 (IC1)
RbiasC III −=1
=
S
CTBE I
IVV 11 ln
Els principals avantatges d’aquesta configuració són la seva flexibilitat i la poca dependència de VBB respecte a variacions de IL
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
27/33
Variacions en la classe AB Són tècniques que serveixen per donar més protecció i
millora a aquesta classe d’amplificadors de potència Seguidor d’emisor
Compound devices
Protecció de curt-circuit (Short Circuit Protection)
Protecció tèrmica (Thermal Shutdown)
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
28/33
Seguidor d’emisor Alta impedància d’entrada
Q1 i Q2 són transistors de petit senyal
R3 i R4 són resistències de compensació i donen protecció térmica (thermal runaway)
Realitzat amb tecnologia de IC’s permet implementar triming per compensar l’offset de sortida
Pot implementar-se amb o sense amplificador operacional per millorar driver de sortida
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
29/33
‘Compound devices’ Guany de corrent elevat (Equival a utilitzar un unic BJT amb β ≈
β1· β2)
Configuració npn (Darlingnton) i pnp (Sziklai)
Resposta freqüencial pobre
Tendència a oscil·lar amb freqüencies de treball (ft) elevades
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
30/33
Short-circuit Protection Protecció davant un event accidental de curt-circuit a la
sortida Amb funcionament normal, Q5 està en
tall i el corrent circula cap a la càrrega a trevés de Q1 i R5
Quan IL supera un cert valor (VBE5(act)/RE1) Q5 passa a activa, IC5 augmenta provocant un decrement en IB1 i, conseqüentment, en IL
IL queda limitada (ILlim ≈ VBE5(act)/RE1) i, per tant, vOmax = ILlim·RL
El principal inconvenient es que la tensió VRE1,2 obliga a redissenyar VBB, però les resistències RE1,2 ofereixen protecció davant del thermal runaway
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
31/33
Thermal Shutdown Circuit que sensa la temperatura i activa un BJT que
treballa com interruptor quan s’excedeix un cert valor El BJT es connecta de manera que absorbi literalment
el corrent Ibias Funcionament:
Q2 està desactivat (tall) en funcionament normal
L’efecte combinat del funcionament de Z1 i Q1 quan esdevé un augment de la temperatura, provoca un aument en IC1 que aumenta la tensió en la base de Q2 i el satura
Connectat el colector de Q2 a la base del BJT de potència (QN), el talla evitant la seva destrucció
En la classe AB és nexessari un ThS complementari per protegir els dos BJTs
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
32/33
BJT’s de potència. Consideracions Degut al tamany dels BJT de potència, alguns paràmetres d’aquests
dispositius varien significativament respecte als BJT de petit senyal
La relació iC – vBE presenta una constant n =2
β és considerablement petita (30-80) però pot arribar fins a 5
Són més lents. La save freqüència de treball (fT) és relativament baixa ja que Cμ i Cπ augmenten considerablement
ICBO i BVCEO són elevats
Molt baixa impedància d’entrada hie (10-40Ω)
La característica principal ve determinada per un corrent de colector Icmax elevat (del ordre de 100A) però això obliga a tenir presents les especificacions de dissipació de calor
TBE
Vv
SC eIi 2=
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
33/33
Dissipació de calor
Temperatura en la unió (TJ)
Els BJT’s de potència dissipen grans qüantitats de potència en forma de calor que fan augmentar TJ
Si TJ excedeix un valor crític (150ºC < Tjmax< 200ºC per als BJT fets de silici) el dispositiu queda danyat de manera permanent i irreversible
Resistència tèrmica (θJA)
Expressa l’increment de TJ per wat de PD que es dissipa i que es radia cap a fora del BJT desde la unió a la càpsula (junction-case) i desde la càpsula al medi ambient (case-ambient)
DJAAJ PTT ·θ=−
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
34/33
Potència dissipada vs Temperatura
Interesa que el valor de θJA sigui el més petit possible
El fabricant del dispositiu normalment especifica Tjmax respecte una determinada temperatura ambient (TA0 ≈ 25ºC), la potència dissipada en aquest punt (PD0) i la resistència tèrmica (θJA) treballant al aire lliure (sense radiadors incorporats)
θJA dels BJTs de potència es pot reduir mitjançant radiadors
Adicionalment, alguns fabricants proporcionan un gràfic que indica la potència que pot dissipar el dispositiu segons la temperatura ambient a la que està sotmés
Condicions ambientals hostils (TA elevedes) limiten la potència de dissipació
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
35/33
Radiadors
θJA es pot expressar con una suma de resistències tèrmiques en diferents parts del BJT
θJC es pot reduir encapsulant el dispositiu en una gran càpsula de metall (encapsulat TO3)
θCA es redueix considerablement utilitzant radiadors
CAJCJA θθθ += θJC .- Junction-Case thermal resistance θCA .- Case-Ambient thermal resistance
( )SACSJCDAJ PTT θθθ ++=−
Fabricant de BJTs
Fabricant de radiadors
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
3/42
Per què els oscil·ladors són necessaris? Serveixen per generar senyals estàndard: sinusoide, quadrada, pols,
etc.
Permeten realitzar funcions complexes en aplicacions industrials, tant analògiques com digitals
Comunicacions: Portadores de sistemes de comunicació (FM, AM, PSK, etc)
Automatització industrial: Circuits temporitzadors de sistemes programables
Instrumentació:
Sistemes de test i mesura Caracterització d’impedàncies en materials i/o teixits biològics.
Processament de senyal: Sintetitzadors de senyal i/o veu per aplicacions d’àudio
Classificació: Dos grups
Forma d’ona que genera Tecnologia d’implementació (Components discrets o integrats).
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
4/42
Per forma d’ona Dos grups principals:
Sinusoïdals
Oscil·ladors ressonants.- Utilitza amplificadors realimentats amb xarxes RC (o bé LC) de selecció de freqüència i control no lineal d’amplitud
Non-linear wave shaping.- Utilitzen circuits no lineals per generar senyals sinusoïdal a partir d’ones triangulars
Relaxation Oscilators.- Ona polsant, triangular o dent de serra
Cristalls de quars
Multivibradors:
Astable (free running multivibrator).- Ona quadrada, triangular, dent de serra... Monoestable.- Temporitzadors Biestable. Bàscules (flip-flop), RS, JK, T, etc.
Waveform shaping.- Basats en circuits no lineals: rectificadors d’ona, detectors de pic i similars
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
5/42
Per tecnologia de dispositiu Amb amplificadors operacionals
Sinusoïdals:
Pont de Wien (WBO.- Wien-Bridge Oscilator) Desplaçament de fase (PSO.- Phase Shift Oscilator. Bubba Oscillator) Per quatratura (Quadrature Oscilator) Amb filtres sintonitzats (AFTO.- Active-Filter Tuned Oscillator)
Transistoritzats. Per alta freqüència (BJT i/o JFET) Resonants (sinusoïdal)
Oscil·ladors LC: Colpitts, Hartley i Clap
Cristalls de quarz Circuits integrats (Generadors de funcions): Astable (ona pulsant),
triangular, dent de serra, etc…
555, Phased Locked Loop, VCO’s, ICL8038, XR-2206...
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
6/42
Especificacions amb ona polsant Objectiu del disseny: forma d’ona (exponencial, quadrada, triangular o
dent de serra), amplitud i f0 (i ‘duty-cicle’ en ona quadrada)
Circuits biestables, Trigger-Schmidt, portes lògiques o flip-flop carreguen (o descarregar) un condensador.
L’anàlisi es caracteritza per determinar el temps (∆t) de càrrega (o descarrega), al aplicar un canvi de corrent o tensió a C
i(t) C vC
+ _
i
t I
Rampa Transitori exponencial
vICt ∆=∆
t
vC
VO
V1
t0 t1
( )0101 VVICtt −=−
C + _ + vC
v
t V∞
v(t)
∆v
R
t
vC
VO V1
t0 t1
∆v
V∞
∆t ∆t
( ) ( ) ( )01
0
tt
C eVVVtv−−
∞∞ −+= τ
01 ttt −=∆
τ=RC
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
7/42
Són circuits indicats per aplicacions on es requereixen sincronitzar i temporitzar events
3 Categories (segons efecte de les comandes externes a la sortida): astable, monoestable i biestable
Multivibradors
Astable
VCC
vO
vO
t
La sortida canvia sense comandes externes (Dos estats inestables) (Free-running multivibrator)
Mono- estable
VCC
vO
vO
t
Canvi d’estat amb comanda externa i retorn automàtic (un estat estable). (One-shot multivibrator)
Bi- estable
VCC
vO
vO
t
Per canviar d’estat es necessita comanda externa (Flip-flop)
Trigger
Trigger Retorn
automàtic
Temporitzador
Aplicacions Digitals (No s’estudiaran !!)
(Trigger ON)
1) 2) 3)
(Trigger OFF)
Oscil·lador lliure
Trigger
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
8/42
t0 < t < t1
Astable bàsic amb operacional
_
+ vO 301
R
R2
R1
C
VSAT
-VSAT TO
vO
vN t
SATVRR
R
21
1
+
SATVRR
R
21
1
+−
VSAT = (VCC – VDROP) = = 13V
VCC
-VCC
Volts
C + _ + vC = vN
VSAT
R
t0 t1
Multivibrador astable
( ) ( ) tRC
NNNC eVVVtv∆−∞∞ −+=
10 ·
vN
SATt
C
SATt
C
SATC
VRR
RV
VRR
RV
VV
21
1
21
1
1
0
+=
+−=
=∞
1/T0 = f0 Freqüència d’oscil·lació
∆t = T0/2 0
1 2 1 2
1 2 1 2
21 ·t
RCSAT SAT
R R RV e VR R R R
− += − + +
1tCV ( ) RC
T
CCC eVVV 200−∞∞ −+
+=
2
10 21·ln2
RRRCT
Període d’oscil·lació
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
9/42
Duty-Cicle variable: (És un valor fix i del 50% !!)
Freqüència d’oscil·lació estable i configurable → Alimentació estable (circuits de clamping), ús de potenciòmetres i C variable
Freqüència mínima (fmin) → Valors de R i C grans (operacionals JFET) Freqüència màxima (fmax) → Dispositius ràpids
Astable. Especificacions
_
+
vO
301
3.3μF C1
HL
H
TTTD+
=
C2
C3
C4
0.3μF
33nF
3.3nF
R4
10kΩ
RS
6k2Ω 250kΩ
R3
2k2Ω
R2
33kΩ R1 33kΩ
R
D1 D2
D4 D3
D5
|VO(màx) |= VZ + 2VD Circuit de clamping
Selector d’escala de f0 Ajust fi de f0
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
10/42
Quan només es disposa d’una alimentació
Astable amb LM311
+
_ R4
VCC
3
2
8 7
1 4
R
R3 R1
R2 VCC
C
t
Volts
VTH
VTL
VCC
TH TL
vN
vO vN
vO
CCTL VRRR
RRV231
31
////+
= CCCCTH VRRR
RRVRRR
RRV321
21
231
31
////
////
++
+=
R4 << R3 + R1//R2 !!!
−−
×=
CCTH
CCTL
TL
TH
VVVV
VVRC
f·ln
10
−−
×
−−
=
CCTH
CCTL
TL
TH
CCTH
CCTL
VVVV
VV
VVVV
Dln
ln100
Freqüència d’oscil·lació Duty-Cicle
D = 50% amb R1 = R2 = R3
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
11/42
IC Timer per aplicacions basades en astables i monoestables
Versàtil Dos operacionals formen un comparador de finestra, un flip-flop RS, un
BJT que funciona com a switch
El circuit integrat 555
R
R
R
+ -
+ -
R
S Q
Q
Flip-Flop
VTH
VTL
Comp.1
Comp.2
Q1 100Ω
Threshold
Trigger
Discharge
Ground
vO
VCC Reset
Cntl
+1AV
−2AV
• Bàscula R-S
R S Q - Q1 (BJT)
0 0 Q –(t) Q1 tall/sat. 0 1 0 tall 1 0 1 saturació
• Sortida
Q - vO
0 VCC 1 0
<>
=+
+
32,032,
1
1
CCA
CCACC
VVVVV
R
<>
=−
−
3,3,0
2
2
CCACC
CCA
VVVVV
S
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
12/42
Astable amb 555
R
R
R
+ -
+ -
R
S Q
Q
Flip-Flop
VTH
VTL
Comp.1
Comp.2
Q1 100Ω
vO
VCC
Ra
C
C1 = 10nF
t
Rb
8 4
3
5 1
2
6
7
( ) CRt
THCbeVtv
−
= ·
Tram: TL
Volts
VTH
VTL
VCC
( ) ( ) ( )CRRt
TLCCCCCbaeVVVtv +
−
−−= ·
Tram: TH
TH TL
TH = C(Ra+Rb)·ln(2) = 0.69·(Ra+Rb)C TL = C·Rb·ln(2) = 0.69·Rb·C
( )
ba
ba
HL
H
baHLo
RRRR
TTTDT
CRRTTf
2·100
244.11
++
=+
=
+=
+=
R S vC(t)
0 1 vC < VCC / 3 0 1 VCC / 3 < vC < 2VCC / 3 1 0 vC > 2VCC / 3
vC
vC
vO
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
13/42
Exercici 7.1. Per mitjà d’un circuit astable amb operacional, dissenyeu un generador d’ona quadrada amb les següents especificacions:
f0, s’ha de seleccionar en increments de 0.1Hz fins a 10KHz en dècades per mitjà d’un selector
f0, ha de tenir un ajustament continu en cada interval Amplitud estable de 5V (d’una alimentació de 15V amb arrissada)
Exercici 7.2. En el generador astable amb LM311, especifiqueu components per a una oscil·lació f0 = 1KHz (VCC = 5V)
Exercici 7.3. En el generador astable amb 555, especifiqueu components per a una oscil·lació f0 = 50KHz i un Duty-Cicle = 50%
Exercicis
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
14/42
Funcionament en 3 trams
1) Repòs: vO = VSAT , vN = VD
2) Trigger i temporització: Pols negatiu a l’entrada. La dinàmica de càrrega en C2 ha de ser més ràpida que en C1
3) Recuperació: Transició cap al retorn de l’estat de repòs.
Monoestable bàsic amb operacional
_
+ vO
R1
R2
R3
VSAT
-VSAT
t
VCC
-VCC
Volts
vN
+
vP
C1 D1
D2 C2
R4 vtrigger
VP+
VP-
VD1
vO
vP
vN
t vtrigger
VT
SATP VRR
Rv32
3
+=
1 2 3 1
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
15/42
Repòs amb vO = VSAT
0 ≤ t ≤ t1 (t0)
Estat estable mentre VP+ > vN = VD1 = 0.6V
Condició de repòs:
_
+ VSAT
R1
R2
R3
VSAT
-VSAT
t
VCC
-VCC
Volts
vN
vP
C1 D1
VD2 vC2
R4
VP+
VP-
VD1
vO
vP
vN
t vI
VT
Repòs (0 ≤ t ≤ t1)
t0
t1
+ _
0.6V
VP+
232
3
324
232
3
42 // DSAT
DSAT
C vVRR
RRRR
vVRR
R
Rv −+
≈+
−+
=
R4 >> R3 // R2 .- Xarxa de trigger no ha de carrega el circuit
SATDCP VRR
RVvV32
322 +=+=+
VvVRR
RNSAT 6.0
32
3 =>+
+
R2 //R3
VP+
SATVRR
R
32
3
+ D1 ON D2 ON
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
16/42
Quan és el ‘trigger’ efectiu? Quan VT provoqui vP
< vN = VD1 = 0.6V
Pols en VT ha de ser de valor negatiu !!
_
+ VSAT
R1
R2
R3
VSAT
-VSAT
t
VCC
-VCC
Volts
vN
vP
C1 D1
VD2 vC2
R4
VP+
VP-
VD1
vO
vP
vN
t vI
VT
Trigger
t0
t1
+ _
0.6V
VT
VP+
0.6V
( ) ( )( ) ( )
=++=
−1212
1221
tvtvVtvVtv
CC
TCDP ( ) 132
31 DTSATP VVV
RRRtv <++
= SATDT VRR
RVV32
31 +−<
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
17/42
Amb ‘trigger’ efectiu, vO = -VSAT
_
+ -VSAT
R1
R2
R3
VCC
-VCC
vN
vP
C1 D1
Trigger i Temporització (t1 ≤ t ≤ t2)
R4 VT
VP+
VSAT
-VSAT
t
Volts
VP+
VP-
VD1
vO
vP
vN
t vI
VT
t1 t2
D1 OFF ( ) ( )
( )
( ) ( ) TDSATCC
DSATC
TCDP
VVVRR
Rvtv
VVRR
Rtv
VtvVtv
−−+
−=∞=
−+
=
++=
232
3222
232
312
1221
( )( )
( ) 232
1//
32
3
32
3 ·2 CRRtt
TSATSATP eVVRR
RVRR
Rtv−
−
+
++
+−=
132
12 C
RRRC+
<<
Condició per a que la dinàmica de C2 sigui més ràpida que C1
1) Si: 32
3
32
31
2RR
RVVRR
RV TSATD +−>>
+−
2) Si: 32
32RR
RVT +−<
Dos dinàmiques de C2
( ) SATPP VRR
RvV32
3
+−=∞=−
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
18/42
Cancel·lació del pols VT
D2 bloquejat si vD2 < VD2 = 0.6V
D2 passa a OFF, vP es manté i vC1 continua disminuint
VSAT
-VSAT
t
Volts
VP+
VP-
VD1
vO
vP
vN
t vI
VT
t1 t2
D2 OFF
Trigger i Temporització (t2 ≤ t ≤ t3)
_
+ VSAT
R1
R2
R3
VCC
-VCC
vP
C1 D1
vD2
R4
+ _
t3 ( ) ( ) ( )
( )
( ) SATPP
TDSATC
CPD
VRR
RVtv
VVVRR
Rtv
tvtvtv
32
32
232
322
2222
+−==
−−+
−=
−=
−
( )0
222
<<+=
T
DTDD
VVVVtv
D2 a OFF !!!
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
19/42
T0 = t3 – t1 Expressió de càrrega de C1
VSAT
-VSAT
t
Volts
VP+
VP-
VD1
vO
vP
vN
t vI
VT
t1 t2
Temps d’oscil·lació (t1 ≤ t ≤ t3)
t3
( )( )
( ) ( ) ( ) SATPPN
SATN
DN
VRR
Rtvtvtv
VvVVtv
32
3233
11 6.0
+−===
−=∞==
T0
( ) ( ) ( ) ( )( ) 11
1
1· CR
tt
NtNNN evvvtv−
−
∞∞ −+=
( ) ( ) CCCRtt
SATDSATN VRR
ReVVVtv32
313
11
13
·+
−=++−=−
−
+
+=−=
2
3111130 11·ln
RR
VVCRttT
SAT
D
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
20/42
Quan vN < vP, vO = VSAT i C1 torna a carregar-se positivament vP, canvia de signe i D2 passa a ON
VSAT
-VSAT
t
Volts
VP+
VP-
VD1
vO
vP
vN
t vI
VT
t1 t2
Recuperació (t3 ≤ t ≤ t4)
t3
( )( )
( ) VVtvVv
VRR
Rtv
DN
SATN
SATN
6.014
32
33
===∞+
−=
( ) ( ) ( ) ( )( ) 11
3
3· CR
tt
NtNNN evvvtv−
−
∞∞ −+=
( ) 132
324
11
3421 DCRtt
CCN VeRRRRVtv =
++
−=−
−
++
−=−=
32
32
11134
2··lnRRRR
VVVCRttt
DSAT
SATr
t4
D2 ON
Temps que cal esperar abans d’un nou ‘trigger’ per una
nova temporització!!!
tr
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
21/42
Considerant l’amplificador operacuional ideal (VSAT = 15V), Dissenyeu el circuit per obtenir una temporització T0 = 0.5mseg.
Dades: VT(min) = -0.9V, VD(On) = 0.6V Es recomana utilitzar els següents criteris:
1) Trigger efectiu: R2 > 9·R3
2) Oscil·lació: R1 C1 = 3.46mseg
3) Càrrega de la xarxa de trigger: R4 >> R2 // R3 = (9R3)//R3 = 0.9R3
4) Dinàmica de la xarxa de trigger auxiliar més ràpida que la de temporització: R2 // R3 · C2 << R1 C1 → C2 << 3.84·10-3seg / R3
Exercici de disseny
SATDT VRR
RVV32
31 +−<
+
+=−=
2
3111130 11·ln
RR
VVCRttT
SAT
D
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
22/42
Al connectar l’alimentació, pot succeir que vo = -VSAT
En aquest cas, cal esperar un temps (t4 –t1 aprox.) abans d’utilitzar el temporitzador (temps de Set-up).
Sortida no compatible amb TTL o CMOS. T0 està afectat pel soroll d’alimentació (depèn de VSAT)
Cal adaptar la sortida amb circuits de ‘clamping’ o ‘drivers’
En general, el disseny és molt complexa per una funció tant simple en l’àmbit industrial (2 condensadors i 4 resistències)
És molt més simple i econòmic treballar amb circuits integrats (com el 555)
Monoestable amb AO. Inconvenients
Monoestables amb operacionals estan en desús o tenen utilitat acadèmica !!!
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
23/42
Monoestable amb 555
R
R
R
+ -
+ -
R
S Q
Q
Flip-Flop
VTH
VTL
Comp.1
Comp.2
Q1 100Ω
vO
VCC
R
C
C1 = 10nF
vC
vtrig
−=
−RC
t
CCC eVv 1
Càrrega de C a partir de t = t0
En t=T, vC = VTH = 2/3 VCC
T = RC·ln(3) = 1.1·RC
t
t
t
vtrig
vC
vO
VTH
T
t0
Desactivació en t = T
8 4
3
5 1
6
7
2 vTL
VCC
T es dissenya amb R i C Amb un tren de polsos a vtrig s’obtè un altre tren a vO de mateixa freqüència però
amb amplada de pols modulat per VTH (PWM.- Pulse Width Modulation)
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
3/42
Linealitat
Un sistema lineal és aquell compleix el principi de superposició
Teorema:
Un sistema T[·] és lineal si, i només si:
per qualsevol x1(t) i x2(t), i per
Exemples:
T[a1·x1(t)+ a2·x2(t)] = a1·T[x1(t)] + a2·T[x2(t)]
[ ] ℜ∈21, aa
( ) ( )( ) ( )
=
=txetytxty 2( ) ( )
( ) ( )
=
=2
·txty
txktySistemes lineals Sistemes no lineals
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
4/42
En operacionals, la linealitat es produeix amb components lineals (passius) en la realimentació negativa
La no linealitat provoca que operi en la regió de saturació (biestabe) i treballi com comparador de tensió
Com s’aconsegueix?
1) Sense realimentació (o realimentació positiva): amb operacionals de guany molt elevat
2) Amb realimentació negativa: Utilitzant components no lineals (díodes, interruptors, etc) a la xarxa de realimentació
L’operacional com a comparador de tensió
_ + vO
vP
vN + _ vD
vO (V)
vD (V)
VCC
VEE
VOH
VOL
Comparador de tensió ideal
Zona lineal CMP 0
0
NPOHO
NPOLO
vvVvvvVv
>=<=
,,
Zona no lineal !!
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
5/42
En llaç tancat la compensació en freqüència és necessària per garantir estabilitat (pe. LM741). En llaç obert (comparadors) no es necessita
Els operacionals no estan pensats per treballar en llaç obert (la seva dinàmica deixa molt que desitjar)
Comparadors i operacionals
Etapa d’entrada
Segona etapa
Etapa de sortida
CC ralentitza les transicions de sortida
Esquema intern simplificat del LM741
Diferencial d’alta impedància
Emisor comú (Guanay molt elevat)
+ Cofiguració de sortida
(Classe AB)
_ + vO 301
El LM301 no porta capacitat CC interna
vP
vN
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
6/42
Interessa saber la seva rapidesa en aplicacions d’alta velocitat
Especificacions del ‘datasheet’ rellevants (pe: LM741):
Input overdrive (VOD).- Diferència mínima a l’entrada (|vP - vN|) per provocar un canvi a la sortida (10mV)
Rise time (tR) vs Slew Rate (SR) tR.- Temps en assolir el 50% del valor final SR (0.5V/μs) = VSAT/tR (VSAT.- Tensió de saturació: 13V)
Comparadors. Temps de resposta
_ + vO CMP
vI +
vI (V)
t
VOH
VOL
vO (V)
t
VOH
Entrada
Resposta temporal
Sortida
Vod
VOL 50%
tR
sSRVt SAT
R µ26==
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
7/42
Operacionals adaptats per treballar a alta velocitat de commutació (requisit del comparador):
Sense compensació interna Guany molt més elevat (Millora el comportament dinàmic) Sortida adaptada per connexió de sistemes digitals (open collector)
Exemple: El LM311
Els comparadors
Diferencial d’alta impedància
Parell diferencial triple amb sortida
unipolar Transistor de sortida
Protecció de sobrecàrrega
vO 311
2
3
5 6
8 7
VCC 3kΩ
5kΩ
Eliminació d’offsett
+
5
6
7
8 1
2
3
4
Ground
Input
Input
VEE
VCC
Output
Balance/Strobe
Balance
Distribució de pins
Esquema intern simplificat
_
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
8/42
Funcionament:
El LM311 més a fons
+
_
RC
VCC (lògica externa)
VEE (lògica externa)
vO vP
vN
VEE
VCC
Polarització amb resistència de ‘pull-up’ (RC)
+
_
RC
VCC (lògica externa)
VEE (lògica externa)
vO vP< vN
VEE
VCC
+
_
RC
VCC (lògica externa)
VEE (lògica externa)
vO
VEE
VCC
vP > vN VCE(SAT)
Sortida a nivell baix (Q0 ON) Sortida a nivell alt (Q0 OFF) EEOLO VVv ≅= (lògica externa) CCOHO VVv ≅= (lògica externa)
+
_ vO
vP
vN
VCC (lògica externa)
VEE (lògica externa)
Polarització amb resistència de ‘pull-down’ (RE)
RE
Configuració habitual per càrregues referides a terra
311 311 311
311
Tiristors (SCR)
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
9/42
Per prendre accions específiques a la sortida (vO) quan una entrada (vI) supera un llindar (VT)
Llindar fixat per un circuit de referència
Aplicacions. Detectors de nivell
_ + vO
vO
vI
Vsat
-Vsat
301
VT
Vsat
-Vsat
vT +
vI +
Amb operacional
VT
vI vO
t
+
_
R4
vO
VCC
vI +
R3
VREF R1
R2
Indicador de nivell òptic
REFT VRRV
+=
1
21
Valor d’activació és determina substituint vI per VT
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
10/42
Indicadors visuals del nivell de senyal:
Cada comparador amb activació (VT) fixada per resistències
Rang de treball configurable externament (RLO, RHI)
Altres versions amb resistències logarítmiques (LM3914 - 16)
Per mesurar nivells en dipòsits o l’intensitat de só en àudio (vúmeter)
Mesurador gràfic amb leds
_
+
+ _
+ _
+ _
+ _
...
...
...
...
Tensió de referència 1.25V
Comparadors 1 al 10
1kΩ
1kΩ
1kΩ
1kΩ
Buffer 20kΩ
R1
R2
VLED
vI +
LM3914
V+ (6.8V to 18V) 3
2 5
4
Sig in
RLO
ADJ
Ref out
RHI
8
7
6 10
11
18
1 2
1
21 RIVRRV ADJREFRHI +
+=
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
11/42
Dos senyals: moduladora (vI) i portadora (vTR.- triangular d’alta freqüència)
Sortida polsant de mateixa freqüència que vTR amb amplada de pols variable segons la magnitud de vI
Utilitzat en codificació de senyal (sensors, transmissió per RF), control de fonts commutades, SAI) i etapes de potència (àudio)
PWM (Pulse-Width Modulation)
+
_
RC
vO
VCC
vI +
+
vTR 3
2 8
7
1 4
t
V -
- -
vO
vI vTR
( )m
I
HL
H
Vv
TTTD 100100% =+
=
Vm
VCC
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
12/42
Per indicar quan una tensió cau dintre d’un rang prefixat VTL, VTH
Utilitzat en línies de producció per al test i la detecció de productes
(cricuits) que no estan dintre de les toleràncies
Detector de finestra
_
RC
vO
VCC
_
+
+ VTH
VTL
vI QO1
QO2
VCC
VTL VTH
===>===<<===<
VvOFFQONQVvVvOFFQQVvV
VvONQOFFQVv
oTHI
OHOTHITL
OTLI
0,,,
0,,
0201
0201
0201
Característica de transferència
vI
vO
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
13/42
Monitorització del valor d’alimentació d’una bateria
Determineu components adients per a que l’indicador s’encengui quan VCC dintre del rang 5V 5%. Dades del Led: VLED≈ 1.5V, ILED≈ 10mA i IB(2N2222)= 1mA
Modifiqueu el circuit per a que funcioni de manera oposada
Exercici 6.1
_ R4
VCC
_
+
+
R6 R3
2N2222
R5
R2
R1 LM385 2.5V ½ LM339
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
14/42
Actuador ‘tot o res’ (funció anàloga a la monitorització)
L’escalfador s’activa quan V(T) està per sota de VREF (fixa’t pel divisor R1 – R3) i es desactiva per sobre d’aquest valor
Exercici 6.2.- Dissenyeu resistències per fixar el valor de referència a 50 i 100ºC amb un potenciòmetre de 5kΩ
Control On-Off
+
_
VCC
R5 6k2Ω
R3
R2
R1
R4 2kΩ
LM329 6.9V
R6 10kΩ
LM335 V(T)
LM395
Escalfador
( ) TTV ·100
1=
Sensibilitat (V/ºK)
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
15/42
Els controladors on-off presenten cicles límit que danyen als actuadors S’eviten introduint cicles d’histèresi (principi del Trigger Schmidt)
Schmidt Trigger
Comparador bàsic
_ + vO 301
vI +
_
+ vO 301 vI +
Schmidt Trigger Inversor
R1
R2 t
Volts
vI vO
VTH
VTL 0
VOH
VOL
Característica de transferència vO
vI
VOH
VOL
VTL VTH
Realimentació positiva
OLTLIL
OHTHIH
VRR
RVv
VRR
RVv
21
1
21
1
+==
+== VOH ≈ VCC - Dropout
VOL ≈ VEE + Dropout
( )OLOHT VVRR
RV −+
=∆21
1Cicle d’histèresi
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
16/42
Schmidt Trigger no inversor
_
+ vO 301
vI +
Schmidt Trigger no inversor
R2 t
Volts
vI
vO
VTH
VTL 0
VOH
VOL
Característica de transferència
vO
vI
VOH
VOL
VTL VTH
R1
−=
−=
OHTL
OLTH
VRRV
VRRV
2
1
2
1
( )OLOHT VVRRV −=∆
2
1
Límits de la banda morta
Cicle d’histèresi
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
17/42
Per desplaçar la histèresi quan només es disposa d’una alimentació
Schmidt Trigger. Offsetting
+
_
R2 R4
vP
R1
VCC
vO
+ vI
R3
+
_
R R5
vN
R1
VCC
vO
+ vI
R4
vO VOH
VOL VTL VTH
vI
Inversor
No inversor
vO VOH
VOL VTL VTH
vI R3
CCTHCCTL VRRR
RVVRRR
RRV231
1
231
31
//////
+=
+=
2134 // RRRR +<<
Disseny:
Disseny:
TH
TLCC
CC
TLTH
VVV
RR
VVV
RR −
=−
=1
2
4
3
435 RRR +<<
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
18/42
Exercici 6.3: Dissenyeu un Schmidt Trigger inversor per obtenir: VOL = 0V, VOH = 5V, VTL = 1.5V, VTH = 2.5V.
Exercici 6.4: Modifiqueu el circuit del termòstat per obtenir una histèresi de 1ºC. Agafeu com VBE(on) = 0.9V
Exercicis
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
19/42
Dos tipus:
Mitja ona (HWR.- Half-Wave Rectifier)
Ona completa (FWR.- Full-Wave Rectifier) o valor absolut
S’implementen amb díodes
Circuits rectificadors
vO vI
vO
<=>=
0,00,
IO
IIO
vvvvv
vI IO vv =
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
20/42
Sortida rectificada referida a massa Funcionament:
La limitació de SR distorsiona la sortida en la transició de 2) a 1). Transició de vOA que va de vOL (-13V) a vI + VD(on)
HWR bàsic
_
+ vI vO
+
1) vI > 0 2) vI < 0
_
+ vI vO
+
_
+ vI
vO
+
+ VD(on)
vOA = vO + VD(on)
superdíode
vOA = VOL VOL
R R
AO AO
AO D
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
21/42
Elimina la distorsió de sortida (un segon diode D1 força una sortida del operacional molt a prop del nivell de massa quan vO = 0)
HWR. Half-wave Rectifier (inversor)
_
+
vI vO
+
vI
vO
R1 R2
D1 D2
-R2/R1
1) vI > 0
D1 = ON, D2 = OFF vOA = -VD1(on) vO = 0
2) vI < 0
D1 = OFF, D2 = ON vOA = vO + VD2(on) vO = -(R2 / R1)vI
_
+
vI vO
+ vI
vO
R1 R2
D1 D2
-R2/R1 1) vI > 0
vO = 0 2) vI < 0
vO = -(R2 / R1)vI
AO
AO
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
22/42
Per obtenir, vO = A|vI|, s’ha d’imposar: R1 = R2 = R4 = R, R3 = R/2 i R5 = AR Sensible a toleràncies de les resistències. Un 1% de tolerància pot
causar un error del 8% de l’entrada p.- tolerància (1%) R2 = R4 = R(1+p) R1 = 2R3 = R(1-p) A = R5 /R
FWR. Full-wave Rectifier
_
+
vI
vHW + D1 D2
_
+ vO
R1=R R2=R
R4=R
R3=R/2 R5=AR ( )HWI
HWIO
AvAv
vRRv
RRv
23
5
4
5
+−=
=−−=
0,0,
<−=>=
iinO
iipO
vvAvvvAv
4
5
31
52
RRA
RRRRA np ==
( )
+
−−+
=−pp
pAAA np 11
112 2max p
A
AA np 800100 max ≅−
AO1
AO2
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
23/42
La següent realització només requereix aparellar dos resistències
Quan vI > 0, D1 = ON i D2 = OFF. R4 connecta vI a AO2 que funciona com no inversor.
Quan vI < 0, D1 = OFF i D2 = ON. AO1 manté realimentació negativa via vO, R2 i R3 (0- vI)/R1 = (vO - 0)/(R2 + R3)
Si R1 = R2 = R i R3 = (A-1)R; Ap = An = A i vO = A|vI|
FWR. Full-wave Rectifier (i II)
_
+
vI + D1
_
+ vO
R1=R R2=R R5=(A-1)R
D2
R4
AO2 AO1
2
31RRAp +=
1
32
RRRAn
+=
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
24/42
Proporciona un valor DC proporcional a l’amplitud del senyal. Valor mig (un semi-cicle) i eficaç
També es coneix com convertidor AC-DC i s’utilitza en multímetres
Mesura de magnituds sinusoïdals
ac t
v(t)
( ) mm
T
avg VVdttvT
V ·637.021
0
=== ∫ π
1.11 Vrms
Vavg
FWR Filtre
Passa-baixes
Valor mig (Vavg)
Vavg Vrms Vm
0.637·Vm 0.707·Vm
( ) mm
T
rms VVdttvT
V ·707.021
0
2 === ∫
Valor eficaç (Vrms)
11.1==avg
rms
VVFF
Factor de Forma (FF)
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
25/42
El factor de forma s’ajusta amb R5B
C proporciona filtratge passa-baixes.
El valor de C ha de ser gran per mantenir l’arrissada dintre de les especificacions
pe: Error d’arrissada 1%
Convertidor AC-DC. Esquema elèctric
_
+
vI + D1
D2 _
+ vO
R1 R2
R4
R3 R5A
AO1
AO2
R5B
RN
C
CRf
50 2
1π
=Freqüència de tall
min541
fRC
π>>
min54100
fRC
π≈
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
26/42
Estat controlat electrònicament (tensió)
Dispositius amb control de resistència en el canvi On-Off (JFET,MOS)
Aplicacions
Gestió de senyals en l’adquisició de dades i reconfiguració d’equips d’instrumentació (A/D, S/H, generadors de funcions, etc)
Interruptors analògics
tancat (C/O = H)
obert (C/O = L)
i
v C/O SW i
+
_
v
D G
S iD
+
_
vDS +
_ vGS
iD
vDS
vGS=0
1/rDS(on)
vGS ≤ VP (rds=∞)
-Interruptor unidireccional) - Control de rds mitjançant (G) - rds(on)≈ 100Ω vGS decrementa
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
27/42
Requereix d’un circuit ‘driver’ que tradueixi l’odre del control al actuador
1) Si O/C = 0 → Q1 = OFF (VEB = 0V ), Q2 = OFF (VBE = 0V ) i D1 = OFF (Pull-up R2) → vG = vS = vI (vGS = 0) → J1 = Tancat
2) Si O/C = 5V → Q1 = ON (VEB = 0.7V ), Q2 = ON (VBE = 0.7V ) i D1 = ON → vG = 0V (vGS = -vI) → J1 = Obert
JFET. Punt Flotant
vI +
SW
RL
O/C
vI +
+15V
-15V
O/C +
J1 – 2N4391
RL R1
D1 1N4148
R2
3k3Ω Q1 – 2N2927 R3
R4 2k2 2k
Q2 2N2222
S
G
D
vI(min) = VEE + VCE2(sat)+ VD1(on) – VP
‘Driver’ complexe. Commutació de J1 depèn de vI !!!
0V
5V OFF ON
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
28/42
El ‘driver’ es simplifica deixant tensió fixa en un dels terminal de l’interruptor
J2 = T de manera permanent (vGS2 ≈ 0). rds1 = rds2 (aparellades). D1 evita que J1 estigui a ON per transicions positives de vI (vI ha de ser negatiu)
1) Si O/C = 0 → vGS1 ≈ 0 → J1 = T → vO / vI = -(R+rds2)/(R+rds1) = -1
2) Si O/C = 5V → vGS1 > VP → J1 = O → vO / vI = -(R+rds2)/∞ = 0
Replicant J1 ,D1 i R es poden aconseguir configuracions multiplexades Circuits integrats: AH5010 (National Semiconductor)
JFET. Massa virtual
vI +
S
G
D
_
+
O/C
D1
J1 J2
vO
R Punt amb massa virtual (Analog-ground 0V).
0V
5V OFF ON
R
J1 = J2 = JFET canal p
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
29/42
Configuració MOS massa virtual:
n-MOS a OFF quan vGS = 0 i ON quan vGS > VP (VP > 0). Situació contraria amb els p-MOS
En lloc de la configuració MOS flotant s’utilitzen MOS complementaris
Interruptors amb MOSFET
D G
S iD
+
_
vDS +
_ vGS
iD
vDS
vGS>>VP
1/rDS(on)
vGS ≤ VP
vGS incrementa
vSS
vDD vI +
O/C
VSS
VDD
OFF ON
RL
MN
MP vDD
vSS
Augment de la capacitat de corrent
vI
rds(on)
vDD vSS
Paral·lel de resistència rds
CD4066 CD4051
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
30/42
Segueix l’entrada fins al valor màxim, i el manté a la sortida mentre no torni a ser superat
CH .- Memòria analògica que guarda el valor màxim D2 habilita la càrrega de C amb un pic d’entrada i evita la descàrrega quan
s’esvaeix OA1 carrega CH al valor de pic a través de D1 i D2 OA2 evita la descàrrega de CH gràcies a la seva alta impedància d’entrada (i D2)
R proporciona aïllament vO - vAO1 quan la sortida del OA1 és inferior a VC
Utilitzat en aplicacions d’instrumentació i test
Detectors de pic (valor màxim)
Volts
t
_
+
D1
_
+ vO
R
D2 AO2 AO1
vI + CH SW
vI
vO
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
31/42
Dos modes de funcionament: Track i Hold
El detector negatiu s’obté canviant la polaritat dels diodes
Detectors de pic (i II)
_
+
_
+ vO
R
AO2 AO1
vI + CH
_
+
_
+ vO
R
AO2 AO1
vI + CH
Mode track (vI > vC) Mode Hold (vI < vC)
El seguidor format per AO1 i D1 agafa una còpia de vI (v1 ≈ vI).
D1 passa a OFF i D2 habilita la càrrega de CH que segueix vI sense que AO1 perdi la realimentació negativa proporcionada a travès de R-AO2-D2
v1 comença a disminuir amb vI , provocant que D2 passi a OFF.
AO1 manté la realimentació amb el camí alternatiu que proporciona D1 que passa a ON. CH manté la seva tensió ja que no pot descarregar-se
v1 v1
VD2(on)
VD1(on)
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
32/42
Leakage. Al mode ‘hold’, vC no es manté del tot constant (IL.- leakage)
Exemple: Una pèrdua de IL = 1nA i un condensador CH = 1nF, provoca un decaïment de 1 V/seg (1 mv/mseg).
Interessa CH elevada per reduir les pèrdues però al mateix temps petites per transicions ràpides del mode ‘track’
Limitació de velocitat
Absorció dielèctrica (Sagback)
Limitacions de CH
H
LO
CI
dtdv
=
1(min)
(max)1AO
H
AO SRCI
≤
CH
CAD
RAD SW
+
_
vC
Condensador real vC
t SW tancat
SW obert
Sagback
Degut a RAD, CAD mantè part de la càrrega, tot i SW=ON, que es trans- fereix a C quan SW=OFF
Els condensadors de poliestirè, polipropilè i tefló tenen menor absorció dielèctrica i ‘leakage’
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
33/42
Leakage pel disseny de la PCB → Tècniques de traçat amb línies de guarda a l’entrada.
Corrent de polarització de AO2 (IB) → Cal utilitzar operacionals amb entrada JFET (IB ≈ 0)
Corrent inversa en díodes i polsador (SW)
Leakage. Altres fonts i minimització
_
+
D1
_
+ vO
R1
D2 AO2 AO1
vI +
CH [nF]
CC[pF]
D3
RESET M2
M1
R3 -15V
+15V
Anell de guarda
D1 = D2 =D3 = 1N4148 M1 = M2 = 3N163 AO1 = AO2 = OP-249
R2
CC.- Serveix per estabilitzar AO1 durant el mode ‘track’
Driver DH0034
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
34/42
Circuit de captura instantània del valor de entrada. És part del A/D
En el seu lloc, el circuit més utilitzat (‘Track & Hold’) segueix l’entrada durant un temps fixa.
‘Sample & Hold’
Volts
t
t
S S S S S S
S/H
H H H H H
vO vI
Captura instantània és impossible d’aconseguir
a la pràctica Sample & Hold
Volts
t
t T
T/H
vO vI
T T T T T H H H H H H
Track & Hold
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
35/42
Semblant al detector de pic però en aquest cas la càrrega de C està controlada per un ‘driver’ i un actuador (SW)
Circuit integrat LM398
Circuit de ‘Track & Hold’ (bàsic)
_
+
_
+ vO
R
AO2 AO1
vI + CH
Mode Track (SW =ON) Mode Hold (SW = OFF)
El seguidor format per AO1 i D1 (o D2 si vI < 0 ) agafa una còpia de vI
La càrrega de CH s’habilita i segueix vI . Els dos díodes queden polaritzats en inversa
CH reté la tensió que tenia en el moment d’obrir-se SW que és conduïda cap a la sortida mitjançant el buffer AO2
D1 i D2 eviten la saturació de l’operacional i faciliten la transició quan es rep una nova ordre de track
D1 D2
SW
T/H Driver
T/H
Volts
t
t
H T H
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
36/42
Interruptor (SW)
Implementat JFET, MOSFET o pont de díodes Schotkky i controlat amb ‘driver’ TTL o CMOS
Operacional (OA1)
Error DC d’entrada (IOS) petit Sortida Io(MAX) adequada als requeriments de càrrega de CH Guany en llaç obert molt elevat (reduir error en la caiguda de SW i l’offsett de
AO2). Compensació en freqüència optima (dinàmica ràpida)
Operacional (OA2)
Baxix corrent de polarització (IB) i mateixos característiques dinàmiquess de AO1
CH.- Les mateixes que el detector de pic
Requeriments dels components del T&H
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
37/42
Al mode ‘track’, el comportament es caracteritza pels paràmetres ordinaris d’un amplificador
Característiques específiques en mode ‘hold’
T&H. Característiques
H T H
Droop
Droop
vI vO
vI
vI Hold step Feedthrough Sortida esperada
vO
tAQ
tAP
tS
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
38/42
Temps d’adquisició/obertura (tAQ /tAP). Temps per a que vQ comenci/deixi a/de seguir vI desprès de l’ordre de ‘track’/’hold’
Retard degut a la propagació del conjunt switch/driver i el SR de l’operacional
Incertesa en l’obertura (∆tAP) o ‘jitter’. Variació de tAP entre mostra i mostra. Provoca error de sortida
Establiment del mode ‘hold’ (tS). Temps d’estabilització de vQ desprès de l’ordre de ‘hold’
Hold step. Variació de vO entre el valor inicial i final del mode ‘hold’
Degut a la transferència de càrrega entre el switch i C durant el transitori del mode ‘hold’
Voltage Droop. Decaïment de vO degut al ‘leakage’ de CH
T&H. Característiques (i II)
∆vO = (dvI / dt)·∆tAP Senyal
sinusoïdal SNR = -20log(2π·fi·∆tAP(rms)) tAQ > tAP > ∆tAP
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
39/42
Component AC de vI que s’acobla a vO provocat per les capacitats paràsites que hi ha al switch (CSW). Causa error de sortida
Feedthrough Rejection Ratio (FRR)
Exemple: Amb FRR = 80dB, un canvi ∆vI = 10V provoca un error ∆vO = 1mV
Utilitzant un interruptor JFET com SW, el ‘feedthrough’ és causat per Cgd
Si Cgd = 1pF, CH = 1nF i VEE = -15V,
Feedthrough
HSW
SW
I
O
I
O
CCC
vv
vvFRR
+=
∆∆
∆∆
= ,log20
( )OEEHgd
gdO vV
CCC
v −+
≅∆
vO = -5V vO = 0V vO = 5V
∆vO = -15mV ∆vO = -20mV
∆vO = -10mV Errors intolerables amb pocs pF !!!
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
40/42
Amb components discrets les solucions són més aviat complexes
Solucions pel Feedthrough i Hold step
Linear Technology application note
Driver Circuit per compensar la transferència de càrrega i que minimitza el ‘hold step’
Operacionals ràpids
vSS
vDD
T/H
CH vDD
vSS
A vI A vO
Mentre un FET injecta càrrega l’altre la treu i, per tant, es cancel·len
1) 2)
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
41/42
Compensació de càrrega amb SW en configuració de massa virtual optimitza el mode ‘track’
Integrat en silici: HA-5330 (Harris)
tAQ = 400ns, ∆tAQ = 0.01% La càrrega que s’extreu via Cgd és constant (massa virtual) i es pot
compensar amb tècniques estàndard (eliminació d’offset) La capacitat CH en la realimentació de sortida es pot reduir (90pF) →
_ + AO1
vI +
Solucions pel Feedthrough i Hold step (i II)
R
Driver
_
+ AO2
T/H
Cgd
R
CH
vO
VCC
Offset null SW
tAQ Petites !!!
Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica
42/42
Minimització simultània de Hold step, Feedthrough i decaïment de sortida
Mode ‘track’: SW1 = SW2 = ON i SW3 = OFF→ Compensació de càrrega Mode ‘hold’: Càrrega de CH retinguda amb vI desconnectada (vI=0) →
Optimització del mode ‘hold’ on millora el FFR considerablement !! Ja que ∆v al switch és quasi nul·la, pràcticament no hi ha ‘leakage’
(l única font d’error és la IB del operacional AO que es compensa amb C)
vI +
Més solucions
R
Driver
_
+ AO
T/H
Cgd
R
CH
vO
SW1 Buffer
SW3
SW2 C=CH
SHC 803/804 (Burr Brown)
tAQ = 250ns, tS = 100ns (0.01%)
tAP = 15ns, ∆tAP = 15ps FRR = 0.005% (86dB)
Hold step = 2mV Droop = 0.5μV/μs