electrónica digital ii
TRANSCRIPT
![Page 1: Electrónica Digital II](https://reader035.vdocuments.net/reader035/viewer/2022070210/62bd51e13e253264082f38d1/html5/thumbnails/1.jpg)
Electrónica Digital II
M. C. Felipe Santiago Espinosa
Tipos de FPLD’s
Octubre / 2014
![Page 2: Electrónica Digital II](https://reader035.vdocuments.net/reader035/viewer/2022070210/62bd51e13e253264082f38d1/html5/thumbnails/2.jpg)
Clasificación
Una clasificación básica es la siguiente:
– SPLD (Simple Programmable Logic Device)
PROM (Programmable Read Only Memory)
PLA (Programmable Logic Array)
PAL (Programmable AND-Array Logic)
GAL (Generic Array Logic)
CPLD (Complex Programmable Logic Device)
FPGA (Field Programmable Logic Device)
![Page 3: Electrónica Digital II](https://reader035.vdocuments.net/reader035/viewer/2022070210/62bd51e13e253264082f38d1/html5/thumbnails/3.jpg)
PROM
![Page 4: Electrónica Digital II](https://reader035.vdocuments.net/reader035/viewer/2022070210/62bd51e13e253264082f38d1/html5/thumbnails/4.jpg)
PROM (Ejemplo)
– X = AB’C’ + A’B’C + A’BC – Y = A’BC’ + AB’C – Z = AB’C’ + ABC’ + A’B’C + ABC
![Page 5: Electrónica Digital II](https://reader035.vdocuments.net/reader035/viewer/2022070210/62bd51e13e253264082f38d1/html5/thumbnails/5.jpg)
PLA
A mediados de la década de 1970 surgen
los arreglos lógicos programables (PLA,
Programmable Logic Array).
Tienen un arreglo AND programable
seguido de un arreglo OR programable.
Pueden configurarse para realizar
operaciones lógicas AND y OR.
![Page 6: Electrónica Digital II](https://reader035.vdocuments.net/reader035/viewer/2022070210/62bd51e13e253264082f38d1/html5/thumbnails/6.jpg)
PLA
![Page 7: Electrónica Digital II](https://reader035.vdocuments.net/reader035/viewer/2022070210/62bd51e13e253264082f38d1/html5/thumbnails/7.jpg)
PLA (Ejemplo) – X = AB’C’ + A’B’C + A’BC – Y = A’BC’ + AB’C – Z = AB’C’ + ABC’ + A’B’C + ABC
![Page 8: Electrónica Digital II](https://reader035.vdocuments.net/reader035/viewer/2022070210/62bd51e13e253264082f38d1/html5/thumbnails/8.jpg)
PAL
A finales de la década de 1970 surge el arreglo lógico AND programable (PAL, Programmable AND-Array Logic)
Mejora los tiempos de retardo del PLA
El PAL consta de una arreglo AND programable y un arreglo OR fijo
![Page 9: Electrónica Digital II](https://reader035.vdocuments.net/reader035/viewer/2022070210/62bd51e13e253264082f38d1/html5/thumbnails/9.jpg)
PAL
![Page 10: Electrónica Digital II](https://reader035.vdocuments.net/reader035/viewer/2022070210/62bd51e13e253264082f38d1/html5/thumbnails/10.jpg)
PAL
X = AB’C’ + A’B’C Y = A’BC’ + AB’C Z = A’B’C + ABC