emc & noise engineering service - cst-korea.co.kr theory of sipi and... · •pcb...

Copyright © 2016 E&R TECH. All rights reserved.

EMC & NOISEEngineering ServiceProduct / System / EFS / EMC Management Plan.

SI/PI의기본개념및 EMC 관점에서의중요성

http://www.enrc.co.kr

2016 CST SI / PI / EMC Conference

http://www.enrc.co.kr/index.php

• PI (Power Integrity)의기본개념

• SI (Signal Integrity)의기본개념

3

24

• PI (Power Integrity) 설계란?

PI (Power Integrity) 설계 [1]

출처: http://www.redsalt.com/service/automotive-systems

PI(Power Integrity)란 우리말로 “전력 무결성”이라 하며 간단히 말하여 깨끗한 전원 공

급을 위한 모든 과정을 말함

PCB 레벨에서는 기본적인 동작을 위해서는 주요 IC들에 전원을 공급해 주는 일이 가

장 중요하며 “공급되는 전원과 전력이 얼마나 안정적인가”가 주요한 문제

전원의 노이즈는 전원 그 자체를 깨끗하게 만드는 과정보다 전원을 공급하는 선로와

체계를 어떻게 효율적으로 만드느냐가 더 큰 문제


• PI (Power Integrity) 설계란?

이상적인 직류 전원공급시스템은 다음과 같은 특성을 가짐

1. 일정한 직류 전압을 부하(load)에 공급한다.

2. 부하에 의해 발생하는 교류 노이즈를 다른 곳으로 퍼뜨리지 않는다.

3. 전원과 접지 사이의 교류 임피던스 값이 0 Ω 이다.

전원 노이즈는 적절한 전원 디 커플링, 전원그리드, 또는 전원판을 이용한 전원공급시

스템 등의 방식을 적용하여 줄일 수 있음

하지만 이러한 방식들이 바람직한 것이기는 해도 접지 시스템만큼 중요하지는 않음

PCB에서 이용 가능한 모든 공간을 최선의 접지시스템을 만드는데 활용하고 전원 노

이즈 대책을 수행하는 것이 효율적


• PCB 전원 구조

VRM

BULK Cap.

Decap.Bypass

cap.Chip

ChipConnector

전원 PDN(와이어 및컨넥터)

Chip 및 VRM

PDN(보드 레벨)

Chip

기본적인 PCB의 전원 구조는 외부 전원을 인가 하기 위한 PDN (Power Delivery

Network)을 통해 외부전원을 바로 쓰는 칩이나 VRM (Voltage Regulator Module)에

전원 공급

VRM에 공급된 전원은 스위칭 등의 작업을 통해 전원 레벨 변경을 통해 이에 맞는 칩

들에 전원이 공급되며 보드 레벨의 PDN 이용


• PCB 임피던스 – DC vs AC

DC Impedance AC Impedance

DC = AC (f=0) 일 때 이며 이 때 아래 식과 같이 인덕터는 Short 커패시터는 Open으로

동작

𝑓 = 0, 𝑍𝐿 = 𝑗2𝜋 0 𝐿 = 0

𝑍𝐶 = 𝑙𝑖𝑚𝑛→∞1

𝑗2𝜋𝐶= ∞

𝑍𝑃𝐶𝐵 = 𝑅 𝑍𝑃𝐶𝐵 = 𝑅 + 𝑗𝜔𝐿 +1

𝑗𝜔𝐶𝜔 = 2𝜋𝑓

PCB 기생성분의이해 [1]

• PCB 구성 요소의 주파수 별 임피던스 특성

소자 저주파 고주파 임피던스 특성

선로(와이어)

저항

커패시터

인덕터

(Lumped version)

Z

f

Resonant wavelength at high frequencies

Z

f

Z

f

Z

f

[1] David M. Pozar, Microwave Engineering, 3rd, U.S.A.: John Wiley & Sons, Inc, 2005.

• PCB 소자 기생성분 – SMD 타입 저항, 인덕터, 커패시터


저항 인덕터 커패시터

구조

특성

• PCB 자체 기생성분


[2] “Power Integrity Workflow: from IR-Drop to Target Impedance Calculation”, CST STUDIO SUITE 2012, System Integrity Workshop Series

Port

d

A d

AC

PCB 전원단을 구성하는 요소로는 PCB 유전체와

전원 레이어 및 그라운드 레이어로 구분 할 수 있

음

전원 단과 그라운드 단 사이 임피던스에 영향을

미치는 요소 또한 PCB 유전체 값과 전원 단과 그

라운드 단 크기 및 두 단간 거리(두께)로 구분

이는 아래 커패시터와 같은 구조로 동작

• PCB 전원 단 임피던스 해석 및 측정


[2] “Power Integrity Workflow: from IR-Drop to Target Impedance Calculation”, CST STUDIO SUITE 2012, System Integrity Workshop Series

• 공진의 이해


직렬공진 병렬공진

R L

CIV

-

+

inZ

( )inZ

0.707

R

R

0 1

BW

0/

RLC

I

V

-

+

inZ

( )inZ

0.707R

R

0 1

BW

0/

𝑍𝑖𝑛 = 𝑅 + 𝑗𝜔𝐿 − 𝑗1

𝜔𝐶𝜔𝑜 =

1

𝐿𝐶𝑍𝑖𝑛 =

1

𝑅+

1

𝑗𝜔𝐿+ 𝑗𝜔𝐶

−1

𝜔𝑜 =1

𝐿𝐶

• 커패시터


Capacitance: “전하를 저장하는 능력"

C = Qstored/V

DC Response: Qstored = 0. (Open circuit)

AC Response: Qstored 0.

커패시터 양단의 전압과 전류의 관계:

d

A

Capacitance C 의 정의: 커패시터에 저장되는 전하량

여기서 ε은 도체판 사이의 유전율, A는 도체판의 면적, d는 도체판 사이의 거리

𝐶 =𝜀𝐴

𝑑𝑄 = 𝐶𝑉

• 커패시터의 종류 #1


CAPACITORS

ELECTROSTATIC

CERAMIC FILM ALUMINUM TANTALUM

ELECTROLYTIC

• 무극성

• Lower Capacitance

• 유극성

• Higher Capacitance

+ -

• 커패시터의 종류 #2


TANTALUM

ALUMINUM

FILM

FILM

CERAMIC

CERAMIC

1.0pF 10uF 1000uF0.10uF

CERAMIC : 세라믹을 유전체로 사용한 커패시터

FILM : 세라믹에 비해 고주파 특성이나 온도 특성이 양호함

ALUMINUM : 전기분해에 의한 산화피막을 유전체로 사용하며 양극에 알루미늄 사용

TANTALUM : 알루미늄 전해 콘덴서와 동일하나 양극에 탄탈륨을 사용하여 알루미늄 전해 커패시터

에 비해 용량은 작지만 주파수 특성이나 온도 특성이 좋음

• 커패시터 용도


디커플링(Decoupling) : 전원공급회로망으로 주입되는 RF에너지 제거 하며 부품에 전력을 공급하는 국부

전원의 역할을 하며 기판에서 전파되는 피크 전류서지를 줄임

바이패싱(Bypassing) : 부품이나 케이블로부터 불필요한 공통모드 RF에너지를 제거하는 교류경로를 제공

하며 대역폭 제한과 같은 필터 기능으로도 사용

벌크(Bulk) : 일정한 DC전압과 전류를 유지하기 위해 사용

• 커패시터 등가모델


모든 커패시터는 C성분뿐만 아니라 L, R 성분도 가진 RLC 회로임

여기서 L은 리드길이에 따른 인덕턴스이며, R은 리드의 저항, C는 커패시턴스임.

등가된 커패시터의 전체 임피던스는 다음과 같으면 일 때 저항성분만 남아 임피던스가

가장 낮아 공진이 발생함

d

A R L

R L

C

𝑍 = 𝑅𝑠2 + 2𝜋𝑓𝐿 −

1

2𝜋𝑓𝐶

2

, 𝑓𝑟 =1

2𝜋 𝐿𝐶

2𝜋𝑓𝐿 −1

2𝜋𝑓𝐶

• 커패시터의 인덕턴스 성분


공진 주파수에서의 임피던스는 등가 직렬저항성분에 의해 결정되는 반면 공진 주파수는 등가 직렬 인덕

턴스 성분에 의해 결정됨

이를 알아보기 위해 TH(Through Hole) 타입과 SMD(Surface Mount Device) 타입인 멀티 레이어 세라믹

커패시터의 공진 주파수 변화는 다음과 같음

TH 타입의 세라믹 커패시터는 리드 길이 즉 인덕턴스 성분의 변화로 공진 주파수가 변하는 것을 알 수

있음

TH Type

LCfr

2

1

SMD Type

• 주파수 별 사용 커패시터


f

|Z|

Mag. of Z

targetZ

1 kHz 1 MHz 100 MHz 1 GHz

Switching Power Supply

BulkCapacitors

CeramicCapacitors

Power/GroundPlanes

Buried Capcitance

• PCB 전원 단 노이즈 및 발생원리 #1

PCB 노이즈성분 [1]

VRM

BULK Cap.

Decap.Bypass

cap.Chip

ChipConnector

드라이브 IC 등케이블 및 선로

• PCB 전원 단 노이즈 및 발생원리 #2


Vcc

IN

GND

OUT

IL

Id

Current

Voltage t

t

IL + Id

Id

과도 부하전류 IL은 논리게이트가 low에서 high로 변하는 경우 부하 커패시터스를 충전하기 위해 형성

순간 내부전류 Id은 두 논리게이트가 동시에 On되거나 외부부하와 연결되지 않는 경우 형성

• 주파수 별 전류 귀환 경로


전류는 낮은 임피던스 경로로 흐름

저주파: Resistance dominant → 길이가 짧은 경로

고주파: Inductance dominant → 작은 루프

Current Return Path = Signal Return Path = Ground Return Path = Return Ground Path

저주파: 그라운드 전 영역에 분포 고주파: 전송선로 아래로 분포

로드

선로

드라이버 IC드라이버 IC

선로

로드

• 전원 디커플링

PI(Power Integrity) 대책설계 [1]

전원 디커플링은 어떤 회로의 기능이 그 회로에 전원을 공급하는 전원 버스에 의해 영향을

받지 않게 하는 방법

전원 디커플링의 이점

① 한 IC가 다른 IC에 주는 영향을 최소화, 즉 IC 사이의 결합(inter-IC coupling)을 감소

② 전원과 접지 사이의 임피던스를 낮게 하여 IC가 설계자의 의도대로 동작, 즉 IC 내부의

결합(intra-IC coupling)을 감소

디커플링 커패시터의 목적

① IC 근처에서 전하(charge)를 제공

② IC 논리상태가 변할 때 필요한 과도전류를 낮은 임피던스 경로를 통해 공급

③ 전원과 접지사이의 교류임피던스를 낮춤

[3] Henry W. OTT, “Electromagnetic Compatibility Engineering”, John Wiley & Sons, Inc, 2009

• Decap. 실장 방법

PI(Power Integrity) 대책설계 [2]

IC

GND

V

IC

GND

V

IC

GND

V

L or Bead

IC

GND

V

한 시정수의 커패시터 다량 사용 시정수가 다른 커패시터 사용

필터 형태의 LC 사용 X2Y 계열의 고효율 커패시터 사용

보드 SI (Signal Integrity) 설계 [1]

SI (Signal Integrity)란 사전적 의미는 “신호의 완벽함 및 무결점”이란 뜻으로 신호 전달에

있어서 결함이 없는, 즉 안정적이고 타당성 있는 로직 레벨을 갖고, 적기에 정밀 배치가

가능하고, 신호 전달 문제가 발생되지 않는다는 것을 의미

EMC 관점에서는 신호의 성능적인 측면과 EMI적인 측면 사이의 규형을 맞추는 과정이며

무결점 신호를 유지하면서 전자파 안전성을 고려하는 것은 힘들기 때문에, 시스템

개발자들을 가장 힘들게 하는 난제 중 하나

Transmitter Interconnect Receiver

• Transistors• Sources• Clocks• Memory

• Circuit elements• Transmission lines• S – parameter blocks

• Transistors• Passives• memory

• SI (Signal Integrity) 설계란?


• SI (Signal Integrity) 잠재 잡음원

RadiationSI Problem

Crosstalk

EMI

Problem

반사 (Reflection)

접지변동 (Ground Bounce)

누화 (Crosstalk)

기준(접지) 정확도 (Reference Accuracy)

온도 오프셋 (Thermal Offset)

접지 오프셋 (Ground Offset)

파워/그라운드 노이즈 (SSN)

트레이스의 IR 전압 강하

종단 잡음 (Terminator Noise)

소스 인터커넥트 로드

ZS Z0 ZI

VS

Vin

Vi Vr Vout

드라이버:

리시버:

인터커넥트:

* Reflections* Stub ringing* Crosstalk* Simultaneous switching* Losses, dispersion

* Reflections* Simultaneous switching* Power-supply noise* Self oscillation

* Power-supply noise* Simultaneous switching* Crosstalk in Package


• 주 SI 노이즈 저감 키포인트

임피던스 변동을 최소화 !!!

의도치 않은 커패시티브 & 인덕티브 커플링 노이즈 최소 !!!

신호 기준면 보장(분할된 접지면 회피) !!!

1. 반사 (Reflection) 노이즈

2. 누화 (Crosstalk) 노이즈

3. 기준(접지) 정확도 (Reference Accuracy)

파워/그라운드 단 임피던스 최소화 !!!

4. 파워/그라운드 노이즈 (SSN) 노이즈


• 반사 (Reflection) 노이즈 #1

Driver

72 mm PCB 트레이스

Receiver

Low Impedance (~ 50 Ohms) High Impedance

[4] Dr. Eric Bogatin, CTO, “Taking the Mystery out of Signal Integrity”, GigaTest Labs



[4] Dr. Eric Bogatin, CTO, “Taking the Mystery out of Signal Integrity”, GigaTest Labs

72 mm PCB 트레이스 72 mm PCB 트레이스

직렬종단 (~40 Ohm)



[5] Eric Bogatin, “Signal Integrity - Simplified”, Prentice Hall

Vreflected = 1 V

Vincident = 1 V

Vmeasured = 2 V

Z1 Z2 = OPEN

ρ=-0.67 ρ=1

TD = 1 nsec

10 Ω 50 Ω ∞ Ω

1 v 0.84 v

V = 0.84+0.84 = 1.68 v (t=1nsec)

0.84 v

-0.56 v

-0.56 v

0.38 v

0.38 v

V = 1.68+-0.56+-0.56 = 0.56 v (t=3nsec)

V = 0.56+0.38+0.38 = 1.32 v (t=5nsec)

2.0

1.5

1.0

0.5

0.0

Vo

ltag

e, V

Time, nsec

0 5 10 15 20 25 30


• 누화 (Crosstalk) 노이즈 #1

dt

dILV driver

mL,noise m

Mutual Capacitance, Cm

dt

dVCI driver

mC,noise m

Cm

Aggressor

Victim

Mutual Inductance, Lm

Lm

AggressorVictim

누화 (Crosstalk) 노이즈 메커니즘

• Mutual capacitance• Mutual inductance



CASE 1

S V

CASE 2

S V

CASE 3

S VG

W S1 W

H

t

S2

S1

FR4Ground

변수 값 명세

t 36 um 금속두께

H 0.8 mm 기판높이

W 1.488 mm trace 폭

S1 1.488 mm 기판사이 거리1

S2 4.464 mm 기판사이 거리2

4.4 기판유전율

S - 신호원 trace

V - 피해 trace

G - guard trace

r

r

누화 노이즈 감소를 위해서는 신호라인과

피해 라인 사이에 그라운드 트레이스를

이용하면 효과적임

Case 별 누화 정도 예



0 1 2 3 4 5 6 7 8 9 10

-0.2

0.0

0.2

0.4

0.6

0.8

1.0

1.2

1.4

1.6

1.8

2.0

Time [ ns ]

Vo

lta

ge

[ V

]

Vs

0 1 2 3 4 5 6 7 8 9 10

-100

-80

-60

-40

-20

0

20

40

60

80

100

Vo

lta

ge

[ m

V ]

Time [ ns ]

CASE 1

CASE 2

CASE 3

FEXT

CASE 1 71.92 mV

CASE 2 23.30 mV

CASE 3 15.33 mV

누화(Crosstalk) 노이즈 저감을 위해 대책의 경우 효과가 큰

순서는 거리 이격, 그라운드 트레이스 삽입 순으로 효과적임

[6] Felix D. Mbairi; W. Peter Siebert; Hjalmar Hesselbom, “On The Problem of Using Guard Traces for High Frequency Differential Lines Crosstalk Reduction,” IEEE Transactions on Components and Packaging Technologies, vol. 30, no. 1, pp. 67–74, Mar. 2007


• 기준(접지) 정확도 (Reference Accuracy) #1

3 mm

d

A B

Stitching 캐패시터 실장시

귀환전류경로슬롯이 있는 접지면에서

귀환전류경로

슬롯이 있는 접지면에서 귀환전류경로

수 MHz이상의 신호를 사용하는 회로에서는 완전한 접지면을 사용해야 하지만

부득이하게 기준면이 슬롯이 있거나 분할이 된 경우 그림같이 A지점에 B사이의

귀환전류의 경로가 슬롯주변으로 형성

보통 안정적인 귀환전류경로를 확보하기 위해 1-10 nF의 stitching 캐패시터가 사용


• 기준(접지) 정확도 (Reference Accuracy) #2

연속적인 접지면 슬롯이 있는 접지면

분할된 접지면 커패시터 실장 시


• 파워/그라운드 노이즈 (SSN) 노이즈 #1

[6] Desmond Tan, “The Basic Concept of Signal & Power Integrity”, Signal Integrity Solutions, Ansoft Corporation (South Asia Operations)


• 파워/그라운드 노이즈 (SSN) 노이즈 #2

Vcc

IN

GND

OUT

IL

Id

Current

Voltage t

t

IL + Id

Id

과도 부하전류 IL은 논리게이트가 low에서 high로 변하는 경우 부하 커패시터스를 충전하기 위해

형성

순간 내부전류 Id은 두 논리게이트가 동시에 On되거나 외부부하와 연결되지 않는 경우 형성


• TDR(Time Domain Reflectometry) 개념 #1

TDR Waveforms - Open, Short and 50Ωterminations

Amplitude

Open (Z =∞)

(Z = 50Ω)

Short (Z = 0)

Time

Reflected

+ 1 ρ

0 ρ

- 1 ρ

t0 t1

Incident

[7] “TDS8000 and TDR Considerations to Help Solve Signal Integrity Issues”, Tectronix


• TDR(Time Domain Reflectometry) 개념 #2

[7] “TDS8000 and TDR Considerations to Help Solve Signal Integrity Issues”, Tectronix

CapacitiveDiscontinuity

InductiveDiscontinuity

Z

Time

100

50

0

incident

Z0Z0 Z0

1

1

2Z

tCeq

2

22tZLeq

Z1Z2

t1 t2

Z1

Z2

FFT (Fast Fourier Transform)의이해 [1]

• The Time Domain


• The Frequency Domain


• 신호의 이해

정보를 신호로 변환

Text, voice,picture, etc.

Text, voice,picture, etc.

Digital

Analog

Information

EncoderDigital

Analog

Signal

아날로그 신호는 연속적인 파형, 디지털 신호는 이산적인 파형


• 푸리에 변환

푸리에 변환(Fourier transform)은 한 함수를 인자로 받아 다른 함수로 선형변환

일반적으로 변환된 함수는 원해 함수를 주파수 영역으로 표현 한 것

A

F

여기서 t는 시간, ω는 주파수 영역을 표시

고속 푸리에 변환 (Fast Fourier Transform, FFT)은 이산 푸리에 변환 ((Discrete Fourier

transform, DFT)과 그 역변환을 빠르게 수행하는 효율적인 알고리즘

이산푸리에 변환공식에서 반복되는 계산의 제거를 통해 빠르게 변환 함

( ) ( ) j tX j x t e dt

Period, T Am

plit

ude

Time Domain Frequency Domain

Frequency

Am

plit

ude


• Frequency Components of Digital Signal

정현파

펄 스

주 기

전압

전압

주파수

주파수


• 복합 신호의 구성


• 디지털 신호 유형에 따른 스펙트럼

F(t)

Log Ff =1/T

2f 3f

T

A

T

A

Log F

F(t)f =1/pt

f =1/ptr

tr

t

사다리꼴파(Trapezoidal Wave)의 스펙트럼

구형파(Square Wave)의 스펙트럼

디지털 신호에 대한 푸리에 스펙트럼은 파형의 주기 및 rising/falling time과 밀접한

관계가 있음

𝑆 =𝑆11 𝑆12𝑆21 𝑆22

S-parameter의개념 [1]

• S-parameters

Linear 2 port

a1

b1

a2

b2

Sij

Output Input

S (scattering) 파라미터는 RF에서 가장 널리 사용되는 회로 결과값

S 파라미터는 주파수분포상에서 입력 전압대 출력전압의 비를 의미

Reflections (Sii)

Transmissions (Sij)

𝑆11 = ቤ𝑏1𝑎1 𝑎2=0

𝑆22 = ቤ𝑏2𝑎2 𝑎1=0

𝑆21 = ቤ𝑏2𝑎1 𝑎2=0

𝑆12 = ቤ𝑏1𝑎2 𝑎1=0

• Reflection Loss / Insertion Loss

S-parameter의개념 [2]

반사손실 (Reflection loss) :

삽입손실 (Insertion loss) :

반사손실 (Reflection loss)는 부하가 정합되어 있지 않은 경우 입력 단으로 들어간

파워가 모두 부하로 전달되지 않는 것을 말함, 쉽게 말해서 S11 혹은 S22를 지칭,

결론적으로 S11을 dB 스케일로 나타낸 것

삽입손실 (Insertion loss)은 입력 단에 들어간 파워가 출력 단으로 나오면서 발생한

소자(또는 회로) 내부의 손실을 말함, 쉽게 말해서 S21 혹은 S12를 지칭, 결론적으로

S21을 dB 스케일로 나타낸 것

반사계수 (Γ, gamma, Reflection Coefficient), 투과계수 (T, Transmission Coefficient) :

ZLZ0

반사된 전압 V-

입사된 전압 V+

[8] David M. Pozar, “Microwave Engineering”, John Wiley & Sons, Inc, 2005

Γ =𝑉 −

𝑉 +=𝑍𝐿 − 𝑍0𝑍𝐿 + 𝑍0

, 𝑇 = 1 +𝑍𝐿 − 𝑍0𝑍𝐿 + 𝑍0

= 1 + Γ

𝑅𝐿 = −20𝑙𝑜𝑔 Γ 𝑑𝐵

𝐼𝐿 = −20𝑙𝑜𝑔 𝑇 𝑑𝐵

emc & noise engineering service - cst-korea.co.kr theory of sipi and... · •pcb...

Documents