ファクシミリ用 lsi mn86065 - panasonic...ファクシミリ用lsi 発行年月 : 2001年9月...

ファクシミリ用 LSI

1発行年月 : 2001年9月 SDE000010AJM

MN86065JBIG対応ファクシミリ用画像コーデックLSI

概　要MN86065は，2値画像データを高速に符号化，復号化するLSIです。大容量ラインメモリを内蔵することにより拡大縮小，符号変換の実行および高速動作によりレーザプリンタへのリアルタイム印刷が可能です。

特　長•ファクシミリ符号化方式フルサポート

MH，MR，MMRおよびJBIG(T.85)をフルサポートします。JBIGにおいても，ヘッダ部をCPUから付加したり，削除する必要はありません。

• 1ラインの処理画素数16 ∼ 7 296(A3, 600 dpi相当)ビットをワード(16ビット)単位で設定できます。

• 1ラインの処理時間MH，MR，MMR，MG3方式では1画素につき，2システムクロック以内で処理を行い，マシンサイクルが32

MHz(入力16 MHz)のとき4 864ビットの最悪パターンでもラインの処理を0.32 ms以下で行います。JBIG方式では，標準原稿で1ライン平均0.5 ms程度で処理可能です。

•時分割多重処理複数ライン単位で時分割多重処理が可能で，画像入出力，拡大縮小処理，符号化または復号化またはデータ転送が並列で動作します。また，イメージバスのDMA転送とコマンド処理が同時に実行できます。

•複数チャネル2つのチャネルのコマンドを複数ライン単位で時分割処理ができます。それぞれチャネルに対応したコマンドを非同期に発行することができます。

•バス構成システムバスとイメージバスの2つのバスで構成しており，イメージバスに独立なマスタDMAが2チャネルあり，システムバスにスレーブDMA端子が4チャネルあります。

•画像データ入出力イメージバスおよびシステムバスから画像データを入出力して処理ができます。

•バイト交換システムバスが16ビット時に画像データと符号データの上位バイトと下位バイトおよび上位ビットと下位ビットの入れ換えができます。また，符号化，復号化で独立に設定を変えることも可能です。

•メモリ管理イメージバス上でバッファメモリのポインタ管理を行います。バッファ領域の先頭と最終アドレスを設定すると，その領域をサイクリックに使用します。

•マシンサイクル最高32 MHzで動作します。入力クロックは 16 MHzが最高です。

•電源電圧3.3 V単一電源です。ただし，入力電圧が5.0 Vのときは，5 V基準電源(VREF5)に5 Vを印加してください。入力電圧が3.3 Vの場合はVREF5に3.3 Vを印加してください。

•パッケージ : 128-pin LQFP

用　途•ファクシミリ，スキャナ，デジタル複写機

保守廃止

保守予定品種、保守品種、廃品種を

一括して保守廃止と表記しています。

MN86065

2 SDE00010AJM

端子配置図MN86065は，MPU等に接続して主に符号データを入出力するシステムバスと，スキャナ，プリンタ等に接続して画像データを入出力するイメージバスの2つのバスで構成しています。システムバス端子として39本，イメージバス端子として49本，試験や電源端子として34本，N.C.端子6本の合計128本の端子を持っています。また，MN86065はプルアップ，プルダウン抵抗を内蔵していないため，外部でのプルアップ，プルダウンが必要となる場合があります。

注 ) † : モードレジスタのビット0 (外部アドレス拡張有効)が"0"の場合は，*DSTR0, *DSTR1となります。

システムバスイメージバス

A0 ∼ A3

*ACKC0

D0 ∼ D15

*ACKC1

*WR

*ACKD0

*UBE

*ACKD1

REQC0REQC1REQD0REQD1

*CS

CLKIN

*RD

*RESET

INTR0 ∼ INTR2

*HEX

CLKOUT

PCOVCOI

PLLOFFAVDDAVSS

TEST0 ∼ TEST3MINTESTSCANEN

PLL関連

検査関連MINTINMINTC

IAO15

*DACK0

ID0 ∼ ID15

*DACK1

IHREQ

*DCMP0

EXA0/*DSTR0 †

EXA1/*DSTR1 †

DREQ0DREQ1

IHACK

*DCMP1

IREADY

VDD0 ∼ VDD10VSS0 ∼ VSS10VREF5

*IOR

*IOW

*IMW

*IMUE

*IMLE

*IMR

保守廃止



MN86065

3SDE00010AJM

端子配置図(つづき)

1*R

ESE

T2

*HE

X3

INT

R0

4IN

TR

15

INT

R2

6C

LK

IN7

*RD

8*W

R9

VD

D1

10C

LK

OU

T11

VSS

112

D15

13D

1414

D13

15D

1216

D11

17D

1018

D9

19D

820

D7

21D

622

D5

23D

424

VD

D2

25V

SS2

26D

327

D2

28D

129

D0

30*C

S31

*UB

E32

96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81 80 79 78 77 76 75 74 73 72 71 70 69 68 67 66 65R

EQ

C0

ID14

ID15

IA0

IA1

VSS

7V

DD

7IA

2IA

3IA

4IA

5IA

6IA

7IA

8IA

9A

I10

VSS

6V

DD

6IA

11IA

12IA

13IA

14IA

15M

INT

INM

INT

CN

.C.

N.C

.N

.C.

N.C

.N

.C.

N.C

.V

SS5

VD

D5

64 *DACK063 *DACK162 EXA061 EXA160 *IMLE59 *IMUE58 *DCMP057 *DCMP156 IREADY55 VSS454 VDD453 *IOW52 *IOR51 *IMW50 *IMR49 DREQ048 DREQ147 IHACK46 IHREQ45 A044 A143 A242 A341 *ACKD140 *ACKD039 *ACKC138 *ACKC037 VSS336 VDD335 REQD134 REQD033

979899

100101102103104105106107108109110111112113114115116117118119120121122123124125126127128 REQC1

ID13ID12ID11ID10

ID9VDD8VSS8

ID8ID7ID6ID5ID4ID3ID2ID1ID0

VDD9VSS9

VREF5MINTESTSCANEN

AVDDVCOIPCO

AVSSPLLOFFVDD10VSS10TEST3TEST2TEST1TEST0

(TOP VIEW)

保守廃止



MN86065

4 SDE00010AJM

端子説明1. システムバス

Pin No. 端子名入出力説明

42 A3 I [アドレス] 内部レジスタをアドレッシングするために使用します。

43 A2

44 A1

45 A0

12 D15 I/O [データ] システムバス上の双方向データ転送に使用します。

13 D14 Triステート

14 D13

15 D12

16 D11

17 D10

18 D9

19 D8

20 D7

21 D6

22 D5

23 D4

26 D3

27 D2

28 D1

29 D0

31 *UBE I [上位バイト有効] D15 ∼ D8のデータが有効であることを示します。

7 *RD I [リード] レジスタからデータをリードすることを示します。

8 *WR I [ライト] レジスタにデータをライトすることを示します。

30 *CS I [チップセレクト] レジスタをアクセスすることを示します。

2 *HEX I [データバス幅選択] システムバスのデータバスのビット幅を選択します。 (0 : 16ビット，1 : 8ビット)

1 *RESET I [リセット] 内部がリセットされ，レジスタがクリアされます。

3 INTR0 O [割り込み要求 0] 状態，割り込みレジスタ 0 (STIR0)に示す要因にオープンより，割り込み要求が発生したことを示します。ドレイン

4 INTR1 O [割り込み要求 1] 状態，割り込みレジスタ 1 (STIR1)に示す要因にオープンより，割り込み要求が発生したことを示します。ドレイン

5 INTR2 O [割り込み要求 2] DMA転送割り込みレジスタ(DMIR)に示す要因オープンにより，割り込み要求が発生したことを示します。ドレイン

保守廃止



MN86065

5SDE00010AJM

端子説明(つづき)1. システムバス(つづき)


32 REQC0 O [DMA転送出力要求 0] DMA転送でデータを出力する要求がチャネル 0からあることを示します。

33 REQC1 O [DMA転送出力要求 1] DMA転送でデータを出力する要求がチャネル 1からあることを示します。

34 REQD0 O [DMA転送入力要求 0] DMA転送でデータを入力する要求がチャネル 0からあることを示します。

35 REQD1 O [DMA転送入力要求 1] DMA転送でデータを入力する要求がチャネル 1からあることを示します。

38 *ACKC0 I [DMA転送出力応答 0] REQC0のDMA転送要求が認められ，DMA転送でデータを出力することを示します。

39 *ACKC1 I [DMA転送出力応答 0] REQC1のDMA転送要求が認められ，DMA転送でデータを出力することを示します。

40 *ACKD0 I [DMA転送入力応答 0] REQD0のDMA転送要求が認められ，DMA転送でデータを入力することを示します。

41 *ACKD1 I [DMA転送入力応答 0] REQD1のDMA転送要求が認められ，DMA転送でデータを入力することを示します。

6 CLKIN I [システムクロック] システムクロックを入力します。

10 CLKOUT O [システムクロック] 内部システムクロックと同一周波数のクロックを外側に出力します。CLKIN = 16 MHz時，32 MHzを出力します。

2. イメージバス


75 IA15 O [イメージアドレス] イメージバス上のアクセスするアドレスを

76 IA14 Triステート出力します。

77 IA13

78 IA12

79 IA11

82 IA10

83 IA9

84 IA8

85 IA7

86 IA6

87 IA5

88 IA4

89 IA3

90 IA2

93 IA1

94 IA0

保守廃止



MN86065

6 SDE00010AJM

端子説明(つづき)2. イメージバス(つづき)


95 ID15 I/O [イメージデータ] イメージバス上の双方向のデータ転送を行い

96 ID14 Triステートます。

97 ID13

98 ID12

99 ID11

100 ID10

101 ID9

104 ID8

105 ID7

106 ID6

107 ID5

108 ID4

109 ID3

110 ID2

111 ID1

112 ID0

46 IHREQ O [イメージバス要求] イメージバスの占有権の要求を示します。

47 IHACK I [イメージバス応答] イメージバスの占有権を与えられたことを示します。

56 IREADY I [イメージデータ応答] データの読み出し，書き込みを終了したことを示します。

59 *IMUE O [メモリ上位バイト有効] ID15 ∼ ID8上のメモリをアクセスするこTriステートとを示します。

60 *IMLE O [メモリ下位バイト有効] ID7 ∼ ID0上のメモリをアクセスすることTriステートを示します。

50 *IMR O [イメージメモリリード] イメージバス上のメモリをリードするこTriステートとを示します。

51 *IMW O [イメージメモリライト] イメージバス上のメモリをライトするこTriステートとを示します。

62 EXA0/ O [イメージバスアドレス拡張ビット 0] イメージバスアドレス空間

*DSTR0 拡張用端子です。[DMA転送開始 0] I/OデバイスからメモリへのDMA転送が行えることを示します。

61 EXA1/ O [イメージバスアドレス拡張ビット 0] イメージバスアドレス空間

*DSTR1 拡張用端子です。[DMA転送開始 1] メモリからI/OデバイスへのDMA転送が行えることを示します。

保守廃止



MN86065

7SDE00010AJM

端子説明(つづき)2. イメージバス(つづき)


49 DREQ0 I [DMA転送要求 0] I/OデバイスからメモリへのDMA転送の要求があることを示します。

48 DREQ1 I [DMA転送要求 1] メモリからI/OデバイスへのDMA転送の要求があることを示します。

64 *DACK0 O [DMA転送応答 0] DREQ0に応答して，I/OデバイスからメモリへのDMA転送を行うことを示します。

63 *DACK1 O [DMA転送応答 1] DREQ1に応答して，メモリから I/OデバイスへのDMA転送を行うことを示します。

58 *DCMP0 O [DMA転送終了 0] I/Oデバイスからメモリへの1ライン分のDMA転送が正常終了したことを示します。

57 *DCMP1 O [DMA転送終了 1] メモリからI/Oデバイスへの1ライン分のDMA転送が正常終了したことを示します。

52 *IOR O [I/Oデバイスリード] イメージバス上の I/OデバイスをリードするTriステートことを示します。

53 *IOW O [I/Oデバイスライト] イメージバス上の I/OデバイスをリードするTriステートことを示します。

3. PLL，電源，試験


120 PCO O [チャージポンプ出力] 外部LPFに接続します。

119 VCOI I [VCO入力] 外部LPFに接続します。

122 PLLOFF I [PLLオフ制御] この端子を"1"にすると内部PLLがオフされ，外部入力クロックで動作します。GNDに接続してください。(0 : PLL動作，1 : PLLオフ)

118 AVDD I [+3.3 V] PLL専用電源

121 AVSS I [GND] PLL専用GND

125 TEST3 I [試験モード] すべての端子をGNDに接続します。

126 TEST2

127 TEST1

128 TEST0

保守廃止



MN86065

8 SDE00010AJM

端子説明(つづき)3. PLL，電源，試験(つづき)


9 VDD1 I [+3.3 V] すべての端子を+3.3 Vに接続します。

24 VDD2

36 VDD3

54 VDD4

65 VDD5

80 VDD6

91 VDD7

102 VDD8

113 VDD9

123 VDD10

11 VSS1 I [GND] すべての端子をGNDに接続します。

25 VSS2

37 VSS3

55 VSS4

66 VSS5

81 VSS6

92 VSS7

103 VSS8

114 VSS9

124 VSS10

115 VREF5 I [5 V規準電源] 入力レベルが5 Vの場合，この端子に5 Vを印加し，入力レベルが3.3 Vの場合は，この端子はVDDと短絡してください。

117 SCANMODE I [検査モード制御端子] GNDに接続します。

116 MINTEST I [検査モード制御端子] GNDに接続します。

74 MINTIN I [検査モード制御端子] GNDに接続します。

73 MINTC I [検査モード制御端子] GNDに接続します。

67 ∼ 72 N.C. 必ずすべての端子をオープンにしてください。保守廃止



MN86065

9SDE00010AJM

データ構成イメージバス，システムバスおよび内部のラインメモリでのデータの扱いを示します。

1. 画像データイメージバスおよびシステムバスでの画像データの扱いを示します。

1) イメージアドレス空間イメージアドレス(IA0 ∼ IA15)はイメージバス幅が8ビットのときは+1, 16ビットのときは+2づつインクリメントします。アドレス空間は64Kバイトです。ただし，パラメータレジスタのイメージバスアドレス空間バンク指定(IMGBNK)により拡張することが可能です。イメージバスでは，画像データの上位ビットが，時間的に早くスキャン，記録される画素です (図 1-1，図 1-2参照，P0が最初の画素)。黒画素は"1", 白画素は"0"とします。

図 1-1. メモリアドレス (8ビット)

図 1-2. メモリアドレス (16ビット)

2) 画像データの順序入れ換えシステムバスで画像データを入力(CDCR : IMIN = "3")または出力(CDCR : IMOU = "3")する場合，システムバス幅が8ビット(*HEX = "H")では，画像データの上位ビットと下位ビットを入れ換えることができます(図 1-3参照)。システムバス幅が16ビット(*HEX = "L")では，画像データバイト交換(DTCR: BESWP)と画像データビット送出順序(DTCR : BEODR)の組み合わせで画像データの順序をチャネルごとに入れ換えられます(図 1-4参照)。

• *HEX = "H", DTCR : BEODR = "1"

図 1-3. 画像データの入れ換え (8ビット)

P0N

N+1

N+2

N+3

P1 P2 P3 P4 P5 P6 P7

15 0

P0N

N+2

N+4

N+6

P1 P2 P3 P4 P5 P6 P7 P8 P9 P10 P11 P12 P13 P14 P15

15 0

P0 P1 P2 P3 P4 P5 P6 P7

P7 P6 P5 P4 P3 P2 P1 P0

7 6 5 4 3 2 1 0

保守廃止



MN86065

10 SDE00010AJM

データ構成(つづき)1. 画像データ(つづき)

2) 画像データの順序入れ換え(つづき)

• *HEX = "L", DTCR : BESWP = "0", DTCR : BEODR = "1"



図 1-4. 画像データの入れ換え (16ビット)

P0 P1 P2 P3 P4 P5 P6 P7

P7 P6 P5 P4 P3 P2 P1 P0

15 14 13 12 11 10 9 8

P8 P9 P10 P11 P12 P13 P14 P15

P15 P14 P13 P12 P11 P10 P9 P8

7 6 5 4 3 2 1 0

P0 P1 P2 P3 P4 P5 P6 P7

P8 P9 P10 P11 P12 P13 P14 P15

15 14 13 12 11 10 9 8

P8 P9 P10 P11 P12 P13 P14 P15

P0 P1 P2 P3 P4 P5 P6 P7

7 6 5 4 3 2 1 0

P0 P1 P2 P3 P4 P5 P6 P7

P15 P14 P13 P12 P11 P10 P9 P8

15 14 13 12 11 10 9 8

P8 P9 P10 P11 P12 P13 P14 P15

P7 P6 P5 P4 P3 P2 P1 P0

7 6 5 4 3 2 1 0

保守廃止



MN86065

11SDE00010AJM

データ構成(つづき)2. 符号データシステムバスでの符号データの扱いを示します。

1) 符号データのビット順序MH，MR，MMR符号化の場合は，符号データの生成順に下位ビットから詰めていきます(図 2-1-a，図

2-2-a参照，C0が最初の符号データ)。JBIG符号化の場合は，バイト単位で符号を生成します。SDNORMマーカコードを例として示します(図 2-1-b，図 2-2-b参照)。

• *HEX = "H", DTCR : BCODER = "0"

図 2-1-a. MH, MR, MMR符号データのビット順序 (8ビット)

図 2-1-b. JBIG符号データのビット順序 (8ビット)

• *HEX = "L", DTCR : BCSWAP = "0", DTCR : BCODER = "0"

図 2-2-a. MH, MR, MMR符号データのビット順序 (16ビット)

図 2-2-b. JBIG符号データのビット順序 (16ビット)

2) 符号データの順序入れ換えシステムバスで符号データを入力または出力する場合，システムバス幅が 8ビット(*HEX = "H")では，符号データの上位ビットと下位ビットを入れ換えることができます。システムバス幅が 16 ビット(*HEX = "L")では，符号データバイト交換(DTCR : BCSWAP)と符号データビット送出順序(DTCR :BCODER)の組み合わせで符号データの順序を入れ換えられます。MH，MR，MMR符号における符号順序を図 2-3，図 2-4に，JBIG符号における符号順序を図 2-5，図 2-6に示します。

**

7 0

FF

02

**

C15 C14 C13 C12 C11 C10 C9 C8 C7 C6 C5 C4 C3 C2 C1 C0

15 0

**

15 0

02

**

**FF

**

C7 C6 C5 C4 C3 C2 C1 C0

7 0

保守廃止



MN86065

12 SDE00010AJM

データ構成(つづき)2. 符号データ(つづき)

2) 符号データの順序入れ換え(つづき)

• *HEX = "H", DTCR : BCODR = "1"

図 2-3. 符号データの入れ換え (8ビット)

• *HEX = "L", DTCR : BCSWP = "0", DTCR : BCODR = "1"



図 2-4. 符号データの入れ換え (16ビット)

C7 C6 C5 C4 C3 C2 C1 C0

C0 C1 C2 C3 C4 C5 C6 C7

7 6 5 4 3 2 1 0

C15 C14 C13 C12 C11 C10 C9 C8

C8 C9 C10 C11 C12 C13 C14 C15

15 14 13 12 11 10 9 8

C7 C6 C5 C4 C3 C2 C1 C0

C0 C1 C2 C3 C4 C5 C6 C7

7 6 5 4 3 2 1 0

C15 C14 C13 C12 C11 C10 C9 C8

C7 C6 C5 C4 C3 C2 C1 C0

15 14 13 12 11 10 9 8

C7 C6 C5 C4 C3 C2 C1 C0

C15 C14 C13 C12 C11 C10 C9 C8

7 6 5 4 3 2 1 0

C15 C14 C13 C12 C11 C10 C9 C8

C0 C1 C2 C3 C4 C5 C6 C7

15 14 13 12 11 10 9 8

C7 C6 C5 C4 C3 C2 C1 C0

C8 C9 C10 C11 C12 C13 C14 C15

7 6 5 4 3 2 1 0

保守廃止



MN86065

13SDE00010AJM

データ構成(つづき)2. 符号データ(つづき)

2) 符号データの順序入れ換え(つづき)

• *HEX = "H", DTCR : BCODER = "0" • *HEX = "H", DTCR : BCODER = "1"

図 2-5. JBIG符号データの入れ換え (8ビット)

• *HEX = "L", DTCR : BCSWAP = "0" • *HEX = "L", DTCR : BCSWAP = "0"DTCR : BCODER = "0" DTCR : BCODER = "1"

• *HEX = "L", DTCR : BCSWAP = "1" • *HEX = "L", DTCR : BCSWAP = "1"DTCR : BCODER = "0" DTCR : BCODER = "1"

図 2-6. JBIG符号データの入れ換え (16ビット)

3. ラインメモリMN86065は，8本のラインメモリを内部に持ちます。ラインメモリの割り付けは，初期化(全体)コマンドで行われます。それぞれのラインメモリは，1ワードのヘッダとデータ(7 296 ビット)で構成しています。(図3参照)

図 3. ラインメモリ構成

**

7 0

FF

02

**

**

7 0

FF

40

**

**

15 0

02

**

**FF

**

**

15 0

40

**

**FF

**

**

15 0

FF

**

**02

**

**

15 0

FF

**

**40

**

ヘッダ (16-bit) ヘッダ (7 296-bit)

保守廃止



MN86065

14 SDE00010AJM

データ構成(つづき)4. データフォーマット

MN86065が処理する画像データのフォーマットは，フレーム，オフセットおよびページで表せます。(図4-1参照)

• フレームMN86065の内部ラインメモリおよびイメージバス上のメモリを区切る単位を示します。

• オフセットフレームの先頭から画像データを入出力する先頭までの長さをワード単位で示します。

• ページ実際に処理する画像データの幅をワード単位で示します。

図 4-1. データフォーマット

MN86065は，入力と復号化において画像データを内部のラインメモリへ入力し，符号変換とマスクを行った後，出力により内部のラインメモリから画像データを出力し，符号化により符号化データを出力します。それぞれの入力と出力の組み合わせにより符号化等が行われます。 (図 4-2参照)

図 4-2. 処理の流れ

1) 入力入力フレームの先頭にパラメータの入力オフセット(I-OBXR)を加えた位置からパラメータの入力ワード数(INWORD)の画像データを内部のラインメモリに入力します。フレームの先頭からページの先頭までとページの終端からフレームの終端までのデータは無効('*')です。 (図 4-3参照)

図 4-3. 入力データフォーマット

フレーム

ページオフセット

画像変換マスク

符号化

復号化

入力

出力

符号化

復号化

符号変換データ転送

max. 7 296

INWORDI-OBXR

************* *********

保守廃止



MN86065

15SDE00010AJM

データ構成(つづき)4. データフォーマット(つづき)

2) 復号化フレームの先頭にパラメータの復号化オフセット(D-OBXR)を加えた位置からパラメータの復号化ページ幅(D-PWDR)の復元した画像データを内部のラインメモリに入力します。フレームの先頭からページの先頭までとページの終端からフレームの終端までのデータは無効です。 (図 4-4参照)

図 4-4. 復号化データフォーマット

3) 画像変換主走査の変換を行う場合，フレームの先頭にパラメータの入力オフセット(I-OBXR)または復号化オフセット(D-OBXR)を加えた位置から，パラメータの入力ワード数(INWORD)または復号化ページ幅(D-PWDR)の画像データを内部のラインメモリに読み出し，変換後に別のラインメモリに同じオフセットの位置から入力します。フレームの先頭からページの先頭までをクリア("0")します。ページの終端からフレームの終端までのデータは無効です。変換後のページ幅が変換前のページ幅より少ない場合 (主走査縮小)は，少なくなった部分をクリアします。 (図 4-5参照)

図 4-5. 画像変換ページフォーマット

主走査の変換を行わない場合でも，フレームの先頭からページの先頭までクリアします。

4) 両端白マスクページの左端をマスク("0")する場合，フレームの先頭にパラメータの入力オフセット(I-OBXR)または復号化オフセット(D-OBXR)を加えた位置から，変換後の画像データをパラメータの左側マスク(C-LMASK，D-LMASK，B-LMASK)の幅をマスクします。ページの右側をマスクする場合，変換後の画像データの終端から，パラメータの右マスク(C-RMASK，D-RMASK，B-RMASK)の幅をマスクします。(図 4-6参照)

max. 7 296

D-PWDRD-OBXR

************* *********

max. 7 296

INWORDD-PWDR

I-OBXRD-OBXR

********** **********

"0""0" *********保守廃止



MN86065

16 SDE00010AJM

データ構成(つづき)4. データフォーマット(つづき)

4) 両端白マスク(つづき)

図 4-6. 白マスクデータフォーマット

主走査の変換を行わない場合は，変換前の画像データがマスクされます。

5) 出力フレームの先頭にパラメータの出力オフセット(O-OBXR)を加えた位置から，パラメータの出力ワード数(OTWORD)の画像データを内部のラインメモリから出力します。出力オフセットと出力ワード数を加えた値が，パラメータの入力オフセット(I-OBXR)と入力ワード数(INWORD)を加えた値またはパラメータの復号化オフセット(D-OBXR)と復号化ページ幅(D-PWDR)を加えた値を超えた場合は，超えた部分をクリアして出力します。 (図 4-7参照)

図 4-7. 出力データフォーマット

6) 符号化フレームの先頭にパラメータの符号化オフセット(C-OBXR)を加えた位置から，パラメータの符号化ページ幅(C-PWDR)の画像データを内部のラインメモリから読み出して符号化します。符号化オフセットと符号化ページ幅を加えた値が，パラメータの入力オフセット(I-OBXR)と入力ワード数 (INWORD)を加えた値またはパラメータの復号化オフセット(D-OBXR)と復号化ページ幅(D-PWDR)を加えた値を超えた場合は，超えた部分をクリアして符号化します。 (図 4-8参照)

図 4-8. 符号化データフォーマット

max. 7 296

INWORDD-PWDR

LMASK RMASK

I-OBXRD-OBXR

******** "0" "0" ****

max. 7 296

INWORDD-PWDR

O-OBXR OTWORD

I-OBXRD-OBXR

"0" "0" ****

max. 7 296

INWORDD-PWDR

C-OBXR C-PWDR

I-OBXRD-OBXR

"0" "0" ****

保守廃止



MN86065

17SDE00010AJM

電気的特性1. 絶対最大定格 VSS = 0 V

項目記号定格単位

電源電圧 VDD − 0.3 ∼ +4.6 V

5 V基準電圧 VREF5 − 0.3 ∼ +5.7 V

入力電圧 VIN − 0.3 ∼ VREF5 +0.3 V

出力端子電圧 VO − 0.3 ∼ VDD +0.3 V

入出力端子電圧 VIN − 0.3 ∼ VREF5 +0.3 V

VO − 0.3 ∼ VDD +0.3

動作周囲温度 Topr 0 ∼ +70 °C

保存温度 Tstg −55 ∼ +125 °C

2. 動作条件 VSS = 0 V, Ta = 0°C ∼ +70°C

項目記号条件最小標準最大単位

動作周囲温度 Topr 0 25 70 °C

電源電圧 VDD 3.15 3.3 3.45 V

5 V基準電圧 VREF5 4.75 5.00 5.25 V

外部クロック入力

クロック周波数 fCP 8 20 MHz

注 ) 1. 電源は，11端子すべて接続してください。

2. 静電破壊に注意し，取り扱い時には身体を高抵抗(数100 kΩ ∼ 1 MΩ)を介して接地してください。

3. 電源ノイズによりラッチアップを起こす場合があるので，電源間にバイパスコンデンサ (0.1 µF以上)を入れてく

ださい。

4. 入力信号レベルが中間値になると IDDが増加してラッチアップを引き起こします。

電源投入時などでバス，入力端子がフローティングになるような場合に注意してください。

5. 高速動作に伴う反射，クロストークを抑えるため信号ラインの布線に注意してください。

6. 電源VDDとVREF5は必ずVDD ≤ VREF5となるようにしてください。

3. DC特性 VSS = 0 V, VDD = 3.15 V ∼ 3.45 V, VREF5 = 3.15 V ∼ 5.25 V, Ta = 0°C ∼ +70°C


電源電流 IDD fCP ≤ 16 MHz 120 180 mA

1) 入力端子 1 :

*RESET, *HEX, *RD, *WR, *CS, *UBE, *ACKC0, *ACKC1, *ACKD0, *ACKD1, A0, A1, A2, A3, IHACK,

DREQ0, DREQ1, IREADY, TEST0, TEST1, TEST2, TEST3, MINTEST, MININ, MINTC, SCANEN, PLLOFF

入力電圧"H"レベル VIH1 0.7 × VDD VREF5 V

入力電圧"L"レベル VIL1 VSS 0.8 V

入力リーク電流 ILK1 −10 10 µA

2) 入力端子 2 : CLKIN

入力電圧"H"レベル VIH2 0.8 × VDD VREF5 V

入力電圧"L"レベル VIL2 VSS 0.5 V

入力リーク電流 ILK2 −10 10 µA

保守廃止



MN86065

18 SDE00010AJM

電気的特性(つづき)3. DC特性(つづき) VSS = 0 V, VDD = 3.15 V ∼ 3.45 V, VREF5 = 3.15 V ∼ 5.25 V, Ta = 0°C ∼ +70°C


3) 出力端子 :CLKOUT, REQC0, REQC1, REQD0, REQD1, IHREQ, *IMR, *IOR, *IMW, *IOW, *DCMP0, *DCMP1,

*IMUE, *IMLE, *DACK0, *DACK1, IA0, IA1, IA2, IA3, IA4, IA5, IA6, IA7, IA8, IA9, IA10, IA11, IA12,

IA13, IA14, IA15, *DSTR0, *DSTR1

出力電圧"H"レベル VOH IOH = 4 mA VDD − 0.6 VDD V

出力電圧"L"レベル VOL IOL = 4 mA VSS 0.4 V

出力リーク電流 ILK3 −10 10 µA

4) 入出力端子 :

D0, D1, D2, D3, D4, D5, D6, D7, D8, D9, D10, D11, D12, D13, D14, D15, ID0, ID1, ID2, ID3, ID4, ID5, ID6,

ID7, ID8, ID9, ID10, ID11, ID12, ID13, ID14, ID15

入力電圧"H"レベル VIHI/O 0.7 × VDD VREF5 V

入力電圧"L"レベル VILI/O VSS 0.8 V

出力電圧"H"レベル VOHI/O IOH = 4 mA VDD − 0.6 VDD V

出力電圧"L"レベル VOLI/O IOL = 4 mA VSS 0.4 V


5) 出力端子 (オープンドレイン) : INTR0, INTR1, INTR2

出力電圧"L"レベル VOLOPD IOL = 4 mA VDD − 0.6 VDD V


4. AC特性 Ta = 0°C ∼ +70°C


1) クロックタイミング

クロックサイクル時間 tCP 図 1参照，VDD = 3.3 V, 62.5 125 ns

クロック"H"レベルパルス時間 tWCPH VREF5 = 5.0 V, VSS = 0 V 25 ns

クロック"L"レベルパルス時間 tWCPL VIH2 = 0.8 × VDD , VIL2 = 0.5 V 25 ns

2) MPUタイミング

*CSセットアップ時間 tCSS 図 2, 図 3参照 , 10 ns

*CSホールド時間 tCSH Load : 40 pF, VDD = 3.3 V, 0 ns

アドレスセットアップ時間 tAS VREF5 = 5.0 V, VSS = 0 V, 10 ns

アドレスホールド時間 tAH VIH = 0.7 × VDD , VIL = 0.8 V, 0 ns

リードパルス幅 tRD VOH = VDD − 0.6, VOL = 0.4 V 40 ns

リードデータ遅延時間 tRDD 20 ns

リードデータホールド時間 tRDH 5 ns

INTR0 ∼ INTR2遅延時間 tINTD 20 ns

ライトパルス幅 tWT 40 ns

ライトデータセットアップ時間 tWDS 10 ns

ライトデータホールド時間 tWDH 0 ns

保守廃止



MN86065

19SDE00010AJM

電気的特性(つづき)4. AC特性(つづき) Ta = 0°C ∼ +70°C


3) DMAタイミング (80系・DMACインタフェース)

*ACKセットアップ時間 tACS 図 4, 図 5参照 , 10 ns

*ACKホールド時間 tACH Load : 40 pF, VDD = 3.3 V, 0 ns

REQ遅延時間 tRED VREF5 = 5.0 V, VSS = 0 V， 20 nsVIH = 0.7 × VDD , VIL = 0.8 V，VOH = VDD − 0.6, VOL = 0.4 V

4) 画像バスタイミング

IHACKセットアップ時間 † tIHAS 図 6, 図 7, 図 8参照 , 5 ns

IHACKホールド時間 tIHAH Load : 40 pF, VDD = 3.3 V, 30 ns

リードデータセットアップ時間 tRIDS VREF5 = 5.0 V, VSS = 0 V, 5 ns

リードデータホールド時間 tRIDH VIH = 0.7 × VDD , VIL = 0.8 V, 30 ns

IREADYセットアップ時間 † tIRES VOH = VDD − 0.6 V, VOL = 0.4 V 5 ns

IREADYホールド時間 tIREH 30 ns

*DREQ0, *DREQ01 tDRES 5 nsセットアップ時間 †

*DREQ0, *DREQ01 tDREH 30 nsホールド時間

注 ) † : 最小サイクルのアクセス条件

図 1. クロックタイミング

CLKIN

tWCPH

tCP

tWCPL保守廃止



MN86065

20 SDE00010AJM

電気的特性(つづき)4. AC特性(つづき)

図 2. システムバス読み出しタイミング (80系MPU)

図 3. システムバス書き込みタイミング (80系MPU)

*CS

INTR0 ~ INTR2

*RD

A[3 : 0]

tCSS tCSH

tAS

tRDD tRDH

tINTD

tAH

tRD

D[15 : 0]

*CS

*WT

A[3 : 0]

tCSS tCSH

tAS

tWDS tWDH

tAH

tWT

D[15 : 0]

保守廃止



MN86065

21SDE00010AJM


図 4. システムバスDMAタイミング (80系MPU)

(MN86065 → SYSBUS)

図 5. システムバスDMAタイミング (80系MPU)

(SYSBUS → MN86065)

*ACKC0*ACKC1

REQC0REQC1

D[15 : 0]

tACS tACH

tRDHtRDD

tRED

tWD

*RD

*ACKC0*ACKC1

REQC0REQC1

D[15 : 0]

tACS tACH

tWDHtWDS

tRED

tWT

*WT 保守廃止



MN86065

22 SDE00010AJM


図 6. 画像バスタイミング (メモリ)

注 ) クロック入力(CLKIN)はほかの信号のサイクル表示のための目安です。

CLKIN

IHREQ

IHACK

IREADY

*IMW

*IMR

*IMUE(*IMLE)

IA[15 : 0]EXA1 (EXA0)

ID[15 : 0]

tIHAS

tIHAH

tIRES tIREH

tIRDS tIRDH

保守廃止



MN86065

23SDE00010AJM


図 7. 画像バスタイミング (IO)


CLKIN

IHREQ

IHACK

IREADY

*IOW

*IOR

*IMUE(*IMLE)

ID[15 : 0]

tIHAS

tIHAH

tIRES tIREH

tIRDS tIRDH

保守廃止



MN86065

24 SDE00010AJM


図 8. 画像バスタイミング (DMA)


CLKIN

*DSTR0(*DSTR1)

*DACK0(*DACK1)

DREQ0(DREQ1)

IREADY

*IMW

*IMR

*IMUE(*IMLE)

*DCMP0(*DCMP1)

ID[15 : 0]

IHREQ

IHACK

tIHAS

tIHAH

tIRES tIREH

tIRDS tIRDH

IA[15 : 0]EXA1 (EXA0)

保守廃止



MN86065

25SDE00010AJM

応用回路例1. システムバス接続例システムバスのサイクルには，MN86065のレジスタをアクセスするリード /ライトおよび外部のDMACを使用した符号データと画像データを転送するDMA転送があります。DMAは符号化用2チャネル，復号化用2チャネルが独立しています。

注 ) 1. MN86065はプルアップ，プルダウン抵抗を内蔵していません。外部でプルアップ，プルダウンしてください。

2. : プルアップ

: プルダウン

MPU MN86065

DMAC

DMARQ0DMARQ1DMARQ2

*UBE

D0 ∼ D15

A0 ∼ A23

HL

DA

K

HL

DR

Q

HL

DA

K

HL

DR

Q

D0 ∼ D15

A0 ∼ A15

*UBE

*RD

*WR

*IORD

*IOWR

INT

DMARQ3

*DMAAK0

*DMAAK1

*DMAAK2

*DMAAK3

REQC0REQC1REQD0

INTR0INTR1INTR2

D0 ∼ D15

A0 ∼ A3

*UBE

*RD

*CS

*WR

REQD1

*ACKC0

*ACKC1

*ACKD0

*ACKD1

Addressdecoder

保守廃止



MN86065

26 SDE00010AJM

応用回路例(つづき)2. イメージバス接続例イメージバスのサイクルには，メモリのリード/ライトおよびDMA転送があります。メモリのリード/ライトとDMA伝送は，同時に行うことができます。メモリリード，メモリライト，DMA転送チャネル0およびチャネル1の優先権の決定は，最後のサイクルに行われた転送が次のサイクルでは最下位になるラウンドロビン方式で行われ，それぞれの転送の実行を平均化します。

注 ) 1. MN86065はプルアップ，プルダウン抵抗を内蔵していません。外部でプルアップ，プルダウンしてください。

2. : プルアップ

メモリ

MN86065

プリンタ

IHACK

IHREQ

IA0 ∼ IA15

*IMUE

*IMLEIREADY

DREQ1DACK1

*DCMP1

*IOW

Data

Address

ID0 ∼ ID15 Date

*CS

ReqAckEndWrite

Addressdecoder

Busarbiter

スキャナ

DREQ0DACK0

*DCMP0

*IOR

Data

ReqAckEndRead

*IMR

*IMW

*OE

*WE

保守廃止



MN86065

27SDE00010AJM

外形図 (単位 : mm)• LQFP128-P-1818C (Pbフリー)

(1.2

5)

(1.25)

18.00±0.10

18.0

0±0.

10

20.0

0±0.

20

20.00±0.20

0.20±0.05

1.40

±0.

10

1.70

max

.

0.10

±0.

10

(0.60)

0.15

±0.

05

(1.00)

0.50±0.20

128

97

1 32

33

64

6596

Seating plane

0° to 10°

0.50

0.10

M0.10 0.25

保守廃止



本書に記載の技術情報および半導体のご使用にあたってのお願いと注意事項

(1) 本書に記載の製品および技術情報を輸出または非居住者に提供する場合は、当該国における法令、特に安全保障輸出

管理に関する法令を遵守してください。

(2) 本書に記載の技術情報は、製品の代表特性および応用回路例などを示したものであり、弊社または他社の知的財産権

もしくはその他の権利に基づくライセンスは許諾されていません。したがって、上記技術情報のご使用に起因して第三

者所有の権利にかかわる問題が発生した場合、弊社はその責任を負うものではありません。

(3)　本書に記載の製品は、標準用途－一般電子機器(事務機器、通信機器、計測機器、家電製品など)に使用されること

を意図しております。

特別な品質、信頼性が要求され、その故障や誤動作が直接人命を脅かしたり、人体に危害を及ぼす恐れのある用途

－特定用途(航空・宇宙用、交通機器、燃焼機器、生命維持装置、安全装置など)にご使用をお考えのお客様および弊

社が意図した標準用途以外にご使用をお考えのお客様は、事前に弊社営業窓口までご相談願います。

(4)　本書に記載の製品および製品仕様は、改良などのために予告なく変更する場合がありますのでご了承ください。した

がって、最終的な設計、ご購入、ご使用に際しましては、事前に最新の製品規格書または仕様書をお求め願い、ご確認

ください。

(5)　設計に際しては、絶対最大定格、動作保証条件(動作電源電圧、動作環境等)の範囲内でご使用いただきますようお願

いいたします。特に絶対最大定格に対しては、電源投入および遮断時、各種モード切替時などの過渡状態においても、

超えることのないように十分なご検討をお願いいたします。保証値を超えてご使用された場合、その後に発生した機器

の故障、欠陥については弊社として責任を負いません。

また、保証値内のご使用であっても、半導体製品について通常予測される故障発生率、故障モードをご考慮の上、弊

社製品の動作が原因でご使用機器が人身事故、火災事故、社会的な損害などを生じさせない冗長設計、延焼対策設計、

誤動作防止設計などのシステム上の対策を講じていただきますようお願いいたします。

(6)　製品取扱い時、実装時およびお客様の工程内における外的要因（ESD、EOS、熱的ストレス、機械的ストレス）による

故障や特性変動を防止するために、使用上の注意事項の記載内容を守ってご使用ください。

また、防湿包装を必要とする製品は、保存期間、開封後の放置時間など、個々の仕様書取り交わしの折に取り決めた

条件を守ってご使用ください。

(7)　本書の一部または全部を弊社の文書による承諾なしに、転載または複製することを堅くお断りいたします。

090506

保守廃止



ファクシミリ用 lsi mn86065 - panasonic...ファクシミリ用lsi 発行年月 : 2001年9月...

Documents