ワイドギャップ半導体パワーデバイスの基本特性drift region doping concentration...

ワイドギャップ半導体パワーデバイスの基本特性

松田順一

群馬大学

1

日時 2020年 6月 23日（火） 14：20～17：30

インターネット配信

令和２年度集積回路設計技術・次世代集積回路工学特論公開講座

第416回群馬大学アナログ集積回路研究会

概要

2

（１）パワーデバイスの種類と分類（２）ワイドギャップ半導体の基本特性（３）ワイドギャップ半導体の各パワーデバイス特性

・ショットキーダイオード(4H-SiC、GaN)・PiNダイオード(4H-SiC)・パワーMOSFET(4H-SiC)・IGBT(4H-SiC)・GaN HEMT

パワーデバイスの種類と分類

3

制御有無デバイス大分類キャリア極性駆動方式各デバイス材料

Si SiC GaN

パワーデバイス

制御端子無し

パワーダイオード

ユニポーラーショットキーダイオード

〇〇〇

バイポーラ

ー PN接合ダイオード〇 × ×

ー PiNダイオード〇〇 ×

制御端子有り

パワートランジスタ

ユニポーラ電圧駆動

パワーMOSFET 〇〇 ×

GaN HEMT × × 〇

バイポーラ

電圧駆動 IGBT 〇〇 ×

電流駆動パワーバイポーラトランジスタ

〇〇 ×

パワーサイリスタ

バイポーラ電流駆動

サイリスタ〇 × ×

GTO 〇〇 ×

Triac 〇 × ×

〇：デバイスあり ×：デバイスなし

ワイドギャップ半導体の基本特性

4

（１）半導体材料の基本特性（２）エネルギーバンドギャップの温度依存性（３）真性キャリア密度の温度依存性（４）ビルトイン電位の温度依存性（５）空乏層幅のドーピング濃度依存性（６）インパクトイオン化係数（７）バルク移動度（電子と正孔）のドーピング濃度及び温度依存性（８）キャリア速度（電子と正孔）の電界依存性（９）インパクトイオン化係数の近似

・ブレークダウン電圧のドーピング濃度依存性・最大空乏層幅のドーピング濃度依存性・臨界電界のドーピング濃度依存性

（１０）特性オン抵抗vs.ブロッキング電圧特性（１１）オーミック接触とショットキー接触

半導体材料の基本特性

項目 Si 4H-SiC GaN

エネルギーバンドギャップ EG (eV)

1.11 3.26 3.44

比誘電率 11.7 9.7 10.4

熱伝導率 (W/cm K) 1.5 3.7 1.3

電子親和力 (eV) 4.05 3.8 4.1

伝導帯の状態密度 NC (cm-3)

2.80×1019 1.23×1019 2.3×1018

価電子帯の状態密度 NV (cm-3)

1.04×1019 4.58×1018 4.6×1018

GaN

(1) S. J. Pearton, C. R. Abernathy and F. Ren, “Gallium Nitride Processing for Electronics, Sensors, and Spintronics”, Springer-Science, New York, 2006.

(2) T. Haneda, “Basic Properties of ZnO, GaN, and Related Materials”, in ‘Oxide and Nitride Semiconductors: Processing, Properties, and Applications’, ED. T. Yao and S-K. Hong, Springer-Science, New York, 2009.

(3) “GaN-Gallium Nitride”, www.ioffe.rssi.ru.(4) J. F. Muth et al., “Absorption Coefficient, Energy Gap, Exciton Binding Energy, and Recombination

Lifetime of GaN obtained from Transmission Measurements”, Applied Physics Letters, Vol. 71, pp. 2527-2574, 1997.

SiC

Si

(1) G. L. Harris, "Properties of Silicon Carbide", IEE Inspec, 1995(2) M. Ruff, H. Mitlehner and R. Helbig, "SiC Devices: Physics and Numerical Simulations",

IEEE Transactions on Electron Devices, Vol. ED-41, pp. 1040-1054, 1994. (3) N.G. Wright et al., "Electrothermal Simulation of 4H-SiC Power Devices", Silicon Carbide,

III-Nitrides, and Related Materials - 1997, Material Science Forum, Vol. 264, pp. 917-920, 1998.

(1) S.M. Sze, "Physics of Semiconductor Devices", John Wiley and Sons, 1981

5

エネルギーバンドギャップの温度依存性

𝐸𝐺 Si = 1.169 −4.9 × 10−4𝑇2

𝑇 + 655

𝐸𝐺 4H − SiC = 3.3 −8.20 × 10−4𝑇2

𝑇 + 1800

𝐸𝐺 GaN = 3.51 −9.09 × 10−4𝑇2

𝑇 + 8300.0

0.5

1.0

1.5

2.0

2.5

3.0

3.5

4.0

300 350 400 450 500 550 600

Ener

gy B

and

Gap

(eV

)

Temperature (K)

GaN

Si

4H-SiC

(1) T. Haneda, “Basic Properties of ZnO, GaN, and Related Materials”, in ‘Oxide and Nitride Semiconductors: Processing, Properties,and Applications’, ED. T. Yao and S-K. Hong, Springer-Science, New York, 2009.

GaN

(1) S. M. Sze and K.K. Ng, "Physics of Semiconductor Devices”, Third Edition, PP. 15-16, John Wiley, New York, 2007.Si(1) T. Kimoto and J.A. Cooper, "Fundamentals of Silicon Carbide Technology", pp. 17-18, John Wiley, New York, 2014.4H-SiC

T: 絶対温度（K）

6

エネルギーバンドギャップの温度依存性（EGは温度上昇に伴い緩やかに低下する）

真性キャリア密度の温度依存性

1E-12

1E-09

1E-06

1E-03

1E+00

1E+03

1E+06

1E+09

1E+12

1E+15

1E+18

1.5 2 2.5 3 3.5

Intr

insi

c C

arri

er

Co

nce

ntr

atio

n (

cm-3

)

1000/Temperature (1/K)

GaN

Si

4H-SiC

𝑛𝑖 Si = 3.87 × 1016𝑇 Τ3 2𝑒− Τ7.02×103 𝑇

1E-121E-101E-081E-061E-041E-021E+001E+021E+041E+061E+081E+101E+121E+141E+161E+18

300 350 400 450 500 550 600

Intr

insi

c C

arri

er

Co

nce

ntr

atio

n (

cm-3

)

Temperature (K)

GaN

Si

4H-SiC

𝑛𝑖 4H − SiC = 1.70 × 1016𝑇 Τ3 2𝑒− Τ2.041×104 𝑇

𝑛𝑖 GaN = 1.98 × 1016𝑇 Τ3 2𝑒− Τ2.143×104 𝑇

𝑛𝑖 = 𝑛𝑝 = 𝑁𝐶𝑁𝑉𝑒− Τ𝐸𝐺(𝑇) 2𝑘𝑇

真性キャリア密度(1) ni

n: 電子密度p: 正孔密度NC: 伝導帯の状態密度NV: 価電子帯の状態密度

EG: エネルギーバンドギャップk: ボルツマン定数T: 絶対温度 (1) B. Jayant Baliga, “Gallium Nitride and Silicon Carbide Power Devices”, World Scientific, p.22, 2017.

7

真性キャリア密度の温度依存性真性キャリア密度の温度依存性（niは温度上昇に伴い大きく増加する）

ビルトイン電位の温度依存性

0.0

0.5

1.0

1.5

2.0

2.5

3.0

3.5

4.0

300 350 400 450 500 550 600

Bu

ilt-i

n P

ote

nti

al o

f P

-N J

un

ctio

n (

V)

Temperature (K)

𝑉𝑏𝑖 =𝑘𝑇

𝑞ln

𝑁𝐴−𝑁𝐷

+

𝑛𝑖2

■ビルトイン電位

𝑁𝐴− = 1 × 1016cm−3𝑁𝐷

+ = 1 × 1019cm−3

GaN

Si

4H-SiC

アクセプタ濃度ドナー濃度

q: 電子の電荷の大きさ

N+Pダイオードのビルトイン電位の温度依存性

8

Vbiは温度上昇に伴い緩やかに低下する

空乏領域幅のドーピング濃度依存性

1E-01

1E+00

1E+01

1E+02

1E+13 1E+14 1E+15 1E+16 1E+17

Zero

-Bia

s D

eple

tio

n W

idth

(μ

m)

Doping Concentration (cm-3)

𝑊0 =2𝜀𝑆𝑉𝑏𝑖𝑞𝑁𝐷

GaNSi

4H-SiC

T=300K

𝑁𝐴+ = 1 × 1019cm−3

■ゼロバイアスの空乏領域幅

アクセプタ濃度

P+Nダイオードのゼロバイアス空乏領域幅

εS: 半導体の誘電率

9

インパクトイオン化係数

𝛼 = 𝑎𝑒 Τ−𝑏 𝐸

■インパクトイオン化係数 α

移動粒子（電子または正孔）が電界中を単位長さ（1cm）走行することによって生成される電子・正孔対の数

a, b: 定数 E: 電流方向の電界成分

𝑎𝑛 = 7 × 105 cm−1

𝑏𝑛 = 1.23 × 106 V/cm

𝑎𝑝 = 1.6 × 106 cm−1

𝑏𝑝 = 2.0 × 106 V/cm

1E+01

1E+02

1E+03

1E+04

1E+05

1E+05 1E+06 1E+07

Imp

act

Ion

izat

ion

Co

eff

icie

nt

(1/c

m)

Electric Field (V/cm)

αn(Si)

αp(Si)

αn(4H-SiC-K)

αp(4H-SiC-K)

αp(4H-SiC-R/B) αp(GaN-O/B)

αn(GaN-O/B)

Si（電子） Si（正孔）

4H-SiC（電子）

GaN（電子） GaN（正孔）

4H-SiC（正孔）

𝑎𝑛 = 1.5 × 105 cm−1

𝑏𝑛 = 1.41 × 107 V/cm

𝑎𝑝 = 6.4 × 105 cm−1

𝑏𝑝 = 1.46 × 107 V/cm

𝑎𝑛 = 3.13 × 108 cm−1

𝑏𝑛 = 3.45 × 107 V/cm

𝑎𝑝 = 8.07 × 106 cm−1

𝑏𝑝 = 1.5 × 107 V/cm

𝑎𝑝 = 6.46 × 106 −1.07 × 104𝑇 cm−1

𝑏𝑝 = 1.75 × 107 V/cm

インパクトイオン化係数の電界依存性

Chynoweth’s Law

Ozbeck and Baliga

Konstantinovand coworkers

Raghunathanand Baliga

Baliga

10

バルク電子移動度のドーピング濃度依存性

0

200

400

600

800

1000

1200

1400

1600

1E+14 1E+15 1E+16 1E+17 1E+18 1E+19 1E+20

Elec

tro

n M

ob

ility

(cm

2/V

s)


GaN

Si

4H-SiC

𝜇𝑛(Si) =5.10 × 1018 + 92𝑁𝐷

0.91

3.75 × 1015 + 𝑁𝐷0.91

𝜇𝑛(4H − SiC) =4.05 × 1013 + 20𝑁𝐷

0.61

3.55 × 1010 + 𝑁𝐷0.61

𝜇𝑛(GaN) =2.0 × 1017 + 60𝑁𝐷

0.78

2.0 × 1014 + 𝑁𝐷0.78

ND : ドナードーピング濃度 (cm-3)

(1) M. Ruff, H. Mitlehner and R. Helbig, "SiC Devices: Physics and Numerical Simulations", IEEE Transactions on Electron Devices, Vol. ED-41, pp. 1040-1054, 1994.

(1) S.J. Pearton, C.R. Abernathy and F. Ren, "Gallium Nitride Processing for Electronics, Sensors, and Spintronics", Springer Science, New York, 2006.(2) S.J. Pearton et al.，“Fabrication and Performance of GaN Electronic Devices’’， Material Science and Engineering Research, Vol. 30,pp. 55-212, 2000.(3) T.T. Mnatsakanov et al., “Carrier Mobility Model for GaN”， Solid-State Electronics, Vol. 47, pp. 111-115, 2003.(4) V.W.L. Chin, T.L. Tansley and T. Osotchan, “Electron Mobilities in Gallium, Indium, and Aluminum Nitrides”， Journal of Applied Physics, Vol. 75, pp. 7365-7372, 1994.

■バルク電子移動度のドーピング濃度依存性（室温）

4H-SiC

11

(1) C. Jacobini et al.，“A Review of some Charge Transport Properties of Silicon”， Solid State Electronics, Vol. 20, pp. 77-89, 1977.Si

GaN

バルク電子移動度のドーピング濃度依存性

バルク電子移動度の温度依存性

0

200

400

600

800

1000

1200

1400

1600

300 350 400 450 500

Elec

tro

n M

ob

ility

(cm

2/V

s)

Temperature (K)

𝜇𝑛(Si) = 1360𝑇

300

−2.42

GaN

Si

4H-SiC𝜇𝑛(4H − SiC) = 1140

𝑇

300

−2.70

𝜇𝑛(GaN) = 1000𝑇

300

−2

■バルク電子移動度の温度依存性（低濃度領域）

12

4H-SiC

Si

GaN

(1) C. Canali et al., “Electron Drift Velocity in Silicon”， Phys. Rev. Vol. B12, pp. 2265-2284, 1975.

(1) S.J. Pearton et al.， “Fabrication and Performance of GaN Electronic Devices’’，Material Science and Engineering Research, Vol. 30,pp. 55-212, 2000.(2) T.T. Mnatsakanov et al., “Carrier Mobility Model for GaN”， Solid-State Electronics, Vol. 47, pp. 111-115, 2003.

(1) G. L. Harris, “Properties of Silicon Carbide”， IEE Inspec, 1995.

T: 絶対温度（K）バルク電子移動度の温度依存性

バルク正孔移動度のドーピング濃度依存性

0

100

200

300

400

500

600

1E+14 1E+15 1E+16 1E+17 1E+18 1E+19 1E+20

Ho

le M

ob

ility

(cm

2/V

s)


GaN

Si

4H-SiC

𝜇𝑝(Si) =2.9 × 1015 + 47.7𝑁𝐴

0.76

5.86 × 1012 + 𝑁𝐴0.76

𝜇𝑝(4H − SiC) =4.05 × 1013 + 10𝑁𝐴

0.65

3.3 × 1011 + 𝑁𝐴0.65

𝜇𝑝(GaN) =1.7 × 1017 + 30𝑁𝐴

0.85

1.0 × 1015 + 𝑁𝐴0.85

13

■バルク正孔移動度のドーピング濃度依存性（室温）

(1) C. Bulutay, “Electron Initiated Impact Ionization in AlGaN Alloys”，Semiconductor Science and Technology, Vol. 17, pp. L59-L62, 2002.

4H-SiC

Si

GaN

NA : アクセプタドーピング濃度 (cm-3)

(1) S.J. Pearton, C.R. Abernathy and F. Ren, "Gallium Nitride Processing for Electronics, Sensors, and Spintronics", Springer Science, New York, 2006.(2) A. Akturk et al.，“Comparison of 4H-SiC Impact Ionization Models using Experiments and Self-Consistent Simulations’’， Journal of Applied Physics,

Vol. 104, pp. 0261011-3, 2008.(3) www.iue.tuwien.ac.at/phd/vitanov/node61.html.

(1) “GaN — Gallium Nitride”，www.ioffe.rssi.ru.

バルク正孔移動度のドーピング濃度依存性

バルク正孔移動度の温度依存性

0

100

200

300

400

500

600

300 350 400 450 500

Ho

le M

ob

ility

(cm

2/V

s)

Temperature (K)

𝜇𝑝(Si) = 495𝑇

300

−2.2

𝜇𝑝(4H − SiC) = 120𝑇

300

−3.4

𝜇𝑛(GaN) = 170𝑇

300

−4.0

GaN

Si

4H-SiC

14

(1) C. Jacobini et al.， “A Review of some Charge Transport Properties of Silicon”， Solid State Electronics, Vol. 20, pp. 77-89, 1977.

■バルク正孔移動度の温度依存性（低濃度領域）

4H-SiC

Si

GaN

(1) T. Kimoto and J.A. Cooper, “Fundamentals of Silicon Carbide Technology’’， pp. 29, John Wiley, New York, 2014.(2) A. Koizumi et al.，“Temperature and Doping Dependencies of Electrical Properties in Al-Doped 4H-SiC Epitaxial Layers”， Journal of Applied

Physics, Vol. 106, 013716, 2009.

(1) T.T. Mnatsakanov et al., “Carrier Mobility Model for GaN”， Solid-State Electronics, Vol. 47, pp. 111-115, 2003.

T: 絶対温度（K）バルク正孔移動度の温度依存性

電子速度の電界依存性

1E+05

1E+06

1E+07

1E+08

1E+02 1E+03 1E+04 1E+05 1E+06

Elec

tro

n V

elo

city

(cm

/s)


GaN

Si

4H-SiC

Si

GaN

4H-SiC

𝑣𝑛(Si) =9.85 × 106𝐸

1.04 × 105 + 𝐸1.3 0.77

𝑣𝑛(4H − SiC) =2.20 × 107𝐸

2.27 × 105 + 𝐸1.25 0.8

𝑣𝑛(GaN) =2.70 × 107𝐸

3.46 × 105 + 𝐸1.25 0.8

𝐸：電界( ΤV cm)

室温■電子速度の電界依存性（低ドーピング濃度、室温）

注：GaN移動度のピーク：2.7×107 cm/s at 1.5×105 V/cmGaN移動度の飽和値：1.5×105 cm/s at T=300K

15

(1) C. Canali et al., “Electron and Hole Drift Velocity Measurements in Silicon”，IEEE Transactions on Electron Devices, Vol. ED-22, pp.1045-1047, 1975.(1) I.A. Khan and J.A. Cooper, “Measurements of High-Field Transport in Silicon Carbide”，IEEE Transactions on Electron Devices, Vol. 47, pp. 269-273, 2000.(2) T. Kimoto and J.A. Cooper, “Fundamentals of Silicon Carbide Technology”，pp. 28, John Wiley, New York, 2014.(1) A.F.M. Anwar, S. Wu and R.T. Webster, “Temperature Dependent Transport Properties in GaN, Al/sub x/Ga/sub 1-xN, and In/sub x/Ga/sub 1-xN Semiconductors”，

IEEE Transactions on Electron Devices, Vol. 48, pp. 567-572, 2001.(2) M. Farahmand et al., “Monte Carlo Simulation of Electron Transport in the III-Nitride Wurtzite Phase Materials System: Binary and Ternaries”，IEEE Transactions

on Electron Devices, Vol. 48, pp. 535-542, 2001. (3) B. Benbakhti et al., “Electron Transport Properties of Gallium Nitride for Microscopic Power Device Modelling”, Journal of Physics, Vol. 193, pp. 1-4, 2009.(4) S. Chen and G. Wang, “High-Field Properties of Carrier Transport in Bulk Wurtzite GaN: A Monte Carlo Perspective”，Journal of Applied Physics, Vol. 103, pp.

023703-1- 023703-6, 2008.

4H-SiC

Si

GaN

正孔速度の電界依存性

1E+05

1E+06

1E+07

1E+02 1E+03 1E+04 1E+05 1E+06

Ho

le V

elo

city

(cm

2/V

s)


𝑣𝑝(Si) =8.91 × 106𝐸

1.41 × 105 + 𝐸1.2 0.83

𝑣𝑝(4H − SiC) =1.3 × 107𝐸

1.16 × 106 + 𝐸1.2 0.83

𝑣𝑝(GaN) =7.0 × 106𝐸

3.63 × 105 + 𝐸1.2 0.83

Si

GaN

4H-SiC

16

■正孔速度の電界依存性（低ドーピング濃度、室温）

𝐸：電界( ΤV cm)

4H-SiC

Si

GaN (1) J.C. Cao and X.L. Lei, “Non-parabolic Multi-valley Balance equation approach to Impact Ionization: Application to Wurtzite GaN”，European Physics Journal, Vol. B7, pp. 79-83, 1999.

(1) B.J. Baliga，“Fundamentals of Power Semiconductor Devices”，Chapter 6, Springer-Science, New York, 2008.

(1) B.J. Baliga，“Gallium Nitride and Silicon Carbide Power Devices”，Chapter 2, World Scientific, New Jersey, 2016.

正孔速度の電界依存性

インパクトイオン化係数の近似

1E+01

1E+02

1E+03

1E+04

1E+05

1E+05 1E+06 1E+07

Imp

act

Ion

izat

ion

Co

effi

cien

t (1

/cm

)


αn(Si)

αp(Si)

αn(4H-SiC)

αp(4H-SiC)

αp(GaN)

αn(GaN)

Baliga’spower low for Si

Fulop’spower low for Si

Baliga’spower low for 4H-SiC

Baliga’spower low for GaN

𝛼𝐹 Si = 1.8 × 10−35𝐸7

𝛼𝐵 Si = 3.507 × 10−35𝐸7

𝛼𝐵 GaN = 1.5 × 10−42𝐸7

𝛼𝐵 4H − SiC = 1.0 × 10−41𝐸7

α (cm-1), E(V/cm)

■ Fulopのインパクトイオン化係数モデル（Si）

■ Baligaのインパクトイオン化係数モデル（Si）

■ Baligaのインパクトイオン化係数モデル（4H-SiC）

■ Baligaのインパクトイオン化係数モデル（GaN）インパクトイオン化係数モデルの電界依存性

（注：Fulopのモデルではブレークダウン電圧を過剰に見積もっている）

17

ブレークダウン電圧のドーピング濃度依存性

1E+01

1E+02

1E+03

1E+04

1E+05

1E+13 1E+14 1E+15 1E+16 1E+17

Bre

akd

ow

n V

olt

age

(V)


Si

GaN

4H-SiC

𝐵𝑉𝑃𝑃 Si = 4.45 × 1013𝑁𝐷Τ−3 4

■ SiのBVPP（Baligaのインパクトイオン化係数モデル）

■ 4H-SiC のBVPP （Baligaのインパクトイオン化係数モデル）

■ GaNのBVPP （Baligaのインパクトイオン化係数モデル）

𝐵𝑉𝑃𝑃 4H − SiC = 1.67 × 1015𝑁𝐷Τ−3 4

𝐵𝑉𝑃𝑃 GaN = 2.82 × 1015𝑁𝐷Τ−3 4

BVPP: 平行平板（階段P+N接合）のブレークダウン電圧

18

BVPP (V), ND(cm-3)

ブレークダウン電圧のドーピング濃度依存性

同じBVPPでは、4H-SiCとGaNのドーピング濃度はSiのものより約2桁高い

最大空乏領域幅のドーピング濃度依存性

1E+00

1E+01

1E+02

1E+03

1E+04

1E+13 1E+14 1E+15 1E+16 1E+17

Max

imu

m D

eple

tio

n W

idth

(μ

m)


Si

GaN

4H-SiC

𝑊𝑃𝑃 Si = 2.404 × 1010𝑁𝐷Τ−7 8

■ SiのWPP（Baligaのインパクトイオン化係数モデル）

■ 4H-SiC のWPP （Baligaのインパクトイオン化係数モデル）

■ GaNのWPP （Baligaのインパクトイオン化係数モデル）

𝑊𝑃𝑃 4H − SiC = 1.34 × 1011𝑁𝐷Τ−7 8

𝑊𝑃𝑃 GaN = 1.80 × 1011𝑁𝐷Τ−7 8

WPP: 最大空乏領域幅（BV時の空乏層幅）

19

WPP (cm), ND(cm-3)

最大空乏領域幅のドーピング濃度依存性

同じWPPでは、4H-SiCとGaNのドーピング濃度はSiのものより約1桁高い

臨界電界（ブレークダウン）のドーピング濃度依存性

1E+05

1E+06

1E+07

1E+13 1E+14 1E+15 1E+16 1E+17

Cri

tica

l Ele

ctri

c Fi

eld

fo

r B

reak

do

wn

(V/c

m)


Si

GaN

4H-SiC

𝐸𝐶 Si = 3.70 × 103𝑁𝐷Τ1 8

■ SiのEC（Baligaのインパクトイオン化係数モデル）

■ 4H-SiC のEC （Baligaのインパクトイオン化係数モデル）

■ GaNのEC （Baligaのインパクトイオン化係数モデル）

𝐸𝐶 4H − SiC = 2.49 × 104𝑁𝐷Τ1 8

𝐸𝐶 GaN = 3.13 × 104𝑁𝐷Τ1 8

EC : 臨界電界（ブレークダウン時の最大電界）

20

EC (V/cm), ND(cm-3)臨界電界のドーピング濃度依存性

4H-SiCとGaNの ECはSiのものより約1桁高い

特性オン抵抗vs.ブロッキング電圧特性（Si, SiC, GaN）

21

1E-06

1E-05

1E-04

1E-03

1E-02

1E-01

1E+00

1E+01

1E+02 1E+03 1E+04 1E+05

Spec

ific

On

-Res

ista

nce

(Ω

cm2)

Breakdown Voltage (V)

𝑅𝑜𝑛.𝑠𝑝(𝑖𝑑𝑒𝑎𝑙) =4𝐵𝑉2

𝜀𝑆𝜇𝑛𝐸𝐶3

𝑅𝑜𝑛.𝑠𝑝 𝑖𝑑𝑒𝑎𝑙 (Si) =1.184 × 10−17𝐵𝑉2.5

𝜀𝑆𝜇𝑛

𝑅𝑜𝑛.𝑠𝑝 𝑖𝑑𝑒𝑎𝑙 (4H − SiC) =6.325 × 10−21𝐵𝑉2.5

𝜀𝑆𝜇𝑛

𝑅𝑜𝑛.𝑠𝑝 𝑖𝑑𝑒𝑎𝑙 (GaN) =2.249 × 10−21𝐵𝑉2.5

𝜀𝑆𝜇𝑛

𝑅𝑜𝑛.𝑠𝑝 𝑖𝑑𝑒𝑎𝑙 Ωcm2 , 𝐵𝑉 V , 𝜀𝑆( ΤF cm), 𝜇𝑛( Τcm2 Vs)

Si

GaN4H-SiC

■ Siの特性オン抵抗

■ GaNの特性オン抵抗

■ 4H-SiCの特性オン抵抗

𝜀𝑆𝜇𝑛𝐸𝐶3BaligaのFOM:

特性オン抵抗

特性オン抵抗とブレークダウン電圧の関係

4H-SiCとGaNの Ron,sp(ideal) はSiのものより約3桁低い

4H-SiCへのオーミック接触

■ N型4H-SiCへのオーミック接触(1)-(3)

■ P型4H-SiCへのオーミック接触(4), (5)

22

(a) 表面のN+領域の形成：N（窒素）、P（リン）、またはAs（砒素）の高温イオン注入(b) 高温アニール(c) 表面のN+領域へ Ni、Ti をデポジション後 950-1000℃ で数分アニール(d) コンタクトの特性抵抗：10-5 Ωcm2以下を達成

(1) S. Imai et al., “Hot-Implantation of Phosphorus Ions into 4H-SiC”，Silicon Carbide and Related Materials – 1999, Materials Science Forum, Vol. 338-342, pp. 861-864, 2000.

(2) S. Tanimoto et al., “Ohmic Contact Structure and Fabrication Process Applicable to Practical SiC Devices”，Silicon Carbide and Related Materials – 2001,Materials Science Forum, Vol. 389-393, pp.879-884, 2002.

(3) T. Marinova et al., “Nickel based Ohmic Contacts on SiC”，Material Science and Engineering, Vol. B46, pp. 223-226, 1997.

(a) 表面のP+領域の形成：Al（アルミ）高温イオン注入(b) 高温アニール(c) 表面のP+領域へ、Ti、TiC をデポジション後 800℃で数分アニール(d) コンタクトの特性抵抗：2-4×10-5 Ωcm2を達成

(4) J. Crofton et al., “Titanium and Aluminum-Titanium Ohmic Contacts to p-type SiC”，Solid State Electronics, Vol. 41, pp. 1725-1729, 1997.(5) S.K. Lee et al., “Electrical Characterization of TiC Contacts to Aluminum Implanted 4H-SiC”，Applied Physics Letters, Vol. 77，pp.1478-1480, 2000.

GaNへのオーミック接触

23

■ N型GaNへのオーミック接触(1)- (6)

(a) GaN HEMTのソース/ドレインへのオーミック接触に使用されるメタルシステム（広く使用されているシステム）⇒ Ti/Al/Ni/Au (25nm/ 150nm/50nm/100nm)スタック構造

(b) アニール（ 870℃、30秒）によりオーミック接触形成⇒ メタルが上層のAlGaNを通過してGaNに入り2DEG（２次元電子ガス）と繋がる(7)

(c) コンタクトの特性抵抗： 2×10-6 Ωcm2（横デバイスに関してのコンタクト抵抗： 0.1Ω/cm(ゲート幅)）

(1) B.T. Hughes et al.，‘’Fabrication and Characterization of AlGaN/GaN HFETs on MOVPE Layers”， Symposium Performance Electron Devices for Microwave and Optoelectronic Applications, pp. 59-64, 1999.

(2) S. Joblot et al.,“AlGaN/GaN HEMTs on(001)silicon Substrates”, Electronics Letters, Vol. 42, No. 2, 2006.(3) T.J. Anderson et al., “An AIN/Ultrathin AlGaN/GaN HEMT Structure for Enhancement-Mode Operation using Selective Etching”, IEEE Electron Device Letters,

Vol. 30,pp. 1251-1253, 2009.(4) G. Li et al., “Threshold Voltage Control in AlGaN/AlN/GaN HEMTs by Work Function Engineering”，IEEE Electron Device letters, Vol. EDL-31, pp. 954-956, 2010.(5) A.D. Koehler et al., “Atomic Layer Epitaxy AIN for Enhanced AlGaN/GaN HEMT Passivation”，IEEE Electron Device letters, Vol. EDL-34, pp. 1115-1117, 2013.(6) Y-H Wang et al., “6.5 V High Threshold Voltage AlGaN/GaN Power MIS HEMT using Mutlilayer Fluorinated Gate Stack”，IEEE Electron Device letters, Vol. EDL-36,

pp. 381-383, 2015.(7) Y. Dora et al., “Effect of Ohmic Contacts on Buffer Leakage of GaN Transistors”， IEEE Electron Device letters, Vol. EDL-27, pp.529-531, 2006.

4H-SiCとGaNへのショットキー接触

24

■ N型4H-SiCへのショットキー接触(1)-(3)

(a) 4H-SiCへのショットキー接触に使用されるメタル：Ti、Ni(b) ショットキー障壁⇒ Ti: 1.10-1.25 eV、Ni:1.30-1.60 eV

(1) A. Kestle et al., “A UHV Study of Ni/SiC Schottky Barrier and Ohmic Contact Formation”，Silicon Carbide and Related Materials -1999, Materials Science Forum, Vol. 338-342, pp. 1025-1028, 2000.

(2) K.V. Vassilevski et al., “4H-SiC Schottky Diodes with high On/Off Current Ratio”，Silicon Carbide and Related Materials -2001, Materials Science Forum,Vol. 389-393, pp. 1145-1148, 2002.

(3) R. Raghunathan, D. Alok and B.J. Baliga, “High Voltage 4H-SiC Schottky Barrier Diodes”, IEEE Electron Device letters, Vol. EDし16, pp. 226-227, 1995.

■ GaN HEMTのゲートへのショットキー接触(4)-(7)

(a) GaN HEMTのゲートへのショットキー接触に使用されるメタルシステム： Ni/Au (50nm/250nm)スタック構造(b) ショットキー障壁⇒ Ni: 0.71 eV（比較的に低い値⇒高いリーク電流を発生させる）

(4) G. Li et al., “Threshold Voltage Control in AlGaN/AlN/GaN HEMTs by Work Function Engineering”，IEEE Electron Device letters, Vol. EDL-31, pp. 954-956, 2010.(5) A.D. Koehler et al., “Atomic Layer Epitaxy AIN for Enhanced AlGaN/GaN MEMT Passivation”，IEEE Electron Device letters, Vol. EDL-34, pp. 1115-1117, 2013.(6) Y. Dora et al., “Effect of Ohmic Contacts on Buffer Leakage of GaN Transistors”， IEEE Electron Device letters, Vol. EDL-27, pp.529-531, 2006.(7) G.H. Jessen et al., “Gate Optimization of AlGaN/GaN HEMTs using WSi, Ir, Pd, and Ni Schottky Contacts”, IEEE Gallium Arsenide Integrated Circuits Symposium,

pp. 277-279, 2003.

ワイドギャップ半導体の各パワーデバイス特性

25

（１）ショットキーダイオード(4H-SiC、GaN)（２）PiNダイオード(4H-SiC)（３）パワーMOSFET(4H-SiC)（４）IGBT(4H-SiC)（５）GaN HEMT

（１）ショットキーダイオードの構造と等価回路（２）ショットキー障壁のエネルギーバンド（３）電流・電圧特性（４）順方向特性（５）逆方向特性

26

ショットキーダイオード

ショットキーダイオードの構造と等価回路

27

メタル N-ドリフト領域 N＋基板アノードカソード

RD RSUB

基板抵抗ドリフト抵抗

28

エネルギーバンド（メタルと半導体：分離）

メタル N型半導体

qΦM: メタル仕事関数qΦS: 半導体仕事関数EFM: メタルフェルミレベルEFS: 半導体フェルミレベルqχS: 電子親和力EC: 伝導帯端のエネルギーレベルEV: 価電子帯端のエネルギーレベル

qΦM

EFM

qΦS

qχS

EFS

EC

EV

真空準位真空準位

qΦM > qΦS

左図のメタル/N型半導体の場合

メタルとN型半導体接触前のエネルギーバンド

29

エネルギーバンド（メタルと半導体：接触）

0W

ショットキー障壁

空乏層𝑊0 =

2𝜀𝑠𝑉𝑏𝑖𝑞𝑁𝐷

メタル N型半導体

EFM EFS

EC

EV

qΦB

qVbi

■ショットキー障壁

■ビルトイン電位 Vbi

𝑞𝜙𝐵 = 𝑞𝜙𝑀 − 𝑞𝜒𝑆

= 𝑞𝑉𝑏𝑖 + 𝐸𝐶 − 𝐸𝐹𝑆

𝑞𝑉𝑏𝑖 = 𝑞𝜙𝑀 − 𝑞𝜙𝑆

= 𝐸𝐹𝑆 − 𝐸𝐹𝑀

メタルとN型半導体接触時のエネルギーバンド（熱平衡状態）

N型半導体の電子がメタルに移動してメタル中に負電荷N型半導体中に正電荷を発生

εS: 半導体の誘電率ND: ドナー濃度

順方向バイアス時のエネルギーバンド

30メタル（正） N型半導体（負）

(a)

(b)(c) (d)

キャリアの流れ(a) 熱電子放出（支配的）(b) トンネル電流(c)と(d)再結合電流（無視）

電子

正孔

EFM

EFS

EC

EV

qΦB

𝑞𝑉𝑏𝑖 − 𝑞𝑉𝐹

順方向電圧 VF印加（N型半導体に対しメタルに正電圧印加）

電流

𝑞𝑉𝐹

空間電荷領域

ユニポーラデバイス

電流・電圧特性（順方向）

31

𝐽 = 𝐴𝑇2𝑒− Τ𝑞𝜙𝐵 𝑘𝑇 𝑒 Τ𝑞𝑉𝐴𝑆 𝑘𝑇 − 1

■ショットキー障壁を横切る電流密度 J A: リチャードソン定数

VAS: ショットキー障壁に掛かる電圧■順方向電流密度 JF

𝐽𝐹 = 𝐴𝑇2𝑒− Τ𝑞𝜙𝐵 𝑘𝑇 𝑒 Τ𝑞𝑉𝐹𝑆 𝑘𝑇 − 1

JS: 飽和電流密度

𝐽𝑆 = 𝐴𝑇2𝑒− Τ𝑞𝜙𝐵 𝑘𝑇

𝑉𝐹𝑆𝐴𝐾 =𝑘𝑇

𝑞𝑙𝑛

𝐽𝐹𝐽𝑆

+ 𝑅𝑆𝑈𝐵 + 𝑅𝐷,𝑆𝑃 + 𝑅𝐶𝑂𝑁𝑇 𝐽𝐹

■アノードとカソード間の順方向電圧 VFSAK

VFS: ショットキー障壁に掛かる順方向バイアス VFS = VAS > 0 V

RSUB:単位面積当たりの基板抵抗（特性基板抵抗）RD,SP:単位面積当たりのドリフト抵抗（特性ドリフト抵抗）RCONT:単位面積当たりのコンタクト抵抗（特性コンタクト抵抗）

𝐴 = 110 AK−2cm−2 (Si)

𝐴 = 24 AK−2cm−2 (GaN)𝐴 = 146 AK−2cm−2 (4H − SiC)

飽和電流のショットキー障壁高さ依存性

1E-08

1E-07

1E-06

1E-05

1E-04

1E-03

1E-02

1E-01

1E+00

1E+01

1E+02

1E+03

0.5 0.6 0.7 0.8 0.9

Satu

rati

on

Cu

rren

t D

ensi

ty (

A/c

m2)

Schottky Barrier Height (eV)

飽和電流密度のショットキー障壁高さ依存性（Si）

𝐽𝑆 = 𝐴𝑇2exp −𝑞𝜙𝐵𝑘𝑇

■飽和電流密度 JS

Siデバイスの典型的な ΦB=0.7 eV→ JS≒1×10-5 A/cm2 at T=300 K

𝑇: 絶対温度

𝑞: 電子電荷の大きさ

𝑘: ボルツマン定数

𝜙𝐵: ショットキー障壁の高さ

T (K)500

450

400350

300

32

飽和電流のショットキー障壁高さ依存性

1E-20

1E-18

1E-16

1E-14

1E-12

1E-10

1E-08

1E-06

1E-04

1E-02

1E+00

0.7 0.9 1.1 1.3 1.5 1.7 1.9

Satu

rati

on

Cu

rren

t D

ensi

ty (

A/c

m2)


1E-20

1E-18

1E-16

1E-14

1E-12

1E-10

1E-08

1E-06

1E-04

1E-02

1E+00

0.7 0.9 1.1 1.3 1.5 1.7 1.9

Satu

rati

on

Cu

rren

t D

ensi

ty (

A/c

m2)


飽和電流密度のショットキー障壁高さ依存性（4H-SiC）

4H-SiCデバイスの典型的な ΦB=1.3 eV→ JS≒1×10-15 A/cm2 at T=300 K

飽和電流密度のショットキー障壁高さ依存性（GaN）

GaNデバイスの実際の ΦB=0.5～0.7 eV→ JS≒1×10-5 A/cm2 at T=300 K （Siと同程度）

T (K)

500450

400

350300

T (K)

500450

400

350300

33

理想ショットキーダイオードの順方向特性（１）

𝑉𝐹 =𝑘𝑇

𝑞ln

𝐽𝐹𝐽𝑆

+ 𝑅𝑑𝑟𝑖𝑓𝑡 + 𝑅𝑠𝑢𝑏 𝐽𝐹

■順方向電圧VFと順方向電流密度JFの関係

𝑅𝑑𝑟𝑖𝑓𝑡: ドリフト領域の単位面積当たりの抵抗（特性抵抗）

𝑅𝑠𝑢𝑏: 基板の単位面積当たりの抵抗（特性抵抗）0

1

2

3

4

5

1 10 100 1000

Forw

ard

Vo

ltag

e D

rop

(V

)

Forward Current Density (A/cm2)

𝝓𝑩 𝐒𝐢 = 𝟎. 𝟕 𝐞𝐕

BV (V)

50

100200

300

500

基板抵抗を含まない

（典型値）

BV＞100 V → ドリフト領域の抵抗大⇒動作電圧＜ 100 V

34

順方向電圧と順方向電流密度の関係（Si）

理想ショットキーダイオードの順方向特性（２）

0

1

2

3

4

5

1 10 100 1000

Forw

ard

Vo

ltag

e D

rop

(V

)


0

1

2

3

4

5

1 10 100 1000

Forw

ard

Vo

ltag

e D

rop

(V

)


𝝓𝑩 𝟒𝐇 − 𝐒𝐢𝐂 = 𝟏. 𝟔 𝐞𝐕 𝝓𝑩 𝐆𝐚𝐍 = 𝟎. 𝟕 𝐞𝐕

BV (V)

500 1000

20003000

5000BV (V)

500

10002000

30005000

（Niショットキーコンタクトの典型値）

基板抵抗を含まない

BV＞3000 V → ドリフト領域の抵抗大⇒動作電圧＜ 3000 V（中高耐圧のIGBTを使うシステムで使用）

（典型値）

BV＞5000 V → ドリフト領域の抵抗大⇒動作電圧＜ 5000 V（高耐圧のIGBTを使うシステムで使用）

35

順方向電圧と順方向電流密度の関係（4H-SiC）順方向電圧と順方向電流密度の関係（GaN）

ショットキーダイオードの順方向特性（１）基板抵抗を含む

0.0

0.2

0.4

0.6

0.8

1.0

1.2

1.4

1.6

1 10 100 1000

Forw

ard

Vo

ltag

e D

rop

(V

)


実線：基板抵抗なし破線：基板抵抗あり

𝝓𝑩 𝐒𝐢 = 𝟎. 𝟕 𝐞𝐕（典型値）

BV (V)

50

100

基板の厚み：200 μm基板の比抵抗：1 mΩcm基板の特性抵抗：2×10-5 Ωcm2

基板抵抗の影響は少ない

36

順方向電圧と順方向電流密度の関係（Si）

1.0

1.5

2.0

2.5

1 10 100 1000

Forw

ard

Vo

ltag

e D

rop

(V

)


ショットキーダイオードの順方向特性（２）基板抵抗を含む

0.0

0.2

0.4

0.6

0.8

1.0

1 10 100 1000

Forw

ard

Vo

ltag

e D

rop

(V

)


基板の厚み：350 μm基板の比抵抗：20 mΩcm基板の特性抵抗：7×10-4 Ωcm2

基板の厚み：350 μm基板の比抵抗：10 mΩcm基板の特性抵抗：3.5×10-4 Ωcm2

𝝓𝑩 𝟒𝐇 − 𝐒𝐢𝐂 = 𝟏. 𝟔 𝐞𝐕 𝝓𝑩 𝐆𝐚𝐍 = 𝟎. 𝟕 𝐞𝐕（Niショットキーコンタクトの典型値）（典型値）

BV (V)

500

1000

BV (V)

500

1000



VFが基板抵抗ありで約0.3 V上昇（at JF=400 A/cm2） VFが基板抵抗ありで約0.1 V上昇（at JF=400 A/cm2）37

順方向電圧と順方向電流密度の関係（4H-SiC）順方向電圧と順方向電流密度の関係（GaN）

ショットキーダイオードの順方向特性（３）

ショットキー障壁高さ依存性𝑉𝐹 = 𝜙𝐵 +

𝑘𝑇

𝑞ln

𝐽𝐹𝐴𝑇2

+ 𝑅𝑑𝑟𝑖𝑓𝑡 + 𝑅𝑠𝑢𝑏 𝐽𝐹

0.8

0.9

1.0

1.1

1.2

1.3

1.4

1.5

1.6

1.7

1.8

1 10 100 1000

Forw

ard

Vo

ltag

e D

rop

(V

)


0.0

0.1

0.2

0.3

0.4

0.5

0.6

0.7

0.8

0.9

1 10 100 1000

Forw

ard

Vo

ltag

e D

rop

(V

)


ΦB(eV)

1.4

1.81.7

1.6

1.5

順方向電圧と順方向電流密度の関係（4H-SiC）

ΦB(eV)

0.5

0.90.8

0.7

0.6

（基板抵抗を含まない）

BV= 1000 V BV= 1000 V

■障壁高さΦBの上昇に伴い順方向電圧VFは増大する

38

順方向電圧と順方向電流密度の関係（GaN）

順方向電圧の温度変化ショットキー障壁高さ依存性（ドリフト抵抗と基板抵抗を含まない）

0.8

0.9

1.0

1.1

1.2

1.3

1.4

1.5

1.6

300 350 400 450 500

Forw

ard

Vo

ltag

e D

rop

(V

)

Temperature (K)

0.0

0.1

0.2

0.3

0.4

0.5

0.6

0.7

300 350 400 450 500

Forw

ard

Vo

ltag

e D

rop

(V

)

Temperature (K)

JF = 100 A/cm2 JF = 100 A/cm2

■温度上昇に伴いVFは低下する■障壁高さΦBの上昇に伴いVFは増大する

ΦB(eV)

1.4

1.81.7

1.61.5

ΦB(eV)

0.5

0.90.8

0.70.6

39

順方向電圧の温度依存性（4H-SiC）順方向電圧の温度依存性（GaN）

電流・電圧特性（逆方向）

40

■逆方向の飽和（リーク）電流密度

𝐽𝑅 = −𝐽𝑆 = −𝐴𝑇2𝑒− Τ𝑞𝜙𝐵 𝑘𝑇

メタル（負） N型半導体（正）

ECEFM

xxm

鏡像力によるポテンシャルエネルギー

鏡像力の考慮あり

鏡像力の考慮なし

電界

𝑞𝜙𝐵

∆𝑞𝜙𝐵

𝑞 𝑉𝑅

𝑞𝑉𝑏𝑖 + 𝑞 𝑉𝑅

EFS空乏層

∆𝜙𝐵 =𝑞𝐸𝑚4𝜋𝜀𝑆

𝐸𝑚 =2𝑞𝑁𝐷𝜀𝑆

𝑉𝑏𝑖 + 𝑉𝑅

■障壁低下を考慮した飽和電流密度

𝐽𝑅 = −𝐴𝑇2𝑒− Τ𝑞 𝜙𝐵−∆𝜙𝐵 𝑘𝑇

障壁低下量（電位） ΔΦB

メタル/半導体界面の最大電界 Em

VR:逆バイアス電圧Vbi: ビルトイン電位

ショットキー障壁の低下

Δ𝜙𝐵 =𝑞𝐸𝑚4𝜋𝜀𝑆

𝐸𝑚 =2𝑞𝑁𝐷𝜀𝑆

𝑉𝑅 + 𝑉𝑏𝑖0.00

0.05

0.10

0.15

0.20

0.25

0 0.2 0.4 0.6 0.8 1

Sch

ott

ky B

arri

er L

ow

erin

g (e

V)

Normalized Breakdown Voltage (V)

■逆バイアス印加によるショットキー障壁の低下

Si

GaN

4H-SiC

ND = 1×1016 cm-2

4H-SiCとGaNのショットキー障壁の低下はSiの場合の約3倍

Em: メタル/半導体界面の最大電界VR:逆バイアス電圧Vbi: ビルトイン電位

41

ショットキー障壁低下と逆バイアス電圧の関係（ブレークダウン電圧で規格化）

1E-13

1E-11

1E-09

1E-07

1E-05

1E-03

1E-01

0 200 400 600 800 1000

Leak

age

Cu

rren

t D

ensi

ty (

A/c

m2)

Reverse Bias (V)

リーク電流密度（耐圧1kV）

𝐽𝑆 = 𝐴𝑇2exp −𝑞𝜙𝐵𝑘𝑇

exp𝑞Δ𝜙𝐵𝑘𝑇

exp 𝐶𝑇𝐸𝑚2

1E-12

1E-11

1E-10

1E-09

1E-08

1E-07

1E-06

1E-05

0 200 400 600 800 1000

Leak

age

Cu

rren

t D

ensi

ty (

A/c

m2)

Reverse Bias (V)

GaNショットキーダイオード4H-SiCショットキーダイオード

BV = 1000 V BV = 1000 VΦB = 1.1 eV ΦB = 1.1 eV

障壁低下なし

障壁低下あり

障壁低下とトンネル電流あり

障壁低下なし

障壁低下あり

障壁低下とトンネル電流あり

■飽和（リーク）電流密度

飽和電流成分障壁低下成分トンネル電流成分

CT: トンネル係数4H-SiC(1) ⇒ 8×10-13cm2/V2, GaN(2)⇒ 7.1×10-12cm2/V2

(1) B. J. Baliga, "Fundamentals of Power Semiconductor Devices", Springer-Science, 2008.

(2) M. Ozbek and B. J. Baliga, "Tunneling Coefficient for GaN Schottky Barrier Diodes", Solid State Electronics, Vol. 62, pp. 1-4, 2011.

42

リーク電流密度の逆バイアス電圧依存性リーク電流密度の逆バイアス電圧依存性

PiNダイオード

43

（１）PiNダイオードの構造（２）順方向電流（高レベル注入）（３）ドリフト領域内のキャリア分布（４）オン電圧（５）逆回復特性（６）オン電圧と逆回復時間(電荷)のトレードオフ

PiNダイオードの構造

44

アノード i領域（低濃度N-ドリフト領域）

N＋基板カソード

i領域の抵抗（オン時：伝導度変調）

N＋基板の抵抗

Ｐ＋

領域

順方向電流（高レベル注入）

45

高レベル注入

・注入キャリア密度≫ドーピング濃度（N型）・N-ドリフト(i)領域の電荷中性：n(x)=p(x)・N-ドリフト(i)領域の抵抗の大幅な低下（伝導度変調）・N-ドリフト(i)領域、アノードとカソード端での再結合電流

・キャリア密度は、電流密度に比例して増大する。⇒キャリア密度の増大に比例して伝導率も増大する。⇒ N-ドリフト(i)領域の電圧降下 VM は、電流密度に依存しない。

𝐽𝑇 = න−𝑑

𝑑

𝑞𝑅𝑑𝑥 = න−𝑑

𝑑

𝑞𝑛(𝑥)

𝜏𝐻𝐿𝑑𝑥 =

2𝑞𝑛𝑎𝑑

𝜏𝐻𝐿𝑛𝑎 =

𝐽𝑇𝜏𝐻𝐿2𝑞𝑑

d: N-ドリフト長の半分の長さR:再結合率na: 平均キャリア密度τHL:高レベルライフタイム

■ PiNダイオード内の電流密度 JT （アノードとカソード端の再結合無視）

■ N-ドリフト(i)領域の特性抵抗 Ri,SP

𝑅𝑖,𝑆𝑃 =2𝑑

𝑞 𝜇𝑛 + 𝜇𝑝 𝑛𝑎=

4𝑑2

𝜇𝑛 + 𝜇𝑝 𝐽𝑇𝜏𝐻𝐿

■ドリフト領域を横切る電圧 VM

𝑉𝑀 = 𝐽𝑇𝑅𝑖,𝑆𝑃 =4𝑑2

𝜇𝑛 + 𝜇𝑝 𝜏𝐻𝐿

PiNダイオードのキャリアと電位の分布

46

キャリア密度

電位

n=p

p n

低濃度N-ドリフト領域

+d

ND

P+

領域

-d

N+

領域

VP+

pn0pn

np0

VM

VN+

VON

x

x

0

)()( dpdn −=− )()( dpdn +=+

高レベル注入低レベル注入低レベル注入

高レベル注入

𝑉𝑀 =3𝜋𝑘𝑇

8𝑞𝑒 Τ𝑑 𝐿𝑎 for

𝑑

𝐿𝑎> 2

𝑉𝑀 =2𝑘𝑇

𝑞

𝑑

𝐿𝑎

2

for𝑑

𝐿𝑎≤ 2

𝑛 = 𝑝 =𝜏𝐻𝐿𝐽𝑇2𝑞𝐿𝑎

cosh Τ𝑥 𝐿𝑎sinh Τ𝑑 𝐿𝑎

−sinh Τ𝑥 𝐿𝑎2 cosh Τ𝑑 𝐿𝑎

𝐿𝑎 = 𝐷𝑎𝜏𝐻𝐿

■キャリア密度（N-ドリフト領域）

両極性拡散長

■ P+/N接合を横切る電圧

■ N+/N接合を横切る電圧

■ N-ドリフト領域を横切る電圧

𝑉𝑃+ =𝑘𝑇

𝑞ln

𝑝(−𝑑)𝑁𝐷

𝑛𝑖2

𝑉𝑁+ =𝑘𝑇

𝑞ln

𝑛(+𝑑)

𝑁𝐷

VMは d と La に依存する（電流密度に依存しない）

Da: 両極性拡散係数x

ドリフト領域内のキャリア分布

1E+15

1E+16

1E+17

1E+18

1E+19

-450 0 450

Car

rier

Co

nce

ntr

atio

n (

cm-3

)

Distance (μm)

ドリフト領域のキャリア分布（ Si 10kV PiNダイオード）

τHL(μs)

50

100

20

10

5

JF=100 A/cm2, ND=1×1012 cm-3

ドリフト長 td=908 μm

τHL(μs)蓄積電荷密度(C/cm2)

100 1E-02

50 5E-03

20 2E-03

10 1E-03

5 5E-04

■ドリフト領域内の蓄積電荷密度

（Si 10kV PiNダイオード）

■ τHLが大きいほどドリフト領域内の蓄積電荷密度は大きくなる

47

アノードカソード

ドリフト領域内のキャリア分布

1E+15

1E+16

1E+17

1E+18

-35 0 35

Car

rier

Co

nce

ntr

atio

n (

cm-3

)

Distance (μm)

ドリフト領域のキャリア分布（ 4H-SiC 10kV PiNダイオード）

τHL(μs)

2

0.5

1

0.2

JF=100 A/cm2, ND=1×1014 cm-3

ドリフト長 td=75 μm

τHL(μs)蓄積電荷密度(C/cm2)

2 2.E-04

1 1.E-04

0.5 5.E-05

0.2 2.E-05

■ドリフト領域内の蓄積電荷密度

（4H-SiC 10kV PiNダイオード）

■ 4H-SiC 10kV PiNダイオードの蓄積電荷はSi 10kV PiNダイオードのものより少ない

48

アノードカソード

10kV PiNダイオードのオン電圧

0

2

4

6

8

10

0.1 1 10

On

-Sta

te V

olt

age

Dro

p (

V)

Normalized Drift Region Width (d/La)

0

2

4

6

8

10

0.1 1 10

On

-Sta

te V

olt

age

Dro

p (

V)

Normalized Drift Region Width (d/La)

Si 10kV PiNダイオードのオン電圧

JF=100 A/cm2, ND=1×1012 cm-3

4H-SiC 10kV PiNダイオードのオン電圧

JF=100 A/cm2, ND=1×1014 cm-3

τHL(μm)

τHL(μm)

100 50

5

1020

2 1 0.50.2

■オン電圧は d/La=1 で最小になる■オン電圧は d/La＞３で急上昇する

■ d/Laの小さい値の領域で、4H-SiCデバイスのオン電圧はSiデバイスのものに対し約3倍大きい

■ 4H-SiCデバイスでは、小さなτHLでもオン電圧を低くできる（∵ 4H-SiCデバイスのドリフト領域の幅が狭い）

49

d: ドリフト領域幅の半分の長さLa: 両極性拡散長

-350

-300

-250

-200

-150

-100

-50

0

50

100

150

0 10 20 30 40 50 60 70

An

od

e C

urr

ent

Den

sity

(A

/cm

2)

Time (μs)

-8000

-6000

-4000

-2000

0

0 5 10 15 20 25

Rev

erse

Vo

ltag

e (V

)

Time (μm)

Si 10kV PiNダイオードの逆回復特性

（注）逆回復過程で再結合による電流の発生がない場合

逆回復過程の電圧波形（ Si 10kV PiNダイオード）

逆回復過程の電流波形（ Si 10kV PiNダイオード）

τHL(μm)

10050

510 20

τHL(μm)100

50

510

20

供給電圧

ランプレートa=2×107 A/cm2/s

JF=100 A/cm2, ND=1×1012 cm-3 JF=100 A/cm2, ND=1×1012 cm-3

■ τHLが小さくなるにつれて電圧は急峻に変化する


■ τHLが小さくなるにつれて、逆ピーク電流|JPR|は低下し、逆回復時間trrも低減する

50

4H-SiC 10kV PiNダイオードの逆回復特性

-8000

-6000

-4000

-2000

0

0 2 4 6 8 10

Rev

erse

Vo

ltag

e (V

)

Time (μm)

-100

-50

0

50

100

150

0 2 4 6 8 10

An

od

e C

urr

ent

Den

sity

(A

/cm

2)

Time (μm)


JF=100 A/cm2, ND=1×1014 cm-3


JF=100 A/cm2, ND=1×1014 cm-3

τHL(μm)

210.50.2τHL(μm)

210.50.2

逆回復過程の電圧波形（4H-SiC 10kV PiNダイオード）

逆回復過程の電流波形（4H-SiC 10kV PiNダイオード）

■逆電圧 VR≒-500Vで急峻に変化する（上記電圧で空乏層がドリフト領域全体に及ぶ：

パンチスルー発生）

供給電圧

■非常に短い逆回復時間 trr を持つ

→高周波動作を可能にするが、回路内の

寄生インダクタンスに大きな電圧を発生させる

51

オン電圧と逆回復時間(電荷)のトレードオフ

0

1

2

3

4

5

1 10 100

On

-Sta

te V

olt

age

Dro

p (

V)

Reverse Recovery Time trr (μs)

0

1

2

3

4

5

1E-05 1E-04 1E-03 1E-02

On

-Sta

te V

olt

age

Dro

p (

V)

Rverse Recovery Charge (C/cm2)

Si

4H-SiC

Si

4H-SiC

オン電圧と逆回復電荷（ドリフト領域の蓄積電荷）のトレードオフ

オン電圧と逆回復時間のトレードオフ

（10kV PiNダイオード）

■ 4H-SiCデバイスはSiデバイスより高周波で動作を行える 𝑓𝑀𝐴𝑋 =1

20𝑡𝑟𝑟最大動作周波数→

52

パワーMOSFET

53

（１）プレーナ型パワーMOSFET断面構造（２）特性オン抵抗とチャネル長の関係（３）特性オン抵抗と耐圧の関係（４）しきい値電圧（５）プレーナシールド型パワーMOSFET（６）トレンチゲート型パワーMOSFET

4H-SiCプレーナ型パワーMOSFETの断面図

ソースメタル

N-ドリフト

N+

P-ベース

ゲート

N＋基板

ドレイン

電流通路

LCH

s

a WJ

p

tp

td

Wp

Wp

■特性オン抵抗

𝑅𝑜𝑛,𝑠𝑝 = 𝑅𝐶𝐻 + 𝑅𝐴 + 𝑅𝐽𝐹𝐸𝑇 + 𝑅𝐷 + 𝑅𝑠𝑢𝑏

RCH

RA

RJFET

RD

Rsub

■ドリフト領域の特性抵抗

■蓄積層の特性抵抗

■チャネルの特性抵抗

■ JFET領域の特性抵抗

■ N+基板の特性抵抗

𝑅𝐴 =𝐾 𝑊𝐽 −𝑊𝑃 𝑝

𝜇𝑎𝐶𝑜𝑥 𝑉𝐺 − 𝑉𝑇𝐴

𝑅𝐶𝐻 =𝐿𝐶𝐻𝑝

𝜇𝑖𝑛𝑣𝐶𝑜𝑥 𝑉𝐺 − 𝑉𝑇

𝑅𝐽𝐹𝐸𝑇 = 𝜌𝐷𝑡𝑝𝑝

𝑊𝐽 −𝑊𝑃

𝑅𝐷 = 𝜌𝐷𝑝ln𝑝

𝑊𝐽 −𝑊𝑃+ 𝜌𝐷 𝑡𝑑 − 𝑠 −𝑊𝑃

𝑅𝑠𝑢𝑏 = 𝜌𝑠𝑢𝑏𝑡𝑠𝑢𝑏

VT: しきい値電圧VTA:蓄積領域のしきい値電圧μinv: 反転層の電子移動度μa: 蓄積層の電子移動度Cox: 単位面積当たりのゲート酸化膜容量K: JFET内の電流広がり係数ρD: ドリフト層の抵抗率ρsub: N+基板の抵抗率

𝑊𝑃 =2𝜀𝑆𝑉𝑏𝑖𝑞𝑁𝐷,𝐽𝐹𝐸𝑇

空乏層

酸化膜

■ P-ベースとN-ドリフト間の空乏層幅（ゼロバイアス）

54

tpN

最小P-ベースの厚み

0.1

1.0

10.0

1E+16 1E+17 1E+18

Min

imu

m P

-Bas

e T

hic

knes

s (μ

m)

P-Base Doping Concentration (cm-3)

55

Si

4H-SiC 𝑡𝑝𝑁 =𝜀𝑆𝐸𝐶𝑞𝑁𝐴

■ N+ソースとN-ドリフト間のリーチスルーブレークダウンを避けるための最小P-ベースの厚み tpN

P-ベースが完全空乏化した時、P-ベース/N-ドリフト接合の最大電界が臨界電界に達する場合

EC: 臨界電界NA: P-ベースのアクセプタ濃度

最小P-ベース厚の比較

■ 4H-SiCの tpNは Si のものに比べて約６倍大きい（どこのP-ベースドーピングでも成立）

⇒ 4H-SiC MOSFET に要求される最小チャネル長はSi MOSFETに関するものより大きい

⇒ 4H-SiC MOSFET でオン抵抗の増大になる（反転層移動度： 4H-SiC MOSFET ≪ Si MOSFET）

0.0

1.0

2.0

3.0

4.0

0 0.5 1 1.5 2

Spec

ific

On

-Res

ista

nce

(m

Ωcm

2)

Channel Length (μm)

特性オン抵抗とチャネル長の関係（１）

Total

Drift

Substrate

JFETChannel

Accumulation

μinv=100 cm2/Vs反転層の電子移動度

蓄積層の電子移動度 μa=200 cm2/Vs

N+基板の抵抗率 ρsub=0.02 Ωcm

N+基板の厚み tsub=200 μm

ゲート酸化膜厚 tox=100 nm

a=1μm

WJ=1μm

Nドリフト層の濃度 ND=1×1016 cm-3

P-ベース層の厚み tp=0.89 μm

ドリフト層の厚み td=20 μm

BVPP=1670 V

K=0.1

デバイス終端領域の耐圧低下を80%と見込んで1200V耐圧相当

P-ベースとNドリフト間のビルトイン電位

Vbi=3.1V

JFET幅（P-ベース間スペース）

ゲート駆動電圧 VG-VT=20V

蓄積領域ゲート駆動電圧 VG-VTA=25V

プレーナ型4H-SiC パワーMOSFETの特性オン抵抗とチャネル長の関係

耐圧

(cf. 理想の特性オン抵抗 Ron,sp(ideal)=0.855 mΩcm2 at BVPP=1670 V)

P-ベースとNドリフト間の空乏層幅（ゼロバイアス）

WP=0.579μm

JFET内の電流広がり係数

N+ポリシリコンゲート

56

μinv=100 cm2/Vs

→ドリフト抵抗成分が主（チャネル長＜2μm）

0

10

20

30

40

50

60

0 0.5 1 1.5 2

Spec

ific

On

-Res

ista

nce

(m

Ωcm

2)


0

1

2

3

4

5

6

7

8

0 0.5 1 1.5 2

Spec

ific

On

-Res

ista

nce

(m

Ωcm

2)


特性オン抵抗とチャネル長の関係（２）（チャネル移動度依存性）

μinv=25 cm2/Vs μinv=2.5 cm2/Vs

Total

Drift

Substrate

JFET

Channel

Accumulation

Total

Channel

→チャネルとドリフトの抵抗成分が同等レベル（ LCH≒1 μm）

μinv=25 cm2/Vs

→チャネル抵抗成分が主

μinv=2.5 cm2/Vs



N+ポリシリコンゲート N+ポリシリコンゲート

57

0

1

2

3

4

5

6

7

8

0.6 0.8 1 1.2 1.4 1.6 1.8 2

Spec

ific

On

-Res

ista

nce

(m

Ωcm

2)

JFET Width (μm)

特性オン抵抗とJFET幅の関係

プレーナ型4H-SiC パワーMOSFETの特性オン抵抗とJFET幅の関係

LCH=2μm

LCH=1μm

（注）「特性オン抵抗とチャネル長の関係」と同じパラメータ使用

■ JFET幅が狭くなるとJFET内の電流通路が狭くなるため特性オン抵抗は上昇する

■ JFET幅が広くなるとデバイスピッチが大きくなるため特性オン抵抗は上昇する

JFET幅WJ≒1.7 μmに特性オン抵抗の最小値がある

58

0.1

1.0

10.0

100.0

100 1000 10000

Spec

ific

On

-Res

ista

nce

(m

Ωcm

2)


特性オン抵抗と耐圧の関係

μinv=100 cm2/Vs

μinv=10 cm2/Vs

μinv=1 cm2/Vs

4H-SiC ideal

Si ideal





a=1μm

WJ=1μm

JFET領域の濃度 ND-JFET=1×1016 cm-3

P-ベース層の厚み tp=1 μm

ドリフト層の厚み td=WPP(BD時の空乏層幅）

K=0.1


Vbi=3.1V





WP=0.579μm


4H-SiC MOSFET の特性オン抵抗と耐圧の関係（反転層の電子移動度を変更）

ドリフト層の濃度 ND(耐圧に応じて変更)

チャネル長 LCH=1μm


59

■ μinv=100 cm2/Vs、BVDS>5000 Vで、4H-SiCの特性オン抵抗は理想値に近づく（ BVDS<1000 Vでは、チャネル移動度（チャネル抵抗）が特性オン抵抗を決める）

■ μinv=100 cm2/Vs、BVDS=1000 Vで、4H-SiCの特性オン抵抗は、Siの理想値に対し約100倍改善される（4H-SiCでは、 μinvを上げることが必要）

■ 4H-SiCのBVDS（>1000 V）は、Siの理想値に対し約１桁上昇する

-2

0

2

4

6

8

10

12

14

16

18

20

1E+15 1E+16 1E+17 1E+18

Thre

sho

ld V

olt

age

(V)


-2

0

2

4

6

8

10

12

14

16

18

20

1E+15 1E+16 1E+17 1E+18

Thre

sho

ld V

olt

age

(V)


しきい値電圧のP-ベースドーピング濃度依存性

tox=100 nm

■ P-ベース領域内でリーチスルーを起こさないためにはP-ベースのドーピング濃度NAを上げなければならないが、そうするとVTHが上昇する

50

■ toxを薄くしてVTHの上昇を抑えるしかしながら、薄いtoxはゲート酸化膜の信頼性の問題を引き起こす可能性がある

4H-SiC

Si 4H-SiC

Si

tox(nm)

2550

25

ゲート酸化膜厚パラメータ

60

しきい値電圧のP-ベースドーピング濃度依存性しきい値電圧のP-ベースドーピング濃度依存性（ゲート酸化膜厚パラメータ）

-2

0

2

4

6

8

1E+15 1E+16 1E+17 1E+18

Thre

sho

ld V

olt

age

(V

)


しきい値電圧の温度依存性

tox=25 nm

T(K)

500400

300

500

400300

■温度上昇に伴いVTHは低下するが、その量は少ない

61

しきい値電圧の温度依存性

4H-SiC

Si

4H-SiCプレーナシールド型パワーMOSFET断面図

62

(3) リーチスルーの問題無し

(2) 短チャネル化可能

(1) P-ベースの不純物濃度低減⇒しきい値電圧低減

ソースメタル

N-ドリフト

N+ P-ベース

ゲート

N＋基板

ドレイン

P+

P＋シールド領域

ソースメタル

N-ドリフト

N+ N-ベース

ゲート

N＋基板

ドレイン

P+

P＋シールド領域

反転モードMOSFET 蓄積モードMOSFET

JFET JFET

(1) N-ベース領域完全空乏化（P+シールド領域からの空乏層広がり）⇒ノーマリオフ動作⇒しきい値電圧低減

①横方向への空乏層広がりによりドレイン電圧による高電界からゲート酸化膜保護

① ①

0.1

1.0

10.0

100.0

100 1000 10000

Spec

ific

On

-Res

ista

nce

(m

Ωcm

2)


特性オン抵抗と耐圧の関係プレーナ・シールド型 D-MOSFET(4H-SiC)

μa(ch)=100 cm2/Vs

μinv=15 cm2/Vs

4H-SiC ideal

Si ideal


反転モード

蓄積モード





a=1μm

WJ=1μm




K=0.1


Vbi=3.29V





WP=0.594μm



チャネル長 LCH=1μm

■蓄積モードの方が反転モードのものより特性オン抵抗を低減できる

63

μa(ch): 蓄積チャネルの電子移動度

4H-SiC MOSFET の特性オン抵抗と耐圧の関係（反転層と蓄積層の電子移動度で比較）

0.0

1.0

2.0

3.0

4.0

0 0.5 1 1.5 2

Spec

ific

On

-Res

ista

nce

(m

Ωcm

2)


特性オン抵抗とチャネル長の関係

BVPP=1670 Vデバイス終端領域の耐圧低下を80%と見込んで1200V耐圧相当

特性オン抵抗とチャネル長の関係（蓄積モード）

耐圧

プレーナ・シールド型 D-MOSFET(4H-SiC)


μa(ch)=200 cm2/Vs蓄積チャネルの電子移動度





a=1μm

WJ=1.5μm

Nドリフト層の濃度 ND=1×1016 cm-3



K=0.1


Vbi=3.29V





WP=0.594μm


Total

Drift

SubstrateJFET

Channel

Accumulation

■蓄積モードのチャネル抵抗は反転モードのものと比べて低い

64

0

1

2

3

4

5

6

7

8

0.6 0.8 1 1.2 1.4 1.6 1.8 2 2.2 2.4 2.6 2.8

Spec

ific

On

-Res

ista

nce

(m

Ωcm

2)

JFET Width (μm)

特性オン抵抗とJFET幅の関係

特性オン抵抗とJFET幅の関係（蓄積モード）

プレーナ・シールド型VD-MOSFET(4H-SiC)

LCH=2μm

LCH=1μm

■本デバイス（蓄積モード）の特性オン抵抗の最小値はプレーナ型パワーMOSFET（反転モード）のものより低い

65

（注）「特性オン抵抗とチャネル長の関係」（蓄積チャネル）と同じパラメータ使用

■ JFET幅が狭くなるとJFET内の電流通路が狭くなるため特性オン抵抗は上昇する

■ JFET幅が広くなるとデバイスピッチが大きくなるため特性オン抵抗は上昇する

JFET幅WJ≒2.1 μmに特性オン抵抗の最小値がある

4H-SiCトレンチゲート型パワーMOSFETの断面図

ソースメタル

N-ドリフト

N+

P-ベースゲート

N＋基板

ドレイン

電流通路

LCH

WT

p

td

RCH

RD

Rsub

酸化膜

WM ■特性オン抵抗

𝑅𝑜𝑛,𝑠𝑝 = 𝑅𝐶𝐻 + 𝑅𝐷 + 𝑅𝑠𝑢𝑏







𝑊𝑇+ 𝜌𝐷 𝑡𝑑 −𝑊𝑀


VT: しきい値電圧μinv: 反転層の電子移動度Cox: 単位面積当たりのゲート酸化膜容量ρD: ドリフト層の抵抗率ρsub: N+基板の抵抗率

酸化膜

66

■トレンチゲート型パワーMOSFETにはJFETがない■チャネルが縦方向

特性オン抵抗とチャネル長の関係（１）


耐圧


0.0

0.2

0.4

0.6

0.8

1.0

1.2

1.4

1.6

1.8

0 0.5 1 1.5 2

Spec

ific

On

-Res

ista

nce

(m

Ωcm

2)


Total

Drift

Substrate

Channel


4H-SiCトレンチゲート型パワーMOSFET特性オン抵抗とチャネル長の関係






ドリフト層の濃度

トレンチゲート幅 WT=0.25μm

WM=0.25μm

ND=1×1016 cm-3

■ LCHの増大に伴い、チャネル抵抗のみ増大∵ LCHが変わってもセルピッチが変わらないため

■ μinv=100 cm2/Vs ⇒ ドリフト抵抗成分が主

μinv=100 cm2/Vs

67

0.0

0.5

1.0

1.5

2.0

2.5

3.0

3.5

4.0

4.5

5.0

0 0.5 1 1.5 2

Spec

ific

On

-Res

ista

nce

(m

Ωcm

2)


0.0

0.2

0.4

0.6

0.8

1.0

1.2

1.4

1.6

1.8

2.0

0 0.5 1 1.5 2

Spec

ific

On

-Res

ista

nce

(m

Ωcm

2)


特性オン抵抗とチャネル長の関係（２）（チャネル移動度依存性）

μinv=25 cm2/Vs μinv=5 cm2/VsTotal

Drift

SubstrateChannel

Total

Channel


Drift

Substrate

トレンチゲート4H-SiCパワーMOSFET特性オン抵抗とチャネル長の関係

トレンチゲート4H-SiCパワーMOSFET特性オン抵抗とチャネル長の関係

■ μinv=25 cm2/Vs ⇒ ドリフト抵抗成分が主（ LCH < 2 μm）

■ μinv=5 cm2/Vs⇒ドリフト抵抗成分≒チャネル抵抗成分（ LCH≒0.5 μm）

68

0.1

1.0

10.0

100.0

100 1000 10000

Spec

ific

On

-Res

ista

nce

(m

Ωcm

2)


特性オン抵抗と耐圧の関係蓄積層の電子移動度 μa=200 cm2/Vs




a=1μm

WJ=1.5μm




K=0.1


Vbi=3.1V





WP=0.579μm



プレーナ構造

トレンチゲート構造

μinv=25 cm2/Vs

μinv=25 cm2/Vs

4H-SiC ideal

Si ideal


チャネル長 LCH=0.5μm

トレンチゲート幅 WT=0.25μmWM=0.25μm

プレーナ構造

トレンチゲート構造

プレーナとトレンチゲート

共通■トレンチゲート構造の特性オン抵抗は

プレーナ構造のものに対し低い

（∵トレンチゲート構造ではチャネル密度が高いため）

特性オン抵抗と耐圧の関係

トレンチゲートとプレーナ構造で比較

69

4H-SiCシールド型トレンチゲートパワーMOSFET

70

●P+シールドの効果①⇒ゲート酸化膜をドレイン電圧による高電界からシールド

JFET

●P+シールドの効果②⇒高いドレイン電圧でJFETをピンチオフ⇒P-ベース領域をドレイン電圧による高電界からシールド⇒P-ベースとドリフト領域接合面は低電界のまま⇒P-ベースのリーチスルーを緩和⇒A領域のゲート酸化膜電界の低減⇒短チャネル化可能

（P+シールド領域とドリフト領域接合面に高電界発生）

■ブロッキング時

ゲート

ソースメタル

P-ベース

N-ドリフト

N+基板

ドレイン

N+ソース

P+シールド電流

A

4H-SiCシールド型トレンチゲートパワーMOSFETの断面図

ソースメタル

N-ドリフト

N+

P-ベースゲート

N＋基板

ドレイン

電流通路

LCH

WT

p

td

RCH

RD

Rsub

酸化膜

WM

酸化膜tP+

tB

P+シールドRJFET2

RJFET1

空乏層

■特性オン抵抗

𝑅𝑜𝑛,𝑠𝑝 = 𝑅𝐶𝐻 + 𝑅𝐽𝐹𝐸𝑇1 + 𝑅𝐽𝐹𝐸𝑇2 + 𝑅𝐷 + 𝑅𝑠𝑢𝑏


■ JFET1領域の特性抵抗


■ JFET2領域の特性抵抗




𝑅𝐽𝐹𝐸𝑇2 = 𝜌𝐽𝐹𝐸𝑇𝑝𝑡𝑝+ + 2𝑊𝑃

𝑊𝑀 − 𝑥𝑝+ −𝑊𝑃


𝑊𝑀 − 𝑥𝑝+ −𝑊𝑃+ 𝜌𝐷 𝑡𝑑 −𝑊𝑇 − 𝑥𝑝+ −𝑊𝑃


VT: しきい値電圧μinv: 反転層の電子移動度Cox: 単位面積当たりのゲート酸化膜容量xP+: P+シールド領域の接合深さｔB: P+シールドとP-ベースのスペースρJFET: JFET領域の抵抗率ρD: ドリフト層の抵抗率ρsub: N+基板の抵抗率

𝑊𝑃 =2𝜀𝑆𝑉𝑏𝑖𝑞𝑁𝐷,𝐽𝐹𝐸𝑇

■ JFET領域の空乏層幅（ゼロバイアス）

𝑅𝐽𝐹𝐸𝑇1 = 𝜌𝐽𝐹𝐸𝑇𝑝𝑥𝑝+ +𝑊𝑃

𝑡𝐵 − 2𝑊𝑃

71

0.0

0.2

0.4

0.6

0.8

1.0

1.2

1.4

1.6

1.8

2.0

0 0.5 1 1.5 2

Spec

ific

On

-Res

ista

nce

(m

Ωcm

2)


特性オン抵抗とチャネル長の関係


耐圧


Total

Drift

Substrate

Channel


シールド型トレンチゲート4H-SiCパワーMOSFET特性オン抵抗とチャネル長の関係

μinv=100 cm2/Vs

JFET1 & JFET2






ドリフト層の濃度

トレンチゲート幅 WT=0.25μm

WM=1μm

ND=1×1016 cm-3

P+シールドとP-ベースのスペース tB=0.8 μm

P+シールド領域の接合深さ xP+=0.2 μm

JFET領域の濃度 ND_JFET=5×1016 cm-3

■ LCHの増大に伴い、チャネル抵抗のみ増大∵ LCHが変わってもセルピッチが変わらないため

■ドリフト抵抗成分が主 (μinv=100 cm2/Vs)■ JFET抵抗成分は少ない■ P+シールドによりLCHを短くできる（ P+シールドのない場合に比べて）

72

0.0

1.0

2.0

3.0

4.0

5.0

6.0

7.0

8.0

9.0

10.0

0 0.5 1 1.5 2

Spec

ific

On

-Res

ista

nce

(m

Ωcm

2)


0.0

0.5

1.0

1.5

2.0

2.5

3.0

3.5

0 0.5 1 1.5 2

Spec

ific

On

-Res

ista

nce

(m

Ωcm

2)


特性オン抵抗とチャネル長の関係（チャネル移動度依存性）

μinv=25 cm2/Vs μinv=5 cm2/Vs

Total

Drift

Substrate

Channel

Total

Channel


Drift SubstrateJFET1 & JFET2



JFET1 & JFET2

■ μinv=25 cm2/Vs⇒ ドリフト抵抗成分が主（ LCH < 1 μm）

■ μinv=5 cm2/Vs⇒ ドリフト抵抗成分≒チャネル抵抗成分（ LCH≒0.4 μm）

4H-SiCシールド型トレンチゲートパワーMOSFET LCH≒0.4 μm4H-SiCトレンチゲートパワーMOSFET LCH≒1 μm 同等な特性オン抵抗を得る

73

IGBT

74

（１）4H-SiC IGBTの構造（２）ドリフト領域幅の最適化（耐圧vs.ドリフト領域幅）（３）オン電圧特性（４）ターンオフ特性（５）スイッチングエネルギー損失（６）最大動作周波数（７）ターンオフ過程の急峻なdV/dtを除いた特性

4H-SiC IGBT断面

ゲート

エミッタ

コレクタ

P+シールド領域

N-バッファ

N-ドリフト（ベース）

P+

P+ N+ P

酸化膜

NAB NAP+ND

NDBL NAC

JFET領域 tP+

WNBL

WN

NAB: P領域ドーピング濃度

NAP+: P+シールド領域ドーピング濃度

ND: N-ドリフト領域ドーピング濃度

NDBL: N-バッファ層ドーピング濃度

NAC: P+コレクタ領域ドーピング濃度

非対称型ｎチャネル4H-SiC IGBTの断面

４H-SiCのドーピング濃度分布⇒均一（Box Profile）

J1

J2

75

ドリフト領域幅の最適化

14

15

16

17

18

19

20

21

150 170 190 210 230 250

Op

en-B

ase

Bre

akd

ow

n V

olt

age

(kV

)

Drift Region Width (μm) ND = 2×1014 cm-3

15 kV 非対称型ｎチャネル4H-SiC IGBT耐圧のドリフト領域幅依存性

15 kV動作とした場合、マージンを 2.5 kV以上見込むとドリフト領域幅WNは195 μmとなる

■オープンベーストランジスタブレークダウン条件

𝛼𝑃𝑁𝑃 = 𝛾𝐸𝛼𝑇𝑀 = 1

NAP+= 1×1019 cm-3 NDBL= 5×1016 cm-3

WNBL= 5 μm

γE = 0.978αT = 0.913

τp0_N-Base = 1 μs

τp0_N-Buffer = 0.5 μsM = 1.12

γE: J1の注入効率

αPNP: PNPトランジスタベース接地電流利得

αT: ベース輸送ファクター（又は到達率）

M: キャリア増倍係数

76

τp0_N-Base (= τp0) : N-ドリフト領域内の正孔（少数キャリア）ライフタイムτp0_N-Buffer : N-バッファ領域内の正孔（少数キャリア）ライフタイム

（NDBLを考慮）

ブレークダウン条件

0

2

4

6

8

10

1 10 100

On

-Sta

te V

olt

age

Dro

p (

V)

High Level Lifetime (τHL) (μs)

オン電圧の高レベルライフタイム依存性

15 kV 非対称型ｎチャネル4H-SiC IGBTのオン電圧の高レベルライフタイム依存性

VON

VP+NB

VMOSFET

VB

77

𝑉𝑜𝑛 = 𝑉𝐵 + 𝑉𝑃+𝑁𝐵 + 𝑉𝑀𝑂𝑆𝐹𝐸𝑇

オン電圧 Von

VB: ドリフト領域の電圧VP+NB: P+コレクタ/N-バッファ層を横切る（J1）電圧

JC=25 A/cm2 （コレクタ電流）

ND = 2×1014 cm-3

WN=195 μm （N-ドリフト領域幅）

WNBL=5 μm （N-バッファ領域幅）

NDBL= 5×1016 cm-3

Von≒3.5 V for τHL > 10 μs Von 急上昇 for τHL < 2 μs

ターンオフ特性

78

t

t

t

vG(t)VGE

vC(t)

IC,ON

iC(t)

VCS

0.1×IC,ON

VON

tRT

tV

0

0

0ti

VRT

tRT: リーチスルー時間（ターンオフ（vG(t): VGE→0V）から空間電荷領域が

N-バッファ層に到達（リーチスルー）するまでの時間⇒ N-ベース領域の蓄積電荷を排除）

VRT: リーチスルー電圧（空間電荷領域がN-バッファ層に到達した時点のコレクタ電圧）

tV: コレクタ電圧上昇時間（コレクタ電圧がターンオフ（vG(t): VGE→0V）直前のオン電圧 VON から供給電圧 VCS に到達するまでの時間⇒ tV～tRTの間に空間電荷領域の容量を充電）

ti: コレクタ電流下降時間（コレクタ電圧が VCS に到達した時点のコレクタ電流 IC,ON が

0.1×IC,ON に下降するまでの時間⇒ N-バッファ領域の蓄積電荷が再結合により排除）

（注）ターンオフ時に空間電荷領域を通過する正孔密度はN-ドリフト領域のドーピング濃度より十分に低い

誘導負荷

0

5

10

15

20

25

30

0 5 10 15 20 25 30

Co

llect

or

Cu

rren

t D

ensi

ty (A

/cm

2)

Time (μs)

ターンオフ特性の τHL依存性

0

2

4

6

8

10

12

14

0 2 4 6 8 10

Co

llect

or

Vo

ltag

e (V

)

Time (μs)

τHL(μs)2 5 10

79

τHL(μs)2 5 10

15 kV 非対称型ｎチャネル4H-SiC IGBTのターンオフ時におけるコレクタ電圧の立上り

15 kV 非対称型ｎチャネル4H-SiC IGBTのターンオフ時におけるコレクタ電流の立下り

ND = 2×1014 cm-3

WN=195 μm （N-ドリフト領域幅）WNBL=5 μm （N-バッファ領域幅）

VCS IC,ON

τHL の上昇に伴い tV は増大する τHL の上昇に伴い ti は増大する

スイッチングエネルギー損失

0.0

0.2

0.4

0.6

0.8

1.0

1.2

1.4

3 4 5 6 7

Ener

gy L

oss

per

Cyc

le (

J/cm

2)

On-State Voltage Drop (V)

ND = 2×1014 cm-3

80

15 kV 非対称型ｎチャネル4H-SiC IGBTのターンオフ期間のエネルギー損失とオン電圧の関係

IC,ON = 25 A/cm2VCS = 12 kV

𝐸𝑂𝐹𝐹,𝑉1 =1

2𝐽𝐶,𝑂𝑁𝑉𝑅𝑇𝑡𝑅𝑇

𝐸𝑂𝐹𝐹,𝑉2 =1

2𝐽𝐶,𝑂𝑁 𝑉𝐶𝑆 − 𝑉𝑅𝑇 𝑡𝑉 − 𝑡𝑅𝑇

（１） tRT – 0 の期間（V1）のエネルギー損失

（２） tV – tRT の期間（V2）のエネルギー損失

（３） ti ～ tVの期間のエネルギー損失

𝐸𝑂𝐹𝐹,𝐼 = 𝐽𝐶,𝑂𝑁𝑉𝐶𝑆𝜏𝐵𝐿

■ターンオフ期間のエネルギー損失

𝐸𝑂𝐹𝐹 = 𝐸𝑂𝐹𝐹,𝑉1 + 𝐸𝑂𝐹𝐹,𝑉2 + 𝐸𝑂𝐹𝐹,𝐼

τBL: N-バッファ領域の低レベルライフタイム

エネルギー損失とオン電圧にはトレードオフの関係あり

最大動作周波数

0

100

200

300

400

500

600

700

800

0 5 10 15 20 25 30

Max

mu

m O

per

atin

g Fr

equ

ency

(H

z)

High-Level Lifetime (μs)

ND = 2×1014 cm-3

Duty Cycle

0.1

0.5

PD,TOTAL = 200 W/cm2

81

15 kV 非対称型ｎチャネル4H-SiC IGBTの最大動作周波数と高レベルライフタイムの関係

（全損失電力を固定した場合）

■全損失電力 PD,TOTAL

𝑃𝐷,𝑇𝑂𝑇𝐴𝐿 = 𝐷𝑃𝐷,𝑂𝑁 + 𝐸𝑂𝐹𝐹𝑓

D : 時比率

EOFF : ターンオフ期間のエネルギー損失

PD,ON : オン時の電力損失

f : 動作周波数

（１）高レベルライフタイムを低減（オン電圧は上昇）すると最大動作周波数は上昇する

（２）時比率が増大すると最大動作周波数は低下する

ターンオフ時の急峻なdV/dtを除くドリフト領域幅

170

180

190

200

210

220

230

240

250

1.0 1.5 2.0 2.5

Dri

ft R

egio

n T

hic

knes

s (μ

m)

Drift Region Doping Concentration (1014 cm-3)

4

6

8

10

12

14

16

1.5 1.7 1.9 2.1 2.3 2.5

Rea

ch-T

hro

ugh

Vo

ltag

e (k

V)

Drift Region Doping Concentration (1014 cm-3)

BV=18 kV

ND=2.39×1014 cm-3

WN=226.8 μm

82

τp0 =1 μs

ND=2.39×1014 cm-3

リーチスルーした時に供給電圧（VCS= 12kV）に達するドリフト領域の幅WNは 226.8 μm、ドーピング濃度ND は 2.39×1014 cm-3 になる

15 kV 非対称型ｎチャネル4H-SiC IGBTにおけるリーチスルー電圧 VRTとドリフト領域のドーピング濃度 NDとの関係

（左図のND とWNの関係を用いて VRTを求めた）

15 kV 非対称型ｎチャネル4H-SiC IGBTにおけるドリフト領域幅とドリフト領域のドーピング濃度との関係

（ブレークダウン電圧を 18 kVに固定した場合）

VCS

リーチスルーした時に供給電圧に達するようにする（リーチスルー後に供給電圧に達していない場合、リーチスルー後に供給電圧に達する段階でのdV/dtが大きくなる）

IC,ON =25 A/cm2τp0 =1 μs

𝑉𝑅𝑇(𝐽𝐶,𝑂𝑁) =𝑞 𝑁𝐷 + 𝑝𝑆𝐶 𝑊𝑁

2

2𝜀𝑆

急峻なdV/dtを除いたターンオフ特性

0

2

4

6

8

10

12

14

0 2 4 6 8 10

Co

llect

or

Vo

ltag

e (V

)

Time (μs)

τHL(μs)2 5 10

BV=18 kV ND=2.39×1014 cm-3 WN=226.8 μm

83

15 kV 非対称型ｎチャネル4H-SiC IGBTにおいて急峻なdV/dtを除いたターンオフ特性（コレクタ電圧）

VCS

0

5

10

15

20

25

30

0 5 10 15 20 25 30

Co

llect

or

Cu

rren

t D

ensi

ty (A

/cm

2)

Time (μs)

τHL(μs)2 5 10

15 kV 非対称型ｎチャネル4H-SiC IGBTにおいて急峻なdV/dtを除いたターンオフ特性（コレクタ電流）

IC,ON

0

100

200

300

400

500

600

700

800

0 5 10 15 20 25 30

Max

mu

m O

per

atin

g Fr

equ

ency

(H

z)

High-Level Lifetime (μs)

スイッチングエネルギー損失と最大動作周波数（急峻なdV/dt有無の比較）

0.0

0.2

0.4

0.6

0.8

1.0

1.2

1.4

1.6

3 4 5 6 7

Ener

gy L

oss

per

Cyc

le (

J/cm

2)

On-State Voltage Drop (V)

急峻なdV/dtを無くすると、ターンオフ時のエネルギー損失は増える

84

急峻なdV/dtがない場合

急峻なdV/dtがある場合

Duty Cycle0.1

0.5

PD,TOTAL = 200 W/cm2

15 kV 非対称型ｎチャネル4H-SiC IGBTのターンオフ期間のエネルギー損失とオン電圧の関係

（ターンオフ時の急峻なdV/dt有無の比較）

IC,ON = 25 A/cm2VCS = 12 kV

急峻なdV/dtがある場合

急峻なdV/dtがない場合

15 kV 非対称型ｎチャネル4H-SiC IGBTの最大動作周波数と高レベルライフタイムの関係

（全損失電力を固定した場合）

急峻なdV/dtを無くすと、最大動作周波数は低下する

GaN HEMT

85

（１）GaN HEMTの開発（２）横型GaN HEMTの基本構造（３）２次元電子ガス（2DEG）（４）デプレッションモード（ノーマリオン）（５）カスコードハイブリッドエンハンスメント（e）モード（ノーマリオフ）（６）エンハンスメント（e）モード（ノーマリオフ）（７）電流コプラス現象（８）特性オン抵抗と耐圧

GaN HEMTの開発

2004年ユーディナデバイス社（住友電工と富士通の合弁会社）→住友電工デバイス・イノベーション

HEMT(High Electron Mobility Transistor)

デプレッションモード RF HEMT SiC基板上にGaNを成長

2005年 Nitronex社

1979年三村他（富士通）

AlGaNとGaNのヘテロ構造界面に形成される高電子移動度の2次元電子ガス発表

GaAs MOSFETでHEMT構造発表

1994年 M. A. Khan, et al. （APA Optics Inc. → APA Enterprises Inc.）

デプレッションモード RF HEMT Si基板上にGaNを成長（SIGANTIC technology）

2009年 EPC(Efficient Power Conversion Corp.)社

エンハンスメントモードGaN (eGaN) FET Si基板上にGaNを成長 ⇒低コスト（Si技術）で量産可能

その後⇒パナソニック, Trasphorm, GaN Systems, RFMD, HRL, IR(→ Infineon Technologies), 他が参入

86

横型GaN HEMTの基本構造

87

ソースドレイン

ゲートパッシベーション層

AlGaN

i-GaN

バッファ層

Si (111)基板

2DEG

■バッファ層（ストレス緩和）(1) AlN層(2) AlGaN層（Alの成分量を変えたスタック層）

■ AlGaN層

(1) 厚み：10～20 nm（典型値）(2) Alの成分：25%（典型値）

■ソース/ドレイン(1) オーミック接触（Ti/Al/Ni/Au）、RTA（825℃、N2雰囲気）

■パッシベーション層

(1) SiN （PECVD）

■ゲート(1) ショットキー接触（Ni/Au）（ノーマリオン）

■素子分離(1) RIEによるGaN層のエッチング(2) N2またはArの多重エネルギーイオン注入（高抵抗層形成）

横型GaN HEMTの基本構造

２次元電子ガス（イメージ）

88

AlGaN

GaN

AlGaN層内に引っ張り歪発生

分極電荷１

分極電荷２

分極電荷１＞分極電荷２

分極電荷１：ピエゾ分極＋自発分極分極電荷２：自発分極

2DEG

２次元電子ガス（2DEG: Two-dimensional Electron Gas）

AlGaN

GaN

イオン化した表面ドナー

+Qπ(AlGaN)

-Qπ(GaN)

-Qπ(AlGaN)

+Qπ(GaN)

(1) J. P. Ibbetsson et al., “Polarization effects, surface states, and the source of electrons in AlGaN/GaN heterostructure field effect transistors,” Appl. Phys. Lett. 77, 250 (2000).

AlGaN GaN 基板

欠陥２DEG

+Qπ(AlGaN)

-Qπ(GaN)-Qπ(AlGaN)

+Qπ(GaN)+qNDD

qns

-QSCR

ドナー電荷

遮蔽電荷

欠陥による遮蔽電荷

電荷中性

𝑄𝜋 𝑛𝑒𝑡 = 𝑄𝜋 AlGaN −𝑄𝜋 GaN正味の分極電荷(AlGaN/GaN)

(2DEG)

２次元電子ガス（エネルギーバンド図）

89

AlGaNGaN

伝導帯端

価電子帯端

2DEGイオン化した表面ドナー

フェルミレベル

熱平衡状態のエネルギーバンド

qΦS

ΔEC

𝑛𝑆 =𝑄𝜋 𝑛𝑒𝑡 𝑑 − 𝜀𝑆 𝜙𝑆 − ΤΔ𝐸𝐶 𝑞

𝑞𝐷

𝑁𝐷𝐷+

εS: AlGaNの誘電率q: 電子の電荷の大きさ

■ 2DEG 電子密度（単位面積当たり） 𝑛𝑆

D

d 0

EDD

-d

EDD: 表面ドナー準位

(1) B. Jayant Baliga, “Gallium Nitride and Silicon Carbide Power Devices”, World Scientific, Massachusetts, 2017.

２次元電子ガスの電荷と移動度

90

AlGaN

GaN

電流

２次元電子ガス（2DEG）

⇒高電子密度≃1×1013 cm-2

⇒電子移動度の増大（1000 cm2/(Vs)（バルク移動度）

→ 1500～2000 cm2/(Vs)（2DEG））

2DEG （界面の狭い領域に電子の閉じ込め）

HEMT (High Electron Mobility Transistor)

HJFET (Hetero-Junction-FET)HFET (Hetero-FET)

または

0

200

400

600

800

1000

1200

1400

1600

300 350 400 450 500

Elec

tro

n M

ob

ility

(cm

2/V

s)

Temperature (K)

２次元電子ガス移動度の温度依存性

𝜇2𝐷𝐸𝐺(GaN) = 𝜇2𝐷𝐸𝐺(300K)𝑇

300

−1.8

高伝導𝜎2𝐷𝐸𝐺 = 𝑞𝑛𝑆𝜇2𝐷𝐸𝐺（2DEG コンダクタンス）

■ μ2DEGは温度上昇に伴い低下（フォノン散乱）

2DEGシート電荷密度のゲート電圧依存性

91

1E+10

1E+11

1E+12

1E+13

1E+14

-3 -2 -1 0 1 2 32DEG

Shee

tC

har

geD

ensi

ty(c

m-2

)

Gate Bias Voltage (V)

𝑛𝑆 =𝐶𝑔𝑉𝑔0

𝑞

𝑉𝑔0 +𝑘𝑇𝑞

1 − ln 𝛽𝑉𝑔0 −𝛾03

𝐶𝑔𝑉𝑔0𝑞

Τ2 3

𝑉𝑔0 +𝑘𝑇𝑞

+2𝛾03

𝐶𝑔𝑉𝑔0𝑞

Τ2 3

■ 2DEGシート電荷密度nS(1)

𝑉𝑔0 = 𝑉𝐺 − 𝑉𝑂𝐹𝐹

𝐶𝑔 =𝜀𝑆𝑑

𝛽 =𝐶𝑔

𝑘𝑇𝐷

d: AlGaNの厚みVOFF:カットオフ電圧（しきい値電圧）D: 状態密度（1×1014 cm-2V-1）γ0: 定数（4.57×10-15 Vcm4/3）k: ボルツマン定数T: 絶対温度

T=300 K

ns≒1×1013 cm-2 at VGS=0 V

2DEGシート電荷密度のゲート電圧依存性

ノーマリオン

(1) S. Khandelwal, N. Goyal and T. A. Fjeldly, “A Physics Based Analytical Model for 2DEG Charge Density in AlGaN/GaN HEMT Devices”, IEEE Transactions on Electron Devices, Vol. 58, pp. 3622-3625, 2011.

GaN HEMT特性オン抵抗のゲート電圧依存性

92

0.1

1

10

-3 -2 -1 0 1 2 3

Spec

ific

On

-Res

ista

nce

(m

Ωcm

2)

Gate Bias Voltage (V)

GaN HEMT 特性オン抵抗のゲート電圧依存性（600 V 横型GaN HEMT）

■ゲート（チャネル）領域の特性オン抵抗

𝑅𝐺,𝑆𝑃 = 𝜌2𝐷𝐸𝐺𝐿𝐺𝑝 =𝐿𝐺𝑝

𝑞𝜇2𝐷𝐸𝐺𝑛𝑆

ρ2DEG: 2DEGのシート抵抗LG: ゲート（チャネル）長p: GaN HEMTセルピッチ（チャネル方向）μ2DEG: 2DEG電子移動度

デプレッションモード GaN HEMT

93

オーミック接触


d-モードゲート

AlGaN

GaN 2DEG

ゲートに負電圧を印加⇒ゲート下 2DEG空乏化（OFF）

デプレッションモード GaN HEMT

d-モード:デプレッションモード

ショットキーゲート

メタルゲート

絶縁膜AlGaN

GaN

AlGaN

GaN



ショットキー・ゲート

絶縁ゲート

ショットキーゲート：Ni-Au or Pt

（注）デプレッションモードはノーマリオンモードとも言われる

カスコード・ハイブリッドe-モード GaN HEMT

94

カスコード・ハイブリッドe-モード GaN HEMT（カスコード接続）

エンハンスメント(e)モード Si MOSFET（スイッチ）

デプレッション(d)モードGaN HEMT（高耐圧ブロック）

ドレイン

ゲート

ソース

■ゲートに正電圧印加⇒ Si MOSFET とGaN HEMT ターンオン

■ゲート・ゼロ・バイアス⇒ Si MOSFET とGaN HEMT ターンオフ

dモードGaN HEMTのカスコード接続（Baliga Pair）

カスコード接続のスイッチング性能

95

パラメータ GaN HEMT カスコード SJ MOSFET

ターンオン時間(ns) 5.5 12.5 23.4

ターンオフ時間(ns) 17.5 33.5 125

ターンオンエネルギー損失(μJ)

8.2 5.6 45.4

ターンオフエネルギー損失(μJ)

25.7 13.7 46.9

(1) T. Hirose et ai , “Dynamic Performances of GaN-HEMT on Si in Cascode Configuration”，IEEE Applied Power Electronics Conference, pp. 174-181, 2014.

スイッチング性能の比較(1)

抵抗負荷、400 V DC供給電圧

■カスコード接続のGaN HEMTのスイッチング時のパワー損失はシリコンSJ MOSFETより十分小さい

カスコード接続の寄生インダクタンス

96

(1) A.Liu et al., "Package Parasitic Inductance Extraction and Simulation Model Development for the High-Voltage Cascode GaN HEMT", IEEE Transactions on Power Electronics, Vol. 29, pp. 1977- 1985, 2014.

LD

LG

LS

LINT1

LINT3

LINT2

GaN HEMT

Si MOSFET

カスコード接続の寄生インダクタンス(1)

( )内の値は典型値

●ループ１（Si MOSFETドライビングループ）：ゲートインダクタンスLG → Si MOSFET入力容量CIN

→ 内部パッケージインダクタンスLINT3 → ソースインダクタンスLS

●ループ２（パワーループ）：ドレインインダクタンスLD → GaN HEMT → 内部パッケージインダクタンスLINT1

→ Si MOSFET → 内部パッケージインダクタンスLINT3 → ソースインダクタンスLS

●ループ３（GaNドライビングループ）：Si MOSFET → 内部パッケージインダクタンスLINT3

→ 内部パッケージインダクタンスLINT2 → → GaN HEMT （ゲートからソース）→内部パッケージインダクタンスLINT1

■ GaNカスコード構造→ MHzレンジのスイッチング周波数を可能にする→ カスコード接続内の寄生インダクタンスによってその周波数が制限される（スイッチングの間リンギング損失を発生（パワー損失））

(0.26 nH)

(0.70 nH)(0.30 nH)

(0.20 nH)

(1.70 nH)

(3.00 nH)

→ ターンオンエネルギー損失＞ターンオフエネルギー損失（8倍大きい）（∵ターンオン期間に出力容量の電荷をGaN HEMTとSi MOSFETのチャネルを介して放電させるため）

→ Si MOSFETのパワー損失＞GaN HEMT（3倍大きい）

D

D

S

S

G

G

カスコード接続の電圧分布

97

(1) X. Huang et al., "Characterization and Enhancement of High Voltage Cascode GaN Devices", IEEE Transactions on Electron Devices, Vol. 62, pp. 270-277, 2015.(2) X. Huang et al., "Avoiding Si MOSFET Avalanche and achieving Zero-Voltage Switching for Cascode GaN Devices", IEEE Transactions on Power Electronics, Vol. 31, pp. 593-600, 2016.

CDS,Si CGS,GaN

CGD,Si

CGD,GaN CGD,GaN

CDS,GaN CDS,GaN

iL iLiLDS

G

GD

S

CDS,Si CGS,GaN

CGD,Si

DS

G

GD

S

CGD,Si

DS

G

GD

S

Si MOSFET

GaN HEMT

Si MOSFET

GaNHEMT

Si MOSFET

GaNHEMT

(a) (b) (c)

ターンオフ時のSi MOSFETのアバランシェブレークダウン(1)(2)

■ Si MOSFETターンオフ→ Si MOSFETのドレイン電圧上昇→ GaN HEMTを介してCDS,SiとCGS,GaNを充電

+

－

→ GaN HEMTのソース電圧上昇→ GaN HEMTターンオフ→ GaN HEMTが供給電圧をサポートし始める→ CDS,GaNと直列接続のCDS,Si+CGS,GaNを充電→ GaN HEMTに供給電圧が掛かる→ Si MOSFETはアバランシェブレークダウン電圧以下を保持

→ GaN HEMTが供給電圧に向けて上昇→ Si MOSFETのドレイン電圧上昇→ Si MOSFETアバランシェブレークダウン→ アバランシェブレークダウンに伴うパワー損失 PAVAL

■ Si MOSFETとGaN HEMTの容量バランスが良い場合 ■ Si MOSFETとGaN HEMTの容量バランスが悪い場合

+

－

+

－

+－ +－

𝑃𝐴𝑉𝐴𝐿 = 𝐵𝑉𝑆𝑖𝑄𝐷𝑆,𝐺𝑎𝑁𝑓

BVSi: Si MOSFETのアバランシェブレークダウン電圧QDS,GaN：CDS, GaNに蓄積された電荷f：スイッチング周波数

エンハンスメントモード GaN HEMT（基本）

98



e-モードゲート

AlGaN

GaN 2DEG

ゲート・ゼロ・バイアス⇒ゲート下2DEG空乏化

エンハンスメントモード GaN HEMT（OFF）

e-モード:エンハンスメントモード



e-モードゲート

AlGaN

GaN 2DEG

ゲートに正電圧を印加⇒ゲート下2DEG形成

エンハンスメントモード GaN HEMT（ON）

（注）エンハンスメントモードはノーマリオフとも言われる

エンハンスメントモード GaN HEMT（１）

99

リセスゲートe-モード GaN HEMT

AlGaNを薄化⇒ピエゾ電界による発生電圧低下

発生電圧＜ショットキー・ゲート・メタルのビルトイン電圧





AlGaN

GaN 2DEG

リセスゲート

F イオン注入



AlGaN

GaN 2DEG

ドレインAlGaN

GaN 2DEG

ソース

イオン注入ゲートe-モード GaN HEMT

Fイオン注入⇒ AlGaN中に負電荷トラップ

（ゲート下2DEG空乏化）

（エンハンスメント・モード）

エンハンスメントモード GaN HEMT（２）

100


pGaN

AlGaN

GaN 2DEG

メタル

pGaNゲートe-モード GaN HEMT

■ AlGaN上positively-charged (p-type) GaN層形成

正電荷によるビルトイン電圧＞ピエゾ効果による電圧



（エンハンスメントモード）

リセスゲートAlGaN/GaN HEMT

101



AlGaN

i-GaN

バッファ層

Si 基板

2DEGリセスAlGaN厚：tRA

(1) W.Saito et al., "Recessed-Gate Structure approach toward Normally-Off High-Voltage AlGaN/GaN HEMT for Power Electronics Applications", IEEE Transactions on Electron Devices Vol. 53, pp. 356-362, 2006.

𝑉𝑇𝐻 =𝑞𝑛𝑆 𝑡𝐶𝑅 − 𝑡𝑅𝐴

𝜀𝑆

𝑉𝑇𝐻 = 1.51 − 0.184𝑡𝑅𝐴

■リセスゲートAlGaN/GaN HEMTのしきい値電圧 VTH(1)

Al0.25Ga0.75Nの場合

EDD: 1.65 eV, ΔEC: 0.37 eV

𝑛𝑆𝑅 = 𝑛𝑆 1 −𝑡𝐶𝑅𝑡𝑅𝐴

𝑡𝐶𝑅 =𝜀𝑆 𝐸𝐷𝐷 − Δ𝐸𝐶

𝑞𝑛𝑆

𝑛𝑆𝑅 = 𝑛𝑆 −𝜀𝑆 𝐸𝐷𝐷 − Δ𝐸𝐶

𝑞𝑡𝑅𝐴

■リセスゲート下のシート電荷密度 nSR

■しきい値電圧 VTH

リセスゲートAlGaN/GaN HEMTの断面

（ノーマリオフ構造）

VTH (V), tRA (nm)

リセスゲートAlGaN/GaN HEMTのシート電荷密度としきい値電圧

102

0E+00

1E+12

2E+12

3E+12

4E+12

5E+12

6E+12

7E+12

8E+12

0 5 10 15 20 25 302DEG

Shee

tC

har

geD

ensi

ty(c

m-2

)

Recessed AlGaN Thickness (nm)

リセスゲートAlGaN/GaN HEMTのシート電荷密度

-5

-4

-3

-2

-1

0

1

2

0 5 10 15 20 25 30

Thre

sho

ld V

olt

age

(V)

Recessed AlGaN Thickness (nm)

リセスゲートAlGaN/GaN HEMTのしきい値電圧

■ tRA = 7.36 nmで nSRがゼロになる

nS = 1×1013 cm-3 nS = 1×1013 cm-3

■ tRA = tCRで VTH = 0 Vになる■ VTHはｔRAにセンシティブである

リセスゲートAlGaN/GaN MIS-HEMT

103

(1) M.Kuraguchi et al., “Normally-off GaN-MISFET with Wellcontrolled Threshold Voltage”, Physica Status Solidi, Vol. 204, pp. 2010-2013, 2007.(2) M.Kanamura et al., "Enhancement-Mode GaN MIS-HEMTs with n-GaN/i-AIN/n-GaN Triple Cap Layer and High-k Gate Dielectrics", IEEE Electron Device Letters, Vol. 31, pp. 189-191, 2010.


ソースドレインゲート

AlGaN-1

i-GaN-1

バッファ層

Si 基板

2DEG

GaN-2AlGaN-2

SiNx ■リセスMISゲート構造（1）

■リセスMISゲート構造（2）

●ゲート絶縁膜：SiNx●AlGaN-1: 5 nm（15%Al成分）、AlGaN-2: 10 nm（25%Al成分）

→ ゲート下の2DEGを空乏化→ しきい値電圧：0.6～1.0 V （GaN-2層厚15～2 nm）、耐圧： 640 V at VGS = 0 V、特性オン抵抗： 3.8 mΩcm2 at VGS = 5 V

●ゲート絶縁膜：Al2O3（20 nm）●i-GaN: 1 μm, n-Al0.2Ga0.8N: 20 nm（ND = 2×1018 cm-3）●Triple cap層（n-GaN: 2 nm（ND = 2×1018 cm-3）, i-AlN: 2 nm,

n-GaN: 2 nm（ND = 2×1018 cm-3））（i-AiNと下層のn-GaNがピエゾ効果を高めて2DEG密度を上げる）

→ ゲート下の2DEGを空乏化→ しきい値電圧：-5.8 V → 3 V、最大ドレイン電流： 800 mA/mm at VGS = 10 V

フッ素イオン処理構造

104

(1) Y. Cai et al., "High-Performance Enhancement-Mode AlGaN/GaN HEMTs using Fluoride-based Plasma Treatment", IEEE Electron Device Letters, Vol. 26, pp. 435-437, 2005. (2) Z. Tang et al., "600-V Normally-Off SiNx/AlGaN/GaN MIS-HEMT with Large gate Swing and Low Current collapse", IEEE Electron Device Letters, Vol. 34, pp. 1373-1376, 2013.

●ゲート領域へCF4プラズマ処理（RIE: RFプラズマパワー150 W, 150 s）●上記プラズマ処理のダメージ除去：RTA処理（400℃, 10min.）

→ ゲート下の2DEGを空乏化→ しきい値電圧を負（-4V）からゼロ以上（0.9V）にシフト

●ゲートリーク電流を抑制するためにシリコン窒化膜（SiNｘ： 17 nm）をゲート絶縁膜として追加●ゲート領域へCF4プラズマ処理（RFプラズマパワー200 W, 250 s）

→ ゲート下の2DEGを空乏化→ しきい値電圧: 3.6 V, 特性オン抵抗： 2.1 mΩcm2, 耐圧： 604 V, ドレインリーク電流： 1 μA/mm at VGS = 0 V（基板GND）



AlGaN

i-GaN

バッファ層

Si 基板

2DEGフッ素イオン（負）

SiNx

■ AlGaN層内（ゲート下）に負電荷のフッ素イオンを導入（1）

■ AlGaN層内（ゲート下）に負電荷のフッ素イオンを導入（2）


（AlGaN/GaN HEMT）

（SiNx/AlGaN/GaN MIS-HEMT）

P-GaNゲート構造

105

(1) Y. Uemoto et al., “Gate Injection Transistor (GIT) - A Normally Off AlGaN/GaN Power Transistor using Conductivity Modulation", IEEE Transactions on Electron Devices, Vol. 54, pp. 3393-3399, 2007.



エネルギー（e

V）

0

1

4

3

2

EF-1

-4

-3

-2EV

ECp-AlGaN

i-GaN

i-AlGaN

p-AlGaN i-GaN

i-AlGaN

メタル

p型ゲートGaN HEMTのエネルギーバンド図(1)

ソースドレインP-ゲートパッシベーション層

AlGaN

i-GaN

バッファ層

Si 基板

2DEG

p型ゲートを持つGaN HEMT構造

P型ゲートGaN HEMTの動作と特性

106

■ p-AlGaNゲート GaN トランジスタの動作メカニズム(1)

→ i-AlGaN層上で電子のエネルギーを上げる→ i-AlGaN/i-GaN界面の2DEGの形成を妨げる（ノーマリオフ状態の形成）

→ ゲートに正電圧VGS印加① VF > VGS > VTH（VF: 順方向pn接合ビルトイン電圧）従来の横型GaN HEMT動作（FET動作）

② VGS > VF （or VGS > 3 V）・ゲート下のi-GaN層へゲートから正孔の注入・この正孔がソースからの電子を引きつける（∵電荷中性）・この電子がドレインへの電流に寄与（∵2DEGの高移動度）・正孔はゲート領域に留まる（∵正孔移動度は電子移動度の約 1/100）

■特性(1)

→ しきい値電圧：1 V→ 耐圧：800 V、特性オン抵抗： 2.6 mΩcm2

→ 最大ドレイン電流：200 mA at VGS = 5 V→ 電流利得（ゲートからの電流注入モード時）：

100～1000→ ターンオフ時間：100 ns

(1) Y. Uemoto et al., “Gate Injection Transistor (GIT) - A Normally Off AlGaN/GaN Power Transistor using Conductivity Modulation", IEEE Transactions on Electron Devices, Vol. 54, pp. 3393-3399, 2007.

(2) H.Li et al., "Evaluation of 600 V GaN Based Gate Injection Transistors for High Temperature and High Efficiency Applications", IEEE Workshop on Wide bandgap Power Devices and Applications, Paper T5.8067, pp. 85-91, 2015.

■ 150℃までの温度特性(2)

→ しきい値電圧： 5%低下→ オン抵抗： 50%低下→ ターンオンとターンオフ時間：変化なし

電流コラプス現象

107

VDS

VGS

ドレイン

分極電荷

ゲートソース

AlGaN

GaN

空乏領域

2DEG

イオン化した表面ドナー

中性化した表面ドナー

■電流コラプス現象(1)

⇒スイッチング期間にピンチオフ以上の正の高ドレイン電圧印加によりドレイン電流が低下する現象

理由⇒表面のパッシベーション膜が適切でない場合、ゲート電極からの漏れ電子が表面のイオン化したドナーに捕獲されドナーは中性化する。⇒空乏層が伸びて2DEGの空乏化が始まりドレイン電流が低下する。

電流コラプス現象は、SiN膜による表面パッシベーションにより大幅に低減される。(1) N.-Q. Zhang, B. Moran, S.P. DenBaars, U.K. Mishra, X.W. Wang, and T.P. Ma,

“Effects of surface traps on breakdown voltage and switching speed of GaN power switching HEMTs”, IEDM Technical Digest, pp.589-592, 2001.

ダイナミックオン抵抗

108

現象→スイッチング時の高ドレインバイアス後にオン抵抗が増大する。

■ダイナミックオン抵抗(1),(2)

原因→高ドレインバイアス時にGaNデバイス内に発生したホットエレクトロンが、ゲートとドレイン間のパッシベーション膜内にトラップされることに起因する。トラップされた負電荷がゲート電極近傍の２次元電子ガスを低減させ、オン抵抗を増大させる。

対策→ゲート電極周りの電界を弱める・ゲートフィールドプレートとソースフィールドプレートの使用・フィールドプレートとして伝導性のあるSi基板の使用

(1) B. Lu et al., “Extraction of Dynamic On-Resistance in GaN Transistors’’， IEEE Compound Semiconductor Integrated Circuits Symposium, pp. 1-4, 2011.(2) D. Jin and J.A. del Alamo, “Mechanisms responsible for Dynamic On-Resistance in GaN High-Voltage HEMTs”， IEEE International Symposium on Power Semiconductor Devices and ICs, pp. 333-336, 2012.

横型GaN HEMTの理想特性オン抵抗と耐圧（１）

109

ソースドレインゲート

n-GaN

n-AlGaN

GaN

バッファ層

Si Sub.

2DEGRD

電界

Em

LD0x

理想形状

ドリフト領域のみの抵抗を考慮

𝐿𝐷 HEMT =𝐵𝑉

𝐸𝐶,𝐿at 𝐸𝐶,𝐿 = 𝐸𝑚

■ドリフト長LDとBVの関係

𝑅𝑜𝑛 HEMT =𝐿𝐷

𝑞𝜇𝑄𝑆𝑍

■ドリフト領域のオン抵抗

■特性オン抵抗（ドリフト領域）

𝑅𝑜𝑛,𝑠𝑝 HEMT =𝐿𝐷2

𝑞𝜇𝑄𝑆=

𝐵𝑉2

𝑞𝜇𝑄𝑆𝐸𝐶,𝐿2

𝐵𝐹𝑂𝑀 𝐻𝐸𝑀𝑇 = 𝑞𝜇𝑄𝑆𝐸𝐶,𝐿2

𝐸𝐶,𝐿：臨界電界

μ: 2DEG内の自由キャリアの移動度QS: シートキャリア密度Z: 断面に垂直方向のデバイス幅

■横型HEMTに関するBaligaのFOM

横型GaN HEMTの理想特性オン抵抗と耐圧（２）

110

𝐸𝐶,𝐿 =6.667 × 1041

𝐵𝑉

Τ1 6

■横型HEMTの臨界電界

𝐿𝐷 HEMT = 1.07 × 10−7𝐵𝑉 Τ7 6

𝑅𝑜𝑛,𝑠𝑝 HEMT =7.154 × 104𝐵𝑉 Τ7 3

𝜇𝑄𝑆

■ LDとBVの関係

■横型HEMTの特性オン抵抗

EC,L(V/cm), BV(V), LD(cm), Ron,sp(Ωcm2), μ(cm2/Vs), QS(cm-2), RS,2D(Ω/□)

𝑅𝑜𝑛,𝑠𝑝 HEMT = 1.145 × 10−14𝑅𝑆,2𝐷𝐵𝑉Τ7 3

1E-06

1E-05

1E-04

1E-03

1E-02

1E-01

1E+00

1E+01

1E+02 1E+03 1E+04 1E+05

Spec

ific

On

-Res

ista

nce

(Ω

cm2)


Si

GaNHEMT

100

200300

400

500RS,2D(Ω/□)

RS,2D: 2DEGのシート抵抗

横型HEMTの理想特性オン抵抗のRS,2D依存性（ドリフト領域のみ考慮）

QS = 1.5×1013 cm-2, μ = 1389 cm2/Vs→ RS,2D = 300 Ω/□

0𝐿𝐷 𝛼𝐵(GaN)𝑑𝑥 =1から導出

各デバイスで理想特性オン抵抗の比較

111

1E-08

1E-07

1E-06

1E-05

1E-04

1E-03

1E-02

1E-01

1E+00

10 100 1000

Spec

ific

On

-Re

sist

ance

(Ω

cm2)


Si 1D

GaN HEMT

Si SJ

GaN 1D

4H-SiC 1D

理想特性オン抵抗の比較（ドリフト領域のみ考慮）

■４H-SiCやGaNデバイスの理想特性オン抵抗はSiデバイスのものより十分に低い

■しかしながら、デバイス全体の特性オン抵抗を考慮した場合、BVDS < 100 V では、Siデバイスの性能が良い

■ 500 V < BVDS < 1000 Vでは、４H-SiCやGaNデバイスの理想特性オン抵抗はSiデバイスのものに対して約2桁低い

参考文献

112

(1) B. Jayant Baliga, “Fundamentals of Power Semiconductor Devices”, Springer, New York, 2008.(2) B. Jayant Baliga, “Gallium Nitride and Silicon Carbide Power Devices”, World Scientific, Massachusetts, 2017.(3) B. Jayant Baliga, “Advanced Power MOSFET Concept”, Springer, New York, 2010.(4) B. Jayant Baliga, “Advanced Power Rectifier Concept”, Springer, New York, 2010.(5) A. Lidow, J. Strydom, M. de Rooij, and D. Reusch, “Gan Transistors for Efficient Power Conversion Second Edition”,

Johan Wiley & Sons, West Sussex UK, 2015.(6) 山本秀和、「ワイドギャップ半導体パワーデバイス」、コロナ社、2015.(7) 大橋弘通、葛原正明（編著）、「パワーデバイス」、丸善出版、2011.

ワイドギャップ半導体 パワーデバイスの基本特性drift region doping concentration...

Documents

ワイドギャップ半導体パワーデバイスの基本特性drift region doping concentration...