シノプシスとメンターグラフィックスにおける …...eda technofair 2000 reuse...
TRANSCRIPT
![Page 1: シノプシスとメンターグラフィックスにおける …...EDA TechnoFair 2000 Reuse に対する第一ステップ (MORE) IP コアに対するreusability の評価ツール](https://reader033.vdocuments.net/reader033/viewer/2022041921/5e6c2d88bff752472c4d1ba5/html5/thumbnails/1.jpg)
EDA TechnoFair 2000
シノプシスとメンターグラフィックスにおけるDesign Reuseの取り組み
- SoC設計の成功を導くOpenMore / Reuse Methodology Manual 2
メンター・グラフィックス・ジャパン株式会社IP & コンサルティング技術部
IP技術サポート担当
枝 均
日本シノプシス株式会社技術本部
SVPグループ
グループマネージャ
岡野 郁美
![Page 2: シノプシスとメンターグラフィックスにおける …...EDA TechnoFair 2000 Reuse に対する第一ステップ (MORE) IP コアに対するreusability の評価ツール](https://reader033.vdocuments.net/reader033/viewer/2022041921/5e6c2d88bff752472c4d1ba5/html5/thumbnails/2.jpg)
EDA TechnoFair 2000
Agenda
§ Synopsys とMentor Graphics のIP Reuseに対するパートナーシップのあゆみ– MORE から OpenMOREへ
§ OpenMOREの紹介§ Synopsys での OpenMORE に対する活動
§ Mentor Graphics での OpenMORE に対する活動
§ OpenMORE Assessment Program§ RMM2 Guideline Example§ Check Listの使用時のPoint§ OpenMOREを取り巻く技術
§ What’s Next ?
![Page 3: シノプシスとメンターグラフィックスにおける …...EDA TechnoFair 2000 Reuse に対する第一ステップ (MORE) IP コアに対するreusability の評価ツール](https://reader033.vdocuments.net/reader033/viewer/2022041921/5e6c2d88bff752472c4d1ba5/html5/thumbnails/3.jpg)
EDA TechnoFair 2000
3年に渡るDesign Reuse パートナーシップ
§ DAC 1997 Anaheim• Design Reuse パートナーシップの発表
§ DAC 1998 San Francisco• Reuse Methodology Manual の出版 (RMM)
§ DAC 1999 New Orleans• Reuse Methodology Manual 第2版出版
• OpenMORE の発表
§ IP99 Edinburgh• OpenMORE assessment program リリース
• www.openmore.comでのアクセス
![Page 4: シノプシスとメンターグラフィックスにおける …...EDA TechnoFair 2000 Reuse に対する第一ステップ (MORE) IP コアに対するreusability の評価ツール](https://reader033.vdocuments.net/reader033/viewer/2022041921/5e6c2d88bff752472c4d1ba5/html5/thumbnails/4.jpg)
EDA TechnoFair 2000
Reuse に対する第一ステップ (MORE)
§ IP コアに対するreusability の評価ツール– Synopsys Web site上で提供, December 1998– 1,000 を越えるユーザーからのアクセス
§ MORE を基準とした評価– 10 ページの評価シート
– RMMからの130 のルール及びガイドライン
(1/3 conditional)
![Page 5: シノプシスとメンターグラフィックスにおける …...EDA TechnoFair 2000 Reuse に対する第一ステップ (MORE) IP コアに対するreusability の評価ツール](https://reader033.vdocuments.net/reader033/viewer/2022041921/5e6c2d88bff752472c4d1ba5/html5/thumbnails/5.jpg)
EDA TechnoFair 2000
OpenMORE™評価プログラム
§ 新しい Mentor/Synopsys によるOpen Measure ofReuse Excellence 評価プログラム (OpenMORE)
§ Mentor Graphics と Synopsys の協力関係
– オリジナルのSynopsys MORE 評価プログラムを拡張
§ SoC に必要とされる IP 再利用性に注目
§ SoC設計のためのIPの再利用性を評価する手段の提供
![Page 6: シノプシスとメンターグラフィックスにおける …...EDA TechnoFair 2000 Reuse に対する第一ステップ (MORE) IP コアに対するreusability の評価ツール](https://reader033.vdocuments.net/reader033/viewer/2022041921/5e6c2d88bff752472c4d1ba5/html5/thumbnails/6.jpg)
EDA TechnoFair 2000
OpenMORE ...
§ ソフト及びハードIPの設計・検証のための
新しい評価項目を追加
- Reuse Methodology Manual 第2版より
§ VSIA からの主な項目を取り入れ
§ industry group からのサポート- VSIA,VCX, RAPID , Design & Reuse
§ 以下のサイトによりアクセス可能
www.openmore.com
![Page 7: シノプシスとメンターグラフィックスにおける …...EDA TechnoFair 2000 Reuse に対する第一ステップ (MORE) IP コアに対するreusability の評価ツール](https://reader033.vdocuments.net/reader033/viewer/2022041921/5e6c2d88bff752472c4d1ba5/html5/thumbnails/7.jpg)
EDA TechnoFair 2000
www.openmore.com
![Page 8: シノプシスとメンターグラフィックスにおける …...EDA TechnoFair 2000 Reuse に対する第一ステップ (MORE) IP コアに対するreusability の評価ツール](https://reader033.vdocuments.net/reader033/viewer/2022041921/5e6c2d88bff752472c4d1ba5/html5/thumbnails/8.jpg)
EDA TechnoFair 2000
MOREを拡張したOpenMORE
§ OpenMORE(Hard IP)• 90 guidelines
– System level design issues– RTL coding guidelines– Developing hard macros– Verifying hard macros– System-level verification– RMM deliverables– VISA deliverables, document 2.0
§ OpenMORE(Soft IP)– Design Guidelines
– 123 guidelines– Verification Guidelines
– 21 guidelinesnew guidelines for:
– Prototyping– Formal verification– Gate level simulation– specialized hardware for
System Verification– Deliverable Guidelines
– 13 guidelines
![Page 9: シノプシスとメンターグラフィックスにおける …...EDA TechnoFair 2000 Reuse に対する第一ステップ (MORE) IP コアに対するreusability の評価ツール](https://reader033.vdocuments.net/reader033/viewer/2022041921/5e6c2d88bff752472c4d1ba5/html5/thumbnails/9.jpg)
EDA TechnoFair 2000
IP User と IP Supplier へのOpenMOREの利点
§ IP supplierは市場にリリースする前の評価として使用可能
§ IP supplierはOpenMOREの結果を競合との差別化として利用できる
§ IP customers はIPを選択する際の手段の一つとして利用できる
![Page 10: シノプシスとメンターグラフィックスにおける …...EDA TechnoFair 2000 Reuse に対する第一ステップ (MORE) IP コアに対するreusability の評価ツール](https://reader033.vdocuments.net/reader033/viewer/2022041921/5e6c2d88bff752472c4d1ba5/html5/thumbnails/10.jpg)
EDA TechnoFair 2000
How Synopsys UsesOpenMORE
![Page 11: シノプシスとメンターグラフィックスにおける …...EDA TechnoFair 2000 Reuse に対する第一ステップ (MORE) IP コアに対するreusability の評価ツール](https://reader033.vdocuments.net/reader033/viewer/2022041921/5e6c2d88bff752472c4d1ba5/html5/thumbnails/11.jpg)
EDA TechnoFair 2000
How Synopsys uses OpenMORE
IP Catalyst
SNPS/MENTパートナーシップ
設計環境コンサルティングデザインコンサルティング
OpenMORE
![Page 12: シノプシスとメンターグラフィックスにおける …...EDA TechnoFair 2000 Reuse に対する第一ステップ (MORE) IP コアに対するreusability の評価ツール](https://reader033.vdocuments.net/reader033/viewer/2022041921/5e6c2d88bff752472c4d1ba5/html5/thumbnails/12.jpg)
EDA TechnoFair 2000
OpenMORE ーIP Userが市販のIPを選択する際の手段の一つ
再利用性はIP integration のスピードと事前の見積もりに対する最も重要な要素の一つ
Developmentenvironment
Business terms
Reusability
Functionality
Performance
Area
Silicon technology
Technical support
IP PurchaseDecision
…and more
![Page 13: シノプシスとメンターグラフィックスにおける …...EDA TechnoFair 2000 Reuse に対する第一ステップ (MORE) IP コアに対するreusability の評価ツール](https://reader033.vdocuments.net/reader033/viewer/2022041921/5e6c2d88bff752472c4d1ba5/html5/thumbnails/13.jpg)
EDA TechnoFair 2000
Synopsys IP Catalyst CatalogからReuse-Ready IPを検索
§ Reuseに対して評価された市販のIPをSynopsys IP Catalyst Catalogへ記載
§ OpenMORE と MORE-rated IP を 20+ IP ベンダーから検索可能
www.synopsys.com/ipcatalyst
![Page 14: シノプシスとメンターグラフィックスにおける …...EDA TechnoFair 2000 Reuse に対する第一ステップ (MORE) IP コアに対するreusability の評価ツール](https://reader033.vdocuments.net/reader033/viewer/2022041921/5e6c2d88bff752472c4d1ba5/html5/thumbnails/14.jpg)
EDA TechnoFair 2000
New IP Catalyst Catalog
Ratings from 1 to 4 Stars Extended search capabilities Synchronicity based 80 OpenMORE and MORE-rated IP Cores 20+ companies publishing
New Synopsys IP Catalyst Catalog
![Page 15: シノプシスとメンターグラフィックスにおける …...EDA TechnoFair 2000 Reuse に対する第一ステップ (MORE) IP コアに対するreusability の評価ツール](https://reader033.vdocuments.net/reader033/viewer/2022041921/5e6c2d88bff752472c4d1ba5/html5/thumbnails/15.jpg)
EDA TechnoFair 2000
OpenMORE スコアから 発表されるOpenMORE Rating
Standards-based IP
Catalog
CommIP
uP IP
OtherIP
OpenMOREassessment
program
IP Vendorcompletes IPself-assessment
Synopsys IP Catalystreviewsassessment
2.
SynopsysassignsOpenMORERating
3.
IP Vendorconfidential
Score
4. IP Vendoragrees to publishOpenMORERating
1.
![Page 16: シノプシスとメンターグラフィックスにおける …...EDA TechnoFair 2000 Reuse に対する第一ステップ (MORE) IP コアに対するreusability の評価ツール](https://reader033.vdocuments.net/reader033/viewer/2022041921/5e6c2d88bff752472c4d1ba5/html5/thumbnails/16.jpg)
EDA TechnoFair 2000
How Mentor GraphicsUses OpenMORE
![Page 17: シノプシスとメンターグラフィックスにおける …...EDA TechnoFair 2000 Reuse に対する第一ステップ (MORE) IP コアに対するreusability の評価ツール](https://reader033.vdocuments.net/reader033/viewer/2022041921/5e6c2d88bff752472c4d1ba5/html5/thumbnails/17.jpg)
EDA TechnoFair 2000
o How Mentor Graphics uses OpenMORE
設計コンサルティング
IP IP
module top (clk,input clk;input rstn; :reg [3:0] dataout; :
デザイン サービス
(Intellectual Property)
OpenMOREOpenMORE
Inventra IP DataBook
![Page 18: シノプシスとメンターグラフィックスにおける …...EDA TechnoFair 2000 Reuse に対する第一ステップ (MORE) IP コアに対するreusability の評価ツール](https://reader033.vdocuments.net/reader033/viewer/2022041921/5e6c2d88bff752472c4d1ba5/html5/thumbnails/18.jpg)
EDA TechnoFair 2000
OpenMORE Assessment ProgramRMM2 Guideline ExampleCheck List 使用時のPoint
OpenMOREを取り巻く技術What’s Next?
Uses OpenMORE...
![Page 19: シノプシスとメンターグラフィックスにおける …...EDA TechnoFair 2000 Reuse に対する第一ステップ (MORE) IP コアに対するreusability の評価ツール](https://reader033.vdocuments.net/reader033/viewer/2022041921/5e6c2d88bff752472c4d1ba5/html5/thumbnails/19.jpg)
EDA TechnoFair 2000
l System-level Design Issue
l RTL Coding Guideline
l Macro Synthesis Guidelines
l …
RMM2 OpenMORE
Assessment Program
![Page 20: シノプシスとメンターグラフィックスにおける …...EDA TechnoFair 2000 Reuse に対する第一ステップ (MORE) IP コアに対するreusability の評価ツール](https://reader033.vdocuments.net/reader033/viewer/2022041921/5e6c2d88bff752472c4d1ba5/html5/thumbnails/20.jpg)
EDA TechnoFair 2000
OpenMORE アセスメント プログラム
n Soft IP アセスメント
n Hard IP アセスメント
Soft IP AssessmentSoft IP Assessment
Hard IP AssessmentHard IP Assessment
2種類の測定ガイドがある。
2種類の測定ガイドがある。
![Page 21: シノプシスとメンターグラフィックスにおける …...EDA TechnoFair 2000 Reuse に対する第一ステップ (MORE) IP コアに対するreusability の評価ツール](https://reader033.vdocuments.net/reader033/viewer/2022041921/5e6c2d88bff752472c4d1ba5/html5/thumbnails/21.jpg)
EDA TechnoFair 2000
n マクロデザイン ガイドライン
o Hard/Soft IP アセスメントの主な項目
n デリバラブル ガイドライン
n ベリフィケーション ガイドライン
再利用を目的としたIPの設計開発について
再利用が可能なテストベンチやテストにおける問題点について
関係するファイルのパッケージングとデリバリーについて
![Page 22: シノプシスとメンターグラフィックスにおける …...EDA TechnoFair 2000 Reuse に対する第一ステップ (MORE) IP コアに対するreusability の評価ツール](https://reader033.vdocuments.net/reader033/viewer/2022041921/5e6c2d88bff752472c4d1ba5/html5/thumbnails/22.jpg)
EDA TechnoFair 2000
n マクロデザイン ガイドライン
l System-level Design Issue
l RTL Coding Guideline
l Macro Synthesis Guidelines
n ベリフィケーション ガイドラインl Macro Verification
l System-Level Verification
n デリバラブル ガイドラインl RMM Deliverable
542
74
114
88346
108
2648
114
点
o Soft IP アセスメント 点730total
配点が大きい
![Page 23: シノプシスとメンターグラフィックスにおける …...EDA TechnoFair 2000 Reuse に対する第一ステップ (MORE) IP コアに対するreusability の評価ツール](https://reader033.vdocuments.net/reader033/viewer/2022041921/5e6c2d88bff752472c4d1ba5/html5/thumbnails/23.jpg)
EDA TechnoFair 2000
n マクロデザイン ガイドラインl System-level Design Issue
l RTL Coding Guideline
l Developing Hard Macros
n ベリフィケーション ガイドラインl Verifying Hard Macros
l System-Level Verification
n デリバラブル ガイドラインl RMM Deliverable
l VSIA Deliverable
174
44
368
22
20
132
3014
58310
点o Hard IP アセスメント 586total
点
![Page 24: シノプシスとメンターグラフィックスにおける …...EDA TechnoFair 2000 Reuse に対する第一ステップ (MORE) IP コアに対するreusability の評価ツール](https://reader033.vdocuments.net/reader033/viewer/2022041921/5e6c2d88bff752472c4d1ba5/html5/thumbnails/24.jpg)
EDA TechnoFair 2000
5.2 Basic Coding Practics 190
5.2.1.1 Documented naming conventions used .. :
5.5 Coding for Synthesis 50
5.5.1 Infer Register 2
5.5.8.1 Case statements used rather than an if-then-else statement wherever appropriate. 2 :
5.6 Partitioning for Synthesis 22
5.6.1 Register All Outputs 25.6.1.1 For each block of a hierarchical design, all output .. 2
5.2.1 General Naming Coventions 52
:
:
1 Macro Design Guidelines 542
o Soft IP アセスメントの一部Max Score
紹介(その1)
紹介(その2)
:
5 RTL Coding Guidelines 346
5.5.8 Case Statements versus if-then-else Statements 2
5.6.2 Related Combinational Logic in a Single Module 2
5.6.2.1 Related combinational logic placed together in the same module. 2
![Page 25: シノプシスとメンターグラフィックスにおける …...EDA TechnoFair 2000 Reuse に対する第一ステップ (MORE) IP コアに対するreusability の評価ツール](https://reader033.vdocuments.net/reader033/viewer/2022041921/5e6c2d88bff752472c4d1ba5/html5/thumbnails/25.jpg)
EDA TechnoFair 2000
l RTL Coding Guideline5.5 Coding for Synthesis
5.5.8 Case Statements versus if-then-else Statements
o マクロデザイン ガイドラインの紹介 (その1)
“Case”文と“If-then-else”文の違いは?
RMM2より
![Page 26: シノプシスとメンターグラフィックスにおける …...EDA TechnoFair 2000 Reuse に対する第一ステップ (MORE) IP コアに対するreusability の評価ツール](https://reader033.vdocuments.net/reader033/viewer/2022041921/5e6c2d88bff752472c4d1ba5/html5/thumbnails/26.jpg)
EDA TechnoFair 2000
if (sel == 2’b00) outi = a;
else if (sel == 2’b01) outi = b;
else if (sel == 2’b10) outi = c;
else outi = d;
case (sel)
2’b00 : outc = a;
2’b01 : outc = b; 2’b10 : outc = c;
default : outc = d;
endcase;
u プライオリティ化 (if文)
u パラレル化 (case文)
MU
X
MU
X
MU
X
MU
X
l if文とcase文の違い
推奨推奨
a
b
c
d
outi
a
bc
d
outc
![Page 27: シノプシスとメンターグラフィックスにおける …...EDA TechnoFair 2000 Reuse に対する第一ステップ (MORE) IP コアに対するreusability の評価ツール](https://reader033.vdocuments.net/reader033/viewer/2022041921/5e6c2d88bff752472c4d1ba5/html5/thumbnails/27.jpg)
EDA TechnoFair 2000
always @(sel or a or b or c or d) begin if (sel == 2’b00)
out = a; else if (sel == 2’b01) out = b; else if (sel == 2’b10) out = c; else out = d; end
always @(sel or a or b or c or d) begin if (sel == 2’b00)
out = a; else if (sel == 2’b01) out = b; else if (sel == 2’b10) out = c; else out = d; end
0
1 0
1 0
1
sel == 2 ’b00
sel == 2 ’b01
sel == 2 ’b10
sel
d
c
ba
out
l if文からプライリティ・エンコーダーが合成される
aからoutまでの遅延時間が一番小さい
![Page 28: シノプシスとメンターグラフィックスにおける …...EDA TechnoFair 2000 Reuse に対する第一ステップ (MORE) IP コアに対するreusability の評価ツール](https://reader033.vdocuments.net/reader033/viewer/2022041921/5e6c2d88bff752472c4d1ba5/html5/thumbnails/28.jpg)
EDA TechnoFair 2000
l RTL Coding Guideline5.6 Partitioning for Synthesis
5.6.2.1 Related combinational logic placed together in same module
Combologic A
Combologic B
Combologic C
RegA
RegC
o マクロデザイン ガイドラインの紹介 (その2)
ブロック分割の問題点は?
RMM2より
![Page 29: シノプシスとメンターグラフィックスにおける …...EDA TechnoFair 2000 Reuse に対する第一ステップ (MORE) IP コアに対するreusability の評価ツール](https://reader033.vdocuments.net/reader033/viewer/2022041921/5e6c2d88bff752472c4d1ba5/html5/thumbnails/29.jpg)
EDA TechnoFair 2000
n ポイント1: 関係する組み合せ回路は同一ブロックにする。
Combologic A
Combologic B
Combologic C
RegA
RegC
RegA
RegC
Combologic
A & B & C
Better
Bad
![Page 30: シノプシスとメンターグラフィックスにおける …...EDA TechnoFair 2000 Reuse に対する第一ステップ (MORE) IP コアに対するreusability の評価ツール](https://reader033.vdocuments.net/reader033/viewer/2022041921/5e6c2d88bff752472c4d1ba5/html5/thumbnails/30.jpg)
EDA TechnoFair 2000
A
BZ
A
BZ
block Ablock A block Bblock B block A & Bblock A & B
n ポイント1 (補足)
l ブロックのインターフェス部は冗長な論理が残る。
l 合成ツールはブロックを跨いでの最適化はしない。(論理合成時に特定の制約を与えない限り)
最適化最適化
![Page 31: シノプシスとメンターグラフィックスにおける …...EDA TechnoFair 2000 Reuse に対する第一ステップ (MORE) IP コアに対するreusability の評価ツール](https://reader033.vdocuments.net/reader033/viewer/2022041921/5e6c2d88bff752472c4d1ba5/html5/thumbnails/31.jpg)
EDA TechnoFair 2000
Combologic
A & B & CReg
AReg
C
レジスタ出力にする
レジスタ出力にする
Best
RegA
RegC
Combologic
A & B & C
n ポイント2: ブロックの出力は、レジスタ出力にする。
Better
![Page 32: シノプシスとメンターグラフィックスにおける …...EDA TechnoFair 2000 Reuse に対する第一ステップ (MORE) IP コアに対するreusability の評価ツール](https://reader033.vdocuments.net/reader033/viewer/2022041921/5e6c2d88bff752472c4d1ba5/html5/thumbnails/32.jpg)
EDA TechnoFair 2000
n ポイント2 (補足)
l ブロックの各出力遅延値がほぼ一定になり、見積もりが容易。
l 合成スクリプトの共通化と簡素化。
RegA
![Page 33: シノプシスとメンターグラフィックスにおける …...EDA TechnoFair 2000 Reuse に対する第一ステップ (MORE) IP コアに対するreusability の評価ツール](https://reader033.vdocuments.net/reader033/viewer/2022041921/5e6c2d88bff752472c4d1ba5/html5/thumbnails/33.jpg)
EDA TechnoFair 2000
チェックリスト使用時のポイント
§ 背景を知る
– 盲目的使用は危険
§ 優先順位をつける
– 重要度は状況により変わる
§ IP作成者と使用者との間のコミュニケーシ
ョン手段
![Page 34: シノプシスとメンターグラフィックスにおける …...EDA TechnoFair 2000 Reuse に対する第一ステップ (MORE) IP コアに対するreusability の評価ツール](https://reader033.vdocuments.net/reader033/viewer/2022041921/5e6c2d88bff752472c4d1ba5/html5/thumbnails/34.jpg)
EDA TechnoFair 2000
OpenMOREを取り巻く技術
§ Packaging for Reuse– User Interface– Un-packaging flow
§ IP Integration– Timing Closure– Manufacturing Test
§ System-Level Verification
![Page 35: シノプシスとメンターグラフィックスにおける …...EDA TechnoFair 2000 Reuse に対する第一ステップ (MORE) IP コアに対するreusability の評価ツール](https://reader033.vdocuments.net/reader033/viewer/2022041921/5e6c2d88bff752472c4d1ba5/html5/thumbnails/35.jpg)
EDA TechnoFair 2000
What’s Next?
§ Promote OpenMORE acceptance and tools togenerate OpenMORE/VSIA compliant IPs§ Continue work with Industry study groups VSIA,
VCX, D&R, Rapid)§ OpenMORE Update Release (Hard IP
section 1.0 )§ Investigate future opportunities (Memory, On
Chip Bus (OCB))
![Page 36: シノプシスとメンターグラフィックスにおける …...EDA TechnoFair 2000 Reuse に対する第一ステップ (MORE) IP コアに対するreusability の評価ツール](https://reader033.vdocuments.net/reader033/viewer/2022041921/5e6c2d88bff752472c4d1ba5/html5/thumbnails/36.jpg)
EDA TechnoFair 2000
Access to OpenMORE
www.openmore.com