flip flops

17
Universidad Veracruzana Facultad de Ingeniería Grupo: 4 – 5 Hrs. Equipo No. 1 Practica No. 1 FLIP FLOP ASINCRONOS Materia: SISTEMAS DIGITALES Elementos: MORENO JOSÉ ABISADAI GALVÁN LÓPEZ JESÚS SALVADOR OSORIO CAPISTRÁN JUAN CARLOS Ing. Miguel Valerio Canales Catedrático U.V.

Upload: jesus-galvan

Post on 01-Jun-2015

835 views

Category:

Education


8 download

DESCRIPTION

Trabajo sobre flipflops asincronos

TRANSCRIPT

Page 1: Flip flops

Universidad Veracruzana Facultad de Ingeniería

Grupo: 4 – 5 Hrs. Equipo No. 1

Practica No. 1

FLIP FLOP ASINCRONOS

Materia:

SISTEMAS DIGITALES

Elementos:

MORENO JOSÉ ABISADAIGALVÁN LÓPEZ JESÚS SALVADOR

OSORIO CAPISTRÁN JUAN CARLOS

Ing. Miguel Valerio Canales

CatedráticoU.V.

Fecha de Entrega: 12/9/13

Page 2: Flip flops

Grupo: 4 – 5 Hrs. Equipo No. 1

Practica No. 1

Flip Flop Asincronos

Sistemas Digitales

Procedimientos:

1.1 Diseño de base a compuertas NAND Flip Flop Asíncrono tipo:*SC compruebe tabla de verdad (excitación) y la función que lo define*JK compruebe tabla de verdad (excitación) y la función que lo define*D compruebe tabla de verdad (excitación) y la función que lo define

1.2 Diseñe e implemente circuitos de reloj tipo:*Mono-estable*Astable*Frecuencias visibles a simple vista.*Osciloscopio

IntegrantesProcedimientos

1.1 1.2 C. TotalMoreno José AbisadaiOsorio Capistrán Juan CarlosGalván López Jesús Salvador

2

Page 3: Flip flops

Desarrollo de la práctica

Grupo: 4 – 5 Hrs. Equipo No. 1

Practica No. 1

Flip-Flop Asíncronos

Sistemas Digitales

Material a utilizar:

Fuente de 5 Volts. Compuertas NAND Cable Integrado 555

Procedimientos:

1.1 Diseño de base a compuertas NAND Flip-Flop Asíncrono tipo:*SC compruebe tabla de verdad (excitación) y la función que lo define*JK compruebe tabla de verdad (excitación) y la función que lo define*D compruebe tabla de verdad (excitación) y la función que lo define

1.2 Diseñe e implemente circuitos de reloj tipo:*Mono-estable*Astable*Frecuencias visibles a simple vista.*Osciloscopio

3

Page 4: Flip flops

Marco Teórico

1.1 Diseño de base a compuertas NAND Flip-Flop Asíncrono tipo: SC, JK y D

El elemento más importante de la memoria es el Flip-Flop que está formado por un ensamble de compuertas lógicas. Aunque una compuerta lógica no tiene la capacidad de almacenamiento, puede conectarse varias de ellas de manera que permita almacenar información.

Se puede construir el circuito FF más elemental con dos compuertas NAND o con dos compuertas NOR. Las compuertas NAND estas conectadas de tal forma que la salida de la NAND-1 sea la entrada de la NAND-2 y viceversa. Las salidas de las compuertas, Q normal y Q negadas son las salidas del registro básico. Bajo condiciones normales, estas salidas siempre serán inversas a la otra.

Así es como se encuentra constituido FF SC, en base de compuertas NAND. Sus entradas se activan con estados bajos 0’s.

Tabla de verdad

Modo de operación EntradasS C

SalidasQ Qneg

Combinación prohibida 0 0 1 1SET 0 1 1 0

CLEAR 1 0 0 1MANTENIMIENTO 1 1 No hay cambio

4

Page 5: Flip flops

El FF JK está constituido por el FF básico (SC) pero con un arreglo de FF. NAND. Lo que crea una condición diferente, que se llama articulación, la cual es activada, cuando a las entradas de J y K son iguales a 1 (J=K=1) y ocasiona que a la salida cuando ocurre la transición correspondiente, la condición del FF pasara a estado opuesto, evitándose la Ambigüedad.

Tabla de verdad

Modo de operación EntradasJ K

SalidasQ Qneg

MANTENIMIENTO 0 0 No hay cambio0 0 1 1 01 1 0 0 1

ARTICULACION 1 1 Cambio

El FF D está constituido de la misma manera que el FF básico (SC), pero solo tiene una señal síncrona de control D, la cual es el dato a evaluar. Este FF se le denomina de retardo, ya que el dato que entra es igual al de salida, pero con un ligero retardo. Y se utiliza para implementar registros.

5

Page 6: Flip flops

Tabla de verdad

Modo de operación EntradasEn D

SalidasQ

No importa 0 X Q no cambia0 1 0 01 1 1 1

Cuando EN va hacia estado bajo, la entrada D se inhibe y deja de afectar el registro básico NAND, porque las salidas de las dos compuertas de conducción se mantienen en alto. De ese modo, las salidas Q y Q permanecen en nivel que tenían justamente antes de que el EN cambiara a estado BAJO. Es decir, las entradas son ancladas en sus niveles actuales de corriente y no pueden cambiar mientras EN este en bajo, aunque D cambie.

1.2 Diseñe e implemente circuitos de reloj tipo: Mono-estable y Astable (Frecuencias visibles a simple vista, Osciloscopio).

El 555 es un circuito integrado cuya función principal es producir pulsos de temporización con precisión, entre sus funciones secundarias están la de oscilador, divisor de frecuencia, modulador o generador.

Este circuito integrado incorpora dentro de sí, dos comparadores de voltaje, un Flip-Flop, una etapa de salida de corriente, un divisor de voltaje por resistor y un transistor de descarga. Dependiendo de cómo se interconecten estas funciones utilizando componentes externos es posible conseguir que dicho circuito realice un gran número de funciones tales como la del multivibrador astable y la del circuito monoestable.

6

Page 7: Flip flops

Circuito Astable.

Si se usa en este modo el circuito su principal característica es una forma de onda rectangular a la salida, en la cual el ancho de la onda puede ser manejado con los valores de ciertos elementos en el diseño.

Para esto debemos aplicar las siguientes formulas:

TA = 0.693 * (R1+R2) * C1

TB = 0.693 * (R2*C1)

Donde TA es el tiempo del nivel alto de la señal y TB es el tiempo del nivel bajo de la señal. Estos tiempos dependen de los valores de R1 y R2. Recordemos que el periodo es T=1/f.La frecuencia con que la señal de salida oscila está dada por la fórmula:

f = 1/(0.693*C1 * (R1 + 2 * R2))

Circuito monoestable

En este caso el timer 555 en su modo monoestable funcionará como un circuito de un tiro. Dentro del 555 hay un transistor que mantiene a C1 descargado inicialmente. Cuando un pulso negativo de disparo se aplica a terminal 2, el flip-flop interno se setea, lo que quita el corto de C1 y esto causa una salida alta (1 lógico) en el terminal 3 (el terminal de salida). La salida a través del capacitor aumenta exponencialmente con la constante de tiempo:

t = R1 * C1

7

Page 8: Flip flops

Cuando el voltaje a través de C1 iguala dos tercios de Vcc el comparador interno del 555 se resetea el flip-flop, que entonces descarga el capacitor C1 rápidamente y lleva al terminal de salida a su estado bajo (0 lógico). El circuito es activado con un impulso de entrada que va en dirección negativa cuando el nivel llega a un tercio de Vcc. Una vez disparado, el circuito permanece en ese estado hasta que pasa el tiempo de seteo, aun si se vuelve a disparar el circuito.

La duración del estado alto (1 lógico) es dada por la ecuación: T= 1.1 * (R1*C1)

El intervalo es independiente del voltaje de Vcc. Cuando el terminal reset no se usa, debe fijarse a un estado alto para evitar disparos espontáneos o falsos.

8

Page 9: Flip flops

Implementación.

1.2 Diseño de base a compuertas NAND Flip Flop Asíncrono tipo:

*SC

Modo de operación EntradasS C

SalidasQ Q’

Combinación prohibida 0 0 1 1SET 0 1 1 0

CLEAR 1 0 0 1MANTENIMIENTO 1 1 Sin cambio

*JK

9

Modo de operación EntradasJ K

SalidasQ Qneg

MANTENIMIENTO 0 0 Sin Cambio0 0 1 1 01 1 0 0 1

ARTICULACION 1 1 Cambio a estado contrario

Page 10: Flip flops

1.3 Diseñe e implemente circuitos de reloj tipo:*Mono-estable

10

Page 11: Flip flops

Conclusión:

11

Galván López Jesús: Debemos conocer el funcionamiento y armado de los ff desde su forma básica para comprender de buena manera el funcionamiento y ensamble de dispositivos de mayor memoria, como los registros y memorias ya que así podremos ensamblar diseños de aparatos capaces de realizar una función dada y retener su resultado.