flip flops

Download Flip flops

Post on 01-Jun-2015

804 views

Category:

Education

7 download

Embed Size (px)

DESCRIPTION

Trabajo sobre flipflops asincronos

TRANSCRIPT

  • 1. Universidad Veracruzana Facultad de IngenieraGrupo: 4 5 Hrs.Equipo No. 1Practica No. 1 FLIP FLOP ASINCRONOS Materia:SISTEMAS DIGITALES Elementos:MORENO JOS ABISADAI GALVN LPEZ JESS SALVADOR OSORIO CAPISTRN JUAN CARLOS Ing. Miguel Valerio Canales Catedrtico U.V.Fecha de Entrega: 12/9/13

2. Grupo: 4 5 Hrs.Equipo No. 1 Practica No. 1Flip Flop Asincronos Sistemas DigitalesProcedimientos: 1.1 Diseo de base a compuertas NAND Flip Flop Asncrono tipo: *SC compruebe tabla de verdad (excitacin) y la funcin que lo define *JK compruebe tabla de verdad (excitacin) y la funcin que lo define *D compruebe tabla de verdad (excitacin) y la funcin que lo define 1.2 Disee e implemente circuitos de reloj tipo: *Mono-estable *Astable *Frecuencias visibles a simple vista. *OsciloscopioIntegrantes1.1Procedimientos 1.2 C. TotalMoreno Jos Abisadai Osorio Capistrn Juan Carlos Galvn Lpez Jess Salvador2 3. Desarrollo de la prcticaGrupo: 4 5 Hrs.Equipo No. 1 Practica No. 1Flip-Flop Asncronos Sistemas DigitalesMaterial a utilizar: Fuente de 5 Volts. Compuertas NAND Cable Integrado 555Procedimientos: 1.1 Diseo de base a compuertas NAND Flip-Flop Asncrono tipo: *SC compruebe tabla de verdad (excitacin) y la funcin que lo define *JK compruebe tabla de verdad (excitacin) y la funcin que lo define *D compruebe tabla de verdad (excitacin) y la funcin que lo define 1.2 Disee e implemente circuitos de reloj tipo: *Mono-estable *Astable *Frecuencias visibles a simple vista. *Osciloscopio3 4. Marco Terico 1.1 Diseo de base a compuertas NAND Flip-Flop Asncrono tipo: SC, JK y D El elemento ms importante de la memoria es el Flip-Flop que est formado por un ensamble de compuertas lgicas. Aunque una compuerta lgica no tiene la capacidad de almacenamiento, puede conectarse varias de ellas de manera que permita almacenar informacin. Se puede construir el circuito FF ms elemental con dos compuertas NAND o con dos compuertas NOR. Las compuertas NAND estas conectadas de tal forma que la salida de la NAND-1 sea la entrada de la NAND-2 y viceversa. Las salidas de las compuertas, Q normal y Q negadas son las salidas del registro bsico. Bajo condiciones normales, estas salidas siempre sern inversas a la otra. As es como se encuentra constituido FF SC, en base de compuertas NAND. Sus entradas se activan con estados bajos 0s.Tabla de verdad Modo de operacin Combinacin prohibida SET CLEAR MANTENIMIENTOEntradas S C 0 0 0 1 1 0 1 1Salidas Q Qneg 1 1 1 0 0 1 No hay cambio4 5. El FF JK est constituido por el FF bsico (SC) pero con un arreglo de FF. NAND. Lo que crea una condicin diferente, que se llama articulacin, la cual es activada, cuando a las entradas de J y K son iguales a 1 (J=K=1) y ocasiona que a la salida cuando ocurre la transicin correspondiente, la condicin del FF pasara a estado opuesto, evitndose la Ambigedad.Tabla de verdad Modo de operacin MANTENIMIENTO 0 1 ARTICULACIONEntradas J K 0 0 0 1 1 0 1 1Salidas Q Qneg No hay cambio 1 0 0 1 CambioEl FF D est constituido de la misma manera que el FF bsico (SC), pero solo tiene una seal sncrona de control D, la cual es el dato a evaluar. Este FF se le denomina de retardo, ya que el dato que entra es igual al de salida, pero con un ligero retardo. Y se utiliza para implementar registros.5 6. Tabla de verdad Modo de operacin No importa 0 1Entradas En D 0 X 1 0 1 1Salidas Q Q no cambia 0 1Cuando EN va hacia estado bajo, la entrada D se inhibe y deja de afectar el registro bsico NAND, porque las salidas de las dos compuertas de conduccin se mantienen en alto. De ese modo, las salidas Q y Q permanecen en nivel que tenan justamente antes de que el EN cambiara a estado BAJO. Es decir, las entradas son ancladas en sus niveles actuales de corriente y no pueden cambiar mientras EN este en bajo, aunque D cambie.1.2 Disee e implemente circuitos de reloj tipo: Mono-estable y Astable (Frecuencias visibles a simple vista, Osciloscopio). El 555 es un circuito integrado cuya funcin principal es producir pulsos de temporizacin con precisin, entre sus funciones secundarias estn la de oscilador, divisor de frecuencia, modulador o generador. Este circuito integrado incorpora dentro de s, dos comparadores de voltaje, un Flip-Flop, una etapa de salida de corriente, un divisor de voltaje por resistor y un transistor de descarga. Dependiendo de cmo se interconecten estas funciones utilizando componentes externos es posible conseguir que dicho circuito realice un gran nmero de funciones tales como la del multivibrador astable y la del circuito monoestable.6 7. Circuito Astable.Si se usa en este modo el circuito su principal caracterstica es una forma de onda rectangular a la salida, en la cual el ancho de la onda puede ser manejado con los valores de ciertos elementos en el diseo. Para esto debemos aplicar las siguientes formulas: TA = 0.693 * (R1+R2) * C1 TB = 0.693 * (R2*C1) Donde TA es el tiempo del nivel alto de la seal y TB es el tiempo del nivel bajo de la seal. Estos tiempos dependen de los valores de R1 y R2. Recordemos que el periodo es T=1/f. La frecuencia con que la seal de salida oscila est dada por la frmula: f = 1/(0.693*C1 * (R1 + 2 * R2))Circuito monoestable En este caso el timer 555 en su modo monoestable funcionar como un circuito de un tiro. Dentro del 555 hay un transistor que mantiene a C1 descargado inicialmente. Cuando un pulso negativo de disparo se aplica a terminal 2, el flip-flop interno se setea, lo que quita el corto de C1 y esto causa una salida alta (1 lgico) en el terminal 3 (el terminal de salida). La salida a travs del capacitor aumenta exponencialmente con la constante de tiempo: t = R1 * C17 8. Cuando el voltaje a travs de C1 iguala dos tercios de Vcc el comparador interno del 555 se resetea el flip-flop, que entonces descarga el capacitor C1 rpidamente y lleva al terminal de salida a su estado bajo (0 lgico). El circuito es activado con un impulso de entrada que va en direccin negativa cuando el nivel llega a un tercio de Vcc. Una vez disparado, el circuito permanece en ese estado hasta que pasa el tiempo de seteo, aun si se vuelve a disparar el circuito. La duracin del estado alto (1 lgico) es dada por la ecuacin: T= 1.1 * (R1*C1) El intervalo es independiente del voltaje de Vcc. Cuando el terminal reset no se usa, debe fijarse a un estado alto para evitar disparos espontneos o falsos.8 9. Implementacin. 1.2 Diseo de base a compuertas NAND Flip Flop Asncrono tipo: *SC Modo de operacin Combinacin prohibida SET CLEAR MANTENIMIENTOEntradas S C 0 0 0 1 1 0 1 1Salidas Q Q 1 1 1 0 0 1 Sin cambioEntradas J K 0 0 0 1 1 0 1 1Salidas Q Qneg Sin Cambio 1 0 0 1 Cambio a estado contrario*JKModo de operacin MANTENIMIENTO 0 1 ARTICULACION9 10. 1.3 Disee e implemente circuitos de reloj tipo: *Mono-estable10 11. Conclusin: Galvn Lpez Jess: Debemos conocer el funcionamiento y armado de los ff desde su forma bsica para comprender de buena manera el funcionamiento y ensamble de dispositivos de mayor memoria, como los registros y memorias ya que as podremos ensamblar diseos de aparatos capaces de realizar una funcin dada y retener su resultado.11