fpd tv 2ch adc + 6ch dac...

1/34 www.rohm.com 2012.03 - Rev.A

© 2012 ROHM Co., Ltd. All rights reserved.

FPD TV 用デジタルサウンドプロセッサ 2ch ADC + 6ch DAC + 非同期 SRC 内蔵 28bit オーディオ DSP BU9406KS2

概要

薄型 TV 向けの音声信号処理を用途としたデジタルオーディオサウンドプロセッサです。デジタルシグナルプロセッサ部に

はロームオリジナルの TV 用音声信号処理専用 DSP を使用しており、コストパフォーマンスに優れています。さらにデジ

タル入力には非同期のサンプリングレートコンバータを 1 系統、アナログ入力にはオーディオ AD コンバータを 1 系統内

蔵し、出力にはオーディオ DA コンバータを 3 系統内蔵しております特長 DSP 部

データ幅： 28bit (Data RAM) 最速マシンサイクル： 40.7ns (512fs,fs=48kHz) 乗算器： 28 x 24 → 52bit 加算器： 28 + 28 → 28bit データ RAM： 256 x 28bit 係数 RAM： 128 x 24bit サンプリング周波数： fs=48kHz マスタクロック： 512fs(24.576MHz,fs=48kHz)

ﾃﾞｼﾞﾀﾙ信号入力ﾎﾟｰﾄ（ｽﾃﾚｵ 4 系統）：16/20/24bit (I2S,左詰め,右詰め) ﾃﾞｼﾞﾀﾙ信号出力ﾎﾟｰﾄ（ｽﾃﾚｵ 4 系統）：16/20/24bit (I2S,左詰め,右詰め)、S/PDIF 出力

非同期ｻﾝﾌﾟﾘﾝｸﾞﾚｰﾄｺﾝﾊﾞｰﾀ（ｽﾃﾚｵ 1 系統）： 32kHz/44.1kHz → 48kHz

Audio ADC：ステレオ入力 1 系統 20bit 64 x Over-sampling delta sigma ADC

S/N： 90dB THD+N：0.02%（Sine-wave 1kHz,-0.5dB） Digital HPF (fc = 1Hz) Audio DAC：ステレオ出力 2 系統

24bit 8 x Over-sampling digital filter + 1 bit delta sigma DAC

S/N： 96dB THD+N： 0.005%

(Sine-wave 1kHz,0dB) Audio 16bit DAC：ステレオ出力 1 系統

24bit 8 x Over-sampling digital filter + Audio 16bit DAC

S/N： 90dB THD+N： 0.03%(Sine-wave 1kHz,0dB) TV 用音声信号処理機能

プリスケーラ、疑似ステレオ、サラウンド、P2Bass、P2Treble、12 バンド・パラメトリックイコライザ、マスタボリューム、L/R バランス、コンプレッション、ポストスケーラ、出力クリッパー

（P2Bass と P2Treble はロームオリジナルのサウンド効果機能です。）用途

薄型 TV 向け

No.12083JAT01

Technical Note

2/34

BU9406KS2

www.rohm.com 2012.03 - Rev.A© 2012 ROHM Co., Ltd. All rights reserved.

絶対最大定格（Ta=25）

項目記号定格単位電源電圧 VDD 4.5 V 許容損失 Pd 950 (※1) mW 動作温度範囲 Topr -40～+85 保存温度範囲 Tstg -55～+125

*1 Ta=25以上で使用する場合は、1につき 9.5mW 減じる。 *2 動作を保証するものではありません。

動作条件 (Ta=40～+85)

項目記号定格単位電源電圧 VDD 3.0～3.6 V

*1 耐放射線設計はしていません。

電気的特性(デジタル系)

項目記号規格値

単位条件適応端子最小標準最大

入力電圧 H レベル電圧 VIH 2.3 - - V *1 L レベル電圧 VIL - - 1.0 V *1

ヒステリシス入力電圧

H レベル電圧 VIH 2.5 - - V *2,3,4 L レベル電圧 VIL - - 0.8 V *2,3,4

入力電流 II - - ±1 µA VIN=0～3.3V *1,2

プルアップ抵抗入力 L 電流 IIL -150 -100 -50 µA VIN=0V *3

プルダウン抵抗入力 H 電流 IIH 35 70 105 µA VIN=3.3V *4

出力電圧 H レベル電圧 VOH 2.75 - - V IO=-0.6mA *5 L レベル電圧 VOL - - 0.55 V IO=0.6mA *5

適応端子 *1MOS 入力端子

XI(60pin) *2CMOS ヒステリシス入力端子

MODE(2pin), SCANTEST(3pin), SDA(4pin), SCL(5pin) *3 プルアップ抵抗内蔵 CMOS ヒステリシス入力端子

RESETB(8pin), DATAI1(52pin), BCKI1(53pin), LRCKI1(54pin), DATAI2(55pin), BCKI2(56pin), LRCKI2(57pin), DATAI3(58pin), BCKI3(63pin), LRCKI3(64pin), DATAI4(65pin), BCKI4(66pin), LRCKI4(67pin), AMCLKI1(68pin), AMCLKI2(69pin), AMCLKI3(75pin), AMCLKI4S(76pin)

*4 プルダウン抵抗内蔵 CMOS 入力端子 I2CADR1(6pin), I2CADR2(7pin)

*5CMOS 出力端子 SDA(4pin), ERROR(39pin), DATAOC(42pin), BCKOC(43pin), LRCKOC(44pin), DATAOB(45pin), BCKOB(46pin), LRCKOB(47pin), DATAOA(48pin), BCKOA(49pin), LRCKOA(50pin), XO(61pin), AMCLKI4S(76pin), AMCLKOA(77pin), AMCLKOB(78pin), AMCLKOC(79pin)

Technical Note

3/34

BU9406KS2


電気的特性(アナログ系) VDD=3.3V 特に指定のない限り、Ta=25、RL=10kΩ、VC基準

項目記号規格値

単位対象 pin・条件最小標準最大

全体回路電流

IQ

-

60

90

mA

DVDDIO1,DVDDIO2,DVDDIO3,DVDDREG,DVDDPLL,AVDDAD1,ADVDDAD2, AVDDDA1,AVDDDAR2,AVDDDAL2, AVDDDAR3,AVDDDAL3

レギュレータ部出力電圧 VREG - 1.5 - V IO=100mA PLL_ASRC 部 8 逓倍ロック周波数 FLK8 - 24.576 - MHz BCK=3.072MHz (fs=48kHz) Audio ADC 部最大入力振幅 VIMAX - - 0.7 Vrms 歪率(THD+N) THDAD - 0.02 0.05 % 1kHz, -0.5dB S/N S/NAD - 90 - dB AIN=0.7Vrms,1kHz,A-weighted 入力インピーダンス RI 42 60 78 kΩ Audio DAC 部最大出力振幅 VOMAX 0.63 0.75 0.86 Vrms 歪率(THD+N) THDDA - 0.005 0.03 % 0dB,1kHz S/N S/NDA - 96 - dB 0dB,1kHz,A-weighted 16bit DAC 部最大出力振幅 VOMAX 0.65 0.77 0.88 Vrms 歪率(THD+N) THDDA - 0.03 - % 0dB,1kHz S/N S/NDA - 90 - dB 0dB,1kHz,A-weighted

Technical Note

4/34

BU9406KS2


ブロック図

63

64

65

66

67

68

69

70

71

72

73

74

75

76

77

78

4 5 6 7 8 9 10 11 12 13 14 15 16 17 18

58 57 56 55 54 53 52 51 50 49 48 47 46 45 44 43

3

DG

ND

IO1

DV

DD

CO

R2

AIN

R

AIN

L

AN

AT

ES

T

62

61

79

80

42 41

19 20

5960

21

DVDDIO1

DV

DD

PL

L

16bitStereoDAC

AG

ND

AD

2

AV

DD

AD

1

DG

ND

PL

L

VR

EF

AD

DVDDIO2

DA

TA

I2

BC

KI2

LR

CK

I2

DA

TA

I3

DVDDCOR１

REG15

DVDDREG

LDOPOFF

DGNDREG

DG

ND

IO2

StereoADC

ΔΣStereoDAC

ΔΣStereoDAC

LDO15

DSP

DSP ProgramLogic(G/A)

Data RAM

Monitor&

CommandI/F

x8 OverSampling

Digital Filter

PLL_ASRC

PLL_ASRC

ASRC

RE

SE

TB

XO

SC

L

SD

A

AMCLKI2

XI

BC

KI1

LR

CK

I1

DG

ND

IO3

DA

TA

OA

I/F Logic

Coef. RAM

Clock Gen.

I2C

AD

R2

I2C

AD

R1

I/FLogic

LR

CK

OB

BC

KO

B

DA

TA

OB

LR

CK

OC

BC

KO

C

DA

TA

OC

AG

ND

AD

1

AV

DD

AD

2

DATAI4

BCKI4

LRCKI4

SC

AN

TE

ST

BC

KO

A

LR

CK

OA

DA

TA

I1

BCKI3

LRCKI3

AMCLKI1

AMCLKI4S

AMCLKI3

AMCLKOA

AMCLKOB

AMCLKOC

x8 OverSampling

Digital Filter

x8 OverSampling

Digital Filter

MO

DE

FIL

T1

FIL

T2

38

37

36

34

33

32

31

30

29

28

27

26

25

24

23

35

AOUTL3

AVDDDA1

AOUTL2

VREFDA2

AOUTR2

AVDDDAL2

AGNDDAR3

AOUTL1

VREFDA3

AGNDDA1

AVDDDAL3

AGNDDAL2

39

40

22

21

AOUTR3

AOUTR1

DVDDIO3

ERROR

AVDDDAR2

AGNDDAR2

AVDDDAR3

AGNDDAL3

Fig.2 ブロック図

Technical Note

5/34

BU9406KS2


端子説明端子番号記号機能

等価回路

端子番号記号機能

等価回路

1 DGNDIO2 デジタル I/O GND2 － 41 DGNDIO3 デジタル I/O GND3 －2 MODE モード選択 A 42 DATAOC I2S オーディオデータ出力 C D3 SCANTEST デジタルテスト信号入力 A 43 BCKOC I2S オーディオクロック出力 C D4 SDA I2C データ入出力 D 44 LRCKOC I2S オーディオ LR 信号出力 C D5 SCL I2C 転送クロック入力 D 45 DATAOB I2S オーディオデータ出力 B D6 I2CADR1 I2C スレーブアドレス選択端子

1 B 46 BCKOB I2S オーディオクロック出力 B D

7 I2CADR2 I2C スレーブアドレス選択端子2

B 47 LRCKOB I2S オーディオ LR 信号出力 B D

8 RESETB “L”でリセット状態 C 48 DATAOA I2S オーディオデータ出力 A D9 DVDDPLL PLL 用電源－ 49 BCKOA I2S オーディオクロック出力 A D

10 FILT1 PLL_ASRC 用フィルタ接続端子 1

G 50 DVDDCOR2 REG15 端子に接続－

11 DGNDPLL PLL 用 GND － 51 LRCKOA I2S オーディオ LR 信号出力 A D12 FILT2 PLL_ASRC 用フィルタ接続端

子 2 G 52 DATAI1 I2S オーディオデータ入力 1 E

13 ANATEST アナログテスト信号 G 53 BCKI1 I2S オーディオクロック入力 1 E14 AVDDAD1 オーディオ ADC 専用電源 1 － 54 LRCKI1 I2S オーディオ LR 信号入力 1 E15 AGNDAD1 オーディオ ADC 専用 GND1 － 55 DATAI2 I2S オーディオデータ入力 2 E16 AINL アナログ信号 Lch 入力 G 56 BCKI2 I2S オーディオクロック入力 2 E17 VREFAD ADC 専用リファレンス電圧 G 57 LRCKI2 I2S オーディオ LR 信号入力 2 E18 AINR アナログ信号 Rch 入力 G 58 DATAI3 I2S オーディオデータ入力 3 E19 AGNDAD2 オーディオ ADC 専用 GND2 － 59 DGNDIO1 デジタル I/O GND1 －20 AVDDAD2 オーディオ ADC 専用電源 2 － 60 XI X’tal 24.576MHz 接続入力 F21 AGNDDA1 オーディオ DAC 専用 GND1 － 61 XO X’tal 24.576MHz 接続出力 F22 AOUTR1 オーディオ DAC Rch 出力 1 G 62 DVDDIO1 デジタル I/O 電源 1 －23 AOUTL1 オーディオ DAC Lch 出力 1 G 63 BCKI3 I2S オーディオクロック入力 3 E24 AVDDDA1 オーディオ DAC 専用電源 1 － 64 LRCKI3 I2S オーディオ LR 信号入力 3 E25 AVDDDAR2 オーディオDAC Rch専用電源2 － 65 DATAI4 I2S オーディオデータ入力 4 E26 AOUTR2 オーディオ DAC Rch 出力 2 G 66 BCKI4 I2S オーディオクロック入力 4 E27 AGNDDAR2 オーディオ DAC Rch 専用

GND2 － 67 LRCKI4 I2S オーディオ LR 信号入力 4 E

28 VREFDA2 DAC 専用リファレンス電圧 2 G 68 AMCLKI1 I2S 用同期クロック入力 1 E29 AGNDDAL2 オーディオDAC Lch専用GND2 － 69 AMCLKI2 I2S 用同期クロック入力 2 E30 AOUTL2 オーディオ DAC Lch 出力 2 G 70 DVDDCOR1 REG15 端子に接続－31 AVDDDAL2 オーディオ DAC Lch 専用電源 2 － 71 REG15 内蔵レギュレータ電圧出力 G32 AVDDDAR3 オーディオDAC Rch専用電源3 － 72 DVDDREG 内蔵レギュレータ用電源－33 AOUTR3 オーディオ DAC Rch 出力 3 G 73 LDOPOFF 内蔵レギュレータPOFF信号入力 G34 AGNDDAR3 オーディオ DAC Rch 専用

GND3 － 74 DGNDREG 内蔵レギュレータ用 GND －

35 VREFDA3 DAC 専用リファレンス電圧 3 G 75 AMCLKI3 I2S 用同期クロック入力 3 E36 AGNDDAL3 オーディオDAC Lch専用GND3 － 76 AMCLKI4S I2S用同期ｸﾛｯｸ入力 4兼S/PDIF出

力 E

37 AOUTL3 オーディオ DAC Lch 出力 3 G 77 AMCLKOA I2S 用同期クロック出力 A D38 AVDDDAL3 オーディオ DAC Lch 専用電源 3 － 78 AMCLKOB I2S 用同期クロック出力 B D39 ERROR 内部エラー信号出力端子 D 79 AMCLKOC I2S 用同期クロック出力 C D40 DVDDIO3 デジタル I/O 電源 3 － 80 DVDDIO2 デジタル I/O 電源 2 －

Technical Note

6/34

BU9406KS2


端子等価回路図

A B C DVDDIO

DGNDIO

DVDDIO

DGNDIO

DVDDIO

DGNDIO

D E F

DVDDIO

DGNDIO

DVDDIO

DGNDIO

DVDDIO

DGNDIO

DVDDIO

DGNDIO

XOXI

G AVDD,DVDDIO

AGND,DGNDIO

Technical Note

7/34

BU9406KS2


1. コマンドインターフェース

BU9406KS2 ではホスト CPU とのコマンド・インターフェースに I2C バス方式を用います。

BU9406KS2 では、ライト・モードの他に多くのレジスタにはリード・モードによる読み出しが可能です。

BU9406KS2 ではスレーブ・アドレスの他に１バイトのセレクト・アドレスを指定して書き込みや読み出しを行います。

I2C バススレーブモードのフォーマットを以下に示します。

MSB LSB MSB LSB MSB LSB S Slave Address A Select Address A Data A P

S ：スタートコンディション

Slave Address ： I2CADR1 と I2CADR2 で設定されるスレーブ・アドレス(7bit)の後にリード・モード(H”)かライト・モー

ド(L”)

の bit を付けて、計 8 ビットのデータを送る。（MSB ファースト）

A ：アクノリッジ送受信されているデータにはバイトごとにアクノリッジ・ビットが付け加わる。

データの送受信が正しく行われているときは、“L”が送受信されます。

“H”の場合は、アクノリッジが無かったことになります。

Select Address ： BU9406KS2 では１バイトのセレクトアドレスを用います。（MSB ファースト）

Data ：データ・バイト、送受信するデータ（MSB ファースト）

P ：ストップ・コンディション

11--11.. デデーータタ書書きき込込みみ

S Slave Address A Select Address A Data A P ：マスタからスレーブ, ：スレーブからマスタ MSB LSB

A6 A5 A4 A3 A2 A1 A0 R/W1 0 0 0 0 0 0 0

S Slave Address A Select Address A Data A Data A Data A P

（例） 80h 20h 00h 00h 00h ：マスタからスレーブ, ：スレーブからマスタ

SDA

SCL

MSB 6 5 LSB

スタート・コンディション↓SDA 時 SCL=”H”

ストップ・コンディション↑SDA 時 SCL=”H”

BU9406KS2 のスレーブアドレス設定

端子設定ライト・モードスレーブ・アドレスI2CADR2 I2CADR1

0 0 80h 0 1 82h 1 0 84h 1 1 86h

Technical Note

8/34

BU9406KS2


書き込み手順

Step Clock Master Slave(BU9406KS2) Note

1 Start Condition

2 7 Slave Address &h80 (&h82, &h84, &h86)

3 1 R/W (0)

4 1 Acknowledge

5 8 Select Address 書き込み対象レジスタ 8 ビット

6 1 Acknowledge

7 8 Data 書き込みデータ 8 ビット

8 1 Acknowledge

9 Stop Condition

連続データ転送時は、オートインクリメント機能によりセレクトアドレスが＋1 増加します。

Step7～8 を繰り返す。

11--22.. デデーータタ読読みみ出出しし

読み出し時は、まず&hD0 アドレスのレジスタに読み出し対照アドレス（例では&h20h）を書き込みます。

次のストリームでは、スレーブアドレスの後に、データが読み出されます。受信を終了するときは、アクノリッジを返さ

ないでください。

S Slave Address A Req_Addr A Select Address A P

（例） 80h D0h 20h

S Slave Address A Data 1 A Data 2 A A Data N Ā P

（例） 81h **h **h **h

：マスタからスレーブ，：スレーブからマスタ， A：アクノリッジあり， Ā：アクノリッジなし

読み出し手順

Step Clock Master Slave(BU9406KS2) Note

1 Start Condition


3 1 R/W (0)

4 1 Acknowledge

5 8 Req_Addr I2C 読み出し用アドレス &hD0

6 1 Acknowledge

7 8 Select Address 読み出し対象レジスタ 8 ビット

8 1 Acknowledge

9 1 Stop Condition

10 1 Start Condition


12 1 R/W (1)

13 1 Acknowledge

14 8 Data 読み出しデータ 8 ビット

15 1 Acknowledge

16 Stop Condition

連続データ転送時は、オートインクリメント機能によりセレクトアドレスが＋1 増加します。

Step14～15 を繰り返す。

Technical Note

9/34

BU9406KS2


11--33.. 制制御御信信号号仕仕様様

バス・ラインおよび I/O ステージの電気的仕様およびタイミング

Fig.1-1: タイミングチャート

表 1-1: SDA および SCL バス・ラインの特性（特に指定のない限り Ta=25, Vｃｃ=3.3V）

パラメータ記号高速モード

単位 Min. Max.

1 SCL クロック周波数 fSCL 0 400 kHz

2 「停止」条件と「開始」条件の間のバス・フリー・タイムtBUF 1.3 － µs

3 ホールド・タイム（再送）「開始」条件。この期間の後、

最初のクロック・パルスが生成されます。 tHD;STA 0.6 － µs

4 SCL クロックの LOW 状態ホールド・タイム tLOW 1.3 － µs

5 SCL クロックの HIGH 状態ホールド・タイム tHIGH 0.6 － µs

6 再送「開始」条件のセットアップ時間 tSU;STA 0.6 － µs

7 データ・ホールド・タイム tHD;DAT 01) － µs

8 データ・セットアップ時間 tSU;DAT 100 － ns

9 SDA および SCL 信号の立ち上がり時間 tR 20+Cb 300 ns

10 SDA および SCL 信号の立ち下がり時間 tF 20+Cb 300 ns

11 「停止」条件のセットアップ時間 tSU;STO 0.6 － µs

12 各バス・ラインの容量性負荷 Cb － 400 pF

上記の数値はすべて VIH minおよび VIL maxレベルに対応した値です。

1) 送信装置は SCL の立ち下がり端の未定義領域を超えるために、(SCL 信号の VIH minでの)SDA 信号用に

最低 300ns のホールド時間を内部的に提供する必要があります。

上記特性は IC 設計上の理論値であり出荷検査による保証は行っておりません。

万が一、問題が発生した場合は、誠意を持って協議し対応いたします。

tBUF

tLOWtR

tHD;STA

SP

tHD;DAT

tF

tHIGH tSU;DAT tSU;STA

Sr

tHD;STA

tSU;STO

P

SDA

SCL

Technical Note

10/34

BU9406KS2


2. データ、クロックの切り換え

BU9406KS2 のオーディオデータの入出力系統図を下記に示します。

BU9406KS2 は、4 系統のデジタルステレオ入力と 1 系統のアナログステレオ入力、そして 4 系統のデジタルステレオ出力と

3 系統のアナログステレオ出力があります。

DSP 演算部に入力されるデジタルデータは、ASRC（非同期サンプリングレートコンバータ）ブロックで fs=48kHz のデー

タに変換して入力されます。

DSP 演算部からの出力は、I2S 方式のデジタル出力か、S/PDIF 方式のデジタルシリアル出力かアナログ出力に変換して出力

されます。

22--11.. AASSRRCC 入入力力選選択択（（SSEELL11））

Default = 0

Select Address Value 動作説明

&h03 [ 5：4 ] 0 アナログ信号を AD 変換したデジタルデータを入力

1 S-P 変換 1 経由で入力 (&h05[5:4]参照)


S-P 変換 1，2 は I2S 方式のシリアルデータを 24 ビットのパラレルデータに変換します。

22--22.. DDFF11 入入力力選選択択（（SSEELL11,,SSEELL22,,SSEELL33））

Default = 0





3 DSP 処理前のデータを入力

4 DSP 処理後のデータを出力

ADCAnalog IN

SEL1

SEL9

I2S

OU

T A

I2S

OU

T B

Func.Main

ﾊﾟﾗﾒﾄﾘｯｸ EQ

DF2

DF3

DF1ΔΣDAC1

ΔΣDAC2

16bitDAC

SP OUT

LINE OUT

DSP演算部。この部分はハードウェアで実現しております

Control I/F

I2C ・・・

RES

ET

SEL7

AMCLK IN1

AMCLK IN2

AMCLK IN3

AMCLK IN4

3-State

AM

CLK

OU

T A

AM

CLK

OU

T B

SY

S C

LK

CG

DS

P C

LK

I2S IN1

I2S IN2

I2S IN3

I2S IN4

SEL6

S-P変換1

I2S

I2S

REC OUT

EVR

④

⑤

⑥

P-S変換1

PLL2

PLL1

S-P変換2

Audio DSP(BU9406KS2)

AGC

P-S変換2

I2SOUT C

AM

CLK

OU

T C

SEL2

SPDIF変換 S/PDIF

I2S

_IN

_SEL1

I2S

_IN

_

SEL2

SEL3

ASRC

SEL11

SEL10

SEL8

AINL,AINR

DATAI1,BCKI1,LRCKI1

AMCLKI1

DATAI2,BCKI2,LRCKI2

DATAI3,BCKI3,LRCKI3

DATAI4,BCKI4,LRCKI4

AMCLKI2

AMCLKI3

AMCLKI4S

DATAOC,BCKOC,LRCKOCDATAOC,BCKOC,LRCKOC

AMCLKI4S

AOUTL3,AOUTR3

AOUTL2,AOUTR2

AOUTL1,AOUTR1

AM

CLK

OA

AM

CLK

OB

AM

CLK

OC

DA

TA

OA

,

BC

KO

A,

LR

CK

OA

DA

TA

OB

,

BC

KO

B,

LR

CK

OB

SEL4

SEL5

③①

②

Technical Note

11/34

BU9406KS2



Default = 0








Default = 0







22--55.. SS--PP 変変換換 11 入入力力選選択択（（SSEELL66））

Default = 0


&h05 [ 5：4 ] 0 I2S_IN1 からのデータを入力

1 I2S_IN2 からのデータを入力



22--66.. SS--PP 変変換換 22 入入力力選選択択（（SSEELL66））

Default = 0


&h05 [ 1：0 ] 0 I2S_IN1 からのデータを入力




22--77.. AAMMCCLLKKOOAA 端端子子へへののククロロッックク出出力力選選択択（（SSEELL77））

Default = 0


&h06 [ 6：4 ] 0 Hi-z を出力

1 DSP 内で使用している 256fs(12.288MHz)のクロックを出力

2 AMCLK_IN1 からのクロックを出力




Technical Note

12/34

BU9406KS2


22--88.. AAMMCCLLKKOOBB 端端子子へへののククロロッックク出出力力選選択択（（SSEELL77））

Default = 0


&h06 [ 2：0 ] 0 Hi-z を出力

1 DSP 内で使用している 256fs(12.288MHz)のクロックを出力





22--99.. AAMMCCLLKKOOCC 端端子子へへののククロロッックク出出力力選選択択（（SSEELL88））

Default = 0


&h07 [ 5：4 ] 0 DSP 内で使用している 256fs(12.288MHz)のクロックを出力

1 S-P 変換 1 の PLL1 で抽出された 256fs のクロックを出力

2 S-P 変換 2 の PLL2 で抽出された 256fs のクロックを出力

22--1100.. DDAATTAAOOAA 端端子子へへのの出出力力選選択択（（SSEELL66,,SSEELL99））

Default = 0


&h08 [ 6：4 ] 0 I2S_IN1 からのデータを出力

1 I2S_IN2 からのデータを出力



4 P-S 変換 1（&h09[7]参照）からのデータを出力

P-S 変換 1 は 24 ビットのパラレルデータを I2S 方式のシリアルデータに変換します。

22--1111.. DDAATTAAOOBB 端端子子へへのの出出力力選選択択（（SSEELL66,,SSEELL99））

Default = 0


&h08 [ 2：0 ] 0 I2S_IN1 からのデータを出力




4 P-S 変換 1（&h09[7]参照）からのデータを出力

22--1122.. DDAATTAAOOCC 端端子子へへのの出出力力選選択択（（SSEELL22））

Default = 0


&h09 [ 4 ] 0 DSP 処理前のデータを入力


Technical Note

13/34

BU9406KS2


22--1133.. PP--SS 変変換換 11 へへのの入入力力選選択択（（SSEELL1100）） Default = 0


&h09 [ 7 ] 0 AD 変換からのデータを出力

1 ASRC で fs=48kHz に変換後のデータを出力

22--1155.. AAMMCCLLKK44SS 端端子子をを SS//PPDDIIFF 出出力力にに設設定定時時のの出出力力選選択択（（SSEELL22,,SSEELL66,,SSEELL1111）） Default = 0


&h09 [ 2：0 ] 0 DSP 処理前のデータを入力


2 I2S_IN1 からのデータを出力（（SS//PPDDIIFF 形形式式ののデデーータタののみみ出出力力すするるこことと））




22--1166.. AAMMCCLLKK44SS 端端子子のの入入出出力力切切りり換換ええ（（SSEELL22）） Default = 0


&h09 [ 3 ] 0 クロック入力

1 S/PDIF データ出力（&h11,&h12,&h13 を参照）

BU9406KS2 の DSP 部や DF+DAC 部で使用するシステムクロックは、3 系統あります。 1 つは、XI 端子からの 24.576MHz（512fs）のシステムクロックで、残りの 2 つは、BCKI1～3 の入力クロックから PLL1 や

PLL2 で作る 512fs のクロックです。

22--1177.. AASSRRCC のの入入力力部部（（アアッッププササンンププリリンンググにに使使用用））ののシシスステテムムククロロッックク選選択択（（点点線線①①）） Default = 0


&h0A [ 7：6 ] 0 XI 端子からの 24.576MHz（512fs）のシステムクロック

1 S-P 変換 1 の PLL1 で抽出された 512fs のクロック


22--1188.. AASSRRCC のの出出力力部部（（ダダウウンンササンンププリリンンググにに使使用用））、、PP--SS 変変換換 22、、SS//PPDDIIFF 出出力力ののシシスステテムムククロロッックク選選択択（（点点線線③③）） Default = 0





22--1199.. PP--SS 変変換換 11 ののシシスステテムムククロロッックク選選択択（（点点線線②②）） Default = 0





Technical Note

14/34

BU9406KS2


22--2200.. DDFF11、、ΔΔΣΣDDAACC１１ののシシスステテムムククロロッックク選選択択（（点点線線④④））

Default = 0


&h0B[ 7：6 ] 0 XI 端子からの 24.576MHz（512fs）のシステムクロック



22--2211.. DDFF22、、ΔΔΣΣDDAACC22 ののシシスステテムムククロロッックク選選択択（（点点線線⑤⑤））

Default = 0





22--2222.. DDFF33、、1166bbiitt DDAACC ののシシスステテムムククロロッックク選選択択（（点点線線⑥⑥））

Default = 0





Technical Note

15/34

BU9406KS2


3. S-P 変換 1、S-P 変換 2

BU9406KS2 では 2 つのシリアル - パラレル変換回路が内蔵されております。（S-P 変換 1，S-P 変換 2）

S-P 変換 1,2 は、端子からの３線シリアル入力のオーディオデータを受け取り、パラレルデータに変換するブロックです。

DATAI1,BCKI1,LRCKI1(52,53,54PIN) と DATAI2,BCKI2,LRCKI2(55,56,57PIN) と DATAI3,BCKI3,LRCKI3(58,63,64PIN) と

DATAI4,BCKI4,LRCKI4(65,66,67PIN)からの入力を選択します。

入力フォーマットは、IIS 方式、左詰め方式、右詰め方式があります。また、ビットクロック周波数は 64fs,48fs が選択でき

ますが、48fs を選択したときは、入力フォーマットは右詰め固定になります。また、それぞれ 16bit、20bit、24bit 出力が選

択できます。

下図に各転送方式のタイミングチャートを示します。

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32

16bit

20bit

24bit

16bit

20bit

24bit

LRCKI

BCKI

DATAI

IIS方式

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32

16bit

20bit

24bit

16bit

20bit

24bit

LRCKI

BCKI

DATAI

左詰方式

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32

16bit

20bit

24bit

LRCKI

BCKI

DATAI

右詰方式

16bit

20bit

24bit

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24

16bit

20bit

24bit

LRCKO

BCKO

DATAO

48fs

16bit

20bit

24bit

MSB LSB

S

MSB LSB

S

MSB LSB

S

MSB LSB

S

MSB LSB

S

MSB LSB

S

MSB LSB

S

MSB LSB

S

Technical Note

16/34

BU9406KS2


33--11.. SS--PP 変変換換 11,,22 のの入入力力選選択択

Default = 0


S-P 変換 1 &h05 [ 5：4 ]

S-P 変換 2 &h05 [ 1：0 ]





33--22.. 33 線線シシリリアアルル入入力力ののビビッットトククロロッックク周周波波数数設設定定

Default = 0


S-P 変換 1 &h0C [ 4 ]

S-P 変換 2 &h0D [ 4 ]

0 64fs 方式

1 48fs 方式

33--33.. 33 線線シシリリアアルル入入力力ののフフォォーーママッットト設設定定

Default = 0


S-P 変換 1 &h0C [ 3：2 ]

S-P 変換 2 &h0D [ 3：2 ]

0 IIS 方式

1 左詰め方式

2 右詰め方式

33--44.. 33 線線シシリリアアルル入入力力ののデデーータタビビッットト幅幅のの設設定定

Default = 0


S-P 変換 1 &h0C [ 1：0 ]

S-P 変換 2 &h0D [ 1：0 ]

0 16 bit

1 20 bit

2 24 bit

Technical Note

17/34

BU9406KS2


4. デジタルサウンド処理（DSP）

BU9406KS2 のデジタルサウンド処理（DSP）部は、薄型 TV に最適な専用ハードウェアで構成されております。

BU9406KS2 では、この専用 DSP を用いて次の処理を行います。

ププリリススケケーーララ、、チチャャネネルルミミキキササ、、擬擬似似スステテレレオオ、、ササララウウンンドド、、PP22BBaassss、、P2Treble、、パパララメメトトリリッッククイイココラライイザザ、、

EEVVRR＆＆ババラランンスス、、ココンンププレレッッシショョンン、、ポポスストトススケケーーララ、、ククリリッッパパーー

44--11.. DDSSPP 部部のの概概要要ととシシググナナルルフフロローー

データ幅： 28 bit （DATA RAM）

マシンサイクル： 40.7ns （512fs, fs=48kHz）

乗算器： 28×24 → 52 bit

加算器： 28＋28 → 28 bit

データ RAM： 256×28 bit

係数 RAM： 128×24 bit

サンプリング周波数： fs=48kHz

マスタクロック： 512fs （24.576MHz, fs=48kHz）

DSP には、16bit から 24bit のデジタル信号が入力されますが、

上側にオーバーフローマージンとして+4bit（+24dB）拡張します。

この範囲を超える処理を行った場合、DSP 内でクリップ処理を行います。

44--22.. ププリリススケケーーララ

音声 DSP に入力されるデジタル信号の場合は、レベルがフルスケール入力の場合があり、サラウンドやイコライザ処理を行

うとオーバーフローするため、プリスケーラで入力ゲインを調整します。

アナログ信号の場合は、A/D コンバータでデジタル値に変換しますが、入力レベルが小さい場合も、プリスケーラでゲイン

を調整することができます。

調整範囲は、+16dB から-44dB まで 2dB ステップで設定できます。

Default = 00

Select Address 動作説明

&h20 [ 4：0 ]

データRAM

MUX

MUX

係数RAM

デコーダ回路

MUX

ADD

Acc

入力

0

出力

-4dB

-6dB

コマンド値ゲイン

00

01

04

05

06

07

0dB

-2dB

-8dB

-10dB

-12dB

-14dB

02

03

-20dB

-22dB


08

09

0C

0D

0E

0F

-16dB

-18dB

-24dB

-26dB

-28dB

-30dB

0A

0B

-36dB

-38dB


10

11

14

15

16

17

-32dB

-34dB

-40dB

-42dB

-44dB

-∞

12

13

+12dB

+10dB


18

19

1C

1D

1E

1F

+16dB

+14dB

+8dB

+6dB

+4dB

+2dB

1A

1B

Technical Note

18/34

BU9406KS2


44--33.. チチャャネネルルミミキキササ

音声 DSP に入力されるデジタル信号の左チャネルと右チャネルの音のミキシング設定を行います。

ここでステレオ信号のモノラル化を行います。

DSP の Lch に入力されるデータをミックスする。

Default = 0


&h2A [ 7：6 ]

0 Lｃｈデータを入力

1 （Lch + Rch） / 2 のデータを入力


3 Rch データを入力

DSP の Rch に入力されるデータをミックスする。

Default = 0


&h2A [ 5：4 ]

0 Rｃｈデータを入力



3 Lch データを入力

44--44.. 擬擬似似スステテレレオオ 22

モノラル音声を信号処理によりステレオ感を再現します。

ここでの擬似ステレオ処理は、「5-5. サラウンドと擬似ステレオ 1」での擬似ステレオより効果の高いものです。

擬似ステレオ 2 のフィルタ効果の選択

Default = 0


&h71 [ 1：0 ]

0 擬似ステレオを使用しない

1 効果の度合いを「弱」に設定

2 効果の度合いを「強」に設定

サラウンドの設定 ON（&h70[7] = 1）と組み合わせますと、より広がりがでます。

Technical Note

19/34

BU9406KS2


44--55.. ササララウウンンドド（（MMaattrriixx SSuurrrroouunndd ３３DD））とと擬擬似似スステテレレオオ 11

広いスィートスポットと長時間視聴でも疲労感の少ないサラウンドを実現します。

中高域での自然な音の広がり感を再現し、ボーカルの定位感を損ねない音場を実現します。

ループを使用しますと位相シフタの段数を擬似的に増やすことができます。

サラウンド機能の ON/OFF

Default = 0


&h70 [ 7 ]

0 サラウンド効果を OFF する

1 サラウンド効果を ON する

擬似ステレオ機能 1 の ON/OFF （5-4. 擬似ステレオ 2 とは別の機能です。）

Default = 0


&h70 [ 6 ]

0 擬似ステレオ効果を OFF する

1 擬似ステレオ効果を ON する

LOOP の使用設定

Default = 0


&h70 [ 5 ]

0 LOOP を使用しない

1 LOOP を使用する

LOOP の使用時のディレイ量設定

Default = 0


&h71 [ 7：6 ]

0 1 サンプル

1 64 サンプル

2 128 サンプル

3 255 サンプル

BPF

Lch

Rch

+

+

+

L-R

(L+R)/2

-

+

+

PHASESHIFTER

EFFECTGAIN

LPF

+

+

-+

Rch

Lch

LOOPDELAY

+

擬似ステレオ1

サラウンドループ

Technical Note

20/34

BU9406KS2


サラウンドゲイン設定

Default = 0


&h70 [ 3：0 ]

ササララウウンンドド（（MMaattrriixx SSuurrrroouunndd ３３DD））とと擬擬似似スステテレレオオ 11 のの同同時時使使用用はは、、効効果果がが期期待待ででききまませせんん。。


0

1

2

3

4

5

6

7


-2dB

-3dB

0dB

-1dB

-6dB

-7dB

-4dB

-5dB

8

9

A

B

C

D

E

F

-10dB

-11dB

-8dB

-9dB

-14dB

-15dB

-12dB

-13dB

Technical Note

21/34

BU9406KS2


44--66.. PP22BBaassss （（PPeerrffeecctt PPuurree BBaassss：：重重低低音音イイココラライイザザ））スピーカーのエンクロージャーに制約のある薄型テレビでも迫力のある重低音、原音に近いリアルサウンドを再現でき

る重低音イコライザです。

厚みのある歪み感の少ないクリアな重低音を実現します。低音をブーストしてもボーカル帯域に干渉しないため豊

かで自然な重低音を実現しています。

P2Bass 機能の ON/OFF

Default = 0


&h72 [ 7 ]

0 P2Bass 機能を使用しない

1 P2Bass 機能を使用する

P2Bass HPF カットオフ周波数設定

Default = 0


&h72 [ 3：2 ] 0 60Hz

1 80Hz

2 100Hz

3 120Hz

P2Bass LPF カットオフ周波数設定

Default = 0


&h72 [ 1：0 ] 0 120Hz

1 160Hz

2 200Hz

3 240Hz

P2Bass 重低音ゲイン設定

Default = 0


&h73 [ 6：4 ]

P2Bassゲイン

Gain

f

HPFカットオフ周波数

LPFカットオフ周波数

ボーカル帯域


0

1

2

3

4

5

6

7


+8dB

+9dB

+6dB

+7dB

+12dB

+13dB

+10dB

+11dB

Technical Note

22/34

BU9406KS2


44--77.. PP22TTrreebbllee （（PPeerrffeecctt PPuurree TTrreebbllee：：中中・・高高域域ののイイココラライイザザ））

明瞭度、音の伸び、歯切れの良さを実現します。

スピーカーが下側にあるセットでは、音が持ち上がって聞こえる効果を実現します。

P2Treble 機能の ON/OFF

Default = 0


&h72 [ 6 ]

0 SAS 機能を使用しない

1 SAS 機能を使用する

P2Treble 中・高域ゲイン設定

Default = 0


&h73 [ 3：0 ]

44--88.. パパララメメトトリリッッククイイココラライイザザ

BU9406KS2 には、2 チャンネル 12 バンドパラメトリックイコライザがあります。これを用いて、バスやトレブルなどのト

ーンコントロールや、スピーカーの周波数特性を改善するためのイコライザとして使用します。データ幅： 28 bit 係数： 24 bit（-4 ～ +4）

前半 5 バンドは Lch、Rch とも共通の係数を設定します。主にトーンコントロールとして使用します。後半 7 バンドは Lch、Rch 独立パラメトリックイコライザとして使用します。音声を再生中に、オーディオ特性を変えるためのソフト遷移機能を内蔵しています。次ページに Lｃｈ用と Rｃｈ用のパラメトリックイコライザの構成図を示します。

係数を係数用 RAM に一括ロード開始

Default = 0


&h40 [ 7 ]

0 ロード停止

1 ロード開始

パラメトリックイコライザの状態モニター（読み出し専用）

Select Address 意味状態

&h46 [ 7 ] 係数遷移中の BUSY 信号モニター遷移中は“H”を示す

&h46 [ 6 ] 係数ロード中の BUSY モニターロード中は“H”を示す

ソフト遷移が完了するまでの時間設定

Default = 0


&h45 [ 5：4 ]

0 21.3ms （1024fs）

1 42.6ms （2048fs）

2 10.6ms （512fs）

3 5.3ms （256fs）


0

1

2

3

4

5

6

7


+3dB

+4dB

+1dB

+2dB

+7dB

+8dB

+5dB

+6dB

8

9

A

B

C

D

E

+11dB

+12dB

+9dB

+10dB

+15dB

+13dB

+14dB

Technical Note

23/34

BU9406KS2


Z-1

+ +

Z-1

2B29

28

Z-1 Z-1

2C2A

+ +

Z-1

+ +

Z-1

2624

23

Z-1 Z-1

2725

+ +

Z-1

+ +

Z-1

302E

2D

Z-1 Z-1

312F

+ +

Z-1

+ +

Z-1

3533

32

Z-1 Z-1

3634

+ +

Z-1

+ +

Z-1

3A38

37

Z-1 Z-1

3B39

+ +

Z-1

+ +

Z-1

6B69

68

Z-1 Z-1

6C6A

+ +

Z-1

+ +

Z-1

31

0

Z-1 Z-1

42

+ +

Z-1

+ +

Z-1

86

5

Z-1 Z-1

97

+ +

1 2 3 4 5

6 7

フィルタ番号

係数番号

Z-1

+ +

Z-1

DB

A

Z-1 Z-1

EC

+ +

Z-1

+ +

Z-1

1210

F

Z-1 Z-1

1311

+ +

Z-1

+ +

Z-1

1715

14

Z-1 Z-1

1816

+ +

Z-1

+ +

Z-1

1C1A

19

Z-1 Z-1

1D1B

+ +

Z-1

+ +

Z-1

211F

1E

Z-1 Z-1

2220

+ +

8 9 A

B C

Lch

遷移用フィルタ

※係数番号とフィルタ番号は16進数

Z-1

+ +

Z-1

2B29

28

Z-1 Z-1

2C2A

+ +

Z-1

+ +

Z-1

6664

63

Z-1 Z-1

6765

+ +

Z-1

+ +

Z-1

302E

2D

Z-1 Z-1

312F

+ +

Z-1

+ +

Z-1

3533

32

Z-1 Z-1

3634

+ +

Z-1

+ +

Z-1

3A38

37

Z-1 Z-1

3B39

+ +

Z-1

+ +

Z-1

6B69

68

Z-1 Z-1

6C6A

+ +

Z-1

+ +

Z-1

4341

40

Z-1 Z-1

4442

+ +

Z-1

+ +

Z-1

4846

45

Z-1 Z-1

4947

+ +

1 2 3 4 5

6 7

フィルタ番号

係数番号

Z-1

+ +

Z-1

4D4B

4A

Z-1 Z-1

4E4C

+ +

Z-1

+ +

Z-1

5250

4F

Z-1 Z-1

5351

+ +

Z-1

+ +

Z-1

5755

54

Z-1 Z-1

5856

+ +

Z-1

+ +

Z-1

5C5A

59

Z-1 Z-1

5D5B

+ +

Z-1

+ +

Z-1

615F

5E

Z-1 Z-1

6260

+ +

8 9 A

B C

７）Rch(Lchとは後半バンドと遷移用フィルタの係数番号が違います

遷移用フィルタ

※係数番号とフィルタ番号は16進数

Technical Note

24/34

BU9406KS2


44--88--11.. パパララメメトトリリッックク EEQQ のの係係数数のの設設定定方方法法 ①&h40[7]を”L”にします。 ②変更する係数番号のアドレス(7bit)を&h41[6:0]で設定します。データ(24bit)を&h42[7:0],&h43[7:0],&h44[7:0]で設定します。 ③&h40[7]を”H”にします。指定した係数番号の係数 RAM にデータを一括書き込みすることができます。 ④&h46[6]を読み出して”L”になったのを確認するか、20µs ウェイトするかで、係数 RAM への書き込みが終了します。その後&h40[7]を”L”にします。 ⑤係数は h7FFFFF(最大値)が(+4－1LSB)を表し、h800000(最小値)が－4 を表します。また、h200000 が+1 を表し、h000000が 0 を表し、hE00000 が－1 を表します。

44--88--22.. パパララメメトトリリッックク EEQQ のの係係数数切切りり換換ええ時時ののソソフフトト遷遷移移機機能能使使用用方方法法 ①&h45[5:4]で遷移にかかる時間を設定します。 ②2 つのチャンネルの遷移用フィルタに新しい係数をセットします。前半 5 バンド（係数が２チャンネル共通）を遷移させ

る場合は、２つのチャンネルの遷移用フィルタに必ず同じ係数をセットします。 ③&h45[3:0]に遷移させるフィルタ番号をセットします。遷移が始まります。 ④seni_busy（&h46[7]で読み出される信号）が”H”になり、遷移が終了したら”L”になります。 ⑤遷移が終了したら&h45[3:0]に必ず０をセットし、ソフト遷移動作を完了させます。

44--99.. EEVVRR（（電電子子ボボリリュューームム））ととババラランンススボリュームは、+24dB から－103dB まで、0.5dB ステップで選択できます。ボリュームを切り換えたときは、ソフト遷移を行います。また、0dB からミュートまでの時間は、約 21ms かかります。バランスは、ボリューム設定値から 1dB ステップ幅で減衰させることが可能です。切り換え時は、ソフト遷移を行います。ボリューム設定

Default = 00h


&h24 [ 7：0 ]

L/R バランス設定

Default = 80h


&h25 [ 7：0 ]

-1dB0dB7E

0dB-∞FF

0dB

-∞

0dB

-126dB

…

0dB

…

0dB

0dB

0dB

0dB

0dB

…

-1dB

…

-126dB

…

80

7F

01

…

81

コマンド値 Lch

00

FE

バランス設定

Rch

Technical Note

25/34

BU9406KS2


44--1100.. ココンンププレレッッシショョンン TV コマーシャルや映画の中の爆発音のように、音が急に大きくなったときに視聴者が驚かないように、自動的にボリューム

をコントロールして音量を調整する機能です。

AGCONTIME

AGC_MAX

AGC_MIN

AGCOFFTIME

R_RATEA_RATE

入力

出力

ボリューム

コンプレッションを使用するときは、&h21[7]を”H”にして下さい。

Default = 0


&h21 [ 7 ]

0 コンプレッション機能を使用しない

1 コンプレッション機能を使用する

AGC_MAX はコンプレッションが ON する入力レベル設定です。&h21[6:4]で設定します。

Default = 0


&h26 [ 6：4 ]

AGCONTIME で設定した時間、入力レベルが AGC_MAX を越えたら、コンプレッションが ON します。 AGCONTIME は&h22[6:4]で設定します。

Default = 0


&h22 [ 6：4 ]

Technical Note

26/34

BU9406KS2


A_RATE はボリュームがダウンする速度設定です。&h23[6:4]で設定します。

Default = 0


&h23 [ 6：4 ]

AGC_MIN はコンプレッション ON 時に出力するレベル設定です。&h21[2:0]で設定します。

Default = 0


&h21 [ 2：0 ]

AGCOFFTIME で設定した時間、出力レベルが AGC_MIN を下回ったら、コンプレッションが OFF します。 AGCOFFTIME は&h22[2:0]で設定します。

Default = 0


&h22 [ 2：0 ]

R_RATE はボリュームがアップする速度設定です。&h23[3:0]で設定します。

Default = 0h


&h23 [ 3：0 ]

44--1111.. ポポスストトススケケーーララ 28bit 幅の DSP で演算したデータを出力する際に、入力時にオーバーフローマージンとして拡張した上位 4bit を取り除いて

出力しますが、DSP で様々な演算を行い、レベルを調整して出力する際に、ポストスケーラ機能を用いると簡単なレベル調

整が可能です。

コマンド値 r_rate時間

0

1

2

3

4

5

6

7

コマンド値 r_rate時間

0.75s

1s

0.25s

0.5s

2s

2.5s

1.25s

1.5s

8

9

A

B

C

D

E

F

5s

6s

3s

4s

9s

10s

7s

8s

Technical Note

27/34

BU9406KS2


Default = 0


&h26 [ 2：0 ]

0 0dB （入力時に拡張した上位 4 bit を取り除く）

1 -6dB

2 -12dB

3 -18dB

4 -24dB

44--1122.. ククリリッッパパーーテレビの定格出力（実用最大出力）を測定する際には、総合歪率（THD+N）が 10%のところで測定します。クリッパー機能

を用いることで、任意の出力振幅でクリップさせることができるので、例えば 15W 出力のアンプを用いて、10W や 5W の

定格出力を得ることができます。

クリップレベル

クリッパー機能を使用するときは&h27[7]を”H”にして下さい。

Default = 0


&h27 [ 7 ]

0 クリッパー機能を使用しない

1 クリッパー機能を使用する

クリップレベルは上位 8 ビット&h28[7:0], 下位 8 ビット&h29[7:0]で設定します。設定値を小さくするとクリップレベルは狭くなります。

負のクリップレベルは、正のクリップレベルの反転データが設定されます。

（（注注））DDSSPP 出出力力をを DDFF11、、DDFF22、、DDFF33 にに出出力力すするる際際はは、、必必ずずククリリッッパパーー機機能能をを使使用用ししててくくだだささいい。。

Technical Note

28/34

BU9406KS2


5. P-S 変換 1、P-S 変換 2

BU9406KS2 では 2 つのパラレル – シリアル変換回路が内蔵されております。（P-S 変換 1，P-S 変換 2）

P-S 変換 1 は、AD コンバータまたは ASRC の出力を、DATAOA、BCKOA、LRCKOA(48,49,51PIN)または DATAOB、BCKOB、

LRCKOB(45,46,47PIN)から 3 線シリアルデータに変換して出力します。（&h08[6:4],&h08[2:0]を参照）

P-S 変換 2 は、ASRC または DSP の出力を、DATAOC、BCKOC、LRCKOC(42,43,44PIN)から 3 線シリアルデータに変換し

て出力します。

P-S 変換 1 のシステムクロックは、&h0A[5:4]で設定しますが、AD コンバータを出力するときは SYSCLK を選択して下さい。

ASRC を出力するときは&h0A[1:0]で選択したものと同じものを選択して下さい。

出力フォーマットは、IIS 方式、左詰方式、右詰方式があります。また、それぞれ 16bit、20bit、24bit 出力が選択できます。

下図に各転送方式のタイミングチャートを示します。

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32

16bit

20bit

24bit

16bit

20bit

24bit

LRCKO

BCKO

DATAO

IIS方式

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32

16bit

20bit

24bit

16bit

20bit

24bit

LRCKO

BCKO

DATAO

左詰方式

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32

16bit

20bit

24bit

LRCKO

BCKO

DATAO

右詰方式

16bit

20bit

24bit

MSB LSB

S

MSB LSB

S

MSB LSB

S

MSB LSB

S

MSB LSB

S

MSB LSB

S

Technical Note

29/34

BU9406KS2


55--11.. PP--SS 変変換換 11 のの出出力力選選択択

Default = 0


&h09 [ 7 ] 0 AD コンバータのデータを出力

1 ASRC 後のデータを出力

55--22.. PP--SS 変変換換 22 のの出出力力選選択択

Default = 0


&h09 [4 ] 0 ASRC 後（DSP 処理前）のデータを出力


55--33.. PP--SS 変変換換 11 ののシシスステテムムククロロッックク選選択択

Default = 0


&h0A [ 5：4 ] 0 SYSCLK (512fs)

1 PLL1_512fs

2 PLL2_512fs

55--44.. 33 線線シシリリアアルル出出力力ののフフォォーーママッットト設設定定

Default = 0


P-S 変換 1 &h0E [ 3：2 ]

P-S 変換 2 &h0F [ 3：2 ]

0 IIS 方式

1 左詰め方式

2 右詰め方式

55--55.. 33 線線シシリリアアルル出出力力ののデデーータタビビッットト幅幅のの設設定定

Default = 0


P-S 変換 1 &h0C [ 1：0 ]

P-S 変換 2 &h0D [ 1：0 ]

0 16 bit

1 20 bit

2 24 bit

Technical Note

30/34

BU9406KS2


6. 8 倍オーバーサンプリングデジタルフィルタ（DF）

BU9406KS2 のオーディオ・アナログ信号出力用の DAC には、それぞれ 8 倍オーバーサンプリングデジタルフィルタが DAC

入力の前段に挿入されております。

このブロックには、フィルタ演算以外に、プリスケーラ機能、ボリューム機能、Lch/Rch ミックス機能があります。

BU9406KS2 の DF＋DAC の構成を下図に示します。

66--11.. ププリリススケケーーララ機機能能

オーディオ DAC の性能を引き出す為に、信号レベルを調整します。

DF1 は、&h80[7:0]，&h81[7:0]を参照してください。初期値は、h4000 です。



66--22.. ボボリリュューームム機機能能

+6dB から-121ｄB まで、0.5dB ステップでボリューム値を設定します。

ボリューム値を切り換える時には、係数のソフト遷移を行います。0dB からミュートまでは約 21ms の遷移時間となります。

Default = 0Ch


DF1 &h82 [ 7：0 ]

DF2 &h85 [ 7：0 ]

DF3 &h88 [ 7：0 ]

計算式：（12－コマンド値）×0.5 dB

01 +5.5dB

……

……

0dB

-0.5dB


00

0E

FE

FF

+6dB

-1dB

-121dB

-∞

0C

0D

８倍オーバーサンプリングフィルタ

16bitDAC

AOUTR1(22PIN)

AOUTL1(23PIN)

DF3


ΔΣDAC

AOUTR2(26PIN)

AOUTL2(30PIN)

DF2

プリスケーラ

ボリューム

チャンネルミキサ


ΔΣDAC

AOUTR3(33PIN)

AOUTL3(37PIN)

DF1

プリスケーラ

ボリューム

プリスケーラ

ボリューム

チャンネルミキサチャンネルミキサ

Technical Note

31/34

BU9406KS2


66--33.. チチャャンンネネルルミミキキササ

DAC に入力されるデジタル信号の左チャネルと右チャネルの音のミキシング設定を行います。

ここでステレオ信号のモノラル化を行います。

DAC の Lch に入力されるデータをミックスする。

Default = 0


DF1 &h2A [ 3：2 ]

DF2 &h2B [ 7：6 ]

DF3 &h2B [ 3：2 ]

0 Lｃｈデータを入力



3 Rch データを入力

DAC の Rch に入力されるデータをミックスする。

Default = 0


DF1 &h2A [ 1：0 ]

DF2 &h2B [ 5：4 ]

DF2 &h2B [ 1：0 ]

0 Rｃｈデータを入力



3 Lch データを入力

Technical Note

32/34

BU9406KS2


7. リリセセッットト解解除除後後にに送送るるココママンンドド

（１）電源立上げ後を含むリセット解除後には、必ず次のコマンドを送ってください。

0．電源投入 ↓ 発振が安定するまで約 1ms ウェイト（発振子の製品により、安定するまでの時間を調整してください。） ↓

1．リセット解除 ↓ RAM 初期化が完了するまで約 500us ウェイト ↓

2．&h01[7] = 0 ：内蔵 RAM のクリアが完了し、使用できる状態にします。 ↓

3．&hF1[2] = 0 ：アナログブロックからの信号をデジタルブロックに接続します。 ↓

4．&hF5[5:4] = 0 ：PLL のクロックを通常使用状態に設定します。（&hF5=00） ↓

5．&hF6[7:0] = AAh ：PLL から出力されるクロックの位相合わせを行います。 ↓

6．パラメトリックイコライザの係数 b0 に初期値(24’h200000)を設定します。（手順は（２）を参照） ↓ PLL が安定するまで約 10ms ウェイト ↓

7．その他レジスタ設定（２） 6．パラメトリックイコライザの係数 b0 に初期値(24’h200000)の設定する手順

6-1．&h42[7:0] = 20h ：ロードする 24 ビット係数の Bit[23:16]に 20h を設定します。

↓ 6-2．&h41[7:0] = **h ：係数のアドレスを指定します。（例）フィルタ番号 1 の b0 ですと 28h を設定

↓ 6-3．&h40[7] = 1 ：係数のロードを開始します。

↓ 約 20us ウェイト

↓ 6-4．&h40[7] = 0 ：係数のロードを停止します。

6-2 から 6-4 をフィルタの係数 b0 アドレスを変えながら合計 19 回繰り返します。

N0. &h41[7:0] = **h パラメトリックイコライザのフィルタ番号

1 28h フィルタ番号 1（Lch・Rch 共通の係数 b0） 2 2Dh フィルタ番号 2（Lch・Rch 共通の係数 b0） 3 32h フィルタ番号 3（Lch・Rch 共通の係数 b0） 4 37h フィルタ番号 4（Lch・Rch 共通の係数 b0） 5 68h フィルタ番号 5（Lch・Rch 共通の係数 b0） 6 00h フィルタ番号 6（Lch の係数 b0） 7 05h フィルタ番号 7（Lch の係数 b0） 8 0Ah フィルタ番号 8（Lch の係数 b0） 9 0Fh フィルタ番号 9（Lch の係数 b0）

10 14h フィルタ番号 A（Lch の係数 b0） 11 19h フィルタ番号 B（Lch の係数 b0） 12 1Eh フィルタ番号 C（Lch の係数 b0） 13 40h フィルタ番号 6（Rch の係数 b0） 14 45h フィルタ番号 7（Rch の係数 b0） 15 4Ah フィルタ番号 8（Rch の係数 b0） 16 4Fh フィルタ番号 9（Rch の係数 b0） 17 54h フィルタ番号 A（Rch の係数 b0） 18 59h フィルタ番号 B（Rch の係数 b0） 19 5Eh フィルタ番号 C（Rch の係数 b0）

Technical Note

33/34

BU9406KS2


使用上の注意（１）絶対最大定格について

電源電圧、及び動作条件の温度範囲などが絶対最大定格を超えた場合、破壊する恐れがあり、ショートもしくはオープ

ンなどの破壊モードが特定できませんので、絶対最大定格を超えるような特殊モードが想定される場合には、ヒューズ

などの物理的な安全対策を施すよう検討お願いします。（２）電源ラインについて

基板パターンの設計においては、電源／GND ラインの配線は、低インピーダンスになるようにしてください。その際、

デジタル系電源とアナログ系電源は、それらが同電位であっても、デジタル系電源パターンとアナログ系電源パターン

は分離し、配線パターンの共通インピーダンスによるアナログ電源へのデジタル・ノイズの回り込みを抑制してくださ

い。GND ラインについても、同様のパターン設計を考慮してください。また、LSI のすべての電源端子について電源－GND 端子間にコンデンサを挿入するとともに、電解コンデンサ使用の際

は、低温で容量抜けが起こることなど使用するコンデンサの諸特性に問題ないことを十分ご確認のうえ、定数を決定し

てください。（３）強電磁界中の動作について

強電磁界中でのご使用は、誤動作をする可能性がありますのでご注意ください。（４）各入力端子について

ＬＳＩの構造上、寄生素子は電位関係によって必然的に形成されます。寄生素子が動作することにより、回路動作の干

渉を引き起こし、誤動作、ひいては破壊の原因となり得ます。したがって、入力端子に GND より低い電圧を印加する

など、寄生素子が動作するような使い方をしないよう十分注意してください。また、LSI に電源電圧を印加していない

時、入力端子に電圧を印加しないでください。さらに、電源電圧を印加している場合にも、各入力端子は、電源電圧以

下の電圧もしくは電気的特性の保証値内としてください。

Technical Note

34/34

BU9406KS2


発注形名情報

B U 9 4 0 6 K S 2

Part Number

パッケージ KS2: SQFP-T80C

包装、フォーミング仕様なし: トレイ、チューブ

外形寸法図と包装・フォーミング仕様標印図

0.5

BU9406KS2

60

40

80

61

41

20

21

1

14.0 ± 0.2

16.0 ± 0.3

14.0

±0.2

16.0

±0.3

Lot No.

1.4

± 0

.1

0.1

±0.1

0.1 0.3 ± 0.10.65

0.125 ± 0.1

(Unit : mm)

SQFP-T80C

0.1

14.0±0.2

0.125±0.1

0.65 0.3±0.1

16.0±0.3

80

61

1 20

21

40

4160

14.0

±0.2

1.4±

0.1

0.5

16.0

±0.3

0.1±

0.1

DatasheetDatasheet

Notice - GE Rev.002© 2014 ROHM Co., Ltd. All rights reserved.

ご注意ローム製品取扱い上の注意事項

1. 本製品は一般的な電子機器（AV 機器、OA 機器、通信機器、家電製品、アミューズメント機器等）への使用を

意図して設計・製造されております。従いまして、極めて高度な信頼性が要求され、その故障や誤動作が人の生命、

身体への危険若しくは損害、又はその他の重大な損害の発生に関わるような機器又は装置（医療機器(Note 1)

、輸送機器、

交通機器、航空宇宙機器、原子力制御装置、燃料制御、カーアクセサリを含む車載機器、各種安全装置等）（以下「特

定用途」という）への本製品のご使用を検討される際は事前にローム営業窓口までご相談くださいますようお願い致し

ます。ロームの文書による事前の承諾を得ることなく、特定用途に本製品を使用したことによりお客様又は第三者に生

じた損害等に関し、ロームは一切その責任を負いません。

(Note 1) 特定用途となる医療機器分類日本 USA EU 中国

CLASSⅢ CLASSⅢ

CLASSⅡb Ⅲ類

CLASSⅣ CLASSⅢ

2. 半導体製品は一定の確率で誤動作や故障が生じる場合があります。万が一、かかる誤動作や故障が生じた場合で

あっても、本製品の不具合により、人の生命、身体、財産への危険又は損害が生じないように、お客様の責任において

次の例に示すようなフェールセーフ設計など安全対策をお願い致します。 ①保護回路及び保護装置を設けてシステムとしての安全性を確保する。 ②冗長回路等を設けて単一故障では危険が生じないようにシステムとしての安全を確保する。

3. 本製品は、一般的な電子機器に標準的な用途で使用されることを意図して設計・製造されており、下記に例示するよう

な特殊環境での使用を配慮した設計はなされておりません。従いまして、下記のような特殊環境での本製品のご使用に

関し、ロームは一切その責任を負いません。本製品を下記のような特殊環境でご使用される際は、お客様におかれ

まして十分に性能、信頼性等をご確認ください。 ①水・油・薬液・有機溶剤等の液体中でのご使用 ②直射日光・屋外暴露、塵埃中でのご使用 ③潮風、Cl2、H2S、NH3、SO2、NO2 等の腐食性ガスの多い場所でのご使用 ④静電気や電磁波の強い環境でのご使用 ⑤発熱部品に近接した取付け及び当製品に近接してビニール配線等、可燃物を配置する場合。 ⑥本製品を樹脂等で封止、コーティングしてのご使用。 ⑦はんだ付けの後に洗浄を行わない場合(無洗浄タイプのフラックスを使用された場合も、残渣の洗浄は確実に

行うことをお薦め致します)、又ははんだ付け後のフラックス洗浄に水又は水溶性洗浄剤をご使用の場合。 ⑧本製品が結露するような場所でのご使用。

4. 本製品は耐放射線設計はなされておりません。 5. 本製品単体品の評価では予測できない症状・事態を確認するためにも、本製品のご使用にあたってはお客様製品に

実装された状態での評価及び確認をお願い致します。 6. パルス等の過渡的な負荷（短時間での大きな負荷）が加わる場合は、お客様製品に本製品を実装した状態で必ず

その評価及び確認の実施をお願い致します。また、定常時での負荷条件において定格電力以上の負荷を印加されますと、

本製品の性能又は信頼性が損なわれるおそれがあるため必ず定格電力以下でご使用ください。 7. 許容損失(Pd)は周囲温度(Ta)に合わせてディレーティングしてください。また、密閉された環境下でご使用の場合は、

必ず温度測定を行い、ディレーティングカーブ範囲内であることをご確認ください。 8. 使用温度は納入仕様書に記載の温度範囲内であることをご確認ください。 9. 本資料の記載内容を逸脱して本製品をご使用されたことによって生じた不具合、故障及び事故に関し、ロームは

一切その責任を負いません。

実装及び基板設計上の注意事項 1. ハロゲン系（塩素系、臭素系等）の活性度の高いフラックスを使用する場合、フラックスの残渣により本製品の性能

又は信頼性への影響が考えられますので、事前にお客様にてご確認ください。 2. はんだ付けはリフローはんだを原則とさせて頂きます。なお、フロー方法でのご使用につきましては別途ロームまで

お問い合わせください。詳細な実装及び基板設計上の注意事項につきましては別途、ロームの実装仕様書をご確認ください。

DatasheetDatasheet

Notice - GE Rev.002© 2014 ROHM Co., Ltd. All rights reserved.

応用回路、外付け回路等に関する注意事項 1. 本製品の外付け回路定数を変更してご使用になる際は静特性のみならず、過渡特性も含め外付け部品及び本製品の

バラツキ等を考慮して十分なマージンをみて決定してください。 2. 本資料に記載された応用回路例やその定数などの情報は、本製品の標準的な動作や使い方を説明するためのもので、

実際に使用する機器での動作を保証するものではありません。従いまして、お客様の機器の設計において、回路や

その定数及びこれらに関連する情報を使用する場合には、外部諸条件を考慮し、お客様の判断と責任において行って

ください。これらの使用に起因しお客様又は第三者に生じた損害に関し、ロームは一切その責任を負いません。

静電気に対する注意事項本製品は静電気に対して敏感な製品であり、静電放電等により破壊することがあります。取り扱い時や工程での実装時、

保管時において静電気対策を実施の上、絶対大定格以上の過電圧等が印加されないようにご使用ください。特に乾燥

環境下では静電気が発生しやすくなるため、十分な静電対策を実施ください。（人体及び設備のアース、帯電物からの

隔離、イオナイザの設置、摩擦防止、温湿度管理、はんだごてのこて先のアース等）

保管・運搬上の注意事項 1. 本製品を下記の環境又は条件で保管されますと性能劣化やはんだ付け性等の性能に影響を与えるおそれがあります

のでこのような環境及び条件での保管は避けてください。 ①潮風、Cl2、H2S、NH3、SO2、NO2等の腐食性ガスの多い場所での保管 ②推奨温度、湿度以外での保管 ③直射日光や結露する場所での保管 ④強い静電気が発生している場所での保管

2. ロームの推奨保管条件下におきましても、推奨保管期限を経過した製品は、はんだ付け性に影響を与える可能性が

あります。推奨保管期限を経過した製品は、はんだ付け性を確認した上でご使用頂くことを推奨します。 3. 本製品の運搬、保管の際は梱包箱を正しい向き（梱包箱に表示されている天面方向）で取り扱いください。天面方向が

遵守されずに梱包箱を落下させた場合、製品端子に過度なストレスが印加され、端子曲がり等の不具合が発生する

危険があります。 4. 防湿梱包を開封した後は、規定時間内にご使用ください。規定時間を経過した場合はベーク処置を行った上でご使用

ください。製品ラベルに関する注意事項

本製品に貼付されている製品ラベルに QR コードが印字されていますが、QR コードはロームの社内管理のみを目的と

したものです。製品廃棄上の注意事項

本製品を廃棄する際は、専門の産業廃棄物処理業者にて、適切な処置をしてください。外国為替及び外国貿易法に関する注意事項

本製品は外国為替及び外国貿易法に定める規制貨物等に該当するおそれがありますので輸出する場合には、ロームに

お問い合わせください。知的財産権に関する注意事項

1. 本資料に記載された本製品に関する応用回路例、情報及び諸データは、あくまでも一例を示すものであり、これらに

関する第三者の知的財産権及びその他の権利について権利侵害がないことを保証するものではありません。従いまして、

上記第三者の知的財産権侵害の責任、及び本製品の使用により発生するその他の責任に関し、ロームは一切その責任を

負いません。 2. ロームは、本製品又は本資料に記載された情報について、ローム若しくは第三者が所有又は管理している知的財産権

その他の権利の実施又は利用を、明示的にも黙示的にも、お客様に許諾するものではありません。

その他の注意事項 1. 本資料の全部又は一部をロームの文書による事前の承諾を得ることなく転載又は複製することを固くお断り致します。 2. 本製品をロームの文書による事前の承諾を得ることなく、分解、改造、改変、複製等しないでください。 3. 本製品又は本資料に記載された技術情報を、大量破壊兵器の開発等の目的、軍事利用、あるいはその他軍事用途目的で

使用しないでください。 4. 本資料に記載されている社名及び製品名等の固有名詞は、ローム、ローム関係会社若しくは第三者の商標又は登録商標

です。

DatasheetDatasheet

Notice – WE Rev.001© 2014 ROHM Co., Ltd. All rights reserved.

一般的な注意事項 1. 本製品をご使用になる前に、本資料をよく読み、その内容を十分に理解されるようお願い致します。本資料に記載

される注意事項に反して本製品をご使用されたことによって生じた不具合、故障及び事故に関し、ロームは一切

その責任を負いませんのでご注意願います。

2. 本資料に記載の内容は、本資料発行時点のものであり、予告なく変更することがあります。本製品のご購入及び

ご使用に際しては、事前にローム営業窓口で最新の情報をご確認ください。

3. ロームは本資料に記載されている情報は誤りがないことを保証するものではありません。万が一、本資料に記載された

情報の誤りによりお客様又は第三者に損害が生じた場合においても、ロームは一切その責任を負いません。

fpd tv 2ch adc + 6ch dac...

Documents