fpga e cpld. hardware reconfigurável – definido pelo usuário suporta a implementação de...
TRANSCRIPT
![Page 1: FPGA e CPLD. Hardware reconfigurável – Definido pelo usuário Suporta a implementação de Circuitos Lógicos relativamente grandes Composto de – Blocos Lógicos](https://reader035.vdocuments.net/reader035/viewer/2022062318/552fc130497959413d8d5169/html5/thumbnails/1.jpg)
FPGA e CPLD
![Page 2: FPGA e CPLD. Hardware reconfigurável – Definido pelo usuário Suporta a implementação de Circuitos Lógicos relativamente grandes Composto de – Blocos Lógicos](https://reader035.vdocuments.net/reader035/viewer/2022062318/552fc130497959413d8d5169/html5/thumbnails/2.jpg)
• Hardware reconfigurável– Definido pelo usuário
• Suporta a implementação de Circuitos Lógicos relativamente grandes
• Composto de – Blocos Lógicos Configuráveis (CLBs) contidos em um
CI• Funções lógicas e comunicação entre os blocos
– Blocos de I/O– Chaves de interconexão
FPGAField Programmable Gate Array
![Page 3: FPGA e CPLD. Hardware reconfigurável – Definido pelo usuário Suporta a implementação de Circuitos Lógicos relativamente grandes Composto de – Blocos Lógicos](https://reader035.vdocuments.net/reader035/viewer/2022062318/552fc130497959413d8d5169/html5/thumbnails/3.jpg)
• Principais fabricantes– XILINX– ALTERA
• Ex. de Ferramenta gráfica– Quartus II [1]
• Linguagens de Descrição de Hardware– Verilog– VHDL
FPGAField Programmable Gate Array
![Page 4: FPGA e CPLD. Hardware reconfigurável – Definido pelo usuário Suporta a implementação de Circuitos Lógicos relativamente grandes Composto de – Blocos Lógicos](https://reader035.vdocuments.net/reader035/viewer/2022062318/552fc130497959413d8d5169/html5/thumbnails/4.jpg)
Tabela FPGA [2]
![Page 5: FPGA e CPLD. Hardware reconfigurável – Definido pelo usuário Suporta a implementação de Circuitos Lógicos relativamente grandes Composto de – Blocos Lógicos](https://reader035.vdocuments.net/reader035/viewer/2022062318/552fc130497959413d8d5169/html5/thumbnails/5.jpg)
A heterogeneous SoC Architecture with embedded virtual FPGA Cores and runtime Core Fusion [3]
• Virtualização de hw no domínio de FPGA’s é um conceito novo.
• Objetivo:– Desenvolvimento de uma arquitetura de hardware
reconfigurável e parametrizável em tempo de execução.– Reconfiguração dinâmica e parcial (DR-FPGA’s) [4]• Configuração completa• Remoção de partes
– Reuso dos blocos de hardware em outras FPGAs físicas• Core Fusion– Melhorar a utilização da FPGA virtual
CONSUMO DE ENERGIA+
ÁREA
![Page 6: FPGA e CPLD. Hardware reconfigurável – Definido pelo usuário Suporta a implementação de Circuitos Lógicos relativamente grandes Composto de – Blocos Lógicos](https://reader035.vdocuments.net/reader035/viewer/2022062318/552fc130497959413d8d5169/html5/thumbnails/6.jpg)
Arquitetura do Sistema
![Page 7: FPGA e CPLD. Hardware reconfigurável – Definido pelo usuário Suporta a implementação de Circuitos Lógicos relativamente grandes Composto de – Blocos Lógicos](https://reader035.vdocuments.net/reader035/viewer/2022062318/552fc130497959413d8d5169/html5/thumbnails/7.jpg)
Arquitetura da FPGA Virtual
![Page 8: FPGA e CPLD. Hardware reconfigurável – Definido pelo usuário Suporta a implementação de Circuitos Lógicos relativamente grandes Composto de – Blocos Lógicos](https://reader035.vdocuments.net/reader035/viewer/2022062318/552fc130497959413d8d5169/html5/thumbnails/8.jpg)
Estrutura de um CLB
![Page 9: FPGA e CPLD. Hardware reconfigurável – Definido pelo usuário Suporta a implementação de Circuitos Lógicos relativamente grandes Composto de – Blocos Lógicos](https://reader035.vdocuments.net/reader035/viewer/2022062318/552fc130497959413d8d5169/html5/thumbnails/9.jpg)
Estrutura de um PSM
![Page 10: FPGA e CPLD. Hardware reconfigurável – Definido pelo usuário Suporta a implementação de Circuitos Lógicos relativamente grandes Composto de – Blocos Lógicos](https://reader035.vdocuments.net/reader035/viewer/2022062318/552fc130497959413d8d5169/html5/thumbnails/10.jpg)
V-FPGA EXPLORER – Módulo do MEANDER
![Page 11: FPGA e CPLD. Hardware reconfigurável – Definido pelo usuário Suporta a implementação de Circuitos Lógicos relativamente grandes Composto de – Blocos Lógicos](https://reader035.vdocuments.net/reader035/viewer/2022062318/552fc130497959413d8d5169/html5/thumbnails/11.jpg)
Fusão de núcleos na FPGA Virtual
![Page 12: FPGA e CPLD. Hardware reconfigurável – Definido pelo usuário Suporta a implementação de Circuitos Lógicos relativamente grandes Composto de – Blocos Lógicos](https://reader035.vdocuments.net/reader035/viewer/2022062318/552fc130497959413d8d5169/html5/thumbnails/12.jpg)
CPLDComplex Programmable Logic Device
• PAL CPLD• Composto por pequeno número de Blocos
Lógicos grandes.• Tem tempo de resposta melhor que FPGA– Menor flexibilidade
• Aplicações que exigem lógica de alto desempenho
![Page 13: FPGA e CPLD. Hardware reconfigurável – Definido pelo usuário Suporta a implementação de Circuitos Lógicos relativamente grandes Composto de – Blocos Lógicos](https://reader035.vdocuments.net/reader035/viewer/2022062318/552fc130497959413d8d5169/html5/thumbnails/13.jpg)
A CPLD-based Safety Concept for IndustrialApplications [5]
• Sistemas de segurança Aplicações críticas– Proteção de pessoas, ambientes ou bens
• Elaboração de um conceito de segurança baseado em CPLD– Sistemas de energia para automação industrial– Controle de um motor elétrico
• Conversão de fases --> trifásica em contínua
– Duas funções de segurança melhoram o acionamento da energia
![Page 14: FPGA e CPLD. Hardware reconfigurável – Definido pelo usuário Suporta a implementação de Circuitos Lógicos relativamente grandes Composto de – Blocos Lógicos](https://reader035.vdocuments.net/reader035/viewer/2022062318/552fc130497959413d8d5169/html5/thumbnails/14.jpg)
TERM
INAI
S
![Page 15: FPGA e CPLD. Hardware reconfigurável – Definido pelo usuário Suporta a implementação de Circuitos Lógicos relativamente grandes Composto de – Blocos Lógicos](https://reader035.vdocuments.net/reader035/viewer/2022062318/552fc130497959413d8d5169/html5/thumbnails/15.jpg)
REFERÊNCIAS[1] Available www.altera.com
[2] Available www.xilink.com
[3] Figule, Peter; Hubner, Michael; Girardey, Romuald; Bapp, Falco; Bruckschlogl, Thomas; Thoma, Florian; Henkel, Jorg; Becker, Jurgen. “A heterogeneus SoC Architecture with embedded virtual FPGA Cores and runtime Core Fusion”. Karlsruhe Institute of Techonology – KIT, Germany, IEEE, Conference on Adaptive Hardware and System. 2011.
[4] Brito, A. Vasconcelos de. “Modelagem e Simulação de Sistemas Dinamicamente Reconfiguráveis em Granularidades Diversas”. Tese de Doutourado, Universidade Federal de Campina Grande. 2008.
[5] Griebnig, Gerhard; Mader, Roland; Steger, Christian; Weib, Reinhold. “A CPLD-based Safety Concept for Industrial Applications”. Graz University of Tchenology, Austria, IEEE. 2010.