gg1 a gg2 a gg3 a dd1 dd2 dd3 v 最新版英語データ ......gg1 a 2 データシート...

40W（46dBm）

9GHz～10.5GHz

GaNパワー・アンプ

データシート HMC8415LP6GE

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいは利用によって

生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示

的または暗示的に許諾するものでもありません。仕様は、予告なく変更される場合があります。本紙記載の商標および登録商標は、それぞれの所有

者の財産です。※日本語版資料は REVISION が古い場合があります。最新の内容については、英語版をご参照ください。

©2018 Analog Devices, Inc. All rights reserved.

本社／105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル 10F 電話 03（5402）8200

大阪営業所／532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー 10F 電話 06（6350）6868

名古屋営業所／451-6038 愛知県名古屋市西区牛島町 6-1 名古屋ルーセントタワー 40F 電話 052（569）6300

特長

高出力電力：PIN = 23dBmで 46dBm（代表値）

高い小信号ゲイン：32.5dB（代表値）

高パワー・ゲイン：PIN = 23dBmで 23dB（代表値）

周波数範囲：9GHz～10.5GHz

高い電力付加効率：PIN = 23dBmで 40%（代表値）

電源電圧：VDDxA/VDDxB = 28V（1000mA時）

6mm × 6mm、40ピン LFSCPパッケージ

アプリケーション

気象観測レーダー

航海用レーダー

防衛用レーダー

機能ブロック図

図 1.

概要

HMC8415LP6GEは、9GHz～10.5GHzの帯域幅において 37.5%を

上回る電力付加効率（PAE）で 40W（46dBm）を実現する、窒

化ガリウム（GaN）パワー・アンプです。

HMC8415LP6GE は、無線気象観測レーダー、航海用レーダー、

防衛用レーダーなどのパルス波アプリケーションに最適です。

GNDHMC8415LP6GE

GND

PACKAGEBASE

RFOUT

GND

GND

RFIN

GND

VG

G1B

VG

G2B

VG

G3

B

VD

D1B

VD

D2B

VD

D3B

VD

D3B

VG

G1A

VG

G2A

VG

G3A

VD

D1

A

VD

D2

A

VD

D3

A

VD

D3

A

16

68

8-0

01

日本語参考資料

最新版英語データシートはこちら

http://www.analog.com/jp/HMC8415LP6GE

https://www.analog.com/media/en/technical-documentation/data-sheets/HMC8415LP6GE.pdf


Rev. 0 － 2/23 －

目次特長 ....................................................................................................1

アプリケーション .............................................................................1

機能ブロック図 .................................................................................1

概要 ....................................................................................................1

改訂履歴 ............................................................................................2

仕様 ....................................................................................................3

電気的特性 ....................................................................................3

VDDxA/VDDxBごとの全ターゲット静止電流 .................................4

絶対最大定格 .....................................................................................5

熱抵抗 ............................................................................................5

ESDに関する注意.........................................................................5

ピン配置およびピン機能の説明 ......................................................6

インターフェース回路図 .............................................................7

代表的な性能特性 ............................................................................ 8

動作原理 .......................................................................................... 14

アプリケーション情報 .................................................................. 15

代表的なアプリケーション回路およびパルサー回路 ............ 17

EV1HMC8415LP6Gとドレイン・バイアス・パルサー・ボード

の使用方法 ..................................................................................... 19

バイアスの推奨シーケンス ....................................................... 20

平均化によるパルス波の近似 ....................................................... 21

評価用 PCB ..................................................................................... 22

部品表 ......................................................................................... 22

外形寸法 .......................................................................................... 23

オーダー・ガイド ...................................................................... 23

改訂履歴

9/2018—Revision 0: Initial Version


Rev. 0 － 3/23 －

仕様電気的特性

特に指定のない限り、TA = 25ºC、VDDxA/VDDxB = 28V、ターゲット静止電流（IDQ） = 1000mA、ドレイン・バイアスのパルス幅 = 100µs、

10%のデューティ・サイクル、周波数範囲 = 9GHz～10GHz。

表 1.

Parameter Symbol Min Typ Max Unit Test Conditions/Comments

FREQUENCY RANGE 9 10 GHz

GAIN

Small Signal 30 32.5 dB

Small Signal Flatness 1 dB

Power Gain 23 dB Input power (PIN) = 23 dBm

24 dB PIN = 21 dBm

RETURN LOSS

Input 20 dB

Output 10 dB

POWER

Output Power POUT 46 dBm PIN = 23 dBm

45 dBm PIN = 21 dBm

Power Added Efficiency PAE 40 % PIN = 23 dBm

37.5 % PIN = 21 dBm

TARGET QUIESCENT

CURRENT

IDQ 1000 mA Adjust the VGG (VGGxA/VGGxB) between −4.0 V and −1.5 V to achieve an

IDQ = 1000 mA typical, VGG (VGGxA/VGGxB) = −2.5 V typical to achieve

IDQ = 1000 mA

特に指定のない限り、TA = 25ºC、VDDxA/VDDxB = 28V、IDQ = 1000mA、ドレイン・バイアスのパルス幅 = 100µs、10%のデューティ・サイク

ル、周波数範囲 = 10GHz～10.5GHz。

表 2.


FREQUENCY RANGE 10 10.5 GHz

GAIN

Small Signal 25.5 28 dB

Small Signal Flatness 5 dB

Power Gain 22 dB PIN = 23 dBm

23.5 dB PIN = 21 dBm

RETURN LOSS

Input 17 dB

Output 8 dB

POWER

Output Power POUT 45 dBm PIN = 23 dBm

44.5 dBm PIN = 21 dBm

Power Added Efficiency PAE 37.5 % PIN = 23 dBm

37.5 % PIN = 21 dBm

TARGET QUIESCENT

CURRENT

IDQ 1000 mA Adjust the VGG (VGGxA/VGGxB) between −4.0 V and −1.5 V to achieve

an IDQ = 1000 mA typical, VGG (VGGxA/VGGxB) = −2.5 V typical to

achieve IDQ = 1000 mA


Rev. 0 － 4/23 －

VDDxA/VDDxBごとの全ターゲット静止電流

表 3.


TARGET QUIESCENT

CURRENT

IDQ Adjust the VGG (VGGxA/VGGxB) from −4.0 V to −1.5 V to achieve

an IDQ = 1000 mA typical

VDDxA/VDDxB = 24 V 1000 mA




Rev. 0 － 5/23 －

絶対最大定格表 4.

Parameter Rating

Bias Voltage

Drain (VDDxA/VDDxB) 35 V dc

Gate (VGGxA/VGGxB) −8 V dc to −1 V dc

Radio Frequency Input Power (RFIN) 30 dBm

Maximum Drain Bias

Pulse Width (PW) 500 µs

Duty Cycle 20%

Maximum Pulsed Power Dissipation, PDISS

(TBASE = 85°C, Derate 752 mW/°C Above

85°C), Drain Bias Pulse Width = 200 µs at

20% Duty Cycle

105.3 W

Nominal Pulsed Peak Channel Temperature,

Drain Bias Pulse Width = 200 µs at 20%

Duty Cycle, PIN = 23 dBm, PDISS = 58 W at

9.0 GHz

162°C

Maximum Channel Temperature 225°C

Maximum Peak Reflow Temperature for

Moisture Sensitivity Level 3 (MSL3)1

260°C

Storage Temperature Range −65°C to +150°C

Operating Temperature Range −40°C to +85°C

Electrostatic Discharge (ESD) Sensitivity

Human Body Model (HBM) Class 1A,

Passed 250 V

1詳細については、オーダー・ガイドのセクションを参照してください。

上記の絶対最大定格を超えるストレスを加えると、デバイスに

恒久的な損傷を与えることがあります。この規定はストレス定

格のみを指定するものであり、この仕様の動作のセクションに

記載する規定値以上でのデバイス動作を定めたものではありま

せん。デバイスを長時間にわたり絶対最大定格状態に置くと、

デバイスの信頼性に影響を与えることがあります。

熱抵抗

熱性能は、プリント回路基板（PCB）の設計と動作環境に直接

関連しています。PCB の熱設計には、細心の注意を払う必要が

あります。

θJCは、ジャンクションとケースの間の熱抵抗です。

表 5. 熱抵抗

Package Type1, 2 θJC Unit

HCP-40-1 1.33 °C/W

1熱抵抗（θJC）は、熱がチャンネルから PCB へグラウンド・パッドを通

じた熱伝導のみで伝達され、グラウンド・パッドが 85ºC の動作温度で

一定に保たれているという条件のもとで測定された θJC によって決定さ

れています。 2 ドレイン・バイアスのパルス幅 = 200µs（20%のデューティ・サイク

ル）。

ESDに関する注意

ESD（静電放電）の影響を受けやすいデバイスです。

電荷を帯びたデバイスや回路ボードは、検知されない

まま放電することがあります。本製品は当社独自の特

許技術であるESD保護回路を内蔵してはいますが、デ

バイスが高エネルギーの静電放電を被った場合、損傷

を生じる可能性があります。したがって、性能劣化や

機能低下を防止するため、ESD に対する適切な予防措

置を講じることをお勧めします。


Rev. 0 － 6/23 －

ピン配置およびピン機能の説明

図 2. ピン配置

表 6. ピン機能の説明

ピン番号記号説明

1 to 3, 7 to 10, 14, 17, 18, 21 to 24, 28

to 30, 33, 34, 37

NIC 内部接続なし。これらのピンは RF/DCグラウンドに接続する必要があります。

4, 6, 25, 27 GND グラウンド。これらのピンは RF/DCグラウンドに接続する必要があります。GNDイ

ンターフェース回路図については、図 3を参照してください。

5 RFIN RF入力。このピンは ACカップリングされ、50Ωに整合されています。RFINインタ

ーフェース回路図については、図 4を参照してください。

11 to13, 38 to 40 VGG1B, VGG2B,

VGG3B,

VGG1A, VGG2A,

VGG3A

ゲート制御電圧ピン。1µF、100pF、2.2nFの外付けバイパス・コンデンサが必要で

す。VGG1B、VGG2B、VGG3B、VGG1A、VGG2A、VGG3Aのインターフェース回路図について

は、図 5を参照してください。

15, 16, 19, 20, 31, 32, 35, 36 VDD1B, VDD2B,

VDD3B,

VDD1A, VDD2A,

VDD3A

アンプのドレイン・バイアス・ピン。1nFの外付けバイパス・コンデンサと 3.3Ωの外

付け抵抗が必要です。VDD1B、VDD2B、VDD3B、VDD1A、VDD2A、VDD3Aのインターフェース

回路図については、図 7を参照してください。

26 RFOUT RF出力。このピンは ACカップリングされ、50Ωに整合されています。RFOUTイン

ターフェース回路図については、図 6を参照してください。

EPAD 露出パッド。露出パッドは RF/DCグラウンドに接続する必要があります。

1

3

4

2

NIC

NIC

NIC

GND

5

6

RFIN

GND

7NIC

8NIC

9NIC

21 NIC

22 NIC

11

VG

G1B

12V

GG

2B

13V

GG

3B

14

NIC

15

VD

D1B

16

VD

D2B

17

NIC

18

NIC

19

VD

D3B

20

VD

D3B

31

VD

D3

A

HMC8415LP6GETOP VIEW

(Not to Scale)

23 NIC

24 NIC

25 GND

26 RFOUT

27 GND

28 NIC

29 NIC

30 NIC

NOTES

1. NIC = NO INTERNAL CONNECTION.

2. EXPOSED PAD. THE EXPOSED PAD MUST BE CONNECTED TO RF AND DC GROUND.

10NIC

32

VD

D3

A

33

NIC

34

NIC

35

VD

D2

A

36

VD

D1

A

37

NIC

38

VG

G3A

39

VG

G2A

40

VG

G1A

16

68

8-0

02


Rev. 0 － 7/23 －

インターフェース回路図

図 3. GNDインターフェース回路図

図 4. RFINインターフェース回路図

図 5. VGG1A、VGG1B、VGG2A、VGG2B、VGG3A、VGG3Bの


図 6. RFOUTインターフェース回路図

図 7. VDD1A、VDD1B、VDD2A、VDD2B、VDD3A、VDD3Bの


GND

16

68

8-0

03

RFIN 16

68

8-0

04

VGG1A/VGG1B/VGG2A/VGG2B/VGG3A/VGG3B 16

68

8-0

05

RFOUT 16

68

8-0

06

VDD1A/VDD1B/VDD2A/VDD2B/VDD3A/VDD3B

16

68

8-0

07


Rev. 0 － 8/23 －

代表的な性能特性

図 8. 小信号ゲインおよびリターン・ロス（応答）の周波数特性

図 9. 様々な温度における入力リターン・ロスの周波数特性

図 10. 様々な電源電圧における小信号ゲインの周波数特性、

IDQ = 1000mA

図 11. 様々な温度における小信号ゲインの周波数特性

図 12. 様々な温度における出力リターン・ロスの周波数特性

図 13. 様々な静止電流における小信号ゲインの周波数特性、VDDxA/VDDxB = 28V

–30

–20

–10

0

10

20

30

40

8.5 9.0 9.5 10.0 10.5 11.0

RE

SP

ON

SE

(d

B)

FREQUENCY (GHz) 16

68

8-0

08

SMALL SIGNAL GAINOUTPUT RETURN LOSSINPUT RETURN LOSS

–30

–25

–20

–15

–10

–5

0

8.5 9.0 9.5 10.0 10.5 11.0

INP

UT

RE

TU

RN

LO

SS

(d

B)

FREQUENCY (GHz)

–40°C +25°C +85°C

16

68

8-0

09

10

15

20

25

30

35

40

8.5 9.0 9.5 10.0 10.5 11.0

SM

AL

L S

IGN

AL

GA

IN (

dB

)

FREQUENCY (GHz)

24V28V32V

16

68

8-0

10

8.5 9.0 9.5 10.0 10.5 11.0

FREQUENCY (GHz)

10

15

20

25

30

35

40

SM

AL

L S

IGN

AL

GA

IN (

dB

)

–40°C +25°C +85°C

16

68

8-0

11

8.5 9.0 9.5 10.0 10.5 11.0

FREQUENCY (GHz)

–25

–20

–15

–10

–5

0

OU

TP

UT

RE

TU

RN

LO

SS

(d

B)

–40°C +25°C +85°C

16

68

8-0

12

8.5 9.0 9.5 10.0 10.5 11.0

FREQUENCY (GHz)

10

15

20

25

30

35

40

SM

AL

L S

IGN

AL

GA

IN (

dB

)

1000mA500mA200mA

16

68

8-0

13


Rev. 0 － 9/23 －

図 14. 様々な入力パワー（PIN）レベルにおける

出力パワー（POUT）の周波数特性

図 15. 様々な温度における POUTの周波数特性、PIN = 23dBm

図 16. 様々な電源電圧における POUTの周波数特性、PIN =

23dBm、IDQ = 1000mA

図 17. 様々な PINレベルにおける電力付加効率の周波数特性

図 18. 様々な温度における POUTの周波数特性、PIN = 21dBm

図 19. 様々な電源電圧における POUTの周波数特性、PIN =

21dBm、IDQ = 1000mA

30

32

34

36

38

40

42

44

46

48

8.5 9.0 9.5 10.0 11.010.5

PO

UT (

dB

m)

FREQUENCY (GHz)

25dBm23dBm21dBm19dBm17dBm15dBm

16

68

8-0

14

8.5 9.0 9.5 10.0 11.010.5

FREQUENCY (GHz)

30

32

34

36

38

40

42

44

46

50

48

PO

UT (

dB

m)

–40°C +25°C +85°C

16

68

8-0

15

8.5 9.0 9.5 10.0 10.5 11.0

PO

UT (

dB

m)

FREQUENCY (GHz)

30

32

34

36

38

40

42

44

46

50

48

16

68

8-0

16

24V28V32V

8.5 9.0 9.5 10.0 11.010.5

FREQUENCY (GHz)

0

5

10

15

20

25

30

35

40

50

45

PO

WE

RA

DD

ED

EF

FIC

IEN

CY

(%

)

25dBm23dBm21dBm19dBm17dBm15dBm

16

68

8-0

17

8.5 9.0 9.5 10.0 11.010.5

FREQUENCY (GHz)

30

32

34

36

38

40

42

44

46

50

48

–40°C +25°C +85°C

PO

UT (

dB

m)

16

68

8-0

18

8.5 9.0 9.5 10.0 11.010.5

FREQUENCY (GHz)

30

32

34

36

38

40

42

44

46

48

PO

UT (

dB

m)

24V28V32V

16

68

8-0

19


Rev. 0 － 10/23 －

図 20. 様々な静止電流における POUTの周波数特性、PIN =

23dBm、VDDxA/VDDxB = 28V

図 21. 様々な温度における電力付加効率の周波数特性、

PIN = 23dBm

図 22. 様々な電源電圧における電力付加効率の周波数特性、

PIN = 23dBm、IDQ = 1000mA

図 23. 様々な静止電流における POUTの周波数特性、PIN =

21dBm、VDDxA/VDDxB = 28V

図 24. 様々な温度における電力付加効率の周波数特性、

PIN = 21dBm

図 25. 様々な電源電圧における電力付加効率の周波数特性、

PIN = 21dBm、IDQ = 1000mA

8.5 9.0 9.5 10.0 11.010.5

PO

UT (

dB

m)

FREQUENCY (GHz)

30

32

34

36

38

40

42

44

46

50

48

16

68

8-0

20

1000mA500mA300mA

8.5 9.0 9.5 10.0 11.010.5

FREQUENCY (GHz)

0

10

20

30

40

50

60

PO

WE

RA

DD

ED

EF

FIC

IEN

CY

(%

)

–40°C +25°C +85°C

16

68

8-0

21

8.5 9.0 9.5 10.0 11.010.5

FREQUENCY (GHz)

0

5

10

15

20

25

30

35

40

45

50

PO

WE

RA

DD

ED

EF

FIC

IEN

CY

(%

)

16

68

8-0

22

24V28V32V

8.5 9.0 9.5 10.0 11.010.5

FREQUENCY (GHz)

30

32

34

36

38

40

42

44

46

50

48

PO

UT (

dB

m)

16

68

8-0

23

1000mA500mA300mA

PO

WE

RA

DD

ED

EF

FIC

IEN

CY

(%

)

8.5 9.0 9.5 10.0 11.010.5

FREQUENCY (GHz) 16

68

8-0

240

10

20

30

40

50

60 –40°C +25°C +85°C

0

5

10

15

20

25

30

35

40

45

50

8.5 9.0 9.5 10.0 11.010.5

PO

WE

RA

DD

ED

EF

FIC

IEN

CY

(%

)

FREQUENCY (GHz) 16

68

8-0

25

24V28V32V


Rev. 0 － 11/23 －

図 26. 様々な静止電流における電力付加効率の周波数特性、

PIN = 23dBm、VDDxA/VDDxB = 28V

図 27. パワー・ゲイン、POUT、PAE、電源電流（IDD）の

周波数特性、PIN = 23dBm

図 28. 様々なパルス幅（PW）およびデューティ・サイクル

（DC）における POUTの周波数特性、PIN = 23dBm

図 29. 様々な静止電流における電力付加効率の周波数特性、

PIN = 21dBm、VDDxA/VDDxB = 28V

図 30. パワー・ゲイン、POUT、PAE、IDDの周波数特性、

PIN = 21dBm


（DC）における POUTの周波数特性、PIN = 21dBm

0

5

10

15

20

25

30

35

40

45

50

8.5 9.0 9.5 10.0 10.5 11.0

PO

WE

RA

DD

ED

EF

FIC

IEN

CY

(%

)

FREQUENCY (GHz)

1000mA500mA200mA

16

68

8-0

26

FREQUENCY (GHz)

0

1000

2000

3000

4000

5000

0

10

20

30

40

50

I DD

(m

A)

PO

WE

R G

AIN

(d

B),

PO

UT (

dB

m),

PA

E (

%)

8.5 9.0 9.5 10.0 10.5 11.0

16

68

8-0

27

500

1500

2500

3500

4500

POWER GAINPOUTPAEIDD

30

32

34

36

38

40

42

44

46

50

48

PO

UT (

dB

m)

8.5 9.0 9.5 10.0 11.010.5

FREQUENCY (GHz)

PW = 20µs, DC = 2%PW = 50µs, DC = 5%PW = 100µs, DC = 10%PW = 200µs, DC = 20%PW = 1000µs, DC = 20%

16

68

8-0

28

0

5

10

15

20

25

30

35

40

45

50

8.5 9.0 9.5 10.0 11.010.5

PO

WE

RA

DD

ED

EF

FIC

IEN

CY

(%

)

FREQUENCY (GHz) 16

68

8-0

29

1000mA300mA500mA

FREQUENCY (GHz)

0

1000

2000

3000

4000

5000

0

10

20

30

40

50

I DD

(m

A)

PO

WE

R G

AIN

(d

B),

PO

UT (

dB

m),

PA

E (

%)

8.5 9.0 9.5 10.0 10.5 11.0

16

68

8-0

30

500

1500

2500

3500

4500

5

15

25

35

45

POWER GAINPOUTPAEIDD

30

32

34

36

38

40

42

44

46

50

48

8.5 9.0 9.5 10.0 11.010.5

PO

UT (

dB

m)

FREQUENCY (GHz) 16

68

8-0

31



Rev. 0 － 12/23 －


（DC）における電力付加効率の周波数特性、PIN = 23dBm

図 33. 9.0GHzでの POUT、パワー・ゲイン、PAE、IDDと

入力パワーの関係

図 34. 10GHzでの POUT、パワー・ゲイン、PAE、IDDと



（DC）における電力付加効率の周波数特性、PIN = 21dBm





0

5

10

15

20

25

30

35

40

50

45

8.5 9.0 9.5 10.0 11.010.5

PO

WE

RA

DD

ED

EF

FIC

IEN

CY

(%

)

FREQUENCY (GHz)


16

68

8-0

32

0

5

10

15

20

25

30

35

40

50

45

0

500

1000

1500

2000

2500

3000

3500

4000

5000

4500

PO

UT (

dB

m),

PO

WE

R G

AIN

(d

B),

PA

E (

%)

I DD

(m

A)

INPUT POWER (dBm) 16

68

8-0

33

5 7 9 11 13 15 17 19 21 23 25 27

POUTPOWER GAINPAEIDD

PO

UT (

dB

m),

PO

WE

R G

AIN

(d

B),

PA

E (

%)

I DD

(m

A)

16

68

8-0

340

500

1000

1500

2000

2500

3000

3500

4000

4500

5000

0

5

10

15

20

25

30

35

40

45

50

5 7 9 11 13 15 17 19 21 23 25 27

INPUT POWER (dBm)


16

68

8-0

350

5

10

15

20

25

30

35

40

45

50

8.50 8.75 9.00 9.25 9.50 9.75 10.00 10.25 10.50 10.75 11.00

PO

WE

RA

DD

ED

EF

FIC

IEN

CY

(%

)

FREQUENCY (GHz)


PO

UT (

dB

m),

PO

WE

R G

AIN

(d

B),

PA

E (

%)

16

68

8-0

360

500

1000

1500

2000

2500

3000

3500

4000

4500

5000

0

5

10

15

20

25

30

35

40

45

50

5 7 9 11 13 15 17 19 21 23 25 27

I DD

(m

A)

INPUT POWER (dBm)


0

5

10

15

20

25

30

35

40

50

45

0

500

1000

1500

2000

2500

3000

3500

4000

5000

4500

PO

UT (

dB

m),

PO

WE

R G

AIN

(d

B),

PA

E (

%)

I DD

(m

A)

16

68

8-0

37

5 7 9 11 13 15 17 19 21 23 25 27

INPUT POWER (dBm)



Rev. 0 － 13/23 －

図 38. 消費電力と入力パワーの関係、ドレイン・バイアスの

パルス幅 = 100µs、10%のデューティ・サイクル

図 39. 消費電力と入力パワーの関係、ドレイン・バイアスの

パルス幅 = 20µs、2%のデューティ・サイクル

図 40. 消費電力と入力パワーの関係、ドレイン・バイアスのパル

ス幅 = 50µs、5%のデューティ・サイクル

図 41. 消費電力（PDISS）と入力パワーの関係、ドレイン・バイ

アスのパルス幅 = 100µs、10%のデューティ・サイクル、

ベース温度（TBASE） = 85ºC

図 42. 消費電力と入力パワーの関係、ドレイン・バイアスのパル

ス幅 = 200µs、20%のデューティ・サイクル

図 43. IDQと VGG（VGGxA/VGGxB）の関係、VDDxA/VDDxB = 28V、

標準的なデバイスの代表値

0

20

40

60

80

100

120

5.0 7.5 10.0 12.5 15.0 17.5 20.0 22.5 25.0 27.5 30.0

PO

WE

R D

ISS

IPA

TIO

N (

W)

INPUT POWER (dBm)

9GHz9.3GHz9.5GHz9.8GHz10GHz10.3GHz10.5GHz

16

68

8-1

38

0

20

40

60

80

100

120

5.0 7.5 10.0 12.5 15.0 17.5 20.0 22.5 25.0 27.5 30.0

PO

WE

R D

ISS

IPA

TIO

N (

W)

INPUT POWER (dBm)


16

68

8-1

39

0

20

40

60

80

100

120

5.0 7.5 10.0 12.5 15.0 17.5 20.0 22.5 25.0 27.5 30.0

PO

WE

R D

ISS

I PA

TIO

N (

W)

INPUT POWER (dBm)


16

68

8-1

40

0

20

40

60

80

100

120

5.0 7.5 10.0 12.5 15.0 17.5 20.0 22.5 25.0 27.5 30.0

PO

WE

R D

ISS

IPA

TIO

N (

W)

INPUT POWER (dBm)


16

68

8-1

42

–100

0

100

200

300

400

500

600

700

800

900

1000

1100

–3.00 –2.95 –2.90 –2.85 –2.80 –2.75 –2.70 –2.65 –2.60 –2.55

I DQ

(m

A)

VGG (V)

16

68

8-1

43


Rev. 0 － 14/23 －

動作原理 HMC8415LP6GE は、40W（46dBm）のパルス電力を実現する窒

化ガリウム（GaN）パワー・アンプです。このデバイスは 3 つ

のカスケード接続されたゲイン段で構成されており、RFIN と

RFOUT をつなぐ軸に対してほぼミラー対称に配置されています。

このアーキテクチャの簡略図を図 44に示します。

推奨の DCバイアス条件によって、デバイスに AB級の動作をさ

せることができるので、仕様規定された低動作周波数範囲の

9GHz～10GHzにおいて、中程度の PIN（23dBm）で 46dBmのパ

ルス出力 POUTと 40%の PAE（いずれも代表値）を生成できます。

VDD1A/VDD1B、VDD2A/VDD2B、VDD3A/VDD3Bピンにパルス波のバイア

ス電圧を印加すると、それぞれ 1段目、2段目、3段目のゲイン

段のドレインをバイアスできます。VGG1A/VGG1B、VGG2A/VGG2B、

VGG3A/VGG3BピンにDC電圧を印加すると、それぞれ 1段目、2段

目、3 段目のゲイン段のゲートをバイアスでき、これにより各

段のドレイン電流を制御することができます。

HMC8415LP6GEは、DCブロックされたシングルエンドの RFIN

およびRFOUTポートを備えており、これらのポートのインピー

ダンスは、9GHz～10.5GHz の動作周波数範囲で 50Ω（公称値）

となっています。したがって、HMC8415LP6GE は、50Ω のシス

テムに直接実装することができ、外付けのインピーダンス・マ

ッチング部品は不要です。外付けマッチング部品や DC 阻止コ

ンデンサを必要とせずに、複数のHMC8415LP6GEアンプをカス

ケード接続することができます。

図 44. 基本ブロック図

VGG1ARFIN RFOUT

VGG1B

VGG1A

VGG1B

VGG1A

VGG1B

16

68

8-0

38

VDD1A

VDD1B

VDD2A

VDD2B

VDD3A

VDD3B


Rev. 0 － 15/23 －

アプリケーション情報 HMC8415LP6GE をパルス波のバイアスで動作させるための基本

的な接続方法を図 47に示します。動作を安定させるため、パッ

ケージの底面およびすべてのグラウンド・ピンを低インダクタ

ンスでグラウンドに接続することが重要です。6 本の VDDxxピン

は、それぞれ、図 47 に示すように 1nF のコンデンサと 3.3Ω の

抵抗を使用してバイパスし、デバイスから離れたところでドレ

イン・バイアス電源と接続します。同様に、6本の VGGxxピンは

それぞれ、コンデンサでバイパスし、デバイスから離れたとこ

ろでゲート・バイアス電源と接続します。

仕様規定された性能と定格の動作寿命を達成するためには、温

度管理を適切に行うことが重要です。パルス波のバイアスで動

作させると、平均消費電力を制限することによりチャンネル温

度を最小限に抑えられるため、温度管理を補助することが可能

です。チャンネル温度の低減は平均故障時間（MTTF）の長期

化につながります。パルス波バイアスによる熱パラメータと、

これを用いたチャンネル温度の計算について深く理解するため

に、通常の連続バイアス条件による熱パラメータを用いた熱抵

抗の考え方を修正して使用します。

最初に、連続バイアスの場合を考えます（図 45参照）。バイア

スが印加されると、デバイスのチャンネル温度（TCHAN）はター

ンオン・トランジェントの間に上昇し、最終的に定常状態の値

に落ち着きます。デバイスの熱抵抗は、TCHANの開始時のベース

温度（TBASE）からの上昇温度を、デバイスの総消費電力で割る

ことによって計算できます。

θJC = tRISE/PDISS

ここで、

θJCは、デバイスのチャンネルと底面の間の熱抵抗（ºC/W）、

tRISEは、デバイスの TCHANにおける TBASEからの上昇温度（º

C）、

PDISSは、デバイスの消費電力（W）です。

図 45. 連続バイアス

次に、低デューティ・サイクルのパルス波でバイアスする場合

を考えます（図 46参照）。バイアスが印加されると、デバイス

の TCHAN は指数関数的に増加・減少するパルスの連続として表

すことができます。連続パルス印加時のチャンネル温度のピー

ク値は、ターンオン・トランジェントの間に上昇し、最終的に

定常安定状態に落ち着きます。このとき、パルスとパルスの間

でピーク・チャンネル温度は安定しています。デバイスの熱抵

抗は、TCHAN における開始時の TBASEからの上昇温度を、デバイ

スの総消費電力で割ることによって計算できます。

θJC = tRISE/PDISS

ここで、

θJCは、デバイスのチャンネルと底面の間の熱抵抗（ºC/W）、

tRISEは、デバイスの TCHANにおける TBASEからの上昇温度のピー

ク値（ºC）、

PDISSは、パルス波のバイアス印加時におけるデバイスの消費電

力（W）です。

図 46. 低デューティ・サイクルのパルス波バイアス

様々なパルス幅およびデューティ・サイクルのバイアス電圧で

HMC8415LP6GE アンプの過渡熱測定を実施して得られた熱抵抗

値を、表 7に示します。

表 7. パルスの設定と熱抵抗値

Pulse Settings

Pulse Width (µs) Duty Cycle (%) θJC (°C/W)

20 2 0.5

50 5 0.69

100 10 0.95

200 20 1.33

表 7の θJCの最大値は、表 5の値と同じ値です。これは、この値

がパルス波バイアスによる動作で最も厳しい条件であることを

示します。狭いパルス幅、または低いデューティ・サイクルに

すると、信頼性を向上させることができます。

HMC8415LP6GE アンプは、低デューティ・サイクルのパルス波

アプリケーション向けに設計されていますが、デバイスを連続

バイアス条件で（誤って）動作させたとしても、短時間であれ

ば可能です。このような条件では、熱抵抗は 4ºC/W まで増加し

ます。公称の静止バイアス（VDD（VDDxA/VDDxB）= 28V および

IDD = 1A）でも、28Wの消費電力によってチャンネル温度はベー

ス温度から 112ºC 上昇します。デバイスは、225ºC の最大チャ

ンネル温度を超えることはできないため、このような状況では

十分な注意が必要です。連続波（CW）で動作している間に

−10dBmを超える RF入力が印加されると、デバイスの消費電力

は 28W 以上に増加します。その結果、更に大きな温度上昇をも

たらし、デバイスに損傷を与えるレベルまで達する可能性があ

ります。

TRISE = θJC × PDISS

TCHAN

TBASE

TIME 16

68

8-0

45

TRISE = θJC × PDISS

TCHAN

TBASE

POWER DISSIPATEDDURING THE PULSE

TIME

16

68

8-0

46


Rev. 0 － 16/23 －

パルス波のバイアスは、様々な方法で実現できます。しかし、

代表的なアプリケーションでは、ゲート・バイアスを一定に保

持し、増幅が必要な場合はドレイン・バイアスのパルス波をオ

ン（28V）、ドレイン・バイアスが不要になるとドレイン・バ

イアスのパルス波をオフ（0V）にします。ドレイン・バイアス

にパルス波を入力するには、通常、パルス発生回路を実装する

必要があります。パルス発生回路は、パワー金属酸化膜半導体

電界効果トランジスタ（MOSFET）、MOSFET ドライバ、パワ

ー整流器などの耐久性の高いパワー部品で構成されます。大容

量のコンデンサも必要となります。このようなコンデンサは局

所的な電荷供給源として機能することにより、パルス波がオン

の間、HMC8415LP6GE に必要なドレイン電流を供給すると同時

に、安定したドレイン電圧の維持を実現します。

このようなパルス発生器の例が図 48に示すアナログ・デバイセ

ズのカスタム・ドレイン・パルサ・ボードです。このパルサ・

ボードは、本アプリケーション用に開発されたもので、

HMC8415LP6GE評価用キットの EV1HMC8415LP6Gに含まれて

います。HMC8415LP6GE の特性評価はこの評価用ボードで行い

ます。評価用ボードには、パルサ・ボードと、VDDxx および

VGGxx用の外部 DC 電圧電源、および VDD のパルス波トリガ用

のパルス・ジェネレータを使用して、VDD にパルス波を印加し

ます。2つのボードは、内蔵の DCコネクタで互いに直接接続す

ることができるため、別途フレキシブル・ケーブルを用意する

必要はありません。両ボードを強固に接続できるため、接続部

を低インダクタンスかつ低抵抗に保ち、リンギングと電圧降下

の発生を最小限に抑えることができます。HMC8415LP6GE とド

レイン・バイアス・パルサ回路のアプリケーションへの実装を

平易なものにするため、両ボードの包括的な図面パッケージと

部品表が用意されており、Technical Support Request に登録する

ことにより入手可能です。

EV1HMC8415LP6G をパルサ・ボードと接続する前に、両ボー

ドの回路図を十分に確認してください（図 47および図 48参照）。

http://www.analog.com/jp/EV1HMC8415LP6G


Rev. 0 － 17/23 －

代表的なアプリケーション回路およびパルサ回路

代表的なアプリケーション回路を図 47に、ドレイン・バイアス用の代表的なパルサ回路を図 48に示します。

図 47. 代表的なアプリケーション回路

1

3

4

2

5

6

7

8

9

21

22

11

VG

G1B

12

VG

G2B

13

VG

G3B

14 15

VD

D1B

16

VD

D2B

17 18 19

VD

D3B

20

VD

D3B

31

VD

D3

A

23

24

25

26J2RFOUT

GROUNDPADDLE

J1RFIN

27

28

29

30

10

32

VD

D3

A

333435

VD

D2

A

36

VD

D1

A

3738

VG

G3A

39

VG

G2A

40

VG

G1A

C7100pF

R270Ω

R40Ω+

+

+

C192.2nF

R260Ω

C311µF

R250Ω

C9100pF

R210Ω

R50Ω

C212.2nF

R200Ω

C331µF

R190Ω

C11100pF

R150Ω

R60Ω

C232.2nF

R140Ω

C351µF

R130Ω

C1100pF

R90Ω

R10Ω+

+

+

C132.2nF

R80Ω

C251µF

R70Ω

C3100pF

R330Ω

R20Ω

C152.2nF

R320Ω

C271µF

R310Ω

C5100pF

R390Ω

C21nF

R103.3Ω

C41nF

R343.3Ω

C61nF

R403.3Ω

C81nF

R283.3Ω

C101nF

R223.3Ω

C121nF

R163.3Ω

R30Ω

C172.2nF

R380Ω

C291µF

R370Ω

23 21 19 17 15 13 11 9 7 5 3 1J3

J4

24 22 20 18 16 14 12 10 8 6 4 2

2321191715131197531

24222018161412108642

16

68

8-0

39


Rev. 0 － 18/23 －

図 48. 代表的なパルサ回路

23 21 19 17 15 13 11 9 7 5 3 1J2

J3

24 22 20 18 16 14 12 10 8 6 4 2

2321191715131197531

24222018161412108642

J1

INPUTSFROM USER

30V DRAIN BIAS PULSER BOARDSIMPLIFIED SCHEMATIC

23

21

19

17

15

13

11

9

7

5

3

1

24

OPROBE

PULSE

GND

VG1

SENSE

VDD

OPROBE

CAPACITIVEBYPASSING

CAPACITIVEBYPASSING

POWERMOSFET

J4PULSED_VDDFOR MONITORING WITH HIGH-Z

OSCILLOSCOPE PROBE

CONNECTSDIRECTLY TOEVAL BOARD J3

CONNECTSDIRECTLY TOEVAL BOARD J4

PULSED_VDD

PULSED_VDD

VG1

VG1

MOSFETDRIVER

GND

0Ω

GNDGND VBOOST

TANSIENTPROTECTION

PULSE INPUT SENSE+

GATE

SENSE–VDD

VG1

SENSE

VDD

2526

22

20

18

16

14

12

10

8

6

4

2

0Ω

1kΩ

16

68

8-0

40


Rev. 0 － 19/23 －

EV1HMC8415LP6Gとドレイン・バイアス・パルサ・ボードの

使用方法以下の説明では、パルス波で測定を行い、電流プローブを使用

して IDDを測定していると仮定します。装置がないためにどちら

も実施できない場合は、平均化によるパルス波の近似のセクシ

ョンで説明するように、近似を行う必要があります。

EV1HMC8415LP6G とドレイン・バイアス・パルサ・ボードを

使用して接続する方法を図 49に示します。バイアスや信号を印

加する前に、パルサ・ボード（J2）と EV1HMC8415LP6G（J3）、

およびパルサ・ボード（J3）と EV1HMC8415LP6G（J4）を組み

合わせて、パルサ・ボードと EV1HMC8415LP6G を相互接続す

る必要があります。唯一、外付けワイヤが必要となるのは、パ

ルサ・ボードの J1コネクタとの接続で、VDD、SENSE（VDD電

源の+S と接続）、VG1、PULSE、および VDD 電源の–S を含む

すべての信号 GNDとの接続に使用します。VG1は、パルサ・ボ

ードを通過して、直接、パルサの J1-VG1 と評価用ボードのゲー

ト・ピンを接続します。パルサの J1-VDDと GNDの接続には、

電圧降下を最小限に抑えるために太いツイスト・ペア・ワイヤ

の使用を推奨します。オシロスコープを使用することにより、

パルサ・ボードの J4同軸コネクタで VDD_PULSE信号を簡単に

モニタリングすることができます。

図 49. セットアップのブロック図

PULSE GENERATOR

SYNC OUT PULSE OUT

DRAIN PULSERBOARD

HMC8415 EVAL BOARD

J2

J3

RFOUTRFINATTENUATOR

INPUT OUTPUT

POWER METER

TRIGGER IN CH 1 CH 2

DIRECTIONALCOUPLER

INPUT

COUPLED

OUTPUT

DIRECTIONALCOUPLER

INPUT

COUPLED

OUTPUT

RF SIGNALGENERATOR

TRIGGER IN RF OUT

AMPLIFIER

OUTPUTINPUT

ATTENUATORPOWER

SENSOR 1OUTPUTINPUT

50ΩTERMINATION

INPUT

AMPLIFIER

OUTPUT INPUT

OSCILLOSCOPE

CH 1 CH 3CH 2

VDD AND IDDMONITORING

TRIGGER

TEKTRONIXTCPA300

CURRENTPROBE

TEKTRONIXTCPA312A

DC SUPPLY

VDD

–S +S–V +V

DC SUPPLY

VGG

–S +S–V +V

J4VDD_PULSE

VDD VG1 GNDSENSE PULSE

J3

J1

J4

ATTENUATORPOWER

SENSOR 2OUTPUTINPUT

16

68

8-0

41


Rev. 0 － 20/23 －

バイアスの推奨シーケンス

EV1HMC8415LP6Gとパルサを使用する場合のパワー

アップ・バイアスの考え方

ドレイン・バイアスが一定かパルスかに関わらず、適切な DC

バイアス条件を保つには、過剰なドレイン電流が発生しない電

圧でゲートをバイアスする必要があります。このため、必ず、

パルサの J1-VDDに電圧を印加する前に J1-VG1にゲート・バイ

アス電圧を印加してください。スタート時の値として、VG1 =

−6Vであれば安全とみなすことができます。パルサの J1-PULSE

にパルス波のロジック信号を印加し、J1-VDDに 28Vを印加する

ことにより、0V（PULSE = ロジック・ロー）と VDD = 28V

（PULSE = ロジック・ハイ）の間で増減するパルス電圧がパル

サの J2-VDD_PULSEおよび J3-VDD_PULSEに発生し、テスト対

象デバイス（DUT）のドレインに印加されます。ゲート・バイ

アス電圧（パルサ J1-VG1に印加）がゲートに印加されると同時

にドレインに VDD_PULSE が印加されると、VG1 に比例するド

レイン電流が流れます。VG1は、パルス波のターゲット IDQに到

達するまで調整することができます。このパルサ・ボードでは、

J1-VDDの最大電圧 35Vに達するとパルサに損傷を与える可能性

があります。

信頼性の高い動作をさせるには、J1-PULSEおよび VDD_PULSE

に印加するパルス幅とデューティ・サイクルを以下のように制

限します。

• パルス幅 = 最大 500µs

• デューティ・サイクル = 最大 20%

EV1HMC8415LP6Gとパルサを使用する場合のパワー

ダウン・バイアスの考え方

パワーダウン・バイアスのシーケンスは、パワーアップ・バイ

アスのシーケンスから得られます。パルサの J1-PULSEをロジッ

ク・ローにしてVDD_PULSEを除去し、その後、J1-VDDをパワ

ーダウンしてから J1-VG1をパワーダウンします。


Rev. 0 － 21/23 －

平均化によるパルス波の近似パルス波を用いて RF パワー、IDD、および PAEを正確に測定す

るには、パルスでトリガすることができる計測器を使用します。

パルス・トリガ機能を持つ計測器がなくても、適切な平均化機

能を備えた簡易的な計測器が利用できる場合は、近似による測

定が可能です。ただし、近似は精度の低い測定になるというこ

とを理解した上で行ってください。最も一般的なのは、パラメ

ータの平均値を測定し、動作のデューティ・サイクルを考慮し

て測定値を修正し、近似する方法です。この方法で近似すると、

計測器の測定帯域幅の制約による誤差、オン／オフのトランジ

ェントの算入による誤差、および測定に周期が部分的に含まれ

ることによる誤差が発生する可能性があります。周期が部分的

に含まれることが誤差の主要因にならないように、数多くのパ

ルス周期を含む時間で平均化してください。このような近似か

ら得られる結果は、使用する計測器とその設定によって異なる

場合があります。したがって、信頼性と再現性のある結果を得

るためには、実験が必要となる場合があります。パルス・トリ

ガによる測定ができない場合、パルス・ジェネレータからパル

サの J1 コネクタへの接続が、必要とされる唯一のパルス接続で

す（図 49参照）。

アプリケーションへのHMC8415LP6GEとパルサの実装方法によ

っては、オン／オフの遷移時にドレイン電源の過剰なリンギン

グが発生し、パルス発生回路の調整が必要となるかもしれませ

ん。ドレイン・パルスと同期して、VGGxxバイアスと RFIN 信号

もパルスになる可能性があります。

特に指定のない限り、このデータシートのすべてのデータは、

評価用ボード（図 50参照）に実装された代表的なアプリケーシ

ョン回路（図 47参照）を使用して測定しています。また、パル

サ・ボード（図 48参照）で 28Vのパルス波をドレイン・バイア

スに印加し、パルス幅100µs、デューティ・サイクル10%の公称

1000mA の IDQを達成しています。代表的な性能特性のセクショ

ンに示したように、異なるドレイン電圧、または異なるドレイ

ン静止電流で動作させると、性能に影響を及ぼします。低パワ

ーと低ゲインが要求されるアプリケーションでは、低いVDDxxお

よび IDQによる動作によって消費電力を低減させることができま

す。熱に対する考慮事項から、低いデューティ・サイクルと短

いパルス幅にすることで、パワーと PAE を改善できることがあ

ります。


Rev. 0 － 22/23 －

評価用 PCB 評価用 PCB の EV1HMC8415LP6G（600-01639-00-2）を図 50 に

示します。

部品表

アプリケーション用の回路基板には、RF 回路設計技術を使用し

ます。信号ラインのインピーダンスを 50Ω にし、パッケージの

グラウンド・ピンと露出パッドは、図 50 に示すようなグラン

ド・プレーンに直接接続します。十分な数のビア・ホールを用

いて、グランド・プレーンの上面と底面を接続してください。

図 50に示す評価用 PCBは、ご要望に応じてアナログ・デバイセ

ズから提供されます。

図 50. 評価用 PCB

表 8. 評価用 PCB EV1HMC8415LP6G（600-01639-00-2）の部品表

Item Description

J1, J2 SMA connectors

J3, J4 DC pins

R1 to R9, R13 to R15, R19 to R21, R25 to R27, R31 to R33,

R37 to R39

0 Ω resistors, 0402 package

C2, C4, C6, C8, C10, C12 1000 pF capacitors, 0402 package



C25, C27, C29, C31, C33, C35 1 µF capacitors, 0603 package

U1 HMC8415LP6GE

PCB 600-01639-00-2 evaluation PCB; circuit board material: Rogers 4350 or Arlon 25FR

16

68

8-0

42


Rev. 0 － 23/23 －

外形寸法

図 51. 40ピン・リードフレーム・チップスケール・パッケージ［LFCSP］

6 mm × 6 mmボディ、0.85 mmパッケージ高

（HCP-40-1）

寸法：mm

オーダー・ガイド Model1 Temperature MSL Rating2 Description3 Package Option

HMC8415LP6GE −40°C to +85°C 3 40-Lead Lead Frame Chip Scale Package [LFCSP] HCP-40-1

HMC8415LP6GETR −40°C to +85°C 3 40-Lead Lead Frame Chip Scale Package [LFCSP] HCP-40-1

EV1HMC8415LP6G Evaluation Board

1 HMC8415LP6GEおよび HMC8415LP6GETRは RoHS準拠製品です。 2 詳細については、絶対最大定格のセクションを参照してください。 3 HMC8415LP6GEおよび HMC8415LP6GETRは、低ストレス射出成形プラスチックのパッケージを採用しており、ピンの仕上げは 100%マット錫です。

10

-19

-20

17

-A

0.50BSC

BOTTOM VIEWTOP VIEW

SIDE VIEW

PIN 1INDICATOR

EXPOSEDPAD

0.05 MAX

0.02 NOM

0.20 REF

4.50 REF

COPLANARITY0.08

0.30

0.25

0.20

6.10

6.00 SQ

5.90

0.90

0.85

0.80

0.35

0.30

0.25

0.20 MIN

4.75

4.70 SQ

4.65

COMPLIANT TO JEDEC STANDARDS MO-220-VJJD-5

40

1

1110

20

21

30

31

PK

G-0

04

89

3

FOR PROPER CONNECTION OFTHE EXPOSED PAD, REFER TOTHE PIN CONFIGURATION ANDFUNCTION DESCRIPTIONSSECTION OF THIS DATA SHEET.

SEATINGPLANE

PIN 1

INDIC ATOR AREA OPTIONS

(SEE DETAIL A)

DETAIL A(JEDEC 95)

gg1 a gg2 a gg3 a dd1 dd2 dd3 v 最新版英語データ ......gg1 a 2 データシート...

Documents