implantation de chaînes de segmentation d ’image sur architecture hétérogène dsp/fpga
DESCRIPTION
Implantation de chaînes de segmentation d ’image sur architecture hétérogène DSP/FPGA. Bertrand BAUDET Nicolas VITEAU Sous la direction de Monsieur AKIL. INTRODUCTION. Le contexte du traitement bas niveau de l’image. Le projet. LE MATERIEL. La carte mère Les modules DSP Les modules FPGA. - PowerPoint PPT PresentationTRANSCRIPT
![Page 1: Implantation de chaînes de segmentation d ’image sur architecture hétérogène DSP/FPGA](https://reader036.vdocuments.net/reader036/viewer/2022062517/568134c4550346895d9be91c/html5/thumbnails/1.jpg)
Implantation de chaînes Implantation de chaînes de segmentation d ’image de segmentation d ’image
sur architecture sur architecture hétérogène DSP/FPGAhétérogène DSP/FPGA
Bertrand BAUDETBertrand BAUDET
Nicolas VITEAUNicolas VITEAU
Sous la direction de Monsieur Sous la direction de Monsieur AKILAKIL
![Page 2: Implantation de chaînes de segmentation d ’image sur architecture hétérogène DSP/FPGA](https://reader036.vdocuments.net/reader036/viewer/2022062517/568134c4550346895d9be91c/html5/thumbnails/2.jpg)
INTRODUCTIONINTRODUCTION
Le contexte du traitement bas Le contexte du traitement bas niveau de l’image.niveau de l’image.
Le projet.Le projet.
![Page 3: Implantation de chaînes de segmentation d ’image sur architecture hétérogène DSP/FPGA](https://reader036.vdocuments.net/reader036/viewer/2022062517/568134c4550346895d9be91c/html5/thumbnails/3.jpg)
LE MATERIELLE MATERIEL
La carte mèreLa carte mère Les modules DSPLes modules DSP Les modules FPGA.Les modules FPGA.
![Page 4: Implantation de chaînes de segmentation d ’image sur architecture hétérogène DSP/FPGA](https://reader036.vdocuments.net/reader036/viewer/2022062517/568134c4550346895d9be91c/html5/thumbnails/4.jpg)
La carte mèreLa carte mère
![Page 5: Implantation de chaînes de segmentation d ’image sur architecture hétérogène DSP/FPGA](https://reader036.vdocuments.net/reader036/viewer/2022062517/568134c4550346895d9be91c/html5/thumbnails/5.jpg)
Les modules DSPLes modules DSP
La TDM 435.La TDM 435.
La TDM 411.La TDM 411.
![Page 6: Implantation de chaînes de segmentation d ’image sur architecture hétérogène DSP/FPGA](https://reader036.vdocuments.net/reader036/viewer/2022062517/568134c4550346895d9be91c/html5/thumbnails/6.jpg)
Les modules FPGA.Les modules FPGA.
La X-CIM 4013.La X-CIM 4013. La X-CIM 4036.La X-CIM 4036.
![Page 7: Implantation de chaînes de segmentation d ’image sur architecture hétérogène DSP/FPGA](https://reader036.vdocuments.net/reader036/viewer/2022062517/568134c4550346895d9be91c/html5/thumbnails/7.jpg)
LA CHAINE DE LA CHAINE DE SEGMENTATIONSEGMENTATION
Le lissageLe lissage– Le lisseur de DericheLe lisseur de Deriche– Le lisseur de NagaoLe lisseur de Nagao
L’extraction de contours, le calcul L’extraction de contours, le calcul du gradient et de sa norme.du gradient et de sa norme.
Le double seuillage.Le double seuillage. La fermeture des contours.La fermeture des contours. L’étiquetage des régions.L’étiquetage des régions.
![Page 8: Implantation de chaînes de segmentation d ’image sur architecture hétérogène DSP/FPGA](https://reader036.vdocuments.net/reader036/viewer/2022062517/568134c4550346895d9be91c/html5/thumbnails/8.jpg)
LES IMPLEMENTATIONSLES IMPLEMENTATIONS
L’implémentation sur DSP.L’implémentation sur DSP. L’implémentation sur d'autres L’implémentation sur d'autres
processeurs.processeurs. L’implémentation sur FPGA.L’implémentation sur FPGA. L’implémentation sur architecture L’implémentation sur architecture
mixte DSP / FPGA.mixte DSP / FPGA.
![Page 9: Implantation de chaînes de segmentation d ’image sur architecture hétérogène DSP/FPGA](https://reader036.vdocuments.net/reader036/viewer/2022062517/568134c4550346895d9be91c/html5/thumbnails/9.jpg)
L’implémentation sur DSP.L’implémentation sur DSP.
L’acquisition & l’affichage des L’acquisition & l’affichage des images.images.
Les organisations mémoires.Les organisations mémoires.– VRAMVRAM– EDRAMEDRAM
Les types de données.Les types de données.
![Page 10: Implantation de chaînes de segmentation d ’image sur architecture hétérogène DSP/FPGA](https://reader036.vdocuments.net/reader036/viewer/2022062517/568134c4550346895d9be91c/html5/thumbnails/10.jpg)
L’implémentation sur L’implémentation sur d'autres processeurs.d'autres processeurs.
Fonctionnalités supplémentaire Fonctionnalités supplémentaire pour le traitement sous UNIXpour le traitement sous UNIX– Lecture/écriture d’images formatées Lecture/écriture d’images formatées
(PGM)(PGM)
![Page 11: Implantation de chaînes de segmentation d ’image sur architecture hétérogène DSP/FPGA](https://reader036.vdocuments.net/reader036/viewer/2022062517/568134c4550346895d9be91c/html5/thumbnails/11.jpg)
L’implémentation sur L’implémentation sur FPGA.FPGA.
Des questions de ressources Des questions de ressources mémoire.mémoire.
Temps réel et problèmes Temps réel et problèmes d’optimisation.d’optimisation.
Un éléphant dans une boite Un éléphant dans une boite d’allumettes…d’allumettes…
Les différents constituants du Les différents constituants du lisseur de Deriche.lisseur de Deriche.
![Page 12: Implantation de chaînes de segmentation d ’image sur architecture hétérogène DSP/FPGA](https://reader036.vdocuments.net/reader036/viewer/2022062517/568134c4550346895d9be91c/html5/thumbnails/12.jpg)
X-Cim 4036.X-Cim 4036.
![Page 13: Implantation de chaînes de segmentation d ’image sur architecture hétérogène DSP/FPGA](https://reader036.vdocuments.net/reader036/viewer/2022062517/568134c4550346895d9be91c/html5/thumbnails/13.jpg)
![Page 14: Implantation de chaînes de segmentation d ’image sur architecture hétérogène DSP/FPGA](https://reader036.vdocuments.net/reader036/viewer/2022062517/568134c4550346895d9be91c/html5/thumbnails/14.jpg)
![Page 15: Implantation de chaînes de segmentation d ’image sur architecture hétérogène DSP/FPGA](https://reader036.vdocuments.net/reader036/viewer/2022062517/568134c4550346895d9be91c/html5/thumbnails/15.jpg)
X-Cim 4036.X-Cim 4036.
![Page 16: Implantation de chaînes de segmentation d ’image sur architecture hétérogène DSP/FPGA](https://reader036.vdocuments.net/reader036/viewer/2022062517/568134c4550346895d9be91c/html5/thumbnails/16.jpg)
![Page 17: Implantation de chaînes de segmentation d ’image sur architecture hétérogène DSP/FPGA](https://reader036.vdocuments.net/reader036/viewer/2022062517/568134c4550346895d9be91c/html5/thumbnails/17.jpg)
X-Cim 4013.X-Cim 4013.
![Page 18: Implantation de chaînes de segmentation d ’image sur architecture hétérogène DSP/FPGA](https://reader036.vdocuments.net/reader036/viewer/2022062517/568134c4550346895d9be91c/html5/thumbnails/18.jpg)
![Page 19: Implantation de chaînes de segmentation d ’image sur architecture hétérogène DSP/FPGA](https://reader036.vdocuments.net/reader036/viewer/2022062517/568134c4550346895d9be91c/html5/thumbnails/19.jpg)
![Page 20: Implantation de chaînes de segmentation d ’image sur architecture hétérogène DSP/FPGA](https://reader036.vdocuments.net/reader036/viewer/2022062517/568134c4550346895d9be91c/html5/thumbnails/20.jpg)
L’implémentation sur L’implémentation sur architecture mixte DSP / architecture mixte DSP /
FPGA.FPGA.
Parallèlisation des traitements Parallèlisation des traitements
Les critères de choix pour le Les critères de choix pour le partage des traitements.partage des traitements.
![Page 21: Implantation de chaînes de segmentation d ’image sur architecture hétérogène DSP/FPGA](https://reader036.vdocuments.net/reader036/viewer/2022062517/568134c4550346895d9be91c/html5/thumbnails/21.jpg)
LES RESULTATSLES RESULTATS
Les résultats… En images…Les résultats… En images… Les résultats sur processeursLes résultats sur processeurs Les résultats sur FPGALes résultats sur FPGA
![Page 22: Implantation de chaînes de segmentation d ’image sur architecture hétérogène DSP/FPGA](https://reader036.vdocuments.net/reader036/viewer/2022062517/568134c4550346895d9be91c/html5/thumbnails/22.jpg)
Les résultats… En Les résultats… En images…images…
![Page 23: Implantation de chaînes de segmentation d ’image sur architecture hétérogène DSP/FPGA](https://reader036.vdocuments.net/reader036/viewer/2022062517/568134c4550346895d9be91c/html5/thumbnails/23.jpg)
Les résultats sur Les résultats sur processeursprocesseurs
Routines de benchmark.Routines de benchmark. Mesures.Mesures. Comparatif entre les différents Comparatif entre les différents
processeurs.processeurs.
DSP HP PCDeriche 2959 1586 537Double seuillage 356 232 26Fermeture de contour 5267 1454 187Etiquetage des régions 1271 657 67Normalisation 1309 639 152TOTAL 11162 4568 970
Temps d'éxecutions en millisecondes
Temps d'executions des différents algorithmes sur différents processeurs
2959
356
5267
1271 1309
1586
232
1454
657 639537
26187
67 152
0
1000
2000
3000
4000
5000
6000
Deriche Double seuillage Fermeture de contour Etiquetage des régions Normalisation
Algorithmes
Te
mp
s e
n m
illis
eco
nd
es
DSP
HP
PC
![Page 24: Implantation de chaînes de segmentation d ’image sur architecture hétérogène DSP/FPGA](https://reader036.vdocuments.net/reader036/viewer/2022062517/568134c4550346895d9be91c/html5/thumbnails/24.jpg)
Les résultats sur FPGALes résultats sur FPGA Le traitement horizontal du lisseur de Le traitement horizontal du lisseur de
Deriche fonctionne en simulation.Deriche fonctionne en simulation. Les problèmes d ’encombrement Les problèmes d ’encombrement
mémoire ont été mis en évidence.mémoire ont été mis en évidence. Les problèmes de programmation des Les problèmes de programmation des
FPGA ’s ont été résolus.FPGA ’s ont été résolus. La communication à travers les comports La communication à travers les comports
et les mémoires lignes ont été testés sur et les mémoires lignes ont été testés sur les cartes XCIM ’s.les cartes XCIM ’s.
![Page 25: Implantation de chaînes de segmentation d ’image sur architecture hétérogène DSP/FPGA](https://reader036.vdocuments.net/reader036/viewer/2022062517/568134c4550346895d9be91c/html5/thumbnails/25.jpg)
CONCLUSIONSCONCLUSIONS L’intérêt des architectures dédiées.L’intérêt des architectures dédiées. Les processeurs encore un peu lents mais…Les processeurs encore un peu lents mais… Des FPGA’s prometteurs…Des FPGA’s prometteurs…
– Des FPGA’s avec de la mémoire.Des FPGA’s avec de la mémoire.– La reconfigurabilité dynamique.La reconfigurabilité dynamique.– Un cœur RISC dans un FPGA.Un cœur RISC dans un FPGA.– Des ressources FPGA dans les ordinateurs ?Des ressources FPGA dans les ordinateurs ?
Ne jetons pas les modules TIM tout de Ne jetons pas les modules TIM tout de suite…suite…