I/O Interfacing :: x86, ISA Bus

Topics

• Basic Interfacing• Diagram• ISA Bus• Timing Diagram

Basic Diagram

M icroprocessor

System data Bus

BasicInput

BasicO utput

System Address bus Decoder

W R, RD, IORQ

8088 : Demultiplexed Bus Configuration

ลำ��ดั�บขั้��นตอนก�รออกแบบ• เขี�ยน I/O Map ขีอง Microprocessor ว่า

ณ.ปั�จจ�บั�นมี� I/O อย� ตำ�าแหนงใดขีองระบับับั�าง• เขี�ยน Address ขีอง I/O ที่��เพิ่!�มีเขี�าไปัใหมี เพิ่#�อ

ที่�าการ Decode• หาคว่ามีสั�มีพิ่�นธ์(ระหว่างสั�ญญาณขีอง

Microprocessor ในการตำ!ดตำอก�บัอ�ปักรณ(น�*น ๆ

• เขี�ยนว่งจรที่�*งหมีด

เลื#อก Address เขี�ยนเปั-น Logic expression

Address A7 A6 A5 A4 A3 A2 A1 A015H 0 0 0 1 0 1 0 128H 0 0 1 0 1 0 0 0F1H 1 1 1 1 0 0 0 1

0123456728 AAAAAAAAH

0123456715 AAAAAAAAH

012345671 AAAAAAAAHF

A 7A 6

A 5A 4

A 3A 2

A 1A 0

A ddress 15H

0123456715 AAAAAAAAH

74138

A 1

A 0

A 2

E 1

E 2

E 3

A 7

A 6

A 5

A 4

A 3

A 2

A 1

A 0

Q 7

0123456715 AAAAAAAAH

สั�ญญาณ I/O Write แลืะ Read

A 7A 6

A 5A 4

A 3A 2

A 1A 0

A ddress 15H

IO R Q

W R

C E 74245

Interfacing Example : Basic I/O

Basic System Timing

RAM : 6116

TTLs 138, 139, 245, 374

Interfacing Example : RAM

ISA Bus (A-B)

ISA Bus (C-D)

ISA Bus

PC Ports

Memory Map I/O•ค#อการตำ!ดตำอก�บัอ�ปักรณ( I/O ตำามีปัรกตำ! โดยน�าเอา

ตำ�าแหนงขีองหนว่ยคว่ามีจ�า ตำ�าแหนงใดตำ�าแหนงหน/�ง มีาที่�าเปั-น I/O

•ขี�อมี�ลืจะตำ!ดตำอผ่านที่าง System Data Bus เหมี#อนเด!มี ตำ�าแหนงขีอง I/O ที่��ตำ�องการจะตำ!ดตำอ จะอ�างได� 16 bits

•สั�ญญาณที่��ใช้�ในการตำ!ดตำอ จะเหมี#อนก�บัการตำ!ดตำอก�บัหนว่ยคว่ามีจ�า ค#อ MREQ, WR, RD

WireWrap

WireWrap

WireWrap : Wrapping

WireWrap :