lm5150-q1 広いvin iq昇圧コントローラ 1 3 · 2020. 12. 12. · 0 0.3 0.6 0.9 1.2 1.5 1.8...

VSUPPLY VLOAD

CSLOVIN VOUT

LM5150

AGND

VCC

COMP

RT

ENSTATUS

VSET

SYNC

Copyright © 2017, Texas Instruments Incorporated

AVCC

PGND

Load Current (A)

Effi

cien

cy (

%)

0 0.3 0.6 0.9 1.2 1.5 1.8 2.1 2.4 2.7 370

75

80

85

90

95

100

D008

VSUPPLY=5.5VVSUPPLY=4.5VVSUPPLY=3.5VVSUPPLY=2.5V

Product

Folder

Order

Now

Technical

Documents

Tools &

Software

Support &Community

英語版のTI製品についての情報を翻訳したこの資料は、製品の概要を確認する目的で便宜的に提供しているものです。該当する正式な英語版の最新情報は、www.ti.comで閲覧でき、その内容が常に優先されます。TIでは翻訳の正確性および妥当性につきましては一切保証いたしません。実際の設計などの前には、必ず最新版の英語版をご参照くださいますようお願いいたします。

English Data Sheet: SNVSAP6

LM5150-Q1JAJSDX2 –SEPTEMBER 2017

参参考考資資料料

LM5150-Q1 広広いいVINのの車車載載用用低低IQ昇昇圧圧ココンントトロローーララ

1

1 特特長長1• AEC-Q100認定済み

– デバイス温度グレード1: 動作時周囲温度範囲　　　　–40°C～+125°C

– デバイスHBM ESD分類レベル2– デバイスCDM ESD分類レベルC4B

• VOUT ≥ 5Vのとき、1.5V～42Vの広いVIN入力範囲(絶対最大定格65V)

• 低いシャットダウン電流(IQ ≤ 5µA)• 低いスタンバイ電流(IQ ≤ 15µA)• 4つのプログラム可能な出力電圧オプション、2

つの構成を選択可能– 6.8V、7.5V、8.5V、10.5V– スタート-ストップおよびE-Call構成

• 220kHz～2.3MHzの可変スイッチング周波数• ウェークアップ・モードとスタンバイ・モードと

の自動遷移• (オプション)クロック同期• 昇圧ステータス・インジケータ• 1.5AピークMOSFETゲート・ドライバ• サイクル単位の可変電流制限• サーマル・シャットダウン• ウェッタブル・フランク付きの16ピン WQFN• WEBENCH® Power Designerにより、LM5150-Q1

を使用するカスタム設計を作成

2 アアププリリケケーーシショョンン• 車載用スタート-ストップ・システム• 車載用緊急通報システム• バッテリ駆動の昇圧コンバータ

3 概概要要LM5150-Q1デバイスは、入力範囲の広い自動昇圧コント

ローラです。このデバイスは、自動車のクランキング時に車

両のバッテリから、または車両のバッテリがないときには

バックアップ・バッテリから、出力電圧を維持するためのプ

リ昇圧コンバータとして適しています。

LM5150-Q1のスイッチング周波数は、抵抗を使用して

220kHzから2.3MHzの範囲でプログラム可能です。高速

なスイッチング(2.2MHz以上)により、AM帯域との干渉が

最小化され、ソリューション・サイズの小型化と、高速な過

渡応答を実現できます。

LM5150-Q1は、入力または出力電圧が設定済みのスタン

バイ・スレッショルドよりも高いときはIQの低いスタンバイ・

モードで動作し、出力電圧が設定済みのウェークアップ・

スレッショルドを下回ると自動的にウェークアップします。

このデバイスは、IQの低いスタンバイ・モードとの間で遷移

を行うことにより、軽負荷時にバッテリ駆動時間を延長しま

す。単一の抵抗により、目的の出力レギュレーション電圧

と、構成の両方をプログラムできます。その他、低いシャッ

トダウン電流、昇圧ステータス・インジケータ、サイクル単位

の可変電流制限、サーマル・シャットダウンなどの機能が

搭載されています。

製製品品情情報報(1)

型型番番パパッッケケーージジ本本体体ササイイズズ（（公公称称））

LM5150-Q1 WQFN (16) 4.00mm×4.00mm

(1) 提供されているすべてのパッケージについては、データシートの末尾にある注文情報を参照してください。

代代表表的的ななアアププリリケケーーシショョンン回回路路効効率率(VLOAD= 6.8V、、FSW= 440kHz)

http://www-s.ti.com/sc/techlit/SNVSAP6.pdf

http://www.tij.co.jp/product/jp/lm5150-q1?qgpn=lm5150-q1

http://www.tij.co.jp/product/jp/LM5150-Q1?dcmp=dsproject&hqs=pf

http://www.tij.co.jp/product/jp/LM5150-Q1?dcmp=dsproject&hqs=sandbuy&#samplebuy

http://www.tij.co.jp/product/jp/LM5150-Q1?dcmp=dsproject&hqs=td&#doctype2

http://www.tij.co.jp/product/jp/LM5150-Q1?dcmp=dsproject&hqs=sw&#desKit

http://www.tij.co.jp/product/jp/LM5150-Q1?dcmp=dsproject&hqs=support&#community

https://webench.ti.com/wb5/WBTablet/PartDesigner/quickview.jsp?base_pn=LM5150-Q1&origin=ODS&litsection=features

2

LM5150-Q1JAJSDX2 –SEPTEMBER 2017 www.ti.com


目目次次1 特特長長.......................................................................... 12 アアププリリケケーーシショョンン ......................................................... 13 概概要要.......................................................................... 14 改改訂訂履履歴歴................................................................... 25 ピピンン構構成成おおよよびび機機能能 .................................................. 36 仕仕様様.......................................................................... 4

6.1 絶対最大定格............................................................. 46.2 ESD定格.................................................................... 46.3 推奨動作条件............................................................. 56.4 熱特性 ....................................................................... 56.5 電気的特性 ................................................................ 56.6 代表的特性 ................................................................ 9

7 詳詳細細説説明明................................................................. 117.1 概要 ......................................................................... 117.2 機能ブロック図 .......................................................... 127.3 機能説明 .................................................................. 127.4 デバイスの機能モード ............................................... 18

8 アアププリリケケーーシショョンンとと実実装装 ............................................. 228.1 アプリケーション情報 ................................................. 228.2 代表的なアプリケーション ......................................... 258.3 システム例 ................................................................ 32

9 電電源源にに関関すするる推推奨奨事事項項 ............................................ 3410 レレイイアアウウトト ................................................................ 34

10.1 レイアウトの注意点 .................................................. 3410.2 レイアウト例............................................................. 35

11 デデババイイススおおよよびびドドキキュュメメンントトののササポポーートト ....................... 3611.1 デバイス・サポート ................................................... 3611.2 ドキュメントの更新通知を受け取る方法..................... 3611.3 コミュニティ・リソース ................................................ 3611.4 商標 ....................................................................... 3611.5 静電気放電に関する注意事項 ................................ 3611.6 Glossary ................................................................ 36

12 メメカカニニカカルル、、パパッッケケーージジ、、おおよよびび注注文文情情報報 ................. 37

4 改改訂訂履履歴歴日日付付リリビビジジョョンン注注

2017年9月 * 初版

http://www.ti.com/product/lm5150-q1?qgpn=lm5150-q1

http://www.ti.com

PV

CC

CS

VIN

CO

MP

LO

1516

STATUSEP

13

RT

SYNC

VS

ET

AGND

EN

14

1

65 87

2

3

4

12

11

10

9

NC

PGND

AV

CC

VOUT

NC

AP AP

AP AP

3

LM5150-Q1www.ti.com JAJSDX2 –SEPTEMBER 2017


(1) G = グランド、I = 入力、O = 出力、P = 電源

5 ピピンン構構成成おおよよびび機機能能

RUMパパッッケケーージジ16ピピンンWQFN

上上面面図図

ピピンン機機能能ピピンン

I/O (1) 説説明明番番号号名名前前

1 SYNC I

外部からの同期クロックの入力ピン。スタート-ストップ構成では、SYNCピンに同期信号を印加することで、内部発振器が外部クロックに同期します。使用しない、または緊急コール構成の場合は、直接グランドに接続します。外部の同期クロック周波数を制御することで、最大デューティ・サイクル制限をプログラムできます。

2 STATUS Oオープン・ドレインの出力段を持つステータス・インジケータ。デバイスが昇圧を行わないときは、内部プルダウン・スイッチにより、このピンがLOWに保持されます。このピンを使用しないときは、フローティング状態でかまいません。

3 EN Iイネーブル・ピン。ENが1Vよりも低い場合、デバイスはシャットダウン・モードです。デバイスをイネーブルするには、このピンを2Vよりも高くする必要があります。自動昇圧を使用する場合は、このピンをVOUTピンに直接接続します。

4 VOUT I/P 昇圧出力電圧のセンシング・ピン、およびVCCレギュレータへの入力。昇圧コンバータの出力に接続します。

5 PVCC O/PVCCバイアス・レギュレータの出力。低ESRまたは低ESLのセラミック・コンデンサを使用して、PGNDへ局所的にデカップリングします。このコンデンサは、デバイスと可能な限り近くに配置します。

6 NC — 内部で電気的に接続されていません。このピンはフローティングのままにするか、グランドに直接接続します。

7 AVCC I/PアナログVCC電源入力。0.1µFの低ESRまたは低ESLのセラミック・コンデンサを使用して、AGNDへ局所的にデカップリングします。このコンデンサは、デバイスと可能な限り近くに配置します。10Ωの抵抗を経由して、PVCCピンに接続します。

8 NC — 内部で電気的に接続されていません。このピンはフローティングのままにするか、グランドに直接接続します。

9 LO O NチャネルMOSFETのゲート・ドライブ出力。短い低インダクタンスのパスを通して、NチャネルFETのゲートに接続します。

10 PGND G 電源グランド・ピン。広く短いパスを通して、センス抵抗のグランド接続に接続します。

11 AGND G アナログ・グランド・ピン。広く短いパスを通して、アナログ・グランド・プレーンに接続します。

12 CS I 電流センス入力ピン。短いパスを通して、電流センス抵抗の正の側に接続します。

13 COMP O 内部の相互コンダクタンス・エラー・アンプの出力。ループ補償部品は、このピンとAGNDとの間に接続する必要があります。


http://www.ti.com

4



ピピンン機機能能 (continued)ピピンン

I/O (1) 説説明明番番号号名名前前

14 RT I スイッチング周波数の設定ピン。スイッチング周波数は、RTとAGNDとの間の単一の抵抗によりプログラムされます。

15 VSET I 構成選択、およびVOUTの出力電圧設定用のピン。初期電源オン時に、VSETピンとAGNDとの間の抵抗により、VOUTの出力電圧設定と構成が設定されます。

16 VIN I 入力電圧ピン。昇圧コンバータの入力電源に接続します。

— EP —パッケージの露出パッド。シリコン・ダイの内部で電気的に接続されていません。EPはアンカー・パッドと電気的に接続されています。熱抵抗を減らすため、EPは大きな銅のプレーンのGNDに接続する必要があります。

— AP —パッケージのアンカー・パッド。シリコン・ダイの内部で電気的に接続されていません。APはEPと電気的に接続されています。APはフローティング状態のままでも、グランドの銅に半田付けしてもかまいません。

(1) 「絶対最大定格」の記載を上回るストレスが加わった場合、デバイスに永続的な損傷が発生する可能性があります。これはストレスの定格のみについて示してあり、このデータシートの「推奨動作条件」に示された値を超える状態で本製品が正常に動作することを暗黙的に示すものではありません。絶対最大定格の状態に長時間置くと、本製品の信頼性に影響を与えることがあります。

(2) ピン電圧は内部回路によりクランプされるため、印加される外部電圧としては規定されていません。(3) STATUSは、LOWからHIGHへの移行中にグランドを下回ることができます。この移行の間、STATUSの負の電圧は内部ダイオードによ

りクランプされ、デバイスに損傷を引き起こしません。(4) 接合部温度が高くなると、動作寿命が短くなります。接合部温度が125を超えると、動作寿命が短くなります。

6 仕仕様様

6.1 絶絶対対最最大大定定格格接合部が推奨動作温度の-40～150の範囲である場合(特に記述のない限り) (1)

MIN MAX UNIT

入力

VINからAGNDへ -0.3 65

V

VOUTからAGNDへ -0.3 65ENからAGNDへ -0.3 65RTからAGNDへ (2) -0.3 AVCC + 0.3SYNC to AGND -0.3 7VSETからAGNDへ -0.3 7CSからAGND (DC)へ -0.3 AVCC + 0.3CSからAGNDへ(過渡40ns) -1.0 AVCC + 0.3CSからAGNDへ(過渡20ns) -2.0 AVCC + 0.3PGNDからAGNDへ -0.3 0.3

出力

LOからAGND (DC)へ -0.3 PVCC + 0.3

V

LOからAGNDへ(過渡40ns) -1.0 PVCC + 0.3LOからAGNDへ(過渡20ns) -2.0 PVCC + 0.3STATUSからAGNDへ (3) -0.3 65COMPからAGNDへ (2) -0.3 AVCC + 0.3AVCCからAGNDへ -0.3 7PVCCからAVCCへ -0.3 0.3

TJ 接合部温度 (4) -40 150 Tstg 保存温度 -55 150

(1) AEC Q100-002は、ANSI/ESDA/JEDEC JS-001仕様に従ってHBMストレス試験を実施することを示します。

6.2 ESD定定格格MIN MAX UNIT

V(ESD) 静電放電Human body model (HBM), per AEC Q100-002 (1) –2000 2000

VCharged device model(CDM), per AEC Q100-011

角のピン –750 750その他のピン –500 500


http://www.ti.com

5



(1) 動作定格は、デバイスが正常動作することを前提とした条件です。仕様およびテスト条件については、「電気的特性」を参照してください。

(2) デバイスがスタートアップするには、VOUTピンに最低5Vが印加されている必要があります。(3) VPVCCは、VVOUT + 0.3Vより低い必要があります。(4) 接合部温度が高くなると、動作寿命が短くなります。接合部温度が125を超えると、動作寿命が短くなります。

6.3 推推奨奨動動作作条条件件接合部の推奨動作温度である-40～150の範囲内(特に記述のない限り) (1)

MIN NOM MAX UNITVVIN 入力電圧 1.5 42 VVVOUT 昇圧出力電圧センス (2) 5 42 VVEN EN入力 0 42 VVPVCC PVCC電圧 (3) 4.5 5 5.5 VVSYNC SYNC入力 0 5.5 VVCS 電流センス入力 0 0.3 VFSW 標準スイッチング周波数 220 2300 kHzFSYNC 同期信号周波数 220 2300 kHzTJ 動作時のジャンクション温度 (4) –40 150 °C

(1) 従来および新しい熱測定値の詳細については、『Semiconductor and IC Package Thermal Metrics』アプリケーション・レポートを参照してください。

6.4 熱熱特特性性

THERMAL METRIC (1)LM5150-Q1

単単位位RUM (WQFN)16ピピンン

RθJA Junction-to-ambient thermal resistance 44.4 °C/WRθJC(top) Junction-to-case (top) thermal resistance 33.4 °C/WRθJB Junction-to-board thermal resistance 19.5 /WΨJT Junction-to-top characterization parameter 0.5 /WΨJB Junction-to-board characterization parameter 19.3 °C/WRθJC(bot) Junction-to-case (bottom) thermal resistance 2 °C/W

6.5 電電気気的的特特性性標準値は、TJ = 25に対応します。最小値と最大値は、TJ = -40～125の範囲で適用されます。特に記述のない限り、VVOUT = 6.8V、RT = 9.09kΩです。

パパララメメーータタテテスストト条条件件 MIN TYP MAX UNITSUPPLY CURRENTISHUTDOWN (VOUT) VOUTのシャットダウン電流 VVOUT = 12V、VEN = 0V 5 12 µA

ISTANDBY (VOUT)VOUTのスタンバイ電流(PVCCが動作時、STATUSがLOWのとき)

VVOUT = 12V、VEN = 3.3V、RSET =90.9kΩ 15 25 µA

IWAKEUP (VOUT)VOUTの動作電流(RT抵抗への電流を除く)

VVOUT = 10.5V、VEN = 2.5V、スイッチングなし、RT = 9.09kΩ 1.2 2.0 mA

ISHUTDOWN (VIN) VINのシャットダウン電流 VVIN = 12V、VEN = 0V 0.1 0.5 µA

ISTANDBY (VIN) VINのスタンバイ電流 VVIN = 12V、VEN = 3.3V、RSET =29.4kΩ 0.1 0.5 µA

IWAKEUP (VIN) VINの動作電流 VVIN = 10.5V、VEN = 2.5V、スイッチングなし、RT = 9.09kΩ 30 45 µA

VCCレレギギュュレレーータタ

VVCC-REG-NOLOAD 無負荷時PVCC電圧 VVOUT = 6.0V、無負荷、ウェークアップ・モード 4.75 5 5.25 V

VVCC-REG-FULLLOAD フル負荷時PVCC電圧 VVOUT = 5.0V、IPVCC = 70mA 4.5 4.8 VVVCC-UVLO-RISING AVCC UVLOスレッショルド AVCC立ち上がり 4.1 4.3 4.5 VVVCC-UVLO-FALLING AVCC UVLOスレッショルド AVCC立ち下がり 3.9 4.1 4.3 V


http://www.ti.com

http://www.ti.com/lit/pdf/spra953

6



電電気気的的特特性性 (continued)標準値は、TJ = 25に対応します。最小値と最大値は、TJ = -40～125の範囲で適用されます。特に記述のない限り、VVOUT = 6.8V、RT = 9.09kΩです。

パパララメメーータタテテスストト条条件件 MIN TYP MAX UNITVVCC-UVLO-HYS AVCC UVLOヒステリシス 0.2 VIVCC-CL PVCCのソーシング電流制限 VPVCC = 0V、ウェークアップ・モード 75 mAイイネネーーブブルルVEN-RISING イネーブル・スレッショルド ENの立ち上がり 1.7 2 VVEN-FALLING イネーブル・スレッショルド ENの立ち下がり 1 1.3 VIEN ENのバイアス電流 VEN = 42V 100 nA6.8V設設定定VVOUT-REG VOUTのレギュレーション目標 RSET = 29.4kΩまたは90.9kΩ 6.66 6.80 6.98 V

VVOUT-WAKEUP

VOUTのウェークアップ・スレッショルド(VVOUT-REG + 3%)

RSET = 29.4kΩまたは90.9kΩ、VOUTの立ち下がり 6.83 7.00 7.14 V

VVOUT-STANDBY1VOUTのスタンバイ・スレッショルド(VVOUT-REG + 6%、EC構成) RSET = 90.9kΩ、VOUTの立ち上がり 7.02 7.21 7.35 V

VVOUT-STATUS-OFF

VOUTのステータス・オフ・スレッショルド(VVOUT-REG + 12%、EC構成)

RSET = 90.9kΩ、VOUTの立ち上がり 7.42 7.62 7.81 V

VVOUT-STANDBY2VOUTのスタンバイ・スレッショルド(VVOUT-REG + 24%、SS構成) RSET = 29.4kΩ、VOUTの立ち上がり 8.22 8.43 8.60 V

VVIN-STANDBYVINのスタンバイ・スレッショルド(VVOUT-WAKEUP + 1.0V、SS構成) RSET = 29.4kΩ、VINの立ち上がり 7.82 8.00 8.19 V

7.5V設設定定VVOUT-REG VOUTのレギュレーション目標 RSET = 19.1kΩまたは71.5kΩ 7.37 7.50 7.67 V

VVOUT-WAKEUP




VVOUT-STATUS-OFF





8.5V設設定定VVOUT-REG VOUTのレギュレーション目標 RSET = 9.53kΩまたは54.9kΩ 8.37 8.50 8.69 V

VVOUT-WAKEUP




VVOUT-STATUS-OFF





10.5V設設定定VVOUT-REG VOUTのレギュレーション目標 RSET = GNDまたは41.2kΩ 10.31 10.50 10.75 V


http://www.ti.com

7




パパララメメーータタテテスストト条条件件 MIN TYP MAX UNIT

(1) V電流制限コンパレータの入力のCLは、10×VCSTH

VVOUT-WAKEUP


RSET = GNDまたは41.2kΩ、VOUTの立ち下がり 10.53 10.82 11.02 V


VVOUT-STATUS-OFF



VVOUT-STANDBY2VOUTのスタンバイ・スレッショルド(VVOUT-REG + 24%、SS構成) RSET = GND、VOUTの立ち上がり 12.70 13.02 13.24 V

VVIN-STANDBYVINのスタンバイ・スレッショルド(VVOUT-WAKEUP + 1.0V、SS構成) RSET = GND、VINの立ち上がり 11.47 11.82 12.11 V

RTVRT-REG RTのレギュレーション電圧 1.2 Vククロロッックク同同期期VSYNC-RISING 同期の立ち上がりスレッショルド 2.0 2.4 VVSYNC-FALLING 同期の立ち下がりスレッショルド 0.4 1.5 Vパパルルスス幅幅変変調調おおよよびび発発振振器器FSW1 スイッチング周波数 RT = 93.1kΩ 204 239 270 kHzFSW2 スイッチング周波数 RT = 9.09kΩ 2100 2300 2500 kHz

FSW3 スイッチング周波数 RT = 9.09kΩ、FSYNC = 2.0MHz 2000 kHz

TON-MIN 強制最小オン時間 SS構成、VCOMP = 0V 30 50 70 ns

DMIN最小デューティ・サイクル制限(EC構成)

RT = 9.09kΩ、VVIN = 1.5V、VVOUT =6.8V、VCOMP = 0V 60 %

RT = 93.1kΩ、VVIN = 8.4V、VVOUT =10.5V、VCOMP = 0V 16 %

DMAX Maximum duty cycle制限値SS構成、RT = 9.09kΩ 83 87 91.5 %EC構成、RT = 93.1kΩ 83 87 91.5 %

電電流流セセンンスス

VCSTH電流制限スレッショルド(CS-AGND) (1)

VVIN = 5.1V、VVOUT = 6.8V、25% DC時 102 120 138 mV



エエララーー・・アアンンププGm 相互コンダクタンス 2 mA/V

COMPソーシング電流 VCOMP = 0V 312 µACOMPシンキング電流 VCOMP = 1.5V 120 µACOMPクランプ電圧 2.4 2.6 VCOMPからPWMへのオフセット 0.3 V

スステテーータタススLOW状態の電圧降下 1mAのシンキング 0.1 VSTATUSの立ち上がりからLOまでの遅延 5Vへの5kΩプルアップ 4 5 6 µs

MOSFETドドラライイババHIGH状態での電圧降下 50mAのシンキング 0.075 V


http://www.ti.com

8

LM5150-Q1JAJSDX2 –SEPTEMBER 2017 www.tij.co.jp



パパララメメーータタテテスストト条条件件 MIN TYP MAX UNITLOW状態の電圧降下 50mAのソーシング 0.055 V

ササーーママルル・・シシャャッットトダダウウンン(TSD)サーマル・シャットダウンのスレッショルド温度上昇 175 °C

Thermal shutdown hysteresis 15 °C


http://www.tij.co.jp

RT (k:)

Fre

quen

cy (

kHz)

0 10 20 30 40 50 60 70 80 90 1000

250

500

750

1000

1250

1500

1750

2000

2250

2500

2750

D005VVIN (V)

Dut

y C

ycle

Lim

it in

EC

mod

e (%

)

0 1 2 3 4 5 6 7 8 9 10 11 120

10

20

30

40

50

60

70

80

90

100

D006

VVOUT=6.8VVVOUT=7.5VVVOUT=8.5VVVOUT=10.5V

IPVCC (mA)

VP

VC

C (V

)

0 20 40 60 80 100 120 1400

1

2

3

4

5

6

D003VVOUT (V)

VP

VC

C (

V)

0 0.5 1 1.5 2 2.5 3 3.5 4 4.5 5 5.5 60

0.5

1

1.5

2

2.5

3

3.5

4

4.5

5

5.5

6

D004

Supply Voltage (V)

Pea

k C

urre

nt in

Cur

rent

Lim

it (A

)

2 3 4 5 6 7 8 9 1013

13.5

14

14.5

15

15.5

16

16.5

17

D001

6.8V output7.5V output8.5V output10.5V output

Duty Cycle (%)

Cur

rent

Lim

it T

hres

hold

at C

S (

mV

)

20 30 40 50 60 70 80114

116

118

120

122

124

126

D002

6.8V output7.5V output8.5V output10.5V output

9

LM5150-Q1www.tij.co.jp JAJSDX2 –SEPTEMBER 2017


6.6 代代表表的的特特性性

図図 1. ピピーークク・・イインンダダククタタ電電流流とと電電源源電電圧圧ととのの関関係係(FSW = 250kHz、、RS = 8mΩ)

図図 2. CSのの電電流流制制限限ススレレッッシショョルルドドととデデュューーテティィ・・ササイイククルルととのの関関係係

図図 3. VPVCCととIPVCCととのの関関係係(VOUT = 6V) 図図 4. VPVCCととVVOUT (EN = 3.3V、、IPVCC = 10mA、、VOUTのの立立ちち上上ががりり)

図図 5. 周周波波数数ととRTととのの関関係係図図 6. EC構構成成ののデデュューーテティィ・・ササイイククルル制制限限ととVVINととのの関関係係



Temperature (°C)

I VO

UT (

uA)

-60 -40 -20 0 20 40 60 80 100 120 140 1600

2

4

6

8

10

12

14

16

18

20

D007

ShutdownStandby

Load Current (A)

Effi

cien

cy (

%)

0 0.3 0.6 0.9 1.2 1.5 1.8 2.1 2.4 2.7 370

75

80

85

90

95

100

D008

VSUPPLY=5.5VVSUPPLY=4.5VVSUPPLY=3.5VVSUPPLY=2.5V

10



代代表表的的特特性性 (continued)

図図 7. IVOUTとと温温度度ととのの関関係係図図 8. 効効率率とと負負荷荷電電流流ととのの関関係係(VLOAD = 6.8V、、FSW = 440kHz、、SS構構成成)



11



7 詳詳細細説説明明

7.1 概概要要LM5150-Q1デバイスは、入力範囲の広い車載用昇圧コントローラで、車載用のスタート-ストップまたは緊急コール・アプリケーション用に設計されています。このデバイスは、車両のクランキング時の車載用バッテリや、車両のバッテリが消失した場合のバックアップ・バッテリからでも、出力電圧を維持できます。デバイスの入力範囲が広いため、車両のロードダンプ条件をカバーできます。制御方法は、ピーク電流モード制御を基礎としています。バッテリ動作時間を延長するため、LM5150-Q1には低IQのスタンバイ・モードがあり、ウェークアップおよびスタンバイの制御を自動的に行います。デバイスは、昇圧動作が必要でないときは低IQのスタンバイ・モードに維持され、出力電圧がプリセットされたウェークアップ・スレッショルドよりも低下すると、自動的にウェークアップ・モードに移行します。デバイス内部には値の大きい帰還抵抗が内蔵されており、低IQスタンバイ・モードでのリーク電流を最小化します。LM5150-Q1は、ウェークアップ時に2つの選択可能な構成のうち、いずれかで動作します。スタート-ストップ構成(SS構成)では、デバイスはスタンバイ・モードに移行するまで一切のパルス・スキップを行わず、固定スイッチング周波数で実行されるため、EMIスペクトラムを固定するのに役立ちます。緊急コール構成(EC構成)では、デバイスは低IQスタンバイ・モードとウェークアップ・モードとの自動切り替えに伴ってパルスをスキップするため、軽負荷の状況でバッテリ動作時間を延ばすことができます。LM5150-Q1のスイッチング周波数は、220kHz～2.3MHzの範囲でプログラム可能です。高速なスイッチング(2.2MHz以上)により、AM帯域との干渉が最小化され、ソリューション・サイズの小型化と、高速な過渡応答を実現できます。VSETピンに単一の抵抗を接続することで、出力レギュレーションの目標電圧と、構成の両方をプログラムできます。これによって外付けの帰還分割抵抗が不要になり、低IQでの動作が可能になります。また、デバイスにはSS構成でのクロック同期機能、シャットダウン・モードでの低い静止電流、昇圧ステータス・インジケータ、サイクル単位の可変電流制限、サーマル・シャットダウン保護機能も搭載されています。



+REF

VOUT

GM AMP

S Q

QR

DMAX/Forced_Toff

+

DMIN/Forced_Ton

COMP

LO

CS

EN

RT

CLOCK

GENERATOR

C/L

AGND

VLOADVSUPPLY

LM5150

Wakeup

PVCC

VCC_OK

VCC

Regulator

VCC

UVLO

ISLOPE

+

+ ±

0.3 V

+

A = 10VCS_OFFSET

FB

VOUT

Ready

+

PWM

C/L

RT

RCOMP

CCOMP

CIN

COUT

LM

D1

VCC_OK

TSD

2.0 V/1.0 VEnable

30 uA peak

2 k

Enable

Q1

RS

CPVCC

POWER

ON

VOLTAGE

SELECT

VSET

Ready

SYNC

VCL + 0.3 V

VSET

VCS_OFFSET

RSET

VOUT

RLOAD

RSL

(optional)

Standby

VIN

VIN_STANDBY

VO_STANDBY

REF

REFSQ

Q R VO_WAKE

VOUT

+

+

+

FB

Wakeup

VOUT-STANDBYStandby

Q

QStatusB

+

S

R

VO_STATUS_OFFREF

STATUS

StatusB

VIN_STANDBY (SS Config)

(EC Config)

(SS Config)

AVCCCAVCC

RAVCC

PGND


RF

CF

±

±

±

±

±

±

± ±

±

12



7.2 機機能能ブブロロッックク図図

7.3 機機能能説説明明

7.3.1 イイネネーーブブルル(ENピピンン)ENピンの電圧が1Vより低いとき、LM5150-Q1はすべての機能を停止してシャットダウンモードになります。内部VCCレギュレータをオンにしてスタートアップ・シーケンスを開始するには、ENピンの電圧を2Vより高くする必要があります。ENピンがユーザー入力により制御される場合、ENピンには3Vより高い電圧を供給することをお勧めします。ENピンがユーザー入力による制御ではない場合、ENピンをVOUTピンに直接接続します。詳細については、「デバイスの機能モード」を参照してください。

7.3.2 高高電電圧圧VCCレレギギュュレレーータタ(PVCC、、AVCCピピンン)LM5150-Q1には、高電圧VCCレギュレータが内蔵されています。このVCCレギュレータは、ENピンの電圧が2Vを超えたときにオンになります。VCCレギュレータはVOUTピンから給電を受け、NチャネルMOSFETドライバや、他の内部回路に5V (標準値)のバイアス電源を供給します。VCCレギュレータは、LM5150-Q1がウェークアップ・モードのとき、およびデバイスのコンフィグ期間中に、最小75mAの能力で、PVCCピンに接続されているコンデンサに電流を供給します。スタンバイ・モードでは、最大供給能力が17mAに低下します。推奨のPVCCコンデンサは、4.7µF～10µFです。通常動作時のPVCCピンの電圧は、5VまたはVVOUT + 0.3Vの、どちらか低い方です。AVCCピンは、LM5150-Q1のアナログ・バイアス電源入力です。推奨のAVCCコンデンサは0.1μFです。10Ωの抵抗を経由して、PVCCピンに接続します。



10

TSW _ RT TYPICAL

2.233 10R 619

Fu

:

AVCC

EN

50 us

VCC UVLO

50 us

Shutdow

n

Configuration

Wake-up or standby

Wake-up or standby

Shutdow

n

Configuration

13



機機能能説説明明 (continued)

(1) 他の出力レギュレーション目標が必要な場合、製品が利用可能かどうか、販売オフィスまたはディストリビュータにお問い合わせください。

7.3.3 電電源源オオンン電電圧圧のの選選択択(VSETピピンン)最初の電源オン時に、VSETおよびAGNDピンの間に接続されている抵抗により、VOUTの出力電圧およびコンフィグが設定されます。ENピンの電圧が2Vよりも高くなり、AVCC電圧がAVCC UVLOスレッショルドと交差すると構成が開始され、通常は50µsで完了します。リセットと再構成を行うには、ENが1Vより低くトグルされるか、AVCC/VOUTが完全に放電される必要があります。

図図 9. 電電源源オオンン電電圧圧のの選選択択

VOUTの出力電圧は、適切な許容差5%の抵抗により、6.8V、7.5V、8.5V、10.5Vにプログラム可能です。SSまたはEC構成を選択できます。LM5150-Q1は50µsの構成時間の間は切り替わりません。

表表 1. VSET抵抵抗抗 (1)

構構成成緊緊急急ココーールルススタターートト-スストトッッププVOUTのレギュレーション目標 6.8V 7.5V 8.5V 10.5V 6.8V 7.5V 8.5V 10.5V

RSET [Ω] 90.9k 71.5k 54.9k 41.2k 29.4k 19.1k 9.53k グランド

7.3.4 ススイイッッチチンンググ周周波波数数(RTピピンン)LM5150-Q1のスイッチング周波数は、RTおよびAGNDピンの間に接続された単一のRT抵抗により設定されます。スイッチング周波数(FSW)を設定するための抵抗値は、式 1を使用して計算されます。

(1)

RTピンはウェークアップ時に、内部のRTレギュレータを使用して、1.2Vに調整されます。

7.3.5 ククロロッックク同同期期(SS構構成成時時ののSYNCピピンン)SS構成では、LM5150-Q1のスイッチング周波数は、SYNCピンに直接パルス信号を印加することにより、外部クロックに同期できます。LM5150-Q1の内部クロックは、外部クロックの立ち上がりエッジに同期されます。強制オフ時間の間は、デバイスは立ち上がりエッジの入力を無視します。外部同期パルスは、HIGHロジック状態で2.4Vより高く、LOWロジック状態で0.4Vより低い必要があります。外部同期パルスのデューティ・サイクルに制限はありませんが、最小パルス幅が100nsより長い必要があります。最大デューティ・サイクル制限と、ピーク電流制限スレッショルドは、スイッチング周波数を外部同期パルスに同期することで影響を受けるため、クロック同期機能を使用する場合は特に注意してください。より詳細な情報については、「最大デューティ・サイクル制限、最低入力電源電圧」および「電流制限(CSピン)」セクションを参照してください。



LOAD F SUPPLYS SL SW

M

(V + V ) V0.82 ×R 30 A (2kΩ R )×F

L

-´ = m ´ +

LOAD F SUPPLYS SL SW

M

(V + V ) V0.5 ×R ×Margin 30 A (2kΩ R )×F

L

-´ < m ´ +

+

CS

Current Limit

ISLOPE

+

+

0.3 V

+

A = 10PWM

30 uA peak

2 k

Q1

RS

RSL

(optional)

COMP

VCL +0.3 V

RF

CF

±

±

±

±

SW_RT(TYPICAL) SYNC SW_RT(TYPICAL)0.75 F F 0.85 F´ £ £ ´

SW_RT(TYPICAL) SYNC SW_RT(TYPICAL)0.85 F F 1.15 F´ £ £ ´

14



昇圧コンバータの最低入力電源電圧がVOUTレギュレーション目標(VVOUT-REG)の¼よりも高い場合、外部同期パルスの周波数(FSYNC)は、標準のフリーランニング・スイッチング周波数(FSW (TYPICAL))の+15%から-15%までの範囲内にする必要があります。

(2)

この範囲では、最大で1:4 (VSUPPLY:VLOAD)の昇圧率を使用できます。低い周波数の同期パルスを供給すると、さらに高い昇圧率も実現できます。FSYNCに、FSW_RT (TYPICAL)の-25%～-15%の範囲を選択すると、1:5の昇圧率を実現可能です。

(3)

この範囲では、最大で1:5 (VSUPPLY:VLOAD)の昇圧率を使用できます。

7.3.6 電電流流セセンンスス、、勾勾配配補補償償、、PWM (CSピピンン)LM5150-Q1には、ゲインが10のローサイド電流センス・アンプが搭載されており、内部的な勾配補償ランプにより、高いデューティ・サイクルでのサブハーモニック発振を防止できます。デバイスは、勾配が30µA×FSW (標準値)の、のこぎり波を使用して、勾配補償ランプを生成します。この電流は、内部の2kΩ抵抗を通過し、CSピンから出力されます。勾配補償ランプはRT抵抗により決定され、電流センス・アンプの入力では60mV×FSW (標準値)、電流センス・アンプの出力では600mV×FSW (標準値)です。勾配補償ランプは、外付けの勾配抵抗(RSL)をセンス抵抗(RS)とCSピンとの間に追加することで増加できますが、RSLを使用するときは、RSLの追加によりピーク電流制限が影響を受けることに十分に注意してください。詳細については、「電流制限(CSピン)」を参照してください。

図図 10. 電電流流セセンンシシンンググとと勾勾配配補補償償

ピーク電流モードの制御理論に従い、補償ランプの勾配は、高いデューティ・サイクルにおいてサブハーモニック発振を防止するため、検出されるインダクタ電流の立ち下がり勾配の半分よりも大きい必要があります。したがって、勾配補償の最小値は次の不等式を満たす必要があります。

(4)

VFは、外付けダイオードD1の順方向電圧降下です。理想的でない係数もカバーするためのマージンとして、1.2が推奨されます。必要なら、RSLを追加して、補償ランプの勾配を、立ち下がり勾配の間に検出されるインダクタ電流の勾配の半分から82%に増やすことができます。RSLの標準値は、式 5を使用して計算されます。RSLの最大値は1kΩです。

(5)

図 10のPWMコンパレータは、検出されたインダクタ電流、勾配補償ランプ、および0.3V (標準値)の内部のCOMPからPWMへのオフセットの合計を、COMPピンの電圧(VCOMP)と比較し、合計がVCOMPよりも大きい場合は現在のサイクルを終了します。



SUPPLY

LOAD F

VD 1

V +V= -

SW_RTCL SL

SYNCPEAK CL

S

FV 10 30 A (2k R ) D

FI

10 R-

- ´ m ´ W + ´ ´

=´

VOUT VINCL

VOUT-REG

(V V )V = 1.2 + 0.6 × [V]

V

-

15



7.3.7 電電流流制制限限(CSピピンン)LM5150-Q1はサイクル単位のピーク電流制限を行い、高いデューティ・サイクルでもサブハーモニック発振が発生しません。検出されたインダクタ電流と勾配補償ランプの合計が、電流制限コンパレータ入力の電流制限スレッショルド(VCL)を超えている場合、電流制限コンパレータにより、現在のサイクルがただちに終了します。電源電圧または出力電圧の変化によるピーク電流制限の変化を最小限にするため、デバイスには可変の電流制限スレッショルドが設定されています。この値は式 6により計算されます。

(6)

定常状態で、サイクル単位のピーク・インダクタ電流制限(IPEAK-CL)は次のように計算されます。

(7)

(8)

FSYNCがこの式に含まれているのは、勾配補償のピーク振幅は、外部同期クロックの周波数によって異なるためです。クロック同期を使用しない場合、FSYNCの替わりにFSW_RTを使用します。昇圧コンバータには、電源からハイサイド電力ダイオード(D1)を経由して負荷への、自然なパススルー・パスがあります。このパスのため、昇圧コンバータは出力電圧が入力電源電圧に近い、またはそれより低いときに、電流制限保護を行えません。電流検出信号の先端エッジのスパイクを取り除くため、CSピンに小さな外付けRCフィルタ(RF、CF)が必要です。RFには30Ωより大きな値を、CFには1nFより大きな値を選択します。フィルタの効果の関係で、オン時間が2×RF×CFより小さいときは、ピーク電流制限が有効になりません。

7.3.8 帰帰還還おおよよびびエエララーー・・アアンンププ(COMPピピンン)LM5150-Q1には内部帰還抵抗が搭載されており、VSETピンの抵抗の選択に応じて設定されます。これらの帰還抵抗は、静止電流を最小化するため、スタンバイ・モードではVOUTピンから切断されます。帰還分割抵抗は、内部の相互コンダクタンス・エラー・アンプに接続され、このアンプは高い出力抵抗(RO = 10MΩ)と広い帯域幅(BW = 3MHz)を備えています。内部の相互コンダクタンス・エラー・アンプは、帰還分割抵抗の電圧と、内部基準電圧との差分に比例する電流を供給します。エラー・アンプの出力はCOMPピンに接続されるため、Type 2のループ補償ネットワークを使用できます。RCOMP、CCOMP、およびオプションのCHFループ補償部品は、エラー・アンプのゲインと位相の特性を構成し、安定したループ応答を実現します。この補償ネットワークにより、非常に低い周波数の極(FDP)、ミッドバンドのゼロ(FZ_EA)、高い周波数の極(FP_EA)が作成されます。詳細については、「ループ補償部品の選択と最大ESR 」を参照してください。

7.3.9 自自動動ウウェェーーククアアッッププおおよよびびススタタンンババイイLM5150-Q1は、VVOUTがVOUTのウェークアップ・スレッショルドより低くなったときにウェークアップします。デバイスは、ECまたはSS構成で、VVOUTがVOUTのスタンバイ・スレッショルドよりも高くなったとき、またはSS構成で、VVINがVINのスタンバイ・スレッショルドよりも高くなったとき、スタンバイに移行します。VOUTのウェークアップ・スレッショルドは通常、VOUTの出力電圧もよりも3%高い値です。STATUS出力は、ウェークアップイベントの後で3µs (5Vへの50kΩプルアップ抵抗を使用している場合)以内に解放されます。LOドライバは、STATUS出力の立ち上がり開始の6µs後にイネーブルされます。



VLOAD

STATUS

ILOAD Very light load

VVOUT-STANDBY2 = 1.24 x VVOUT-REG

VVOUT-REG

VVOUT-WAKEUP = 1.03 x VVOUT-REG

VVIN-STANDBY = VVOUT-WAKE +1.0

Wake-up/Standby

Full load Full load

Wake-up Wake-upStandby Standby

VSUPPLY (Fast fall)

when FSW is low

Engine Cranking

REF

VIN

VO_STANDBY

Wakeup

StandbySQ

Q R

VO_WAKE REF

VOUT

FB+ +

+

VVOUT-STANDBY

VOUT

WAKEUP

VIN_STANDBY(SS Config)

16



図図 11. 自自動動ウウェェーーククアアッッププおおよよびびススタタンンババイイのの制制御御

SS構成で、VOUTのスタンバイ・スレッショルドは通常、VOUTの出力電圧よりも24%高い値です。VINのスタンバイ・スレッショルドは通常、SS構成ではVOUTのウェークアップ・スレッショルドよりも1V高い値です。チャタリングを防止するため、ダイオードD1の順方向電圧降下は0.95V未満の必要があります。図 15を参照してください。

図図 12. SS構構成成ででのの自自動動ウウェェーーククアアッッププおおよよびびススタタンンババイイのの動動作作(高高速速ななVSUPPLY立立ちち下下ががりりとと低低速速ななススイイッッチチンンググのの場場合合)



VLOAD

STATUS

ILOAD Mid / Light load


VVOUT-REG


Full load Full load

Wake-up Wake-upStandby Standby Standby Standby

W-up

VVOUT_STATUS_OFF = 1.12 x VVOUT-REG

VSUPPLY

Vehicle Battery ReconnectVehicle Battery Disconnect

VLOAD

VSUPPLY (Slow fall)

STATUS

ILOAD


VVOUT-REG


VVIN-STANDBY = VVOUT-WAKE +1.0

Wake-up/Standby

Full load Full load

Wake-up Wake-upStandby Standby Standby Standby

when FSW is fast

Very light load /No load

W-up

Engine Cranking

17



図図 13. SS構構成成ででのの自自動動ウウェェーーククアアッッププおおよよびびススタタンンババイイのの動動作作(低低速速ななVSUPPLY立立ちち下下ががりりとと高高速速ななススイイッッチチンンググのの場場合合)

EC構成で、VOUTのスタンバイ・スレッショルドは通常、VOUTの出力電圧よりも6%高い値です。最小デューティ・サイクル制限の関係で(「緊急コール構成(EC構成)」を参照)、LM5150-Q1は中負荷または軽負荷のとき、ウェークアップと低IQのスタンバイ・モードを切り替えます。図 16を参照してください。

図図 14. EC構構成成ででのの自自動動ウウェェーーククアアッッププおおよよびびススタタンンババイイのの動動作作

ウェークアップ時の出力アンダーシュートを最小化するため、LM5150-Q1はウェークアップ・イベント後の最初の128サイクルにおいて、VOUTレギュレーション目標を高くします。出力電圧は、64サイクルの間は元のレギュレーション目標より3%高く、次の32サイクルは2%高く、最後の32サイクルは1%高くなります。VOUTピンの電圧は、スイッチングがVOUTスタンバイ・スレッショルドで停止していても、VOUTスタンバイ・スレッショルドを上回ることがあります。これは、インダクタに保持されているエネルギーが、スイッチング停止時に出力コンデンサに移送されるためです。自動ウェークアップおよびスタンバイの動作の詳細については、「デバイスの機能モード」を参照してください。



SYNCSUPPLY(MIN) VOUT REG F MAX SUPPLY(MAX) DCR SUPPLY(MAX) DS(ON) S MAX

SW_RT

FV (V V ) (1 D ) I R I (R R ) D

F-

» + ´ - ´ + ´ + ´ + ´

18



7.3.10 昇昇圧圧スステテーータタスス・・イインンジジケケーータタ(STATUSピピンン)STATUSはオープン・ドレインの出力で、5kΩ～100kΩのプルアップ抵抗が必要です。このピンは、VVOUTがVOUTのウェークアップ・スレッショルドより低くなった後でプルアップされ、SS構成でVVINがVINのスタンバイ・スレッショルドよりも高くなったとき、またはEC構成でVVOUTがVOUTのステータス・オフ・スレッショルドよりも高くなったときにロジックLOW状態にトグルされます。また、このピンはEN < 1VでVOUTが2Vを超えるとき、AVCC < VVCC-UVLO-FALLINGのとき、またはサーマル・シャットダウンのときにグランドに接続されます。

7.3.11 最最大大デデュューーテティィ・・ササイイククルル制制限限、、最最低低入入力力電電源源電電圧圧昇圧コンバータを設計するとき、最大デューティ・サイクルは、最低電源電圧でレビューする必要があります。目標の出力電圧を実現できる最低入力電源電圧は、式 9で推定できます。

(9)

ISUPPLY (MAX)は最大入力電流です。RDCRはインダクタのDC抵抗です。RDS (ON)はMOSFETのオン抵抗です。クロック同期を使用しない場合、FSYNCの替わりにFSW_RTを使用します。FSW_RTよりも低いFSYNCを供給すると、最低入力電源電圧を減らすことができます。この最大デューティ・サイクル制限(DMAX)は87% (標準値)ですが、外部同期クロックの周波数が0.85×FSW(TYPICAL)よりも高い場合は、80%未満に低下することがあります。クロック同期で1:5の昇圧率が必要な場合は、FSYNCの値を、FSW (TYPICAL)の-25%から-15%までの範囲になるよう選択します。最低入力電源電圧は、より低い周波数の外部同期クロックを供給して、さらに減らすことができます。詳細については、「クロック同期(SS構成時のSYNCピン)」を参照してください。

7.3.12 MOSFETドドラライイババ(LOピピンン)LM5150-Q1にはNチャネルMOSFETドライバがあり、1.5Aのピーク電流をソーシングまたはシンキングできます。このドライバは5V VCCレギュレータから給電され、ENピンの電圧が2Vより高く、AVCCピンの電圧がAVCC UVLOスレッショルドよりも高くなったとき、イネーブルされます。

7.3.13 ササーーママルル・・シシャャッットトダダウウンンLM5150-Q1には内部的なサーマル・シャットダウン機能があり、接合部温度が175°C (標準値)を超えたときにデバイスを保護します。サーマル・シャットダウンが動作したとき、デバイスは強制的に低消費電力のサーマル・シャットダウン状態に移行し、MOSFETドライバおよびVCCレギュレータはディセーブルされます。接合部温度が低下した後で(標準のヒステリシスは15)、デバイスは再度イネーブルされます。

7.4 デデババイイススのの機機能能モモーードド

7.4.1 シシャャッットトダダウウンン・・モモーードドENピンの電圧が1Vより低くなると、LM5150-Q1はシャットダウン・モードとなり、ENを除くすべての機能がディセーブルされます。シャットダウン・モードでは、デバイスのVOUTピンの消費電流は5.25µA (標準値)未満に低下し、STATUSピンはグランドに接続されます。デバイスをイネーブルするには、ENピンを2Vより高くします。デバイスはスタンバイ・モード、またはVAVCCがAVCC UVLOスレッショルドよりも高い場合はウェークアップ・モードで動作します。

表表 2. シシャャッットトダダウウンン・・モモーードドででのの各各ピピンンのの状状態態STATUS SYNC RT COMP EN VOUT PVCC/AVCC LO CS VIN VSET

グランドに接続ディセーブルディセーブルディセーブルイネーブ

ル IQ ≤ 5µA ディセーブルグランドに接続ディセーブル IQ ≈ 0.1µA ディセーブル



ON MIN

SW

1D T

F-

´ <

CSLOVIN

VOUT

LM5150

PVCC

COMP

RT

EN

STATUS

VSET

SYNC

RT

RCOMP

CCOMP

CIN

COUT

D1

RS

RSET

LM

Q1

Vehicle Battery

± +

C VOUT

RLOAD

VLOADVSUPPLY


AVCC

AGND PGND

Bypass path

Reverse Battery Protection Diode

19



7.4.2 ススタタンンババイイ・・モモーードドVOUTがVOUTのスタンバイ・スレッショルドよりも高い、またはSSモードでVINがVINのスタンバイ・スレッショルドよりも高い場合、LM5150-Q1はスタンバイ・モードに移行します。スタンバイ・モードでは、消費電流を最小化するため、サーマル・シャットダウンなどほとんどの機能がディセーブルされます。VOUT電圧がVOUTウェークアップ・スレッショルドよりも低くなった場合にウェークアップを可能にするため、VOUTウェークアップ・モニタはスタンバイ・モードでもイネーブルです。VCCレギュレータは、スタンバイ・モードでソーシング能力を17mAに減らし、AVCC UVLOコンパレータはディセーブルされます。VOUTスタンバイ・スレッショルドは、実質的に過電圧保護(OVP)機能を満たします。

表表 3. ススタタンンババイイ・・モモーードドででのの各各ピピンンのの状状態態STATUS SYNC RT COMP EN VOUT PVCC/AVCC LO CS VIN VSET

解放、またはグランドに接続

ディセーブル

ディセーブル

ディセーブル

イネーブル

IQ ≤ 15µA。VOUTウェークアップ・モニタがイネーブル

イネーブル、IPVCC能力 ≈

17mA

グランドに接続

ディセーブル IQ ≈ 0.1µA ディセーブル

7.4.3 ウウェェーーククアアッッププ・・モモーードドLM5150-Q1は、VOUTがVOUTのウェークアップ・スレッショルドより低くなった場合に、スタンバイ・モードからウェークアップします。デバイスがウェークアップするとき、2つの構成があります。1つはスタート-ストップ構成(SS構成)で、もう1つは緊急コール構成(EC構成)です。これらの構成は、VSET抵抗により選択できます(表 1を参照)。

7.4.3.1 ススタターートト-スストトッッププ構構成成(SS構構成成)

図図 15. 標標準準的的ななススタターートト-スストトッッププののアアププリリケケーーシショョンン

LM5150-Q1は、SS構成では固定のスイッチング周波数で、パルス・スキップなしで動作します。デバイスは、スタンバイ・モードに移行するまで、毎サイクルごとにTON-MINだけLOドライバをオンにし、これによってEMIスペクトラムのシフトを防止できます。MOSFETはすべてのサイクルでオンになるため、昇圧の電源電圧がVOUTレギュレーション目標に近い、または負荷電流が非常に小さく、必要なオン時間がTON-MINよりも短い場合、昇圧コンバータの出力はレギュレーション目標を超えることがあります。次のいずれかの不等式が成立する場合、出力電圧はVOUTの出力電圧よりも高くなります。

(10)



2

MINSUPPLY

SW SWLOAD

M LOAD F SUPPLY

DV

F FI

2 L (V V V )

æ ö´ç ÷

è ø ´ >´ + -

VINMIN

VOUT REG

VD 0.75 1

V -

æ ö= ´ -ç ÷

è ø

CSLOVIN

VOUT

LM5150

COMP

RT

EN

STATUS

VSET

SYNC

RT

RCOMP

CCOMP

CINCOUT

D1

RS

RSET

LM

Q1

Vehicle Battery

± +

+

Back-up battery

CVOUT

RLOAD

Other loads

VLOADVSUPPLY


AGND

PVCC AVCC

PGND

2SUPPLY ON MIN SW

LOADM LOAD F SUPPLY

(V T ) FI

2 L (V V V )

-´

´ >

´ + -

20



(11)

SS構成では、VOUTがVOUTのスタンバイ・スレッショルド(VOUTの出力電圧よりも24%高い値)よりも高い、またはVINがVINのスタンバイ・スレッショルドよりも高い場合、LM5150-Q1はスタンバイ・モードに移行します。

7.4.3.2 緊緊急急ココーールル構構成成(EC構構成成)

図図 16. 標標準準的的なな緊緊急急ココーールルののアアププリリケケーーシショョンン

EC構成では、ウェークアップと低IQのスタンバイ・モードとを切り替えることで、中負荷および軽負荷時に高い効率が得られます。EC構成では、LM5150-Q1はVVOUTおよびVVINによりプログラムされる最小デューティ・サイクルを制限します。最小デューティ・サイクル制限は、式 12を使用して計算されます。

(12)

この最小デューティ・サイクル制限のため、負荷電流が比較的小さいとき、昇圧コンバータは必要な量よりも多くの電流をソーシングします。その結果、出力電圧が増大し、やがてVOUTのスタンバイ・スレッショルド(通常は、VOUTのレギュレーション目標よりも6%高い値)と交差します。このとき、LM5150-Q1は低IQのスタンバイ・モードに移行します。VOUTがVOUTのウェークアップ・スレッショルド(通常は、VOUTのレギュレーション目標よりも3%高い値)より低くなると、LM5150-Q1はウェークアップします。デバイスは、次の不等式が成立するとき、これら2つのモードを切り替えます。

(13)

VLOAD = VVOUT = VVOUT-REG、かつVSUPPLY = VVINと想定すると、スキップ・サイクル動作は次の不等式が成立するときに開始されます。



( )

2

LOAD SUPPLYSUPPLY

LOAD

LOAD

M SW LOAD F SUPPLY

V VV 0.75

V>I

2 L F V V V

æ öæ ö-´ ´ç ÷ç ÷ç ÷è øè ø

´ ´ ´ + -

21



(14)

EC構成では、VCOMPが0.3Vより低く、必要な最小デューティ・サイクル制限がゼロのとき、LM5150-Q1は一切のパルスを生成しません。最小デューティ・サイクルに到達する前にピーク電流制限がトリガされると、デバイスはLOドライバの出力をただちに停止します。VOUTがVOUTのステータスオフ・スレッショルド(通常はVOUTのレギュレーション目標より12%高い値)を超えた場合、LM5150-Q1はSTATUSピンをLOWにします。EC構成では、軽負荷時の効率はインダクタの電流リップル率に比例します。

表表 4. ウウェェーーククアアッッププ・・モモーードドででのの各各ピピンンのの状状態態STATUS SYNC RT COMP EN VOUT PVCC/AVCC LO CS VIN VSET

解放 SS構成ではイネーブル

イネーブル

イネーブル

イネーブル

VOUTスタンバイ・モニタがイ

ネーブル。EC構成ではVOUTステータスオフ・モニタがイネーブル。

イネーブルされたIPVCC能力 ≈ 75mA PWM イネーブル

IQ ≈ 30µA。SS構成では

VIINステータスオフ・モニタがイネーブ

ル。

ディセーブル

表表 5. ススタターートト-スストトッッププ構構成成とと緊緊急急ココーールル構構成成ととのの比比較較構構成成ススタターートト-スストトッッププ緊緊急急ココーールル

VOUTのレギュレーション・オプション 6.8V、7.5V、8.5V、10.5VVSET抵抗の値[Ω] 29.4k、19.1k、9.53k、GND 90.9k、71.5k、54.9k、41.2kクロック同期ありなし、SYNCはグランドに接続すること

VOUTのウェークアップ・スレッショルド[V] VVOUT-REG×1.03VOUTのスタンバイ・スレッショルド[V] VVOUT-REG×1.24 VVOUT-REG×1.06

VOUTのステータスオフ・スレッショルド[V] N/A VVOUT-REG×1.12VINのスタンバイ・スレッショルド[V] VVOUT-REG×1.03 + 1.0V N/A

STATUSピンの制御(プルアップ抵抗付きのオープン・ドレイン)

VOUTウェークアップにより解放VINスタンバイによりプルダウン

VOUTウェークアップにより解放VOUTステータスオフによりプルダウン

重負荷でVVIN « VVOUTのときパルス幅変調(PWM)

軽負荷/無負荷でVVIN « VVOUTのときウェークアップ構成では、すべてのサイクルでLOがオンになります。ウェークアップ構成とスタンバイ構成を切り替えることで、スキップ・サイクル動作を行います。

最小オン時間が制限される最小デューティ・サイクルが制限される

VVIN ≈ VVOUTまたはVVIN ≥ VVOUTのときウェークアップ構成では、すべてのサイクルでLOがオンになります。オン時間はTON-

MINにより制限されます。VOUTがレギュレーション範囲を外れます。

デューティ・サイクルは0%まで減少できます。VCOMP < 0.3VかつDMIN ≤ 0%の

場合、パルスは発生しません。

最大デューティ・サイクル制限標準値87%



STATUS

VSUPPLY VLOAD

22



8 アアププリリケケーーシショョンンとと実実装装

注注以降のアプリケーション情報は、TIの製品仕様に含まれるものではなく、TIではその正確性または完全性を保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

8.1 アアププリリケケーーシショョンン情情報報LM5150-Q1は非同期昇圧コントローラです。LM5150-Q1用の外付け部品は、以下の設計手順で選択できます。または、 WEBENCH®ソフトウェアを使用して完全な設計を生成することができます。WEBENCHソフトウェアは、反復的な設計手順を使用し、包括的な部品データベースにアクセスして設計データを生成します。ここでは、設計手順について簡単に説明します。

8.1.1 ババイイパパスス・・ススイイッッチチ/切切断断ススイイッッチチのの制制御御STATUSピンを使用して、昇圧がスタンバイ・モードのときオンになる外付けバイパス・スイッチ、または昇圧がスタンバイ・モードのときオフになる外付け切断スイッチを制御できます。図 17では、昇圧がスタンバイ・モードのとき、昇圧電源入力を負荷へ直接接続するため、PチャネルMOSFETが使用されています。このバイパス・スイッチは低速でオンにできますが、ウェークアップ・イベントによりSTATUSピンがプルアップされた後では高速でオフにする必要があります。STATSUピンの絶対最大定格は65Vです。

図図 17. ババイイパパスス・・ススイイッッチチのの制制御御例例

図 18では、昇圧が必要ないときに昇圧電源出力をバッテリから切断するため、PチャネルMOSFETが使用されています。この切断スイッチは低速でオフにできますが、ウェークアップ・イベントによりSTATUSピンがプルアップされた後では高速でオンにする必要があります。



2LOAD

RHPM

R ( ')F [Hz]

2 L

D´

=

p ´

ESRZESR OUT

1F = [Hz]

2 R Cp ´ ´

LPLOAD OUT

2F [Hz]

2 R C=

p ´ ´

LOADM

S

R D'A

R 10 2= ´

´

Z_ESR RHPLOADM

COMP

LP

s s1 1

ˆ 2 F 2 FV (s)A

V (s)1

2 F

s

æ ö æ ö+ ´ -ç ÷ ç ÷ç ÷p ´ p ´è øè ø= ´

æ ö+ç ÷

p ´è ø

LM5150

STATUS

PVCC

VLOAD VBAT


23



アアププリリケケーーシショョンン情情報報 (continued)

図図 18. 切切断断ススイイッッチチのの制制御御例例

8.1.2 ルルーーププ応応答答昇圧レギュレータのオープン・ループ伝達関数は、変調器の伝達関数と帰還伝達関数との積で定義されます。電流モード昇圧レギュレータの変調器の伝達関数は、組み込み電流ループ付きの電力段も含めて、単極負荷(FLP)、1つのESRゼロ(FZ_ESR)、1つの右半面(RHP)ゼロ(FRHP)系に簡素化でき、次のように説明可能です。変調器の伝達関数は、次のように定義されます。

ここで

•

•

•

• (15)

RESRは、出力コンデンサの等価直列抵抗(ESR)で、コンデンサのデータシートにて指定されています。RCOMP、CCOMP、CHF (図 19を参照)は、エラー・アンプのゲインと位相特性を構成し、応答が高速で安定した電圧ループを生み出します。この補償ネットワークにより、低い周波数の主要極(FDP_EA)、ミッドバンドのゼロ(FZ_EA)、高い周波数の極(FP_EA)が作成されます。



[ ]2

M FBCROSS

O COMP

A A 1F [Hz]

2 R C

´ -»

p ´ ´

M FB

DP_EA

1T(s) A A

s1

2 F

= ´ ´æ ö

+ç ÷ç ÷p ´è ø

P_EACOMP HFCOMP HF

COMPCOMP HF

1 1F [Hz]

2 R CC C2 R

C C

= »p ´ ´æ ö´

p ´ ´ ç ÷+è ø

Z_EACOMP COMP

1F [Hz]

2 R C=

p ´ ´

DP_EAO COMP

1F [Hz]

2 R C=

p ´ ´

FB O

LOAD

1.2A R Gm

V= ´ ´

Z_EACOMP(S)FB

LOAD(S)

DP_EA P_EA

s1

ˆ 2 FVA

V s s1 1

2 F 2 F

æ ö+ç ÷

ç ÷p ´è ø- = ´æ ö æ ö

+ ´ +ç ÷ ç ÷ç ÷ ç ÷p ´ p ´è ø è ø

24



アアププリリケケーーシショョンン情情報報 (continued)帰還伝達関数は、次のように定義されます。

ここで

•

•

•

• (16)

RO (≈ 10MΩ)はエラー・アンプの出力抵抗、Gm (≈ 2 mA/V)はエラー・アンプの相互コンダクタンスです。FLPがFZ_EAにより打ち消され、FRHPがクロスオーバー周波数(FCROSS)よりもはるかに高く、FZ_ESRがFP_EAにより打ち消されるかFZ_ESRがFCROSSよりもはるかに高いと想定すると、オープン・ループ伝達関数は次のように簡素化できます。

(17)

クロスオーバー周波数では|T(s)|=1なので、クロスオーバー周波数はこれらの想定を使用して簡単に推定できます。

(18)



VSUPPLY VLOAD

CSLOVIN VOUT

LM5150COMP

RT

ENSTATUS

VSET

SYNC

RLOAD

RT

RCOMP

CCOMP

CIN COUT

D1

RS

RSET

LM

Q1

CPVCC

RSLRG

CHF

CVOUT

RVOUT

ILOAD

(connect to VOUT

if not used)

(connect to GND

if not used)

(leave floating

if not used)

CVIN

RF

CF

Optional components are in blue

RSNBCSNB


AGND & PGND

PVCC AVCC

CAVCC

RAVCC

25



8.2 代代表表的的ななアアププリリケケーーシショョンンLM5150-Q1は、最小限の外付け部品のみで動作できます。図 19には、すべてのオプション部品が例として含まれています。

図図 19. オオププシショョンン部部品品をを含含むむ代代表表的的なな回回路路

8.2.1 設設計計要要件件表 6に、図 19の設計パラメータの一覧を示します。

表表 6. 設設計計例例ののパパララメメーータタ設設計計パパララメメーータタ値値

対象アプリケーションスタート-ストップ最低入力電源電圧(VSUPPLY (MIN)) 2.5V

目標出力電圧(VLOAD) 8.5V最大負荷電流(ILOAD) 2.94A (≈ 25W)

スイッチング周波数(FSW) 440kHzD1ダイオードの順方向電圧降下 0.7V

最大インダクタ電流リップル率(RR) 0.6 (= 60%)推定全負荷時効率(Eff) 0.8 (= 80%)電流制限マージン(MCL) 1.2 (= 120%)FLPとFCROSSとの比(K1) 0.15 (FLP = 0.15×FCROSS)FZ_EAとFLPとの比(K2) 3 (FZ_EA = 3×FLP)

8.2.2 詳詳細細なな設設計計手手順順

8.2.2.1 WEBENCH®ツツーールルにによよるるカカススタタムム設設計計ここをクリックすると、WEBENCH® Power Designerにより、LM5150-Q1デバイスを使用するカスタム設計を作成できます。1. 最初に、入力電圧(VIN)、出力電圧(VOUT)、出力電流(IOUT)の要件を入力します。2. オプティマイザのダイヤルを使用して、効率、占有面積、コストなどの主要なパラメータについて設計を最

適化します。3. 生成された設計を、テキサス・インスツルメンツが提供する他の方式と比較します。



https://webench.ti.com/wb5/WBTablet/PartDesigner/quickview.jsp?base_pn=LM5150-Q1&origin=ODS&litsection=application

( )LOAD SUPPLY(MIN) SUPPLY(MIN)

M(GUIDE)SW LOAD LOAD

V V V (8.5 2.5) 2.5L = 1.36 [H]

F V I 440k 8.5 2.94

- ´ - ´= = m

´ ´ ´ ´

LOADM(TARGET)

SW

8.50.14

0.14 R 2.94L 1.53 [H]RR F 0.6 440k

´´

= = = m´ ´

u u :

10 10

TSW _RT TYPICAL

2.233 10 2.233 10R 619 619 50.1k

F 440 k

26



WEBENCH Power Designerでは、カスタマイズされた回路図と部品リストを、リアルタイムの価格と部品の在庫情報と併せて参照できます。通常、次の操作を実行可能です。• 電気的なシミュレーションを実行し、重要な波形と回路の性能を確認する。• 熱シミュレーションを実行し、基板の熱特性を把握する。• カスタマイズされた回路図やレイアウトを、一般的なCADフォーマットで出力する。• 設計のレポートをPDFで印刷し、設計を共有する。WEBENCHツールの詳細は、www.ti.com/WEBENCHでご覧になれます。

8.2.2.2 RSET抵抵抗抗RSETの値を、表 1を参照して選択します。SS構成で目標が8.5Vなら、9.53kΩが選択されます。一般に、VOUTのレギュレーション目標を選択するときは、約5%～10%の出力アンダーシュートを考慮します。

8.2.2.3 RT抵抵抗抗440kHzのスイッチング周波数について、RTの値は次のよう計算されます。

(19)

RTには標準値として49.9kΩが選択されます。一般に、周波数の高い昇圧コンバータは小型で高速ですが、スイッチング損失が大きく、効率は低くなります。

8.2.2.4 イインンダダククタタのの選選択択(LM)インダクタを選択するときは、インダクタの電流リップル率(RR)、インダクタ電流の立ち下がり勾配、RHPゼロ周波数(FRHP)という3つの主要なパラメータを考慮します。インダクタの電流リップル率は、コアの損失と銅線の損失でバランスが取れるように選択します。インダクタ電流の立ち下がり勾配は、高いデューティ・サイクルで分数調波の発振を防止するため、十分に低い必要があります(そうでない場合、追加のRSL抵抗が必要です)。FRHPが高い(すなわち、インダクタンスが低い)と、高いクロスオーバー周波数が可能になるため、値の小さい出力コンデンサを使用するときには常に推奨されます。インダクタンス値は、RR、FRHP、インダクタの立ち下がり勾配との間の適切な妥協点として、インダクタの電流リップルが平均インダクタ電流の30%～70%になるように選択できます。この例では、最大のインダクタ電流リップル率として、60%のリップル率(RR = 0.6)が選択されます(インダクタ電流のリップル率は、D = 0.33のとき最大になります)。目標インダクタンスの値は、次のように計算されます。

(20)

(21)

目標インダクタンスが、式 21を使用して計算された値より小さい場合は、勾配補償抵抗(RSL)を「勾配補償ランプ(RSL)」セクションの記載に従って追加することを検討するか、より小さなRRを選択し、式 20を使用してインダクタンスを再計算します。LMには、標準値として1.5µHが選択されます。RSとRSLを選択した後で、必要なインダクタ飽和電流定格が推定されます。

8.2.2.5 電電流流セセンンスス(RS)電流制限マージンが20%(MCL = 1.2)、全負荷時の推定効率が80% (Eff = 0.8)で、RSLが入力されていないという想定に基づいて、RSは式 22および式 23を使用して計算されます。



http://www.ti.com/lsds/ti/analog/webench/overview.page?DCMP=sva_web_webdesigncntr_en&HQS=sva-web-webdesigncntr-vanity-lp-en

PEAK CL

(8.5 2.5) 2.51.2 0.6 10 30 2k 1 1

2.58.5 8.5 0.7I 20n 16.9[A]

10 7m 1.5u-

- æ ö+ ´ - ´ m ´ ´ ´ -ç ÷+è ø= + ´ =´

SW_RTCL SL

SUPPLY(MIN)SYNCPEAK CL D

S M

FV 10 30 A (2k R ) D

VFI T [A]

10 R L-

- ´ m ´ W + ´ ´

= + ´´

( )LOAD F SUPPLY(MIN)SL S

M SW

V V VR 0.82 R 2k[ ]

L F 30 A

+ -= ´ ´ - W

´ ´ m

( )LOAD F SUPPLY(MIN)M(MIN) S

SW

V V V (8.5 0.7) 2.5L 0.5 R Margin 0.5 7m 1.2 1.07 [H]

60m F 60m 440k

+ - + -= ´ ´ ´ = ´ ´ ´ = m

´ ´

S

(8.5 2.5) 2.51.2 0.6 10 30μ (2k 0) 1 1

8.5 8.5 0.7R 7.12m[ ]

2.5 12.5 1

8.5 2.94 1 8.5 0.7 440k10 1.2

2.5 0.8 2 1.5u

- æ ö+ ´ - ´ ´ + ´ ´ -ç ÷+è ø= = W

æ öæ ö´ - ´ç ÷ç ÷´ +è øç ÷´ + ´ ´

´ç ÷ç ÷è ø

SW_RTVOUT VINSL

VOUT REG SYNCS

SUPPLY(MIN)LOAD LOAD SYNC

CLSUPPLY(MIN) M

F(V V )1.2 0.6 10 30μA (2kΩ R ) D

V FR [ ]

1V D

V I F110 M

V Eff 2 L

-

-+ ´ - ´ ´ + ´ ´

= Wæ ö

´ ´ç ÷´ç ÷´ + ´ ´

´ç ÷ç ÷è ø

27



(22)

(23)

クロック同期を使用しない場合、FSYNCの替わりにFSW_RTを使用します。RSには、標準値として7mΩが選択されます。ESLにより引き起こされるエラーを最小化するため、低ESLの抵抗をお勧めします。

8.2.2.6 勾勾配配補補償償ラランンププ(RSL)RSLなしに、分数調波発信を防止できる最小のインダクタンス値は、式 24を使用して計算されます。選択されたインダクタンス値が、式 24を使用して計算された最小インダクタンス値よりも小さい場合、外付けの勾配補償抵抗(RSL)を追加します。

(24)

理想的でない要因もカバーするため、1.2が推奨されるマージンです。必要なら、式 25を使用して、勾配補償の標準的な量に一致するRSLを探します。

(25)

この例では、RSLは入力されていません。これは、選択されたインダクタンス値の1.5µHが、式 24から要求される最小インダクタンスより大きいためです。RSとRSLを選択した後で、電流制限時のピーク・インダクタ電流(OPEAK-CL)を計算できます。インダクタの飽和電流定格は、IPEAK-CLよりも高く設定することをお勧めします。

(26)

(27)

TDは、電流制限の標準的な伝搬遅延です。

8.2.2.7 出出力力ココンンデデンンササ(COUT)出力コンデンサの正しい値(COUT)を選択する方法はいくつか存在します。出力コンデンサの値は、出力電圧リップルや、負荷過渡による出力オーバーシュートまたはアンダーシュートに基づいて選択できます。この例では、ウェークアップ性能が、無負荷から全負荷への過渡性能とほぼ同じなため、出力アンダーシュートに基づいてCOUTが選択されます。FCROSSを増やす、またはFLPを減らすことにより、出力アンダーシュートが小さくなります。COUTは、FCROSSを増やす、またはFLPを減らすことにより、値を小さくできます。



2

COMP over damping

8.5 2.51.22.94 8.5 0.7 10M 2m 1

7m 10 2 8.5

C 111nF2 10M 2.27 k

ª º« »u u u u « »u« »¬ ¼

Su u

[ ]

2

2

( damping)

' 1.21

1 10 2

2 2

LOADO

M FB S LOAD

COMP over

O CROSS O CROSS

R DR Gm

A A R VC

R F R F

é ù´ ´ ´ ´ -ê ú´ - ´ë û= =

p ´ ´ p ´ ´

LOAD LOADRIPPLE_COUT(MAX)

SUPPLY(MIN)

V I 8.5 2.94I 5[A]

2 V 2 2.5

´ ´

= = =

´ ´

OUTLOAD LP

2 2C 324 F

8.52 R F 2 3402.94

PSu u

Su u

LPLOAD OUT

2F [Hz]

2 R C=

p ´ ´

SWF 440 k44 kHz

10 10

RHPF2.27 kHz

10

22

SUPPLY(MIN)LOAD

LOAD FRHP

M

V 8.5 2.5RV V 2.94 8.5 0.7

F 22.6k[Hz]2 L 2 1.5u

æ ö æ ö´ ç ÷ ´ ç ÷+ +è ø è ø= = =p ´ p ´

28



FCROSSを増やすには、FSWとFRHPを増やす必要があります。これはFCROSSの最大値が一般に、VSUPPLY (MIN)におけるFRHPの1/10、またはFSWの1/10の、どちらか低い方に制限されるためです。FRHPは、式 28を使用して計算されます。

(28)

FCROSSは、FRHPの1/10、またはFSWの1/10の、どちらか低い方の値が選択されます。

(29)

(30)

この例では、目標のFCROSSとして2.27kHz、FLPとして340Hz (K1 = 0.15)が選択されます。一般に、0%から100%への負荷過渡時に、FLP = 0.1×FCROSS (K1 = 0.1)で約5%以下のアンダーシュートが、FLP =0.2×FCROSS (K1 = 0.2)で10%以下のアンダーシュートが発生します。K1係数の推奨範囲は0.02～0.2です。FLPは、式 31を使用して計算されます。

(31)

必要な出力容量の最小値は、式 32を使用して計算されます。

(32)

最大出力リップル電流は、最低入力電源電圧を使用して、次のように計算されます。

(33)

出力コンデンサのリップル電流定格には、この出力リップル電流を処理するのに十分な値が必要です。複数の出力コンデンサを使用すると、リップル電流を分割できます。実践的には、セラミック・コンデンサを、大きなアルミ電解コンデンサよりも、ダイオードとMOSFETの近くに配置し、リップル電流の大部分を吸収させるようにします。この例では、3つの100µFコンデンサを並列に配置し、リップル電流能力を保証しています。出力コンデンサにESRの高いコンデンサを使用する場合、スイッチング・ノイズを最小化するため、スイッチング部品の近くに10µFのセラミック・コンデンサを追加します。

8.2.2.8 ルルーーププ補補償償部部品品のの選選択択とと最最大大ESR式 18に基づいて、CCOMPは次のように計算されます。

(34)

(35)



G(@5V)SW

75mQ < [C]

F

LOADRIPPLY(CIN) 2

M IN SW

VV = [V]

32 L C F´ ´ ´

ESR MAXCOMP CROSS

1 1R 23 m

2 C F 10 2 330 u 2.27 k 10 :

Su u u Su u u

COMPCOMP Z _EA

1 1R 4.73 k

2 C F 2 33 n 1.02 k :

Su u Su u

COMP over dampingCOMP

C 111nC 37 nF

K2 3

29



CCOMPを式 34に基づいて選択することにより、標準的な位相マージンは90°に設定され、ループ応答はオーバーダンプになります。この例では、FZ_EAはFLPの3倍の周波数に設定されています。これによって位相マージンは小さくなりますが、セトリング時間が短くなります(K2 = 3、目標FZ_EAは1.02kHz)。FZ_EAの推奨範囲は、1×FLPから4×FLPまでの間です(1 ≤ K2 ≤ 4)。実践的なクロスオーバー周波数はK2によって異なり、0.5×FCROSSから1.0×FCROSSまでの間です。

(36)

CCOMPには標準値33nFが選択されます。RCOMPは、1.02kHzでエラー・アンプがゼロに設定されるよう選択します。

(37)

RCOMPには標準値4.64kΩが選択されます。CHFは通常、高周波数(FP_EA)で極を作成し、FZ_ESRを打ち消すために使用されます。小さなESRのコンデンサを使用し、FZ_ESRを10×FCROSSより大きくすることで、出力コンデンサのESRがループの安定性に影響しなくなります。ループ応答に影響しないESRの最大値は、式 38を使用して計算されます。

(38)

8.2.2.9 PVCCココンンデデンンササ、、AVCCココンンデデンンササ、、AVCC抵抵抗抗PVCCコンデンサは、ピーク過渡電流をLOドライバに供給します。PVCCコンデンサの値(CPVCC)は4.7μF以上の必要があり、高品質で低ESRのセラミック・コンデンサを使用する必要があります。CPVCCは、PVCCピンとPGNDピンの近くに配置する必要があります。この設計例では、4.7μFの値が選択されています。AVCCコンデンサは、デバイスの近くに配置する必要があります。推奨のAVCCコンデンサの値は0.1μFです。AVCC抵抗は、PVCCピンとAVCCピンの間に配置する必要があります。推奨のAVCC抵抗の値は10Ωです。

8.2.2.10 VOUTフフィィルルタタ(CVOUT、、RVOUT)VOUTピンは内蔵VCCレギュレータの入力で、出力電圧センシングの入力でもあります。VOUTピンのノイズを最小化するため、ほとんどの場合にはVOUTピンに1μFのコンデンサを配置する必要があります。複数の出力コンデンサを使用する場合、その1つはCVOUTとしてVOUTピンに配置できます。VOUTコンデンサには高品質で低ESRのセラミック・コンデンサを使用し、デバイスの近くに配置する必要があります。VOUTピン(RVOUT)に抵抗を追加し、RCフィルタを形成できます(図 19を参照)。この場合、抵抗の最大値は2Ω以下にする必要があります。

8.2.2.11 入入力力ココンンデデンンササ入力コンデンサは、入力電圧のリップルを減らします。入力コンデンサに高品質のセラミック・コンデンサが使用されていることを想定すると、最大入力電圧リップルは式 39を使用して計算できます。

(39)

必要な入力コンデンサの値は、ソース電源のインピーダンスの関数となります。ソース電源のインピーダンスが十分に低くない場合、より多くの入力コンデンサが必要になります。この例では、3つの10µFセラミック・コンデンサが使用されています。

8.2.2.12 MOSFETのの選選択択LM5150-Q1のMOSFETゲート・ドライバは、内蔵の5V VCCレギュレータから給電されます。LM5150-Q1により駆動されるMOSFETは、ロジック・レベルのゲート・スレッショルドを持ち、4.5V以下でオン抵抗が規定されており、最大出力電圧に加えてスイッチ・ノードのリンギングを処理できる定格が必要です。ゲートの最大電荷は、75mAのPVCCソーシング電流制限により制限され、次のように計算されます。

(40)



AC SWP K I F [W]b a= ´ D

2DCR SUPPLY DCRP I R [W]= ´

L DCR ACP P P [W]= +

RR LOAD RR SWP V Q F [W]= ´ ´

VF F SUPPLYP (1 D) V I [W]= - ´ ´

D VF RRP P P [W]= +

2Q(COND) SUPPLY DS(ON)P D I R [W]= ´ ´

( ) ( )Q(SW) VOUT F SUPPLY R F SWP 0.5 V V I t t F [W]= ´ + ´ ´ + ´

Q Q(SW) Q(COND)P P P [W]= +

IQ VOUT VOUT VIN VINP V I V I [W]= ´ + ´

G G(@5V) VOUT SWP Q V F [W]= ´ ´

IC G IQP P P [W]= +

TOTAL IC Q D L RSP P P P P P [W]= + + + +

30



スイッチング周波数の高い設計では、リードなしのパッケージをお勧めします。MOSFETゲートの容量は、オフ時間にゲート電圧が完全に放電できるよう、十分に小さい必要があります。

8.2.2.13 ダダイイオオーードドのの選選択択D1ダイオードにはショットキー・タイプが推奨されます。これは、順方向電圧降下が低く、逆方向回復荷電が小さいためです。ショットキー・ダイオードを選択するときは、逆リーク電流のパラメータが小さいことが重要です。ダイオードの定格は、最大出力電圧に加えて、スイッチ・ノードのリンギングを処理できる必要があります。また、平均出力電流を処理できることも必要です。ウェークアップとスタンバイとの間のチャタリングを避けるため、D1ダイオードの順方向電圧降下は、全負荷時に0.95V未満の必要があります。

8.2.2.14 効効率率のの推推定定昇圧コンバータの合計損失(PTOTAL)は、LM5150-Q1内での損失(PIC)、MOSFETの電力損失(PQ)、ダイオードの電力損失(PD)、インダクタの電力損失(PL)、センス抵抗での損失(PRS)の和で表すことができます。

(41)

PICは、ゲート駆動損失(PG)と、静止電流により発生する損失(PIQ)に分割できます。(42)

それぞれの電力損失は、次のように概算されます。(43)

(44)

各モードでのIVINおよびIVOUTの値は、「電気的特性」表の電源電流セクションにあります。PQは、スイッチング損失(PQ (SW))と、伝導損失(PQ (COND))に分割できます。

(45)

それぞれの電力損失は、次のように概算されます。

(46)

tRおよびtFは、ローサイドNチャネルMOSFETデバイスの立ち上がりおよび立ち下がり時間です。ISUPPLYは、昇圧コンバータの入力電源電流です。

(47)

RDS (ON)は、MOSFETのオン抵抗で、MOSFETのデータシートに記載されています。自己発熱によるRDS (ON)の増大を考慮に入れてください。PDは、ダイオードの伝導損失(PVF)と、逆方向回復損失(PRR)に分割できます。

(48)

それぞれの電力損失は、次のように概算されます。(49)

(50)

QRRはダイオードの逆方向回復電荷で、ダイオードのデータシートに記載されています。ダイオードの逆方向回復特性は、特に出力電圧が高いとき、効率に大きな影響を及ぼします。PLは、DCR損失(PDCR)とACコア損失(PAC)との和です。DCRはインダクタのDC抵抗で、インダクタのデータシートに言及されています。

(51)

それぞれの電力損失は、次のように概算されます。

(52)

(53)



LOAD LOAD

TOTAL LOAD LOAD

V IEfficiency 100[%]

P V I

´

= ´

+ ´

2RS SUPPLY SP D I R [W]= ´ ´

SUPPLY

SYNC

M

1V D

FI

L

´ ´

D =

31



(54)

∆Iは、ピーク・ツー・ピークのインダクタ電流リップルです。K、α、βはコアに依存する係数で、インダクタの製造業者から提供されます。PRSは次のように計算されます。

(55)

電力コンバータの効率は、次のように推定できます。

(56)

8.2.3 アアププリリケケーーシショョンン曲曲線線

図図 20. 自自動動ウウェェーーククアアッッププ図図 21. 負負荷荷過過渡渡(3Aかからら1.5Aへへ、、0.1V/DIV)



LM5150

SYNC

LM5140

SYNOUT


LM5141

DITH


LM5150

RT

VSUPPLY VLOAD

CSLOVIN VOUT

LM5150COMP

RT

ENSTATUS

VSET

SYNC

VOUT


AGND & PGND

PVCC AVCC

32



8.3 シシスステテムム例例

8.3.1 SS構構成成ででのの低低いいススタタンンババイイ・・ススレレッッシショョルルドドVINピンをVOUTピンに接続すると、電流制限コンパレータ入力での電流制限スレッショルド(VCL)は1.2Vに設定されます。SS構成では、VOUTスタンバイ・スレッショルドは無視されます。デバイスは、VOUTがVINスタンバイ・スレッショルドを超えると、スタンバイ・モードに移行します。

図図 22. SS構構成成ででのの低低いいススタタンンババイイ・・ススレレッッシショョルルドド

8.3.2 デディィザザリリンンググ対対応応デデババイイススにによよるるデディィザザリリンンググディザリングを行うには、DITH出力を抵抗経由でRTピンに接続します。

図図 23. デディィザザリリンンググ対対応応デデババイイススLM5141にによよるるデディィザザリリンンググ

8.3.3 LM5140にによよるるククロロッックク同同期期クロック同期を行うには、LM5140のSYNCOUTをSYNCに接続します。

図図 24. LM5140にによよるるククロロッックク同同期期



LM5150

RT


Low Fsw/ Hi Fsw


LM5150

RT

33



シシスステテムム例例 (continued)8.3.4 動動的的なな周周波波数数変変更更スイッチング周波数は、RT抵抗の変更により、動作中に動的に変更できます。

図図 25. 動動的的なな周周波波数数変変更更

8.3.5 外外部部ククロロッッククにによよるるデディィザザリリンンググ低周波数のクロックが利用可能な場合、RTにランプ信号を注入してディザリングを行えます。

図図 26. 外外部部ククロロッッククにによよるるデディィザザリリンンググ



34



9 電電源源にに関関すするる推推奨奨事事項項LM5150-Q1は、1.5V～42Vの電圧範囲の電源またはバッテリで動作するよう設計されています。入力電源は、最大昇圧電源電圧を供給でき、1.5Vにおいて最大入力電流を処理できる必要があります。電源およびバッテリのインピーダンスは、ケーブルを含めて、入力過渡電流が過剰な降下を引き起こさないよう、十分に小さい必要があります。コンバータの電源入力に、入力セラミック・コンデンサの追加が必要になることがあります。

10 レレイイアアウウトト

10.1 レレイイアアウウトトのの注注意意点点スイッチング・コンバータの性能は、PCBレイアウトの品質に大きく依存します。次のガイドラインに従うことで、最高の電力変換性能や熱性能を実現しながら、不要なEMIの生成を最小限に抑えるようなPCBを設計できます。• Q1、D1、RSを最初に配置します。• セラミックのCOUTを配置し、スイッチング・ループ(COUT-D1-Q1-RS-COUT)を可能な限り小さくします。• 熱放散のため、D1に隣接して銅の領域を残します。• LM5150-Q1はRSの近くに配置します。• CPVCCは、PVCCとPGNDの間で、デバイスに可能な限り近く配置します。• PGNDは、広く短い配線を使用して、センス抵抗の中心に直接接続します。• CSはセンス抵抗の中心に接続します。必要ならビアを通して接続します。フィルタ・コンデンサは、CSピン

と露出パッドの間に接続します。• AGNDはアナログ・グランド・プレーンに直接接続し、RSET、RT、CCOMPに接続します。• 露出パッドはアナログ・グランド・プレーンに接続し、ビア経由で電源グランド・プレーンに接続します。• LOは、Q1のゲートに直接接続します。• スイッチング信号ループ(LO-Q1-RS-PGND-LO)は、可能な限り小さくします。• CVOUTは、可能な限りデバイスに近く配置します。• LM5150-Q1には、電力拡散を補助するため、露出サーマル・パッドが搭載されています。露出したパッドの

下にいくつかのビアを追加すると、デバイスからの放熱性能が向上します。ビアは、最下層レイヤの大きなグランド・プレーンに接続します。



35



10.2 レレイイアアウウトト例例

図図 27. LM5150-Q1ののPCBレレイイアアウウトトのの例例



36



11 デデババイイススおおよよびびドドキキュュメメンントトののササポポーートト

11.1 デデババイイスス・・ササポポーートト

11.1.1 開開発発ササポポーートト

11.1.1.1 WEBENCH®ツツーールルにによよるるカカススタタムム設設計計ここをクリックすると、WEBENCH® Power Designerにより、LM5150-Q1デバイスを使用するカスタム設計を作成できます。

1. 最初に、入力電圧(VIN)、出力電圧(VOUT)、出力電流(IOUT)の要件を入力します。

2. オプティマイザのダイヤルを使用して、効率、占有面積、コストなどの主要なパラメータについて設計を最適化します。

3. 生成された設計を、テキサス・インスツルメンツが提供する他の方式と比較します。

WEBENCH Power Designerでは、カスタマイズされた回路図と部品リストを、リアルタイムの価格と部品の在庫情報と併せて参照できます。

通常、次の操作を実行可能です。

• 電気的なシミュレーションを実行し、重要な波形と回路の性能を確認する。

• 熱シミュレーションを実行し、基板の熱特性を把握する。

• カスタマイズされた回路図やレイアウトを、一般的なCADフォーマットで出力する。

• 設計のレポートをPDFで印刷し、設計を共有する。

WEBENCHツールの詳細は、www.ti.com/WEBENCHでご覧になれます。

11.2 ドドキキュュメメンントトのの更更新新通通知知をを受受けけ取取るる方方法法ドキュメントの更新についての通知を受け取るには、ti.comのデバイス製品フォルダを開いてください。右上の隅にある「通知を受け取る」をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取れます。変更の詳細については、修正されたドキュメントに含まれている改訂履歴をご覧ください。

11.3 ココミミュュニニテティィ・・リリソソーーススThe following links connect to TI community resources. Linked contents are provided "AS IS" by the respectivecontributors. They do not constitute TI specifications and do not necessarily reflect TI's views; see TI's Terms ofUse.

TI E2E™オオンンラライインン・・ココミミュュニニテティィ TIののE2E（（Engineer-to-Engineer））ココミミュュニニテティィ。。エンジニア間の共同作業を促進するために開設されたものです。e2e.ti.comでは、他のエンジニアに質問し、知識を共有し、アイディアを検討して、問題解決に役立てることができます。

設設計計ササポポーートト TIのの設設計計ササポポーートト役に立つE2Eフォーラムや、設計サポート・ツールをすばやく見つけることができます。技術サポート用の連絡先情報も参照できます。

11.4 商商標標E2E is a trademark of Texas Instruments.WEBENCH is a registered trademark of Texas Instruments.All other trademarks are the property of their respective owners.

11.5 静静電電気気放放電電にに関関すするる注注意意事事項項すべての集積回路は、適切なESD保護方法を用いて、取扱いと保存を行うようにして下さい。

静電気放電はわずかな性能の低下から完全なデバイスの故障に至るまで、様々な損傷を与えます。高精度の集積回路は、損傷に対して敏感であり、極めてわずかなパラメータの変化により、デバイスに規定された仕様に適合しなくなる場合があります。

11.6 GlossarySLYZ022 — TI Glossary.

This glossary lists and explains terms, acronyms, and definitions.



https://webench.ti.com/wb5/WBTablet/PartDesigner/quickview.jsp?base_pn=LM5150-Q1&origin=ODS&litsection=device_support

http://www.ti.com/lsds/ti/analog/webench/overview.page?DCMP=sva_web_webdesigncntr_en&HQS=sva-web-webdesigncntr-vanity-lp-en

http://www.ti.com/corp/docs/legal/termsofuse.shtml

http://www.ti.com/corp/docs/legal/termsofuse.shtml

http://e2e.ti.com

http://support.ti.com/

http://www.ti.com/lit/pdf/SLYZ022

37



12 メメカカニニカカルル、、パパッッケケーージジ、、おおよよびび注注文文情情報報以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、そのデバイスについて利用可能な最新のデータです。このデータは予告なく変更されることがあり、ドキュメントが改訂される場合もあります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。



A A

www.ti.com

PACKAGE OUTLINE

C

SEE TERMINALDETAIL

16X0.350.25

2.3 0.1

16X0.60.5

0.8 MAX

(0.2) TYP

0.050.00

12X 0.65

2X

1.95

2X 1.95

0.1 MIN

A4.13.9

B

4.13.9

0.350.25

0.60.5

(0.05)

8X (0.525)

8X (0.3)

WQFN - 0.8 mm max heightRUM0016CPLASTIC QUAD FLATPACK - NO LEAD

4223544/A 02/2017

PIN 1 INDEX AREA

0.08 C

SEATING PLANE

1

4 9

12

5 8

1316

(OPTIONAL)PIN 1 ID

0.1 C A B

0.05

THERMAL PADEXPOSED

17 SYMM

SYMM

A1

A2A3

A4

NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancingper ASME Y14.5M.

2. This drawing is subject to change without notice.3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

SCALE 3.300

DETAILOPTIONAL TERMINAL

TYPICAL

TYPICAL

A-A 25.000

SECTION A-A

38





www.ti.com

EXAMPLE BOARD LAYOUT

0.07 MINALL AROUND

0.07 MAXALL AROUND

16X (0.3)

16X (0.75)

( 0.2) TYPVIA

20X (0.65)

(3.65)

(3.65)

(0.9)

( 2.3)

(R0.05)TYP

(0.9)

8X (0.725)

8X (0.3)


4223544/A 02/2017

SYMM

1

5

12

8

94

1316

SYMM

LAND PATTERN EXAMPLEEXPOSED METAL SHOWN

SCALE:18X

17

A1

A2 A3

A4

NOTES: (continued)

4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literaturenumber SLUA271 (www.ti.com/lit/slua271).

5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shownon this view. It is recommended that vias under paste be filled, plugged or tented.

SOLDER MASKOPENING

METAL UNDERSOLDER MASK

SOLDER MASKDEFINED

EXPOSED METAL

METAL

SOLDER MASKOPENING

NON SOLDER MASK

SOLDER MASK DETAILS

DEFINED(PREFERRED)

EXPOSED METAL

39





www.ti.com

EXAMPLE STENCIL DESIGN

16X (0.75)

16X (0.3)

12X (0.65)

(3.65)

(3.65)

4X( 1.02)

(0.61)TYP

(0.61)TYP

(R0.05) TYP

8X (0.275)

8X (0.725)

(1.613) TYP

(1.613)TYP


4223544/A 02/2017

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternatedesign recommendations.

SYMM

EXPOSED METALTYP

BASED ON 0.125 mm THICK STENCILSOLDER PASTE EXAMPLE

PRINTED SOLDER COVERAGE BY AREA UNDER PACKAGETHERMAL PAD 17: 79% - PADS A1, A2, A3 & A4: 94%

SCALE:20X

SYMM

17

A1

A2 A3

A4

1

5

12

8

94

1316

40





重重要要ななおお知知ららせせとと免免責責事事項項

TI は、技術データと信頼性データ（データシートを含みます）、設計リソース（リファレンス・デザインを含みます）、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションが適用される各種規格や、その他のあらゆる安全性、セキュリティ、またはその他の要件を満たしていることを確実にする責任を、お客様のみが単独で負うものとします。上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、TI の販売条件（www.tij.co.jp/ja-jp/legal/termsofsale.html）、または ti.com やかかる TI 製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。TI がこれらのリソースを提供することは、適用されるTI の保証または他の保証の放棄の拡大や変更を意味するものではありません。IMPORTANT NOTICE

Copyright © 2018, Texas Instruments Incorporated日本語版日本テキサス・インスツルメンツ株式会社

http://www.tij.co.jp/ja-jp/legal/termsofsale.html

http://www.tij.co.jp/

PACKAGE OPTION ADDENDUM

www.ti.com 10-Dec-2020

Addendum-Page 1

PACKAGING INFORMATION

Orderable Device Status(1)

Package Type PackageDrawing

Pins PackageQty

Eco Plan(2)

Lead finish/Ball material

(6)

MSL Peak Temp(3)

Op Temp (°C) Device Marking(4/5)

Samples

LM5150QRUMRQ1 ACTIVE WQFN RUM 16 2000 RoHS & Green SN Level-2-260C-1 YEAR -40 to 150 LM5150Q

LM5150QRUMTQ1 ACTIVE WQFN RUM 16 250 RoHS & Green SN Level-2-260C-1 YEAR -40 to 150 LM5150Q

(1) The marketing status values are defined as follows:ACTIVE: Product device recommended for new designs.LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.PREVIEW: Device has been announced but is not in production. Samples may or may not be available.OBSOLETE: TI has discontinued the production of the device.

(2) RoHS: TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substancedo not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI mayreference these types of products as "Pb-Free".RoHS Exempt: TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.Green: TI defines "Green" to mean the content of Chlorine (Cl) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of <=1000ppm threshold. Antimony trioxide basedflame retardants must also meet the <=1000ppm threshold requirement.

(3) MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.

(4) There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.

(5) Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "~" will appear on a device. If a line is indented then it is a continuationof the previous line and the two combined represent the entire Device Marking for that device.

(6) Lead finish/Ball material - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to twolines if the finish value exceeds the maximum column width.

Important Information and Disclaimer:The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on informationprovided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken andcontinues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals.TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

http://www.ti.com/product/LM5150-Q1?CMP=conv-poasamples#samplebuy

http://www.ti.com/product/LM5150-Q1?CMP=conv-poasamples#samplebuy

PACKAGE OPTION ADDENDUM

www.ti.com 10-Dec-2020

Addendum-Page 2

重重要要ななおお知知ららせせとと免免責責事事項項

TI は、技術データと信頼性データ（データシートを含みます）、設計リソース（リファレンス・デザインを含みます）、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションが適用される各種規格や、その他のあらゆる安全性、セキュリティ、またはその他の要件を満たしていることを確実にする責任を、お客様のみが単独で負うものとします。上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、TI の販売条件（www.tij.co.jp/ja-jp/legal/termsofsale.html）、または ti.com やかかる TI 製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。TI がこれらのリソースを提供することは、適用されるTI の保証または他の保証の放棄の拡大や変更を意味するものではありません。IMPORTANT NOTICE

Copyright © 2020, Texas Instruments Incorporated日本語版日本テキサス・インスツルメンツ株式会社

http://www.tij.co.jp/ja-jp/legal/termsofsale.html

http://www.tij.co.jp/