metodología para el diseño de interfaces de usuario … · entrada en cada terminal de los...

La Mecatrónica en México, Vol. 1, No. 1, páginas 20 – 32, Septiembre 2012 Disponible en línea en www.mecamex.net/revistas/LMEM ISSN en trámite © 2012 Derechos de autor y derechos conexos, Asociación Mexicana de Mecatrónica A. C.

20

Metodología para el Diseño de Interfaces de Usuario para Sistemas con FPGA

Juárez Buenrostro Ángel, Vázquez Guerrero Mónica, Aceves Fernández Marco Antonio, Ramos Arreguín Carlos Alberto y Ramos Arreguín Juan Manuel

Universidad Autónoma de Querétaro, Facultad de Informática

Recibido: 7 / Marzo / 2012. Aceptado: 15 / Mayo / 2012. Publicado: 1 / Octubre / 2012. © 2012 Juárez Buenrostro Ángel, et. Al. Este es un artículo de acceso abierto, distribuido bajo los de la Asociación Mexicana de Mecatrónica, el cual permite el uso, distribución y reproducción sin restricciones por cualquier medio, siempre que el trabajo original esté apropiadamente citado. La revista cuenta con el Certificado de Reserva de Derechos al Uso Exclusivo No. 04-2012-092010534100-102.

Resumen.

Este trabajo presenta una propuesta de método para el desarrollo de interfaces para sistemas de desarrollo con FPGA’s. Se parte de las necesidades que se tienen al trabajar con los sistemas de desarrollo y sus limitaciones para interactuar con hardware externo. Se realiza un análisis de las características eléctricas de las tecnologías CMOS y TTL, para establecer valores de resistencias de protección y las suficientes para evitar daños al sistema de desarrollo. Finalmente, se presentan dos casos de desarrollo de hardware, mediante el cual se pudo comprobar el buen funcionamiento del hardware diseñado. Con este trabajo, un estudiante puede desarrollar el hardware que requiera, de una manera más sencilla y confiable, logrando obtener un mayor provecho a los sistemas de desarrollo con FPGA e incluso para desarrollar su propio sistema de desarrollo basado en FPGA. Palabras clave: FPGA, sistema de desarrollo, interfaz, sistema de desarrollo.

1. Introducción.

Los sistemas digitales tienen una gran importancia en el desarrollo tecnológico de hoy día, donde los dispositivos reprogramables han cobrado una importancia mayor, al permitir desarrollar e implementar sistemas digitales en un muy poco tiempo. Este tipo de sistemas digitales son, entre otros, microprocesadores, microcontroladores, DSP, sistemas embebidos, sistemas móviles, etc.

Una de las herramientas importantes en el desarrollo de sistemas digitales, son las tarjetas

(kits) de desarrollo. Sin embargo, generalmente estos dispositivos no cuentan con interfaces de potencia para el control de motores, y en ocasiones no tenemos la cantidad suficiente de interruptores o de leds, por lo que en ocasiones es necesario que el usuario diseñe interfaces para diseñar un sistema digital específico.

Cada una de las tarjetas de desarrollo con FPGA o CPLD, tienen características diferentes,

dependiendo del fabricante de cada tarjeta. Por lo anterior, podemos encontrar tarjetas que tienen interfaces de usuario como exhibidores de 7 segmentos (Displays), interruptores deslizables, botones de presión (push-boton), en algunos casos incluye el manejo de pantallas de cristal líquido (LCD). Algunas tarjetas manejan puertos con conectores no comunes, que difícilmente se consiguen en

La Mecatrónica en México, Vol. 1, No. 1, Septiembre 2012 Metodología para el Diseño de Interfaces de Usuario para Sistemas con FPGA

21

México. Cuando la tarjeta de desarrollo que se está utilizando para un diseño digital, no cuenta con alguna interfaz de usuario, es necesario comprar una que tenga la interfaz requerida, o bien, diseñar la interfaz para utilizarla con la tarjeta de desarrollo. Se entiende por interfaz de propósito especial aquel circuito que realiza una tarea específica de acuerdo con un estándar o protocolo de comunicación previamente establecido [1].

Los dispositivos reprogramables son fabricados utilizando tecnología CMOS, por lo tanto, los

puertos de entrada/salida (E/S o I/O) manejan corrientes muy bajas (mA) y voltajes de 3.3V y/o 5V. La tabla 1 muestra un resumen de algunas tarjetas de desarrollo con FPGA, así como las

principales características de cada una [2][3][4][5]. Este trabajo se enfoca en presentar una manera de diseñar una interfaz para un sistema

basado en FPGA, considerando la corriente del puerto, el voltaje que maneja el dispositivo, y el hardware que se vaya a manejar. Como casos de ejemplo, se presenta la interfaz para un puente H, el cual es utilizado para controlar un motor de corriente continua, y una interfaz para utilizar un teclado matricial de 4×4.

Las interfaces mencionadas son parte del desarrollo de interfaces que se está desarrollando,

enfocado a implementar soluciones para problemas de control de sistemas mecatrónicos, así como para aplicaciones de sistemas embebidos.

Tabla 1. Comparativo de tarjetas de desarrollo con FPGA.

Característica Nexys2

Spartan 3E

A3PE 1500–PQ208 Actel

Arria II GX Altera

Spartacus XC3S200-4VQ100

Compu-ertas 500K 1,500 K 124,1001 49,6402

200 K

RAM3 16 MB 270 Kb 2 MB 32 KB

Reloj 50 MHz 231 MHz 50 a 155.52 MHz 25MHz

LED’S 8 8 4 ---

Flash3 16 MB 1024 bit 64 MB 2 Mb

Exhibi-dores4 4 --- ---

---

LCD --- 1 1 ---

Botones5 4 --- 2 2

Interrup-tores 8 4 4 ---

Progra-mación USB2 JTAG USB2 921 Kbps USB

Voltaje 3.3 1.5 – 3.3 14 – 20 2.5 – 3.3 1 Elementos lógicos (LEs) 2 Módulos lógicos adaptivos (ALMs) 3 B equivale a Byte y b equivale a bit 4 De 7 segmentos 5 Botones de usuario de presión (Push-Button)

Como se puede observar en la tabla 1, cada tarjeta de desarrollo tiene diferentes características

así como interfaces de usuario visuales con led, exhibidores o pantallas LCD. Sin embargo, no todas tienen exhibidores o led’s o pantalla LCD, y ninguna cuenta con interfaces de potencia ni convertidor analógico/digital ni convertidor digital/analógico, en el caso de las mostradas en pantalla. Debido al costo que tienen las tarjetas, es complicado pensar en estar comprando tarjetas cada que tenga


22

necesidades diferentes. Ante esto, surge la necesidad de desarrollar las interfaces para la tarjeta específica que se está utilizando por el diseñador.

Además del FPGA existen otros dispositivos lógicos programables con los cuales podemos

trabajar este tipo de proyectos como son las GAL (GenericArrayLogic) que no es más que un PL en conjunto con una matriz AND reprogramable, una matriz OR fija y una lógica de salida programable mediante una macrocelda. Por medio de esta estructura es posible implementar cualquier función lógica. La tabla 2 muestra las especificaciones más importantes de algunos de estos dispositivos.

Tabla 2. Comparativo de dispositivos lógicos programables GAL.

Símbo-lo

Paráme-tro

GAL16LV8D GAL16V8 GAL16VP8 GAL18V10 GAL20LV8 GAL22V10 GAL6001

VIL Voltaje de entrada en

bajo

Min:Vss-0.3V Max:0.8







VIH Voltaje de entrada en

alto

Min:2.0V Max:5.25V

Min:2.0V Max:Vcc+1V

Min:2.0V Max:Vcc+1

Min:2.0V Max:Vcc+1V

Min:2.0V Max:5.25V

Min:2.0V Max:Vcc+1V

Min:2.0V Max:Vcc+1V

VOL Voltaje de salida en

bajo Max:0.4V Max:0.5V Max:0.5V Max:0.5V Max:0.4V Max:0.4V Max:0.5V

VOH Voltaje de salida en

alto Min:2.4V Min:2.4V Min:2.4V Min:2.4V Min:2.4V Min:2.4V Min:2.4V

IOL Corriente de salida en bajo

Max:8mA Max:16mA Max:64mA Max:16mA Max:8mA Max:16mA Max:16mA

IOH Corriente de salida en alto

Max:-8mA Max:-3.2mA Max:-32mA Max:-3.2mA Max:-8mA Max:-3.2mA Max:-3.2mA

IOS2

Corriente de salida en conrto circuito

Vcc=3.3V Vout=0.5V Min:-15mA Max:-80mA

Vcc=5V Vout=0.5V Min:-30mA Max:-150mA



Vcc=3.3V Vout=0.5V Min:-15mA Max:-80mA



A continuación, se muestran las características eléctricas que se deben tomar en cuenta para

diseñar las interfaces necesarias.

2. Consideraciones Técnicas

Las principales consideraciones a tener en cuenta son los intervalos de voltaje de salida y de entrada en cada terminal de los puertos de E/S, así como las corrientes máximas y mínimas permitidas para cada nivel lógico. En interfaces donde se utilicen frecuencias por encima de los 10 MHz, se tiene que diseñar la placa de circuito impreso tomando en cuenta diversas reglas de alta frecuencia para obtener los resultados deseados. Este trabajo se limita a interfaces de baja velocidad.

Para obtener la información necesaria de los puertos de E/S se requieren las hojas de datos de

los Dispositivos Lógicos. La tabla 2 muestra intervalos de voltaje y de corriente para algunas familias de dispositivos FPGA y CPLD, tomados de las hojas de datos de los fabricantes [2][6][7].

La mayoría de dispositivos trabajan con niveles de voltaje entre 5V y 3.3V; sin embargo, el

trabajo muestra ecuaciones para el diseño utilizando el voltaje de una manera general.

La MecaMetodolo

2 L

estándpara lointensi

L

que ali

atrónica en Méxicogía para el Dise

Tabla 3.

2.1 Los diod

Los led emitedar y los de aos led de intedad.

La ecuación menta el arre

Donde:

R = ResisteV = TensiónVLED = TensI = Corriente

co, Vol. 1, No. 1,eño de Interfaces

Característica

Famil

ACT

SPART3E

ULTR3700

dos emisores

en luz cuandoalta intensidadensidad están

Tab

Col

RojVer

AmaNara

para calculareglo de la figu

!"# $ #%&'(

)

encia n de Alimentasión típica del e que pasa po

Septiembre 201s de Usuario par

as eléctricas i

lia

Caracte

Vcc(

1 5.0 3.3

TAN 3.3

RA 00

5.0 3.3

s de luz (LED

o son polarizd.La tabla 3 mndar, dependi

bla 4. Caracte

or Caídatensi(VLED

jo 1.6de 2.4rillo 2.4

anja 1.7

r la resistencura 1, se pres

Figura 1. A

ación LED

or el LED

12 ra Sistemas con

23

mportantes d

erísticas eléctric

Voltaje (V

VOL

(máx) VOH

(min)

0.5 0.4

3.84 2.40

0.4 2.40

0.5 0.5

2.4 2.4

D)

zados de manmuestra las ciendo del colo

erísticas eléct

a de iónD)V

IntensMáxi

(ILED

6 204 204 207 20

cia a utilizar, enta en la ec

rreglo Resiste

FPGA

e los disposit

cas de los puer

V)

VIL

(máx) VIH

(min)

0.8 0.8

5.33.6

0.8 2.0

0.8 0.8

2.02.0

nera directa, caídas de tenor del mismo

tricas de los le

sidadima

D)mA

IntenMe

(ILED

0 5-0 5-0 5-0 5-

dependiendocuación (1).

encia-LED.

tivos reprogra

rtos E/S

I(mA)

)

10 6

16

2 2

y existen losnsión y el cono, así como p

ed

sidad ediaD)mA

-10 -10 -10 -10

o del tipo de

amables.

s led de intennsumo de corpara los led d

led y del vol

nsidad rriente de alta

taje V

(1)

La MecaMetodolo

diodo s

Dcuales distribude exheléctric

Carac

tic

Brillo

Colore

Tipo decaracte

TempeVoltaje

Potenco TiemporespueTiempovida

2

infrarrocompo


Es importantese ve reducid

Dentro de loson arreglos

ución física sihibidores, comcas de los exh

cterís-cas

Buexc

s Roam

e eres

7 –Mapun

eratura -40e 1.6

cia/dígit 10

o de esta

50 nS

o de 100

2.2 Optoacop

En este casoojo con su reonente, el cua


e no excedea drásticame

s led se incls de led y tienmilar a la que

mo los de plahibidores y al

LED

eno a celente

ojo, naranja, marillo

– 16 seg. atriz de ntos 0° a 85° 6v a 5v

a 250 mW

a 500 eg. 0 000 hr.

pladores.

o, se pone deeceptor, en al tiene como


r la corrientente, y se pue

luyen los exhnen la funcióe se muestra sma y de crisgunos led.

Tabla 5. Ca

Alvacío

Bueno

Rojo, amarillo, verde y azu7 – 16 seg. Matriz de puntos 0° a 55° 10 a 35 (Vcd

20 a 250 mW

1 a 10 Seg

50 000 hr.

Figura 2. E

e ejemplo el el mismo en

o terminal de

12 ra Sistemas con

24

e especificadade quemar en

hibidores, esn de mostraren la figura 2

stal líquido. E

aracterísticas

Plas

Bueno aexcelen

l

naranja

7 – 16 sMatriz dpuntos 0° a 55°

d) 125 a 18(Vcd)

W 175 a 75mW

g. 15 a 500 Seg. 50 000 h

Exhibidores de

componente ncapsulado. L

entrada de v

FPGA

a en la tablan cualquier m

specialmente r una informa2. Sin embargEn la tabla 5

s de los disp

smaCl

a te

No d

Ilumexte

seg. de

7 – Matpun

° -20°80 3 a

50 10 a

0 50 amSe

hr. 50 0

e uso Frecuen

TLP621-4, qLa figura 3voltaje al led

a 3, pues el tmomento.

los de 7 y ación determingo, también tese muestran

plays

Cristal líquido disponible

minación erna

16 seg. riz de tos ° a 60° 20 (Vcd)

a 250 mW

a 200 eg. 000 hr.

nte.

que contiene muestra un

d las terminal

tiempo de vid

16 segmentonada, y tieneenemos otroslas caracterí

Incandes-centes

Cualquiera

Cualquiera

7 – 16 seg.

-40° a 85° 3 a 5 (Vcd)

100 a 700 mW 10 mSeg.

1000 a 20 000 h

4 pares de eesquema dees 1, 3, 5 y

da del

os, los en una s tipos ísticas

emisor e este 7; así

La MecaMetodolo

como sentrada13, 15.

S

CPLD se pue

L

importa

hablareinterfac

2

con cirel nive74LVTLa tabl BAJO,


sus respectivas de voltaje .

Si deseamoso GAL, es mu

eda saturar, y

La tabla 6 muante tomar en

Este es en emos de algces.

2.3 El circuit

Este es un rcuitos TTL a el lógico sea T245, ajusta ela 5 muestra l

Este incremsegún sea e


as terminalesdel fototrans

s conectar alguy importantela corriente q

uestra las carn cuenta esta

Ta

Comp

LED Detect

el caso en qunos compon

to integrado

elemento dis5 Vcd. Este dinterpretado

el nivel de voltlas caracterís

mento en la col caso.


s a Tierra: 2, 4sistor con sus

guna terminae tomar en cuque el disposi

Figura 3. C

racterísticas es condiciones

abla 6. Caracte

ponente Ca

IFtor VC

VE

que se deseenentes espec

74LVT245.

señado para idispositivo aude manera ctaje de un cir

sticas eléctrica

orriente, perm

12 ra Sistemas con

25

4, 6, 8.En lass respectivas

al de salida denta la corrieitivo lógico se

Componente T

eléctricas del s para evitar d

erísticas eléct

aracterística

CEV ECO

e agregar ledcíficos que ta

interconectar umenta la corcorrecta por urcuito a 5V a as de este co

mite al dispos

FPGA

s terminales 1salidas las c

de un disposente que el ledea capaz de p

TLP621-4

dispositivo padaños en el c

tricas TLP621-

Valor Un

50 mA55 V 7 V

ds a la tarjetaambién son m

r circuitos CMrriente de unaun dispositivolos 3.3V nece

omponente.

sitivo TTL rec

10, 12, 14 y 1cuales son la

itivo programd requiere pa

proporcionar.

ara un buen fcomponente.

-4

idad

A

a de desarromuy útiles en

MOS que funca señal CMOo TTL. De la esarios para

conocer un n

16 encontrams terminales

mable como Fara que el tran

funcionamien

llo. A continun el diseño d

cionan con 3.S a 3.3V, parmisma maneno dañar el F

ivel lógico AL

os las 9, 11,

FPGA, nsistor

nto. Es

uación de las

.3Vcd, ra que era, el FPGA.

LTO o


26

Tabla 7.Caracteristicas eléctricas 74LVT245

Característica Símbolo Min Max

Fuente de alimentación Vcc 2.7 V 3.6 V Voltaje de entrada. VI 0 V 5.5 V

Corriente de salida en nivel lógico ALTO (HIGH).

IOH -32 mA

Corriente de salida en nivel lógico BAJO (LOW).

IOL 64 mA

2.4 Circuitos 74HCxx.

Es llamada High Speed CMOS family (familia CMOS de alta velocidad), de ahí que al componente se coloque la leyenda HC. Pueden operar a partir de 2 a 6V, lo que permite tener una interfaz entre dispositivos a 3.3V, con dispositivos que funcionan a 5V. La tabla 8 muestra un cuadro comparativo de características de dispositivos CMOS y TTL. Es importante poner atención en las corrientes de salida especialmente, para poder accionar actuadores externos al circuito integrado. Se tiene que trabajar con estos circuitos de alta velocidad, debido a que los kits de tarjetas trabajan con una frecuencia rápida, para cuyo caso existen estos componentes, los cuales pueden interactuar con la velocidad de la misma.

2.5 Circuitos CMOS.

El término CMOS significa: Complementary Metal-Oxide Semiconductor. Estos circuitos son una familia utilizado para sistemas digitales especializados, y permiten trabajar en niveles de voltaje de 3.3V o menos. La tecnología CMOS es la más utilizada actualmente, y está basada en la tecnología MOS (Metal-Oxide Semiconductor). Es la familia más rápida y de menor consumo, pues tiene mejora en cuanto a la disminución de tamaño, pues se fabrican con transistores MOS, obteniendo mejor y mayor velocidad de respuesta, menos consumo de energía y mayor densidad de integración. Todo esto ha permitido la implementación de circuitos complejos, superando a los componentes de la familia TTL.

Tabla 8.Caracteristicas de componentes CMOS y TTL.

Caracte-rística Símbolo TTL CMOS

LS ALS MC o CD HC

Intervalo voltaje de operación (V)

Vcc, VEE, VDD 5±5% 5±5% 3.0 a 18 2.0 a 6.0

Voltaje de entrada (V)

VIHmin 2.0 2.0 3.5 3.5

VILmax 0.8 0.8 1.5 1.0

Voltaje de salida (V)

VOH min 2.7 2.7 VDD – 0.05 Vcc – 0.1

VOLmax 0.5 0.5 0.05 0.1

Corriente de entrada µA

IINM 20 20 ±0.3 ±1.0

IINL -400 -200

Corriente de salida (mA)

IOH -0.4 -0.4 -2.1 a 2 .5V -4.0 a – 0.8

IOL 8.0 8.0 0.44 a 0.4 4.0 a 4.4

Retardo (ns) Td 9.0 7.0 125 8.0

La familia CMOS mantiene una misma estructura de transistores en la implementación de funciones lógicas (and, or, nor, nand, etc.), solamente que utiliza transistores tipo MOSFET en su

La MecaMetodolo

construfuncionaprecia

correspfigura 4

A

caracte

Una frecu

Un pu Un pu 4 pue Un pu Un pu

A

un conla tarje

L

es implo más


ucción, lo cnamiento, enar en la tabla

En estaseccipondientes. L4. Las princip

Además de lerísticas:

base para quencia base duerto de saliduerto de comertos de E/S duerto PS-2. uerto de expa

A continuacióntrolador de meta NEXYS 2 d

Las interfaceportante, pues rápido posib


cual provocan comparació8.

3

ión se preseLas interfacespales caracter

las caracterís

ue el usuario el funcionami

da de video Vunicación serdigital de 12 b

ansión de 43

ón, se presenmotores por mde manera di

s fueron dises permite disele y tener el m


a que estoón de los ci

3. Desarro

enta algunos s diseñadas rísticas de la t

sticas mencio

conecte un oiento del comGA. rial RS232. bit con línea d

bit.

Fig

ta el diseño dmedio de un pirecta, con la

eñadas bajo laeñar el circuitmejor funcion

12 ra Sistemas con

27

os componercuitos TTL.

llo de las I

diseños comse enfocan atarjeta se me

onadas en la

oscilador a unmponente Spa

de 3.3V y tierr

gura 4. Tarjeta

de dos interfapuente H (L29debida protec

a metodologíto de una maamiento.

FPGA

ntes requierLas caracte

nterfaces.

mo ejemplo da la tarjeta Nncionan en la

a tabla 1 y 2

na frecuencia artan 3E.

ra.

a Nexys2.

aces, que con98n). Las intección para ev

ía mostrada eanera más se

ren menos erísticas eléc

de desarrolloNexys 2, queas tablas 1 y 2

, la tarjeta ti

diferente de

nsisten en unerfaces permivitar dañar la

en la figura 5ncilla para re

corriente ectricas se pu

o con sus cáe se muestra 2.

ene las sigu

50 MHz, que

teclado matrten interactuatarjeta.

. Esta metodesolver el pro

en su ueden

álculos en la

ientes

e es la

ricial y ar con

ología blema

La MecaMetodolo

3 N

tuvieraproven

1. 2. 3. 4.

S

la tarjede baja


3.1 Interfaz p

Nuestro objea la capacidadniente de la ta

TLP621-4 Puente H L2ResistenciaDiodos 1N4

Se diseña el eta NEXYS 2 a frecuencia,


Figu

para puente H

tivo fue haced de controla

arjeta. Para es

298n as de 10 y 1 k4001

circuito esqudonde va a sse prueba el

Figura 6.


ura 5. Metodol

H.

er que desdear un motor csto, utilizamo

k!

emático, mosser conectadadiseño en pla

. Diseño esqu

12 ra Sistemas con

28

ogía para el d

e la tarjeta secualquiera pos el siguiente

strado en la fia la interfaz. antilla de prác

emático de In

FPGA

diseño de las i

e mandara uor medio de le material:

igura 6, incluyEn este caso

cticas (protob

nterfaz para Pu

interfaces.

una señal haa señal de s

yendo en el do, debido a qboard).

uente H.

acia la interfasalida que es

diseño el pueue la aplicac

az que 3.3V,

erto de ión es

La MecaMetodolo

tarjeta,circuitoorganizla inter

Dfísica etarjeta

3

con coconexisolameuna intse mue

L

un CMpermiteprotecccircuitomanera


Una vez co, pero habiéno impreso (Pzado posible rfaz de mane

Después de en placa de cdel circuito im

3.2 Interfaz c

La tarjeta Nonector PS2 ón con interfaente requerimteracción másestra en la fig

La figura 10 mOS de baja ve el funcionción para caso. También sa que, mientr


omprobado qundolo probadoPCB). En escon las entra

era cómoda y

tener esto liscobre para pmpreso para l

con teclado m

NEXYS 2 cuepara usuario

az USB, y estmos utilizar pos directa con ura 9.

muestra el diavelocidad, debamiento del sos en los quse está utilizaras no se pres


ue el circuitoo con las conte punto, se

adas y salidassencilla. El d

sto, tenemospoder así ser la tarjeta NEX

Figura7. Dise

Figura8. C

matricial.

enta con una o. Sin embatá quedando ocas teclas. Del usuario, u

agrama esqubido a que lacomponente

e el usuario ando resistensione alguna

12 ra Sistemas con

29

o funciona dendiciones de ve debe cuidas en los extreiseño del PC

s lo necesarioutilizada con

XYS 2.

eño del circui

Circuito termi

interfaz parargo, actualmobsoleto la inDebido a lo atilizando un u

emático del ca interacción ce sin mayorepresione más

ncias en conetecla, la entra

FPGA

e forma indevoltaje y corrar que el disemos de la p

CB se muestra

o para podern la tarjeta N

ito impreso.

inado en placa

a utilizar un tmente la maynterfaz PS2. Aanterior, el obun teclado ma

circuito diseñacon el tecladoes problemas de una teclexión de forzada al circuito

ependiente siriente de la mseño sea lo laca para pod

a en la figura

r realizar el cEXYS2. La f

a.

eclado normayoría de teclaAdemás, en cbjetivo de estatricial de 16

ado. El compo es a frecues. Se utilizaa a la vez, y

zar a nivel alo se garantiza

n necesidad misma, se dise

más compader tener acc7.

circuito de mfigura 8 mues

al de computados ya sonciertas aplicacta interfaz escaracteres, e

onente utilizancias bajas, l

an resistenciase pueda da

lto (pull-up), a en nivel alto

de la eña el acto y ceso a

manera stra la

tadora n para ciones s tener el cual

ado es lo que as de

añar el de tal

o.

La MecaMetodolo

Lcomunplaca eNexys

observcuidadhora dNEXYS


F

La figura 11 nes, pero tratael cual se va2.

Una vez realvarse en la o en los come soldar pudS2 como se m


F

Figura 10. Diag

muestra el ando de obtena a utilizar co

izado el diseFigura 12, e

mponentes CMiera afectarle

muestra en la


Figura9. Tecla

grama esquem

diseño del cner un circuitoon el teclado

ño en PCB festán los coMOS en que e. Una vez te

sección de re

12 ra Sistemas con

30

ado matricial h

mático del tecl

ircuito impreso compacto. L matricial, fu

fue posible lamponentes d cada uno turminada fue esultados.

FPGA

hexadecimal.

lado matricial

so. En este La figura 12 mncionando as

a construccióndebidamente uviera su basposible utiliza

hexadecimal.

caso, se utilmuestra el cirsí como inter

n de la placacolocados,

se, para evitaarla para con

.

lizan componrcuito terminarfaz con la T

a, que como pteniendo es

ar que el calonectarla a la t

nentes ado en Tarjeta

puede special or a la tarjeta

La MecaMetodolo

Sinterfac13 mue

sistem


Se probaronces. La figuraestra la tarjeta

Los niveles a pudo funcio


Figura 11. C

Figura

los sistemaa 12 muestra a con la interf

de corriente onar adecuad

Figura


Circuito impre

12. Circuito im

4. Prueb

as, obteniendla tarjeta NEXfaz del teclad

fueron menordamente.

a 13. Interfaz d

12 ra Sistemas con

31

eso del teclado

mpreso de la i

bas y Resu

do como resXYS 2 con la

do.

res a los espe

del puente H y

FPGA

o matricial hex

interfaz del te

ultados.

sultado el co interfaz del p

ecificados en

y la Tarjeta Ne

xadecimal.

clado.

orrecto funcipuente H, mie

n la tabla 6, de

exys2.

ionamiento dentras que la

e tal manera

de las figura

que el

La MecaMetodolo

dispos C

excede

Tcontrol

Adesarro

[1] Ro

pr[2] XIL[3] ACT[4] ALT[5] FPG[6] ACT[7] Cyp

Jo


Esta metodoitivos reprogr

Con las conser la corriente

También se lar el encendi

Aún se va aollando sistem

omero R. “Erimera ediciónINX, “SPARTTEL, “ProASITERA, “Arria IGA Circuit, “STEL, “ACT

TM

press Performose California


Fig. 14. I

logía permiteramables, de

sideraciones te que puede p

pudo compido y apagado

a trabajar enmas de alta fr

Electrónica Dn año 2007. TAN-3E FPGAIC3E Flash FaII GX FPGA D

Spartacus Fpg1 Series FPG

m, “Ultra 3700a, CA 95134-1


nterfaz del tec

5. C

e a un alumuna manera s

tomadas, se lproporcionar c

robar que eo de compone

n el desarrolrecuencia y b

R

Digital y lógic

A Family: Datamily FPGAs”Development ga Board, SysGA”, ACTEL C00 CPLD Fam1709, 2010.

12 ra Sistemas con

32

clado Matricia

Conclusion

no implemensegura, consi

logró que el ccada una de l

es factible utentes de pote

lo de más haja frecuencia

eferencias

ca programab

ta Sheet”, DS”, Actel CorpoBoard, Refer

stem Manual”Corporation, 1mily (5V and 3

FPGA

al y la Tarjeta N

nes.

ntar una inteiderando toda

consumo de clas terminales

tilizar compoencia, como m

herramientas a.

s.

ble”, Univers

312 (v3.8), 20oration, 2010rence Manual”, Second Edi1996. 3.3V ISR

TMH

Nexys2.

rfaz para cuas las caracte

corriente fuers de salida.

onentes optomotores.

para las ta

sidad De Gu

009. . l”, Altera Corpition, 2005, V

High Performa

alquier tarjeterísticas eléct

ra el adecuad

o-electrónicos

rjetas, y se

uanajuato, M

poration, 2011.2

ance CPLDs)

ta con tricas.

do, sin

s para

están

México,

1.

”, San

metodología para el diseño de interfaces de usuario … · entrada en cada terminal de los...

Documents